JPH065871A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置Info
- Publication number
- JPH065871A JPH065871A JP4157652A JP15765292A JPH065871A JP H065871 A JPH065871 A JP H065871A JP 4157652 A JP4157652 A JP 4157652A JP 15765292 A JP15765292 A JP 15765292A JP H065871 A JPH065871 A JP H065871A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- floating gate
- drain region
- insulating film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 書き込み電圧、消去電圧を従来より低減でき
る不揮発性メモリ装置を提供する。 【構成】 シリコン基板３１にソース領域３３及びドレ
イン領域３５を具える。さらにこのシリコン基板３１上
にトンネル酸化膜をも兼ねるゲート絶縁膜３７、フロー
ティングゲート３９、ゲート間絶縁膜４１及びコントロ
ールゲート４３をこの順に具える。ただし、フローティ
ングゲート３９のドレイン領域３５側部分の外形形状を
矩形状の凹凸形状３９ａとしてある。
る不揮発性メモリ装置を提供する。 【構成】 シリコン基板３１にソース領域３３及びドレ
イン領域３５を具える。さらにこのシリコン基板３１上
にトンネル酸化膜をも兼ねるゲート絶縁膜３７、フロー
ティングゲート３９、ゲート間絶縁膜４１及びコントロ
ールゲート４３をこの順に具える。ただし、フローティ
ングゲート３９のドレイン領域３５側部分の外形形状を
矩形状の凹凸形状３９ａとしてある。
Description
【０００１】
【産業上の利用分野】この発明は、不揮発性メモリ装置
に関するものである。
に関するものである。
【０００２】
【従来の技術】データの書き込みは電気的に行ないこの
データの消去は紫外線により行なうＥＰＲＯＭ（Electr
ically Programmable Read Only Memory）、データの書
き込み及び消去共に電気的に行なうＥＥＰＲＯＭ（Elec
trically Erasable Programmable Read Only Memory ）
に代表される半導体不揮発性メモリ装置は、書き込んだ
データを電源を切っても長期にわたり保持できかつ磁気
ディスクのような機械的な駆動部分を持たないことか
ら、小型かつ低消費電力な補助記憶装置として期待され
ている。
データの消去は紫外線により行なうＥＰＲＯＭ（Electr
ically Programmable Read Only Memory）、データの書
き込み及び消去共に電気的に行なうＥＥＰＲＯＭ（Elec
trically Erasable Programmable Read Only Memory ）
に代表される半導体不揮発性メモリ装置は、書き込んだ
データを電源を切っても長期にわたり保持できかつ磁気
ディスクのような機械的な駆動部分を持たないことか
ら、小型かつ低消費電力な補助記憶装置として期待され
ている。
【０００３】このような不揮発性メモリ装置のうちのＥ
ＥＰＲＯＭの従来例として例えば文献（「ＬＳＩハンド
ブック」電子通信学会 編，オーム社発行（昭和５９年
１１月３０日，ｐ．５２１）に開示のものがあった。図
７はこの文献に開示のＥＥＰＲＯＭの構造を概略的に示
した断面図である。
ＥＰＲＯＭの従来例として例えば文献（「ＬＳＩハンド
ブック」電子通信学会 編，オーム社発行（昭和５９年
１１月３０日，ｐ．５２１）に開示のものがあった。図
７はこの文献に開示のＥＥＰＲＯＭの構造を概略的に示
した断面図である。
【０００４】このＥＥＰＲＯＭは、半導体基板１１にソ
ース領域１３及びドレイン領域１５を具え、さらに、こ
の半導体基板１１上にゲート絶縁膜１７、フローティン
グゲート１９、ゲート間絶縁膜２１及びコントロールゲ
ート２３をこの順に具える構成とされていた。さらに、
ゲート絶縁膜１７の一部は他の部分より薄い膜厚とされ
たいわゆるトンネル酸化膜１７ａとされていた。
ース領域１３及びドレイン領域１５を具え、さらに、こ
の半導体基板１１上にゲート絶縁膜１７、フローティン
グゲート１９、ゲート間絶縁膜２１及びコントロールゲ
ート２３をこの順に具える構成とされていた。さらに、
ゲート絶縁膜１７の一部は他の部分より薄い膜厚とされ
たいわゆるトンネル酸化膜１７ａとされていた。
【０００５】このＥＥＰＲＯＭでは、例えば、フローテ
ィングゲート１９に電子が注入されている場合をデータ
「１」の状態、されていない場合をデータ「０」の状態
としてデータの記憶が行なわれる。フローティングゲー
ト１９への電子の注入、そこからの電子の引き抜きは、
コントロールゲート２３とドレイン領域１５との間に高
電圧（２０Ｖ程度）を電子の注入または引き抜きに対応
する極性で印加し、トンネル酸化膜１７ａにトンネル電
流を生じさせることによって、行なわれる。
ィングゲート１９に電子が注入されている場合をデータ
「１」の状態、されていない場合をデータ「０」の状態
としてデータの記憶が行なわれる。フローティングゲー
ト１９への電子の注入、そこからの電子の引き抜きは、
コントロールゲート２３とドレイン領域１５との間に高
電圧（２０Ｖ程度）を電子の注入または引き抜きに対応
する極性で印加し、トンネル酸化膜１７ａにトンネル電
流を生じさせることによって、行なわれる。
【０００６】また、機種によっては、フローティングゲ
ート１９及びソース領域１３間にソース領域側が正とな
るように高電圧を印加してフローテイングゲート１９か
らソース領域１３側に電子を引き抜く型のＥＥＰＲＯＭ
（ソース消去法を採用するＥＥＰＲＯＭ）もある。さら
に、ゲート絶縁膜の一部にトンネル酸化膜を特に設けず
一様な膜厚のゲート絶縁膜１７の一部をトンネル酸化膜
として使用する型のＥＥＰＲＯＭもある。
ート１９及びソース領域１３間にソース領域側が正とな
るように高電圧を印加してフローテイングゲート１９か
らソース領域１３側に電子を引き抜く型のＥＥＰＲＯＭ
（ソース消去法を採用するＥＥＰＲＯＭ）もある。さら
に、ゲート絶縁膜の一部にトンネル酸化膜を特に設けず
一様な膜厚のゲート絶縁膜１７の一部をトンネル酸化膜
として使用する型のＥＥＰＲＯＭもある。
【０００７】また、ＥＰＲＯＭにおいても、フローテイ
ングゲートへの電子の注入は、ＥＥＰＲＯＭと同様に、
コントロールゲートとソース領域又はドレイン領域との
間に所定極性の高電圧を印加することで行なわれる。
ングゲートへの電子の注入は、ＥＥＰＲＯＭと同様に、
コントロールゲートとソース領域又はドレイン領域との
間に所定極性の高電圧を印加することで行なわれる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
不揮発性メモリ装置では、上述のように、ＥＥＰＲＯＭ
にあってはデータの書き込み及び消去時にまたＥＰＲＯ
Ｍにあってはデータの書き込み時に、コントロールゲー
トとソース領域またはドレイン領域との間に高電圧を印
加する必要があった。
不揮発性メモリ装置では、上述のように、ＥＥＰＲＯＭ
にあってはデータの書き込み及び消去時にまたＥＰＲＯ
Ｍにあってはデータの書き込み時に、コントロールゲー
トとソース領域またはドレイン領域との間に高電圧を印
加する必要があった。
【０００９】データ書き込みや消去をより低電圧で行な
えれば、トンネル酸化膜の耐久性の向上、電源回路の負
担軽減などが図れることを考えると、データ書き込みや
消去のための電圧を低減できる不揮発性メモリ装置が望
まれる。
えれば、トンネル酸化膜の耐久性の向上、電源回路の負
担軽減などが図れることを考えると、データ書き込みや
消去のための電圧を低減できる不揮発性メモリ装置が望
まれる。
【００１０】この発明はこのような点に鑑みなされたも
のであり従ってこの発明の目的はデータの書き込みや消
去をより低電圧で行なうことができる不揮発性メモリ装
置を提供することにある。
のであり従ってこの発明の目的はデータの書き込みや消
去をより低電圧で行なうことができる不揮発性メモリ装
置を提供することにある。
【００１１】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、半導体基板にソース領域及びド
レイン領域を具え、この半導体基板上にゲート絶縁膜、
フローティングゲート、ゲート間絶縁膜及びコントロー
ルゲートをこの順に具える不揮発性メモリ装置におい
て、（ａ）ソース領域のフローティングゲート側部分、
（ｂ）ドレイン領域のフローティングゲート側部分、
（ｃ）フローティングゲートのソース領域側部分、
（ｄ）フローティングゲートのドレイン領域側部分、
（ｅ）コントロールゲートのソース領域側部分及び
（ｆ）コントロールゲートのドレイン領域側部分のうち
の少なくとも１つの部分の外形形状を凹凸形状としてあ
ることを特徴とする。
め、この発明によれば、半導体基板にソース領域及びド
レイン領域を具え、この半導体基板上にゲート絶縁膜、
フローティングゲート、ゲート間絶縁膜及びコントロー
ルゲートをこの順に具える不揮発性メモリ装置におい
て、（ａ）ソース領域のフローティングゲート側部分、
（ｂ）ドレイン領域のフローティングゲート側部分、
（ｃ）フローティングゲートのソース領域側部分、
（ｄ）フローティングゲートのドレイン領域側部分、
（ｅ）コントロールゲートのソース領域側部分及び
（ｆ）コントロールゲートのドレイン領域側部分のうち
の少なくとも１つの部分の外形形状を凹凸形状としてあ
ることを特徴とする。
【００１２】もちろん、この発明において、上記（ａ）
〜（ｆ）までの部分の複数に凹凸形状を施しても良い。
また、不揮発性メモリ装置が、ソース領域及びドレイン
領域の一方から電子をフローティングゲートへ注入し他
方へ電子を引き抜く型の場合は、上記（ａ）、（ｃ）及
び（ｅ）のうちの少なくとも１つの部分と、上記
（ｂ）、（ｄ）及び（ｆ）のうちの少なくとも１つの部
分とにそれぞれ凹凸形状を施すのが好適である。
〜（ｆ）までの部分の複数に凹凸形状を施しても良い。
また、不揮発性メモリ装置が、ソース領域及びドレイン
領域の一方から電子をフローティングゲートへ注入し他
方へ電子を引き抜く型の場合は、上記（ａ）、（ｃ）及
び（ｅ）のうちの少なくとも１つの部分と、上記
（ｂ）、（ｄ）及び（ｆ）のうちの少なくとも１つの部
分とにそれぞれ凹凸形状を施すのが好適である。
【００１３】また、ここで凹凸形状は、矩形形状とか三
角波形状など、この凹凸形状中に電気力線の集中が生じ
易いコーナー部をなるべく生じさせ得るような形状とす
るのが良い。
角波形状など、この凹凸形状中に電気力線の集中が生じ
易いコーナー部をなるべく生じさせ得るような形状とす
るのが良い。
【００１４】
【作用】この発明の構成によれば、コントロールゲート
とソース領域またはドレイン領域との間にフローティン
グゲートへの電子（場合によっては正孔）注入又はそこ
からの電子引き抜き（場合によっては正孔引き抜き）の
ための電圧を印加すると、コントロールゲート、フロー
ティングゲート、ソース領域及びドレイン領域のうちの
凹凸を施した部分の形状が変化する部分（例えばコーナ
部）では電気力線が集中するので、この部分に対向する
ゲート絶縁膜部分には、凹凸を施さない場合より強い電
界が印加されることになる。これは、フローティングゲ
ートへの電子の注入又はそこから電子を引き抜くため必
要な電界を従来より低い電圧で得られることを意味する
から、したがって、データ書き込み電圧及び消去電圧を
従来より低減できる。
とソース領域またはドレイン領域との間にフローティン
グゲートへの電子（場合によっては正孔）注入又はそこ
からの電子引き抜き（場合によっては正孔引き抜き）の
ための電圧を印加すると、コントロールゲート、フロー
ティングゲート、ソース領域及びドレイン領域のうちの
凹凸を施した部分の形状が変化する部分（例えばコーナ
部）では電気力線が集中するので、この部分に対向する
ゲート絶縁膜部分には、凹凸を施さない場合より強い電
界が印加されることになる。これは、フローティングゲ
ートへの電子の注入又はそこから電子を引き抜くため必
要な電界を従来より低い電圧で得られることを意味する
から、したがって、データ書き込み電圧及び消去電圧を
従来より低減できる。
【００１５】
【実施例】以下、図面を参照してこの発明の不揮発性メ
モリ装置の実施例について説明する。しかしながら、説
明に用いる各図はこの発明を理解できる程度に、各構成
成分の形状、大きさおよび配置関係を概略的に示してあ
るにすぎない。
モリ装置の実施例について説明する。しかしながら、説
明に用いる各図はこの発明を理解できる程度に、各構成
成分の形状、大きさおよび配置関係を概略的に示してあ
るにすぎない。
【００１６】１．第１実施例 図１は第１実施例の不揮発性メモリ装置を一部切り欠い
て示した斜視図である。ただし、この図では、この実施
例の不揮発性メモリ装置の要部構造の理解を容易とする
ため、ゲート絶縁膜３７及びゲート間絶縁膜４１をそれ
ぞれ透明状態として示してあり、また、この発明の説明
に不要と思われる構成成分（例えば素子間分離用絶縁膜
など）の図示は省略してある（以下の、図５及び図６に
おいて同じ。）。
て示した斜視図である。ただし、この図では、この実施
例の不揮発性メモリ装置の要部構造の理解を容易とする
ため、ゲート絶縁膜３７及びゲート間絶縁膜４１をそれ
ぞれ透明状態として示してあり、また、この発明の説明
に不要と思われる構成成分（例えば素子間分離用絶縁膜
など）の図示は省略してある（以下の、図５及び図６に
おいて同じ。）。
【００１７】この第１実施例の不揮発性メモリ装置は、
半導体基板としてのシリコン基板３１にソース領域３３
及びドレイン領域３５を具え、さらにこのシリコン基板
３１上にトンネル酸化膜をも兼ねるゲート絶縁膜３７、
フローティングゲート３９、ゲート間絶縁膜４１及びコ
ントロールゲート４３をこの順に具えると共に、フロー
ティングゲート３９のドレイン領域３５側部分の外形形
状を矩形状の凹凸形状３９ａとしてある。
半導体基板としてのシリコン基板３１にソース領域３３
及びドレイン領域３５を具え、さらにこのシリコン基板
３１上にトンネル酸化膜をも兼ねるゲート絶縁膜３７、
フローティングゲート３９、ゲート間絶縁膜４１及びコ
ントロールゲート４３をこの順に具えると共に、フロー
ティングゲート３９のドレイン領域３５側部分の外形形
状を矩形状の凹凸形状３９ａとしてある。
【００１８】この第１実施例の不揮発性メモリ装置のフ
ローティングゲート３９にドレイン領域３５から電子を
注入する場合、従来同様に、コントロールゲート４３及
びドレイン領域３５間にコントロールゲート４３を正と
する所定電圧を印加する。ただし、この第１実施例の不
揮発性メモリ装置では、フローティングゲート３９の凹
凸形状を施した部分３９ａの凸部や凹部のコーナ部分に
おいて、図１にＰを付して示したように（ただし、図１
では凸部にのみ着目して示している。）電気力線が集中
する。このため、この不揮発性メモリ装置のフローティ
ングゲート３９−トンネル酸化膜３７−シリコン基板３
１で構成されるＭＯＳ構造部分の、上述のように電気力
線が集中する部分では、そのエネルギーバンド図は図２
（Ａ）のようになる。これに対し電気力線が集中しない
部分のエネルギーバンド図は図２（Ｂ）のようになる。
ただし、図２（Ａ）及び（Ｂ）において、ＥF はフェル
ミレベル、ＥC は伝導帯端、ＥV は価電子帯端であり、
また、シリコン基板、ゲート絶縁膜及びフローテイング
ゲート部分各々には図１と同様な番号を付してある。
ローティングゲート３９にドレイン領域３５から電子を
注入する場合、従来同様に、コントロールゲート４３及
びドレイン領域３５間にコントロールゲート４３を正と
する所定電圧を印加する。ただし、この第１実施例の不
揮発性メモリ装置では、フローティングゲート３９の凹
凸形状を施した部分３９ａの凸部や凹部のコーナ部分に
おいて、図１にＰを付して示したように（ただし、図１
では凸部にのみ着目して示している。）電気力線が集中
する。このため、この不揮発性メモリ装置のフローティ
ングゲート３９−トンネル酸化膜３７−シリコン基板３
１で構成されるＭＯＳ構造部分の、上述のように電気力
線が集中する部分では、そのエネルギーバンド図は図２
（Ａ）のようになる。これに対し電気力線が集中しない
部分のエネルギーバンド図は図２（Ｂ）のようになる。
ただし、図２（Ａ）及び（Ｂ）において、ＥF はフェル
ミレベル、ＥC は伝導帯端、ＥV は価電子帯端であり、
また、シリコン基板、ゲート絶縁膜及びフローテイング
ゲート部分各々には図１と同様な番号を付してある。
【００１９】この状態においては、電気力線の集中部分
ではバンドの傾きが大きくなるので、この部分でトンネ
ル電流が生じこの結果ドレイン領域からフローティング
ゲートへの電子の注入が行なわれる。したがって、凹凸
形状３９ａを施さない場合より低い電圧によってドレイ
ン領域からフローティングゲートへの電子の注入が行な
える。また、フローティングゲート３９から電子をドレ
イン３５に引き抜くための電圧も、上述の電子注入時と
同様な理由で、従来より低くできる。
ではバンドの傾きが大きくなるので、この部分でトンネ
ル電流が生じこの結果ドレイン領域からフローティング
ゲートへの電子の注入が行なわれる。したがって、凹凸
形状３９ａを施さない場合より低い電圧によってドレイ
ン領域からフローティングゲートへの電子の注入が行な
える。また、フローティングゲート３９から電子をドレ
イン３５に引き抜くための電圧も、上述の電子注入時と
同様な理由で、従来より低くできる。
【００２０】なお、この第１実施例の不揮発性メモリ装
置は例えば以下に説明するような方法で作製することが
できる。図３（Ａ）〜（Ｃ）及び図４（Ａ）〜（Ｃ）は
その説明に供する工程図である。ただし、図３（Ｃ）及
び図４（Ｂ）はシリコン基板上方から見た平面図によっ
てそれ以外の図は断面図によって各工程での試料の様子
をそれぞれ示してある。
置は例えば以下に説明するような方法で作製することが
できる。図３（Ａ）〜（Ｃ）及び図４（Ａ）〜（Ｃ）は
その説明に供する工程図である。ただし、図３（Ｃ）及
び図４（Ｂ）はシリコン基板上方から見た平面図によっ
てそれ以外の図は断面図によって各工程での試料の様子
をそれぞれ示してある。
【００２１】先ず、公知の方法によりシリコン基板３１
の所定部分に素子間分離用絶縁膜５１を形成する。さら
に、公知の方法により、このシリコン基板３１上にゲー
ト絶縁膜形成用薄膜３７ｘ及びフローティングゲート形
成用薄膜３９ｘをそれぞれ形成する（図３（Ａ））。フ
ローティングゲート形成用薄膜３９ｘとして例えばｎ型
多結晶シリコンを用いることができる。
の所定部分に素子間分離用絶縁膜５１を形成する。さら
に、公知の方法により、このシリコン基板３１上にゲー
ト絶縁膜形成用薄膜３７ｘ及びフローティングゲート形
成用薄膜３９ｘをそれぞれ形成する（図３（Ａ））。フ
ローティングゲート形成用薄膜３９ｘとして例えばｎ型
多結晶シリコンを用いることができる。
【００２２】次に、このフローティングゲート形成用薄
膜３９ｘ上にこの薄膜３９ｘをフローティングゲート形
状に加工する際のマスクとなるレジストパターン５３を
公知の方法により形成する（図３（Ｂ））。ただし、こ
のレジストパターン５３として、そのドレイン側の外形
形状が矩形状の凹凸形状のものを形成する（図３
（Ｃ））。
膜３９ｘ上にこの薄膜３９ｘをフローティングゲート形
状に加工する際のマスクとなるレジストパターン５３を
公知の方法により形成する（図３（Ｂ））。ただし、こ
のレジストパターン５３として、そのドレイン側の外形
形状が矩形状の凹凸形状のものを形成する（図３
（Ｃ））。
【００２３】次に、フローティングゲート形成用薄膜３
９ｘのレジストパターン５３で覆われていない部分を公
知のエッチング技術により除去する。その後、レジスト
パターン５３を除去する。これにより、一部（ドレイン
領域側）の外形形状が矩形状の凹凸３９ａとされた、フ
ローティングゲート３９が形成される（図４（Ａ）及び
（Ｂ））。
９ｘのレジストパターン５３で覆われていない部分を公
知のエッチング技術により除去する。その後、レジスト
パターン５３を除去する。これにより、一部（ドレイン
領域側）の外形形状が矩形状の凹凸３９ａとされた、フ
ローティングゲート３９が形成される（図４（Ａ）及び
（Ｂ））。
【００２４】次に、公知の方法によりゲート間絶縁膜４
１及びコントロールゲート４３をそれぞれ形成し、その
後、公知のイオン注入法によりソース領域３３及びドレ
イン領域３５を形成し、さらに、層間絶縁膜５５の形
成、これへのコンタクホール５７の形成及び配線５９の
形成をそれぞれ行なう。これにより第１実施例の不揮発
性メモリ装置が得られる（図４（Ｃ））。
１及びコントロールゲート４３をそれぞれ形成し、その
後、公知のイオン注入法によりソース領域３３及びドレ
イン領域３５を形成し、さらに、層間絶縁膜５５の形
成、これへのコンタクホール５７の形成及び配線５９の
形成をそれぞれ行なう。これにより第１実施例の不揮発
性メモリ装置が得られる（図４（Ｃ））。
【００２５】２．第２実施例、第３実施例 上述の第１実施例ではフローティングゲートのドレイン
領域３５側部分のみの外形形状を矩形状の凹凸形状とし
ていたが、この発明ではメモリ装置の他の好適な部分の
外形形状を凹凸形状とすることもできる。
領域３５側部分のみの外形形状を矩形状の凹凸形状とし
ていたが、この発明ではメモリ装置の他の好適な部分の
外形形状を凹凸形状とすることもできる。
【００２６】例えば、図５に示したように、コントロー
ルゲート４３のドレイン領域３５側部分４３ａの外形形
状を凹凸形状とするとか（第２実施例）、または、図６
に示したように、ドレイン領域３５のフローティングゲ
ート側部分３５ａの外形形状を凹凸形状とするようにし
ても（第３実施例）、第１実施例と同様な効果を得るこ
とができる。ここで、第２実施例の不揮発性メモリ装置
を製造するには第１実施例の項で説明した製造方法に準
じた方法（コントロールゲートの所定部分を矩形にす
る）を採れば良い。また、第３実施例の不揮発性メモリ
装置を製造する場合は、ドレイン領域３５のフローティ
ングゲート側部分の外形形状をを凹凸にすることをゲー
トセルフアラインで行なうことは困難であるので、凹凸
部分３５ａを有するドレイン領域３５を先ず形成しその
後フローティングゲート３９、ゲート間絶縁膜４１及び
コントロールゲート４３を形成するのが良い。
ルゲート４３のドレイン領域３５側部分４３ａの外形形
状を凹凸形状とするとか（第２実施例）、または、図６
に示したように、ドレイン領域３５のフローティングゲ
ート側部分３５ａの外形形状を凹凸形状とするようにし
ても（第３実施例）、第１実施例と同様な効果を得るこ
とができる。ここで、第２実施例の不揮発性メモリ装置
を製造するには第１実施例の項で説明した製造方法に準
じた方法（コントロールゲートの所定部分を矩形にす
る）を採れば良い。また、第３実施例の不揮発性メモリ
装置を製造する場合は、ドレイン領域３５のフローティ
ングゲート側部分の外形形状をを凹凸にすることをゲー
トセルフアラインで行なうことは困難であるので、凹凸
部分３５ａを有するドレイン領域３５を先ず形成しその
後フローティングゲート３９、ゲート間絶縁膜４１及び
コントロールゲート４３を形成するのが良い。
【００２７】
【発明の効果】上述した説明からも明らかなように、こ
の発明の不揮発性メモリ装置によれば、コントロールゲ
ート、フローティングゲート、ソース領域及びドレイン
領域のうちの少なくとも１つの所定部分の外形を凹凸形
状としてあるため、コントロールゲートとソース領域ま
たはドレイン領域との間にフローティングゲートへの電
子注入又はそこからの電子引き抜きのための電圧を印加
すると、トンネル絶縁膜（ゲート絶縁膜）の一部に電気
力線の集中個所ができる。したがって、従来より低い書
き込み電圧または消去電圧で、ゲート絶縁膜にトンネル
電流を生じさせることができる。
の発明の不揮発性メモリ装置によれば、コントロールゲ
ート、フローティングゲート、ソース領域及びドレイン
領域のうちの少なくとも１つの所定部分の外形を凹凸形
状としてあるため、コントロールゲートとソース領域ま
たはドレイン領域との間にフローティングゲートへの電
子注入又はそこからの電子引き抜きのための電圧を印加
すると、トンネル絶縁膜（ゲート絶縁膜）の一部に電気
力線の集中個所ができる。したがって、従来より低い書
き込み電圧または消去電圧で、ゲート絶縁膜にトンネル
電流を生じさせることができる。
【図１】第１実施例の不揮発性メモリ装置の説明に供す
る一部切り欠き斜視図である。
る一部切り欠き斜視図である。
【図２】第１実施例の不揮発性メモリ装置の説明に供す
る図であり、この装置の構造による効果の説明図であ
る。
る図であり、この装置の構造による効果の説明図であ
る。
【図３】（Ａ）〜（Ｃ）は、第１実施例の不揮発性メモ
リ装置の一製造方法例の説明に供する工程図である。
リ装置の一製造方法例の説明に供する工程図である。
【図４】（Ａ）〜（Ｃ）は、第１実施例の不揮発性メモ
リ装置の一製造方法例の説明に供する図３に続く工程図
である。
リ装置の一製造方法例の説明に供する図３に続く工程図
である。
【図５】第２実施例の装置の説明に供する一部切り欠き
斜視図である。
斜視図である。
【図６】第３実施例の装置の説明に供する一部切り欠き
斜視図である。
斜視図である。
【図７】従来技術の説明に供する図である。
３１：半導体基板（シリコン基板） ３３：ソース
領域 ３５：ドレイン領域 ３５ａ：凹凸
形状部分 ３７：ゲート絶縁膜 ３７ｘ：ゲー
ト絶縁膜形成用薄膜 ３９：フローティングゲート ３９ａ：凹凸
形状部分 ３９ｘ：フローティングゲート形成用薄膜 ４１：ゲート間絶縁膜 ４３：コント
ロールゲート ４３ａ：凹凸形状部分 ５１：素子間
分離用絶縁膜 ５３：レジストパタン ５３ａ：凹凸
形状部分 ５５：層間絶縁膜 ５７：コンタ
クトホール ５９：配線
領域 ３５：ドレイン領域 ３５ａ：凹凸
形状部分 ３７：ゲート絶縁膜 ３７ｘ：ゲー
ト絶縁膜形成用薄膜 ３９：フローティングゲート ３９ａ：凹凸
形状部分 ３９ｘ：フローティングゲート形成用薄膜 ４１：ゲート間絶縁膜 ４３：コント
ロールゲート ４３ａ：凹凸形状部分 ５１：素子間
分離用絶縁膜 ５３：レジストパタン ５３ａ：凹凸
形状部分 ５５：層間絶縁膜 ５７：コンタ
クトホール ５９：配線
Claims (1)
- 【請求項１】 半導体基板にソース領域及びドレイン領
域を具え、該半導体基板上にゲート絶縁膜、フローティ
ングゲート、ゲート間絶縁膜及びコントロールゲートを
この順に具える不揮発性メモリ装置において、 ソース領域のフローティングゲート側部分、ドレイン領
域のフローティングゲート側部分、フローティングゲー
トのソース領域側部分、フローティングゲートのドレイ
ン領域側部分、コントロールゲートのソース領域側部分
及びコントロールゲートのドレイン領域側部分のうちの
少なくとも１つの部分の外形形状を凹凸形状としてある
ことを特徴とする不揮発性メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157652A JPH065871A (ja) | 1992-06-17 | 1992-06-17 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157652A JPH065871A (ja) | 1992-06-17 | 1992-06-17 | 不揮発性メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065871A true JPH065871A (ja) | 1994-01-14 |
Family
ID=15654412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157652A Withdrawn JPH065871A (ja) | 1992-06-17 | 1992-06-17 | 不揮発性メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649229B2 (en) | 2006-03-31 | 2010-01-19 | Oki Semiconductor Co., Ltd. | ESD protection device |
| KR101420695B1 (ko) * | 2013-01-16 | 2014-07-17 | 계명대학교 산학협력단 | 지역전계강화 더블 폴리 이이피롬 |
| US8872256B2 (en) | 2012-04-16 | 2014-10-28 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
-
1992
- 1992-06-17 JP JP4157652A patent/JPH065871A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649229B2 (en) | 2006-03-31 | 2010-01-19 | Oki Semiconductor Co., Ltd. | ESD protection device |
| US8872256B2 (en) | 2012-04-16 | 2014-10-28 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
| US9202819B2 (en) | 2012-04-16 | 2015-12-01 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
| KR101420695B1 (ko) * | 2013-01-16 | 2014-07-17 | 계명대학교 산학협력단 | 지역전계강화 더블 폴리 이이피롬 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471422A (en) | EEPROM cell with isolation transistor and methods for making and operating the same | |
| US5773343A (en) | Semiconductor device having a recessed channel structure and method for fabricating the same | |
| US6127229A (en) | Process of forming an EEPROM device having a split gate | |
| US5686333A (en) | Nonvolatile semiconductor memory device and method of producing the same | |
| JP2942576B2 (ja) | フローティング・ゲート・トランジスタの製造に用いるのに適した選択的突起限定方法 | |
| US5210597A (en) | Non-volatile semiconductor memory device and a method for fabricating the same | |
| JPH1098119A (ja) | フラッシュメモリ及びその製造方法 | |
| US5225361A (en) | Non-volatile semiconductor memory device and a method for fabricating the same | |
| JPH07115142A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JPH065871A (ja) | 不揮発性メモリ装置 | |
| JPH0677492A (ja) | 不揮発性記憶回路を有する半導体装置およびその製造方法 | |
| JP2926545B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JPH02308571A (ja) | 半導体記憶装置 | |
| KR100276651B1 (ko) | 비휘발성반도체소자제조방법 | |
| KR100196594B1 (ko) | 불휘발성 반도체 기억 장치의 메모리 셀의 형성 방법 | |
| JPH06104451A (ja) | 不揮発性半導体記憶装置 | |
| US7473599B2 (en) | Memory capable of storing information and the method of forming and operating the same | |
| JPH0139664B2 (ja) | ||
| KR19990007264A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR0135239B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| JP2867267B2 (ja) | 半導体不揮発性メモリとその動作方法 | |
| KR100688489B1 (ko) | 비휘발성 메모리 및 그 제조방법 | |
| JPH0697456A (ja) | 不揮発性半導体メモリ | |
| KR100214470B1 (ko) | 이이피롬 셀의 제조방법 | |
| JP2797466B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |