JP3304611B2 - オーディオ信号処理装置 - Google Patents
オーディオ信号処理装置Info
- Publication number
- JP3304611B2 JP3304611B2 JP12685094A JP12685094A JP3304611B2 JP 3304611 B2 JP3304611 B2 JP 3304611B2 JP 12685094 A JP12685094 A JP 12685094A JP 12685094 A JP12685094 A JP 12685094A JP 3304611 B2 JP3304611 B2 JP 3304611B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient value
- coefficient
- value
- audio signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、オーディオ信号の振
幅、周波数特性等の入出力特性を制御するオーディオ信
号処理装置に関し、特に入出力特性を決定する係数値を
変化させる際のノイズ低減に関するものである。
幅、周波数特性等の入出力特性を制御するオーディオ信
号処理装置に関し、特に入出力特性を決定する係数値を
変化させる際のノイズ低減に関するものである。
【０００２】
【従来の技術】音楽ホールやスタジオ等では、ミキサや
アンプの利得並びにイコライザの特性等をリアルタイム
で変化させることが要求される。これは、具体的にはシ
ーン切換え時のフェードイン、フェードアウト、クロス
フェード、パニング等の手法として用いられる。図１０
は、この種のシステムで用いられるディジタルオーディ
オ信号の音量調整回路の例を示す図である。オーディオ
入力信号ＤINは、乗算器１００で利得係数Ｋと乗算され
て振幅を制御されたオーディオ出力信号ＤOUT となる。
いま、図１１（ａ）に示すオーディオ入力信号の音量調
整のため、利得係数Ｋを同図（ｂ）に示すように、Ｋ0
からＫ1 に急激に変化させると、同図（ｃ）で示すよう
に、信号の不連続が生じ、クリック性の雑音が発生す
る。
アンプの利得並びにイコライザの特性等をリアルタイム
で変化させることが要求される。これは、具体的にはシ
ーン切換え時のフェードイン、フェードアウト、クロス
フェード、パニング等の手法として用いられる。図１０
は、この種のシステムで用いられるディジタルオーディ
オ信号の音量調整回路の例を示す図である。オーディオ
入力信号ＤINは、乗算器１００で利得係数Ｋと乗算され
て振幅を制御されたオーディオ出力信号ＤOUT となる。
いま、図１１（ａ）に示すオーディオ入力信号の音量調
整のため、利得係数Ｋを同図（ｂ）に示すように、Ｋ0
からＫ1 に急激に変化させると、同図（ｃ）で示すよう
に、信号の不連続が生じ、クリック性の雑音が発生す
る。
【０００３】これを改善するため、利得係数Ｋを瞬時に
切換えるのではなく、同図（ｄ）に示すように、適当な
時間幅Ｔの中で係数Ｋ0 ，Ｋ1 の間を補間して、係数Ｋ
を一定の時間間隔で段階的に変化させることにより、同
図（ｅ）に示すように、信号の連続性を改善することも
なされている。
切換えるのではなく、同図（ｄ）に示すように、適当な
時間幅Ｔの中で係数Ｋ0 ，Ｋ1 の間を補間して、係数Ｋ
を一定の時間間隔で段階的に変化させることにより、同
図（ｅ）に示すように、信号の連続性を改善することも
なされている。
【０００４】
【発明が解決しようとする課題】しかし、上記のように
係数Ｋを一定の時間間隔で段階的に変化させると、各変
化点でのステップ変化は小さくなるものの、振幅変化の
周期性に起因したジッパーノイズと呼ばれる不快な雑音
が発生する。特に入力信号が正弦波に近いような波形の
場合、これが耳障りな雑音となる。
係数Ｋを一定の時間間隔で段階的に変化させると、各変
化点でのステップ変化は小さくなるものの、振幅変化の
周期性に起因したジッパーノイズと呼ばれる不快な雑音
が発生する。特に入力信号が正弦波に近いような波形の
場合、これが耳障りな雑音となる。
【０００５】クリック性の雑音、ジッパーノイズを共に
低減するためには、補間を非常に細かく行うことが最も
有効な対策である。ディジタル信号の場合には、サンプ
リング間隔毎に補間、即ち係数の変更を行うことによ
り、雑音は最小になる。しかし、この方法は補間計算回
路の規模を著しく増大させる。特に、フィルタ特性のよ
うに補間計算を実時間で実行するのが困難な場合や、補
間時間を非常に長くとりたい場合等必要とするバッファ
メモリの容量等の負担が非常に大きくなる。
低減するためには、補間を非常に細かく行うことが最も
有効な対策である。ディジタル信号の場合には、サンプ
リング間隔毎に補間、即ち係数の変更を行うことによ
り、雑音は最小になる。しかし、この方法は補間計算回
路の規模を著しく増大させる。特に、フィルタ特性のよ
うに補間計算を実時間で実行するのが困難な場合や、補
間時間を非常に長くとりたい場合等必要とするバッファ
メモリの容量等の負担が非常に大きくなる。
【０００６】この発明は、このような問題点に鑑みてな
されたもので、回路規模をあまり大きくすることなし
に、オーディオ信号の入出力特性を決定する係数値を変
化させる際の耳障りなノイズを効果的に低減することが
できるオーディオ信号処理装置を提供することを目的と
する。
されたもので、回路規模をあまり大きくすることなし
に、オーディオ信号の入出力特性を決定する係数値を変
化させる際の耳障りなノイズを効果的に低減することが
できるオーディオ信号処理装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】この発明に係るオーディ
オ信号処理装置は、与えられた係数値に基づいてオーデ
ィオ信号の入出力特性を制御するものであって、前記係
数値として新たな係数値が与えられた際、前記入出力特
性を決定する係数値を、もとの係数値から新たな係数値
へと不規則な時間間隔で段階的に変化させるようにした
ことを特徴とする。
オ信号処理装置は、与えられた係数値に基づいてオーデ
ィオ信号の入出力特性を制御するものであって、前記係
数値として新たな係数値が与えられた際、前記入出力特
性を決定する係数値を、もとの係数値から新たな係数値
へと不規則な時間間隔で段階的に変化させるようにした
ことを特徴とする。
【０００８】また、この発明に係るオーディオ信号処理
装置は、与えられた係数値に基づいてオーディオ信号の
入出力特性を制御する特性制御手段と、不規則な時間間
隔でアクティブになるランダム信号を出力する乱数発生
手段と、新たな前記係数値が与えられると前記乱数発生
手段からのランダム信号に従って、もとの係数値から新
たな係数値へと徐々に変化する係数値を前記特性制御手
段に出力する補間手段とを備えたことを特徴とする。
装置は、与えられた係数値に基づいてオーディオ信号の
入出力特性を制御する特性制御手段と、不規則な時間間
隔でアクティブになるランダム信号を出力する乱数発生
手段と、新たな前記係数値が与えられると前記乱数発生
手段からのランダム信号に従って、もとの係数値から新
たな係数値へと徐々に変化する係数値を前記特性制御手
段に出力する補間手段とを備えたことを特徴とする。
【０００９】
【作用】この発明によれば、入出力特性を決定する係数
値を変化させる際、前記係数値をもとの係数値から新た
な係数値へと不規則な時間間隔で段階的に変化させるよ
うにしているので、ステップ変化の周期性がなくなり、
クリックノイズの発生を防止できる程度の粗い補間間隔
であっても聴感上の不快なジッパーノイズの発生を防止
できる。このため、回路規模をあまり大きくすることな
く耳障りなノイズの発生を効果的に除去することができ
る。
値を変化させる際、前記係数値をもとの係数値から新た
な係数値へと不規則な時間間隔で段階的に変化させるよ
うにしているので、ステップ変化の周期性がなくなり、
クリックノイズの発生を防止できる程度の粗い補間間隔
であっても聴感上の不快なジッパーノイズの発生を防止
できる。このため、回路規模をあまり大きくすることな
く耳障りなノイズの発生を効果的に除去することができ
る。
【００１０】なお、乱数発生手段により時間的にランダ
ムな信号を発生させ、この信号に従って補間手段から段
階的に変化する係数値を出力させるようにすると、不規
則な時間間隔で段階的に変化する係数値を得ることがで
きる。
ムな信号を発生させ、この信号に従って補間手段から段
階的に変化する係数値を出力させるようにすると、不規
則な時間間隔で段階的に変化する係数値を得ることがで
きる。
【００１１】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明を振幅調整回路に応用した
実施例を示すブロック図である。乱数発生回路１は不規
則な時間間隔でアクティブになるランダムパルス信号を
生成出力し、このランダムパルス信号をカウントアップ
イネーブル信号ＣＥとして補間回路２に供給する。補間
回路２は、図示しないＣＰＵなどから与えられる利得係
数Ｋを入力し、その係数に変化がないときにはその係数
Ｋを係数Ｋ′としてそのまま乗算器３に出力し、係数Ｋ
が変化してトリガ信号ＴＲＧが入力された直後の期間
は、係数Ｋの前回設定値と今回設定値との間を補間し
て、係数Ｋ′を前回設定値から今回設定値まで段階的に
変化させて乗算器３に供給する。その際の段階的変化の
タイミングは、乱数発生回路１からのカウントアップイ
ネーブル信号ＣＥによって与えられるので、係数Ｋ′は
不規則な時間間隔で段階的に変化することになる。乗算
器３は、ディジタルオーディオ入力信号ＤINの振幅を係
数Ｋ′の値に応じて制御してディジタルオーディオ出力
信号ＤOUT を出力する。
説明する。図１は、この発明を振幅調整回路に応用した
実施例を示すブロック図である。乱数発生回路１は不規
則な時間間隔でアクティブになるランダムパルス信号を
生成出力し、このランダムパルス信号をカウントアップ
イネーブル信号ＣＥとして補間回路２に供給する。補間
回路２は、図示しないＣＰＵなどから与えられる利得係
数Ｋを入力し、その係数に変化がないときにはその係数
Ｋを係数Ｋ′としてそのまま乗算器３に出力し、係数Ｋ
が変化してトリガ信号ＴＲＧが入力された直後の期間
は、係数Ｋの前回設定値と今回設定値との間を補間し
て、係数Ｋ′を前回設定値から今回設定値まで段階的に
変化させて乗算器３に供給する。その際の段階的変化の
タイミングは、乱数発生回路１からのカウントアップイ
ネーブル信号ＣＥによって与えられるので、係数Ｋ′は
不規則な時間間隔で段階的に変化することになる。乗算
器３は、ディジタルオーディオ入力信号ＤINの振幅を係
数Ｋ′の値に応じて制御してディジタルオーディオ出力
信号ＤOUT を出力する。
【００１２】図２は、この振幅調整回路における乱数発
生回路１の構成例を示すもので、周期１５のｍ系列信号
発生回路である。この乱数発生回路１は、クロック信号
ＣＫによってデータをシフトさせる４段の遅延回路１１
1 ，１１2 ，１１3 ，１１4 と、遅延回路１１3 ，１１
4 の出力の排他的論理和出力を初段の遅延回路１１1 に
帰還するＥＸ−ＯＲ回路１２とにより構成されている。
各遅延回路１１1 〜１１4 の出力Ｑ1 〜Ｑ4 が“０００
１”であったとすると、出力Ｑ4 には、周期１５の疑似
ランダムパルス“１０００１００１１０１０１１１…
…”が出力される。更に長い周期の疑似ランダムパルス
を得る為には遅延回路の段数を増し、適当なタップから
帰還を行えば良い。
生回路１の構成例を示すもので、周期１５のｍ系列信号
発生回路である。この乱数発生回路１は、クロック信号
ＣＫによってデータをシフトさせる４段の遅延回路１１
1 ，１１2 ，１１3 ，１１4 と、遅延回路１１3 ，１１
4 の出力の排他的論理和出力を初段の遅延回路１１1 に
帰還するＥＸ−ＯＲ回路１２とにより構成されている。
各遅延回路１１1 〜１１4 の出力Ｑ1 〜Ｑ4 が“０００
１”であったとすると、出力Ｑ4 には、周期１５の疑似
ランダムパルス“１０００１００１１０１０１１１…
…”が出力される。更に長い周期の疑似ランダムパルス
を得る為には遅延回路の段数を増し、適当なタップから
帰還を行えば良い。
【００１３】図３は、補間回路２の構成例を示すブロッ
ク図である。外部から新たに供給される係数Ｋは、トリ
ガ信号ＴＲＧに従って最終値レジスタ２１に書き込まれ
る。最終値レジスタ２１に格納されていた前回の係数Ｋ
は、カウンタ２２から出力されるキャリー信号ＣＯに従
って初期値レジスタ２３に書き込まれる。カウンタ２２
は、トリガ信号ＴＲＧによってクリアされ、乱数発生回
路１から出力されるカウントアップイネーブル信号ＣＥ
によってクロックＣＫをカウントアップするＮビットの
アップカウンタである。レジスタ２１，２３に格納され
た係数値Ｋ１，Ｋ０は、加算器２４に与えられ、加算器
２４からは両者の差分（Ｋ１−Ｋ０）が出力される。そ
の差分値は、乗算器２５に供給される。乗算器２５には
カウンタ２２からのカウント出力ｎも与えられており、
乗算器２５からは両者の乗算結果が出力される。この乗
算器２５の出力はＮビット右シフト回路２６で２N を除
算されたのち、加算器２７で初期値レジスタ２３の格納
値Ｋ０と加算され、係数Ｋ′として出力される。
ク図である。外部から新たに供給される係数Ｋは、トリ
ガ信号ＴＲＧに従って最終値レジスタ２１に書き込まれ
る。最終値レジスタ２１に格納されていた前回の係数Ｋ
は、カウンタ２２から出力されるキャリー信号ＣＯに従
って初期値レジスタ２３に書き込まれる。カウンタ２２
は、トリガ信号ＴＲＧによってクリアされ、乱数発生回
路１から出力されるカウントアップイネーブル信号ＣＥ
によってクロックＣＫをカウントアップするＮビットの
アップカウンタである。レジスタ２１，２３に格納され
た係数値Ｋ１，Ｋ０は、加算器２４に与えられ、加算器
２４からは両者の差分（Ｋ１−Ｋ０）が出力される。そ
の差分値は、乗算器２５に供給される。乗算器２５には
カウンタ２２からのカウント出力ｎも与えられており、
乗算器２５からは両者の乗算結果が出力される。この乗
算器２５の出力はＮビット右シフト回路２６で２N を除
算されたのち、加算器２７で初期値レジスタ２３の格納
値Ｋ０と加算され、係数Ｋ′として出力される。
【００１４】この回路によれば、下記数１で表される係
数Ｋ′が出力される。
数Ｋ′が出力される。
【００１５】
【数１】Ｋ′＝Ｋ０＋Ｐ（Ｋ１−Ｋ０） ＝Ｋ０＋（Ｋ１−Ｋ０）×ｎ／２N
【００１６】この例では、カウンタ２２が０〜２N −１
までのカウント値をとるので、Ｐ＝ｎ／２N に設定して
いる。
までのカウント値をとるので、Ｐ＝ｎ／２N に設定して
いる。
【００１７】次に、図４を参照しながら、この振幅調整
回路の動作を説明する。動作の初期状態で最終値レジス
タ２１及び初期値レジスタ２３に同じ値Ｋ０が保持され
ているとすると、加算器２４の出力は０であるため、カ
ウンタ２２の値によらず、係数Ｋ′はＫ０になる。
回路の動作を説明する。動作の初期状態で最終値レジス
タ２１及び初期値レジスタ２３に同じ値Ｋ０が保持され
ているとすると、加算器２４の出力は０であるため、カ
ウンタ２２の値によらず、係数Ｋ′はＫ０になる。
【００１８】振幅値を変化させるため、最終値レジスタ
２１に新たな係数Ｋ１を供給し、トリガ信号ＴＲＧをＯ
Ｎにすると、最終値レジスタ２１に係数Ｋ１がセットさ
れ、カウンタ２２がクリアされる。最初の出力は、カウ
ンタ２２の出力ｎ＝０であるから、数１より、Ｋ′＝Ｋ
０である。トリガ信号ＴＲＧは動作開始後クリアされ
る。
２１に新たな係数Ｋ１を供給し、トリガ信号ＴＲＧをＯ
Ｎにすると、最終値レジスタ２１に係数Ｋ１がセットさ
れ、カウンタ２２がクリアされる。最初の出力は、カウ
ンタ２２の出力ｎ＝０であるから、数１より、Ｋ′＝Ｋ
０である。トリガ信号ＴＲＧは動作開始後クリアされ
る。
【００１９】カウンタ２２は、カウントアップイネーブ
ル信号ＣＥがＯＮであれば、サンプリング周期に同期し
たクロック信号ＣＫによって順次０，１，２，…，２N
−１までカウントアップする。カウントアップイネーブ
ル信号ＣＥがＯＦＦであれば、カウントアップはされ
ず、直前の値を保持する。図４に示すように、カウント
アップイネーブル信号ＣＥは、不規則なタイミングでＯ
Ｎとなるので、カウンタ２２のカウント値ｎも不規則な
タイミングでインクリメントされる。このカウント値ｎ
に応じて、係数Ｋ′は不規則なタイミングで（Ｋ１−Ｋ
０）／２N の間隔で段階的にＫ０からＫ１に変化してい
く。即ち、２N 点の補間動作が行われることになる。
ル信号ＣＥがＯＮであれば、サンプリング周期に同期し
たクロック信号ＣＫによって順次０，１，２，…，２N
−１までカウントアップする。カウントアップイネーブ
ル信号ＣＥがＯＦＦであれば、カウントアップはされ
ず、直前の値を保持する。図４に示すように、カウント
アップイネーブル信号ＣＥは、不規則なタイミングでＯ
Ｎとなるので、カウンタ２２のカウント値ｎも不規則な
タイミングでインクリメントされる。このカウント値ｎ
に応じて、係数Ｋ′は不規則なタイミングで（Ｋ１−Ｋ
０）／２N の間隔で段階的にＫ０からＫ１に変化してい
く。即ち、２N 点の補間動作が行われることになる。
【００２０】カウンタ２２の出力ｎが２N −１となり、
キャリー信号ＣＯがＯＮになると、初期値レジスタ２３
の内容が、最終値レジスタ２１に保持されている係数Ｋ
１に更新されるので、その後の係数Ｋ′はＫ１となる。
キャリー信号ＣＯがＯＮになると、初期値レジスタ２３
の内容が、最終値レジスタ２１に保持されている係数Ｋ
１に更新されるので、その後の係数Ｋ′はＫ１となる。
【００２１】このように、この実施例の回路では、補間
による係数Ｋ′の更新間隔が時間的に不規則になってい
るので、聴感上不快なジッパーノイズを発生させずに音
量調整を行うことができる。
による係数Ｋ′の更新間隔が時間的に不規則になってい
るので、聴感上不快なジッパーノイズを発生させずに音
量調整を行うことができる。
【００２２】図５は、この発明をミキシングに応用した
もので、Ｋ″＝１−Ｋ′を出力するように演算回路４を
構成することにより、乗算器３1 ，３2 の出力振幅が丁
度反比例の関係で増減することになるので、加算器５か
らはクロスフェードされた出力信号ＤOUT を得ることが
できる。
もので、Ｋ″＝１−Ｋ′を出力するように演算回路４を
構成することにより、乗算器３1 ，３2 の出力振幅が丁
度反比例の関係で増減することになるので、加算器５か
らはクロスフェードされた出力信号ＤOUT を得ることが
できる。
【００２３】図６は、この発明をパニングに応用したも
ので、Ｋ″＝√（１−Ｋ′2 ）を出力するように演算回
路６を構成することにより、乗算器３1 ，３2 からはパ
ニングされた出力信号ＤOUT1，ＤOUT2を得ることができ
る。
ので、Ｋ″＝√（１−Ｋ′2 ）を出力するように演算回
路６を構成することにより、乗算器３1 ，３2 からはパ
ニングされた出力信号ＤOUT1，ＤOUT2を得ることができ
る。
【００２４】図７〜図９は、この発明を電子楽器等で用
いられるフィルタ、即ちパラメータを時間的に変化させ
る必要があるフィルタに適用した実施例を説明するため
の図である。図７に示すような、６ｄＢ／オクターブの
傾きを持つ低域通過フィルタ（ＬＰＦ）は、例えば図８
に示すような遅延回路３１，３２、乗算器３３，３４，
３５及び加算器３６からなる巡回形フィルタで構成する
ことができる。ディジタル処理の場合、乗算器３３，３
４，３５の係数として３つのパラメータＡ０，Ａ１，Ｂ
１を必要とする。
いられるフィルタ、即ちパラメータを時間的に変化させ
る必要があるフィルタに適用した実施例を説明するため
の図である。図７に示すような、６ｄＢ／オクターブの
傾きを持つ低域通過フィルタ（ＬＰＦ）は、例えば図８
に示すような遅延回路３１，３２、乗算器３３，３４，
３５及び加算器３６からなる巡回形フィルタで構成する
ことができる。ディジタル処理の場合、乗算器３３，３
４，３５の係数として３つのパラメータＡ０，Ａ１，Ｂ
１を必要とする。
【００２５】いま、フィルタのカットオフ周波数ｆｃを
ｆ１からｆ２に連続的に変化させようとする場合、補間
点を細かくとるためには、中間的なカットオフ周波数に
対応するパラメータを多数用意しておく必要があり、そ
のための演算量及びパラメータを蓄積するバッファの容
量が増大し、経済的でない。特に、時間的にゆっくりと
した変化が必要となる場合の負担は極めて大きい。一
方、補間点を粗くとり、且つ時間的に規則的な更新を行
うと、その周期性に起因する不快な雑音が感知される。
ｆ１からｆ２に連続的に変化させようとする場合、補間
点を細かくとるためには、中間的なカットオフ周波数に
対応するパラメータを多数用意しておく必要があり、そ
のための演算量及びパラメータを蓄積するバッファの容
量が増大し、経済的でない。特に、時間的にゆっくりと
した変化が必要となる場合の負担は極めて大きい。一
方、補間点を粗くとり、且つ時間的に規則的な更新を行
うと、その周期性に起因する不快な雑音が感知される。
【００２６】そこで、図９に示すように、カットオフ周
波数ｆｃがｆ１である場合、ｆ２である場合及びｆ１か
らｆ２の間を補間したいくつかの周波数である場合のそ
れぞれを実現するパラメータＡ０，Ａ１，Ｂ１の組を、
予めＣＰＵからバッファメモリ４１に書き込んでおく。
そして、これをカウンタ４２から出力されるアドレスで
逐次読みだしてディジタルフィルタの係数として与え
る。カウンタ４２は、乱数発生回路１から不規則な時間
間隔で出力されるカウントアップイネーブル信号ＣＥが
ＯＮのときにカウントアップするので、パラメータＡ
０，Ａ１，Ｂ１の変更も不規則な時間間隔で行われる。
このため、バッファメモリの容量が少なく補間点が粗い
場合でも、不快な雑音が感知されることはない。
波数ｆｃがｆ１である場合、ｆ２である場合及びｆ１か
らｆ２の間を補間したいくつかの周波数である場合のそ
れぞれを実現するパラメータＡ０，Ａ１，Ｂ１の組を、
予めＣＰＵからバッファメモリ４１に書き込んでおく。
そして、これをカウンタ４２から出力されるアドレスで
逐次読みだしてディジタルフィルタの係数として与え
る。カウンタ４２は、乱数発生回路１から不規則な時間
間隔で出力されるカウントアップイネーブル信号ＣＥが
ＯＮのときにカウントアップするので、パラメータＡ
０，Ａ１，Ｂ１の変更も不規則な時間間隔で行われる。
このため、バッファメモリの容量が少なく補間点が粗い
場合でも、不快な雑音が感知されることはない。
【００２７】
【発明の効果】以上述べたように、この発明によれば、
入出力特性を決定する係数値を変化させる際、前記係数
値をもとの係数値から新たな係数値へと不規則な時間間
隔で段階的に変化させるようにしているので、ステップ
変化の周期性がなくなり、クリックノイズの発生を防止
できる程度の粗い補間間隔であっても聴感上の不快なジ
ッパーノイズの発生を防止することができる。このた
め、回路規模をあまり大きくすることなく耳障りなノイ
ズの発生を効果的に除去することができる。
入出力特性を決定する係数値を変化させる際、前記係数
値をもとの係数値から新たな係数値へと不規則な時間間
隔で段階的に変化させるようにしているので、ステップ
変化の周期性がなくなり、クリックノイズの発生を防止
できる程度の粗い補間間隔であっても聴感上の不快なジ
ッパーノイズの発生を防止することができる。このた
め、回路規模をあまり大きくすることなく耳障りなノイ
ズの発生を効果的に除去することができる。
【図１】 この発明を振幅調整回路に応用した実施例を
示すブロック図である。
示すブロック図である。
【図２】 同振幅調整回路の乱数発生回路の構成例を示
すブロック図である。
すブロック図である。
【図３】 同振幅調整回路の補間回路の構成例を示すブ
ロック図である。
ロック図である。
【図４】 同振幅調整回路の動作を示す波形図である。
【図５】 この発明をクロスフェードに応用した実施例
を示すブロック図である。
を示すブロック図である。
【図６】 この発明をパニングに応用した実施例を示す
ブロック図である。
ブロック図である。
【図７】 低域通過フィルタの周波数−利得特性を示す
図である。
図である。
【図８】 低域通過フィルタの構成例を示すブロック図
である。
である。
【図９】 この発明を低域通過フィルタに適用した例を
示すブロック図である。
示すブロック図である。
【図１０】 従来の振幅調整回路を示すブロック図であ
る。
る。
【図１１】 従来の振幅調整回路の問題点を説明するた
めの図である。
めの図である。
１…乱数発生回路、２…補間回路、３，３1 ，３2 ，３
３，３４，３５，１００…乗算器、４，６…演算回路、
５，２４，２７，３６…加算器、１１1 〜１１4 ，３
１，３２…遅延回路、１２…ＥＸ−ＯＲ回路、２１…最
終値レジスタ、２２，４２…カウンタ、２３…初期値レ
ジスタ、２６…Ｎビット右シフト回路、４１…バッファ
メモリ。
３，３４，３５，１００…乗算器、４，６…演算回路、
５，２４，２７，３６…加算器、１１1 〜１１4 ，３
１，３２…遅延回路、１２…ＥＸ−ＯＲ回路、２１…最
終値レジスタ、２２，４２…カウンタ、２３…初期値レ
ジスタ、２６…Ｎビット右シフト回路、４１…バッファ
メモリ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−79107（ＪＰ，Ａ) 特開 平３−1198（ＪＰ，Ａ) 特開 平５−95550（ＪＰ，Ａ) 特開 平３−126090（ＪＰ，Ａ) 実開 平３−65395（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04R 3/04
Claims (2)
- 【請求項１】 与えられた係数値に基づいてオーディオ
信号の入出力特性を制御するオーディオ信号処理装置に
おいて、 前記係数値として新たな係数値が与えられた際、前記入
出力特性を決定する係数値を、もとの係数値から新たな
係数値へと不規則な時間間隔で段階的に変化させるよう
にしたことを特徴とするオーディオ信号処理装置。 - 【請求項２】 与えられた係数値に基づいてオーディオ
信号の入出力特性を制御する特性制御手段と、 不規則な時間間隔でアクティブになるランダム信号を出
力する乱数発生手段と、 新たな前記係数値が与えられると前記乱数発生手段から
のランダム信号に従って、もとの係数値から新たな係数
値へと徐々に変化する係数値を前記特性制御手段に出力
する補間手段とを備えたことを特徴とするオーディオ信
号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685094A JP3304611B2 (ja) | 1994-05-17 | 1994-05-17 | オーディオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685094A JP3304611B2 (ja) | 1994-05-17 | 1994-05-17 | オーディオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312796A JPH07312796A (ja) | 1995-11-28 |
| JP3304611B2 true JP3304611B2 (ja) | 2002-07-22 |
Family
ID=14945405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12685094A Expired - Fee Related JP3304611B2 (ja) | 1994-05-17 | 1994-05-17 | オーディオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3304611B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109246548A (zh) * | 2017-07-11 | 2019-01-18 | 哈曼贝克自动***股份有限公司 | ***噪声控制 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004019511A1 (ja) * | 2002-08-21 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | 無線送信装置 |
-
1994
- 1994-05-17 JP JP12685094A patent/JP3304611B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109246548A (zh) * | 2017-07-11 | 2019-01-18 | 哈曼贝克自动***股份有限公司 | ***噪声控制 |
| CN109246548B (zh) * | 2017-07-11 | 2021-11-02 | 哈曼贝克自动***股份有限公司 | ***噪声控制***、方法及计算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312796A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JP3252436B2 (ja) | デジタル信号処理システムの自己診断方法 | |
| EP0734018B1 (en) | Audio data processing apparatus | |
| JPH05265477A (ja) | 音場補正装置 | |
| US20060177074A1 (en) | Early reflection reproduction apparatus and method of sound field effect reproduction | |
| JPH06177688A (ja) | オーディオ信号処理装置 | |
| US5548543A (en) | Computationally efficient linear-phase finite impulse response filter | |
| JP2015087686A (ja) | 音響装置 | |
| JP3979133B2 (ja) | 音場再生装置、プログラム及び記録媒体 | |
| JP3304611B2 (ja) | オーディオ信号処理装置 | |
| JP3089811B2 (ja) | デジタルオーディオ信号処理装置 | |
| US5703956A (en) | External memory control circuit for sound field processing digital signal processor | |
| JPS6386908A (ja) | 利得調整回路 | |
| JPH11514173A (ja) | ディジタルオーディオ信号の周波数応答制御回路 | |
| JPH03263999A (ja) | ハウリング防止機能を備えた音響装置 | |
| JPS6337969B2 (ja) | ||
| JPH05304443A (ja) | デジタルオーディオ信号処理装置 | |
| JPH10164698A (ja) | 遅延量制御装置及び音像制御装置 | |
| JPH06335094A (ja) | 音場再生装置 | |
| JP3047933B2 (ja) | ディジタルクロスフェーダ装置 | |
| JPH05275945A (ja) | デジタルオーディオ信号のレベル表示装置 | |
| JP3214936B2 (ja) | 信号処理装置 | |
| JPH11220800A (ja) | 音像移動方法及びその装置 | |
| JPS609212A (ja) | 音響再生装置 | |
| JPH08292764A (ja) | 信号切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |