JPH0654860B2 - フリップフロップ回路 - Google Patents

フリップフロップ回路

Info

Publication number
JPH0654860B2
JPH0654860B2 JP62246345A JP24634587A JPH0654860B2 JP H0654860 B2 JPH0654860 B2 JP H0654860B2 JP 62246345 A JP62246345 A JP 62246345A JP 24634587 A JP24634587 A JP 24634587A JP H0654860 B2 JPH0654860 B2 JP H0654860B2
Authority
JP
Japan
Prior art keywords
circuit
flip
input
inverter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62246345A
Other languages
English (en)
Other versions
JPS6489810A (en
Inventor
利紀 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP62246345A priority Critical patent/JPH0654860B2/ja
Publication of JPS6489810A publication Critical patent/JPS6489810A/ja
Publication of JPH0654860B2 publication Critical patent/JPH0654860B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Shift Register Type Memory (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、フリップフロップ回路に関し、詳しくは双
方向で動作させることができ、高密度集積化に適するよ
うなフリップフロップ回路の改良に関する。
[従来の技術] フリップフロップ回路は、その入力側と出力側が固定さ
れ、一般人セット端子とリセット端子とを有していて、
入力信号に応じてHIGHレベル(以下“H”)又はL
OWレベル(以下“L”)の状態を維持するようになっ
ている。
このようなフリップフロップ回路は、通常、NAND回
路を2つけさがけ配線して回路が組まれ、例えばRSフ
リップフロップ等が構成される。また、このようなフリ
ップフロップを基本として、論理回路を前段に接続した
JKフリップフロップとか、さらにそのQ出力を安定さ
せるためにJKフリップフロップをエッジトリガした
り、JKフリップフロップを2つ従属接続したマスタ・
スレーブ形のフリップフロップ回路が使用されている。
一方、集積回路では、インバータをループ状に接続した
第3図に見るようなマスタ・スレーブ形のフリップフロ
ップ回路が多く使用されている。なお、図中、CKはク
ロック信号であり、*CKは、その位相が反転したクロ
ック信号、1は、マスター側のフリップフロップであ
り、2がスレーブ側のフリップフロップである。
ここで、マスター側フリップフロップ1は、2つのイン
バータ3a,3bとアナログスイッチで構成される2つ
のトランスミッションゲート4a,4bとにより構成さ
れ、スレーブ側フリップフロップ2は、2つのインバー
タ3d,3eとアナログスイッチとしての2つのトラン
スミッションゲート5a,5bとにより構成されてい
る。
そして、これらによるフリップフロップ回路がマスタ
ー,スレーブとして動作するときには、トランスミッシ
ョンゲート4a,5bとトランスミッションゲート4
b,5aとは、それぞれ逆相のタイミングで“ON−O
FF”される。なお、このフリップフロップ回路は、端
子11が入力側となり、端子12が出力側となってい
る。
[解決しようとする問題点] このようなフリップフロップ回路は、入力側と出力側が
固定されている。そこで、フリップフロップ回路を複数
段接続してシフトレジスタ等を形成するときには、フリ
ップフロップ回路の入力側と出力側とが順次配列された
方向での配線は簡単であるが、その逆の場合には配線量
が多くなる。
すなわち、同時に集積した他の回路との関係とか、回路
設計上でフリップフロップ回路の入/出力配列方向と逆
方向でフリップフロップ回路を使用しなければならない
ことが多々ある。このような場合には、入/出力関係が
逆転するように配線する敷き回し配線エリアが必要にな
る。特に、逆方向でシフトするようなシフトレジスタを
構成するような場合には、このような問題が大きくな
り、フリップフロップ回路の出力側を手前の入力側に戻
す配線が複数段に亙って行われる。その結果、配線関係
も複雑になり、さらにシフト動作させるためのスイッチ
回路も多くなって、集積化した場合に配線とスイッチ回
路とのエリア占有率が増加し、本来の回路集積率が低下
してしまう。
この発明の目的は、このような従来技術の問題点を解決
するものであって、双方向で動作するフリップフロップ
回路を形成することにより、信号の入/出力側をそのと
きの設計事情に応じて自由に設定でき、高密度集積化に
適するフリップフロップ回路を提供することを目的とす
る。
[問題点を解決するための手段] このような目的を達成するためのこの発明のフリップフ
ロップ回路の特徴は、第1のインバータと、この第1の
インバータの出力側に接続された第1のスイッチ回路
と、第1のインバータに接続されていない側の第1のス
イッチ回路の端子に入力側が接続された第2のインバー
タと、この第2のインバータの出力側と第1のインバー
タの入力側との間に接続された第2のスイッチ回路と、
第1のインバータ及び第2のインバータのいずれか一方
の入力側に接続された第3のスイッチ回路とを備えてい
て、第1のインバータの入力側を入力とし前記一方の入
力側に接続されていない側の第3のスイッチ回路の端子
側から出力を得るときには、第1のスイッチ回路が導通
状態に保持され、前記一方の入力側に接続されていない
側の第3のスイッチ回路の端子側を入力とし第1のイン
バータの入力側から出力を得るときには、第2のスイッ
チ回路が導通状態に保持されるものである。
[作用] このようにスイッチとインバータの直列回路をループ状
に接続することにより、方向性のないフリップフロップ
の単位回路が構成できる。そこで、これら単位回路を直
列に接続すれば、入力側となる単位回路がマスターとな
り、出力側となる単位回路がスレーブとなる、双方向で
利用できるマスタ・スレーブ形のフリップフロップ回路
が形成できる。
したがって、他の周辺回路とか、回路配置で入/出力が
逆転するような場合にあっても、それに応じて入/出力
を他の回路に合わせて設定でき、回路配線の占める割合
が減少し、かつ設計上の自由度が向上する。
[実施例] 以下、この発明の一実施例について図面を参照して詳細
に説明する。
第1図は、この発明を適用した一実施例のフリップフロ
ップ回路のブロック図、第2図(a),(b)は、その
動作を説明するための説明図である。
第1図のフリップフロップ回路10は、第3図のフリッ
プフロップ回路に対して、トランスミッションゲートを
有していないマスター側及びスレーブ側のインバータ3
a,3dの出力側に直列にトランスミッションゲート
6,7を挿入して方向性のない2つのフリップフロップ
9a,9bを構成し、これらを直列に接続したものであ
る。なお、トランスミッションゲート8は、前段或いは
次段側に接続されたフリップフロップに属するものであ
り、前段或いは次段側がないときには、入/出力が対称
となるようにこのトランスミッションゲート8がいずれ
か一方に挿入される。また、端子13と端子14とは相
互に入/出力端子の一方となる。
このフリップフロップ回路10において、端子13側を
入力とし、端子14側を出力としてフリップフロップ回
路10の使用する場合には、フリップフロップ9aがマ
スター側となり、フリップフロップ9bがスレーブ側と
なる。そこで、トランスミッションゲート6,7を“O
N”状態に設定するように配線しておけば、第3図のフ
リップフロップ回路と同一構成となり、その動作も従来
のものと変わらない。なお、トランスミッションゲート
8が次段のものであれば、これは、次段におけるトラン
スミッションゲート4aに対応するものである。また、
これが最終段であれば、これは“ON”状態に設定され
る。
一方、端子14側を入力とし、端子13側を出力として
フリップフロップ回路10を使用する場合には、マスタ
ー側とスレーブ側とが入れ替わり、フリップフロップ9
bがマスター側でフリップフロップ9aがスレーブ側と
なり、入/出力関係が先のものと逆転する。この場合に
は、従来のトランスミッションゲート4bと5bとを
“ON”状態に設定しておき、新たに挿入したトランス
ミッションゲート6を第3図のトランスミッションゲー
ト5b側の“ON−OFF”タイミングで動作するよう
にクロック信号CKを受ける配線をし、トランスミッシ
ョンゲート7を第3図のトランスミッションゲート4b
側の“ON−OFF”タイミング動作するようにクロッ
ク信号*CKを受ける配線をすればよい。
なお、このとき、トランスミッションゲート8は、第3
図のトランスミッションゲート4aに対応するものとな
り、前記トランスミッションゲート6と同様のクロック
信号CKを受ける。そこで、このトランスミッションゲ
ート8が前段のものであれば、そのまま使用すればよ
い。一方、トランスミッションゲート4aに対応するも
のが最終段のものであれば、それを“ON”状態に設定
しておくことになる。
次に、入/出力を逆転した場合の動作について、トラン
スミッションゲートをスイッチに置き換えて、第2図
(a),(b)に従って説明する。まず、CKが“H”
のときには、第2図(a)に見るよに、トランスミッシ
ョンゲート8,6,4aとが“ON”状態となり、トラ
ンスミッションゲート5a,7が“OFF”状態となっ
て、入力信号を反転した信号がフリップフロップ9bの
インバータ3eの出力に現れる。一方、フリップフロッ
プ9aは、ループを形成して1つ前の情報をラッチして
いて、それが次段のフリップフロップにトランスミッシ
ョンゲート4aを介して伝えられる。
CKが“L”のときには、第2図(b)に見るよに、ト
ランスミッションゲート7,5aとが“ON”状態とな
り、トランスミッションゲート8,6,4aが“OF
F”状態となって、入力信号を反転した信号がフリップ
フロップ9bのインバータ3eからフリップフロップ9
aのインバータ3bに伝送される。ここで、フリップフ
ロップ9bがループを形成してこの入力情報をラッチす
る。このように、第3図のフリップフロップ回路と入/
出力の方向が逆転した状態で動作する。
そこで、このような双方向性を有するフリップフロップ
を用いれば、フリップフロップを多く使用する表示回路
とか、撮像回路回路等を設計する場合のレイアウト段階
では、フリップフロップが双方向性を有することにより
柔軟な対応ができ、かつ高密度実装ができる。
以上は、配線について入/出力方向を選択する場合につ
いて説明しているが、これは、クロック信号CK及びク
ロック信号*CKのいずれか一方を切換えて受けられう
ようにあらかじめ切換スイッチ回路を付加して、後から
方向切換を行うようにすることもできる。
実施例では、双方向性を持たせるために入/出力の両方
の端子にトランスミッションゲートを対称に設けている
が、前段又は次段と接続されて使用される場合には、こ
れは、前段又は次段のものが利用できるので、必ずしも
一方のトランスミッションゲートを設ける必要はない。
また、トランスミッションゲートは、いわゆるスイッチ
回路であればよい。
[発明の効果] 以上の説明から理解できるように、この発明にあって
は、スイッチとインバータの直列回路をループ状に接続
することにより、方向性のないフリップフロップの単位
回路が構成できる。そこで、これら単位回路を直列に接
続すれば、入力側となる単位回路がマスターとなり、出
力側となる単位回路がスレーブとなる、双方向で利用で
きるマスタ・スレーブ形のフリップフロップ回路が形成
できる。
したがって、他の周辺回路とか、回路配置で入/出力が
逆転するような場合にあっても、それに応じて入/出力
を他の回路に合わせて設定でき、回路配線の占める割合
が減少し、かつ設計上の自由度が向上する。
【図面の簡単な説明】
第1図は、この発明を適用した一実施例のフリップフロ
ップ回路のブロック図、第2図(a),(b)は、その
動作を説明するための説明図、第3図は、従来のフリッ
プフロップ回路のブロック図である。 1,2,9a,9b……フリップフロップ、3a,3
b,3c,3d……インバータ、4a,4b,5a,6
a,7,8……トランスミッションゲート、10……フ
リップフロップ回路、11,12,13,14……端
子。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1のインバータと、この第1のインバー
    タの出力側に接続された第1のスイッチ回路と、第1の
    インバータに接続されていない側の第1のスイッチ回路
    の端子に入力側が接続された第2のインバータと、この
    第2のインバータの出力側と第1のインバータの入力側
    との間に接続された第2のスイッチ回路とが設けられ、
    第1のインバータの入力側と第2のインバータの入力側
    の一方が入力側ラインとされ、他方が出力側ラインとさ
    れる双方向回路と、 一方のラインがこの双方向回路の前記入力側ラインまた
    は出力側ラインに接続された第3のスイッチ回路とを備
    え、 前記第3のスイッチ回路の前記双方向回路に接続されて
    いない他方のラインと前記双方向回路の前記第3のスイ
    ッチ回路が接続されていない側のラインとのうちのいず
    れか一方を入力とし、他方を出力とするものであって、
    第1および第2のスイッチのうち選択された入出力方向
    に沿って配置されるスイッチが導通状態に保持されるこ
    とを特徴とするフリップフロップ回路。
  2. 【請求項2】第1のインバータと、この第1のインバー
    タの出力側に接続された第1のスイッチ回路と、第1の
    インバータに接続されていない側の第1のスイッチ回路
    の端子に入力側が接続された第2のインバータと、この
    第2のインバータの出力側と第1のインバータの入力側
    との間に接続された第2のスイッチ回路が設けられ、第
    1のインバータの入力側と第2のインバータの入力側の
    一方が入力側ラインとされ、他方が出力側ラインとされ
    る双方向回路と、 一方のラインがこの双方向回路の前記入力側ラインまた
    は出力側ラインに接続された第3のスイッチ回路とを備
    え、 前記第3のスイッチ回路の前記双方向回路に接続されて
    いない他方のラインと前記双方向回路の前記第3のスイ
    ッチ回路が接続されていない側のラインとのうちのいず
    れか一方を入力とし、他方を出力とするものであって、
    第1および第2のスイッチのうち選択された入出力方向
    に沿って配置されるスイッチが導通状態に保持される回
    路を単位回路とするものであって、 この単位回路の一方の第3のスイッチ回路が間に入るよ
    うにこの単位回路を2つ直列に接続したことを特徴とす
    る特許請求の範囲第1項記載のフリップフロップ回路。
JP62246345A 1987-09-30 1987-09-30 フリップフロップ回路 Expired - Lifetime JPH0654860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62246345A JPH0654860B2 (ja) 1987-09-30 1987-09-30 フリップフロップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62246345A JPH0654860B2 (ja) 1987-09-30 1987-09-30 フリップフロップ回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5226520A Division JPH06176593A (ja) 1993-08-19 1993-08-19 シフトレジスタ

Publications (2)

Publication Number Publication Date
JPS6489810A JPS6489810A (en) 1989-04-05
JPH0654860B2 true JPH0654860B2 (ja) 1994-07-20

Family

ID=17147180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62246345A Expired - Lifetime JPH0654860B2 (ja) 1987-09-30 1987-09-30 フリップフロップ回路

Country Status (1)

Country Link
JP (1) JPH0654860B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626757B2 (ja) * 1994-07-05 2005-03-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マスタ−スレーブフリップフロップを具える電子回路及びその試験方法
US5854565A (en) * 1995-10-06 1998-12-29 Qualcomm Incorporated Low power latch requiring reduced circuit area
KR20180094132A (ko) 2009-09-24 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기

Also Published As

Publication number Publication date
JPS6489810A (en) 1989-04-05

Similar Documents

Publication Publication Date Title
JPS5925421A (ja) 同期式論理回路
JP2689416B2 (ja) フリツプフロツプ
US4618849A (en) Gray code counter
JPH0654860B2 (ja) フリップフロップ回路
US4297591A (en) Electronic counter for electrical digital pulses
JPH06176593A (ja) シフトレジスタ
EP0445880B1 (en) Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling
JPH04105412A (ja) フリップフロップ
JPH03122895A (ja) 同期式半導体記憶装置
JPH04306013A (ja) ラッチ回路装置
JP2665070B2 (ja) バス回路
JPS6131437Y2 (ja)
JPS61165900A (ja) シフトレジスタ用フリップフロップ回路
JP2514989B2 (ja) 順序回路
EP0899878A1 (en) A toggle flip-flop with a reduced integration area
JPS59229923A (ja) 集積回路用論理回路
JPS63211914A (ja) マスタスレ−ブ型フリツプフロツプ回路
JP2619386B2 (ja) 半導体集積回路装置
JPH0641391Y2 (ja) 論理回路
JP2569765B2 (ja) 信号処理集積回路装置
JP2674794B2 (ja) タイミング回路
JPH04207814A (ja) 電子回路
JPH0355200Y2 (ja)
JPS63266917A (ja) 双方向dフリツプフロツプ
JPH05291895A (ja) クロック選択回路