JPH0653684A - 薄膜多層配線基板とそれを用いたモジュール - Google Patents
薄膜多層配線基板とそれを用いたモジュールInfo
- Publication number
- JPH0653684A JPH0653684A JP4202312A JP20231292A JPH0653684A JP H0653684 A JPH0653684 A JP H0653684A JP 4202312 A JP4202312 A JP 4202312A JP 20231292 A JP20231292 A JP 20231292A JP H0653684 A JPH0653684 A JP H0653684A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- thin film
- thermal expansion
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【構成】絶縁層の表面に微細配線パターンが形成された
薄膜配線層が複数積層され、該薄膜配線層の層間に弾性
率が１００ＧＰａ以上の低熱膨張金属からなる配線層
（シールド層）が絶縁層を介して形成され、全体の熱膨
張係数が常温で１×１０~5Ｋ~1以下であることを特徴と
する薄膜多層配線基板。 【効果】弾性率が１００ＧＰａ以上の低熱膨張金属層に
より薄膜多層配線基板全体の熱膨張係数を搭載されるＬ
ＳＩおよび厚膜基板と整合するので、製造時および運転
時の熱応力による層間剥離、クラック等が抑制され、高
多層化，大面積化が可能となり、実装密度および信号伝
送速度が向上する。
薄膜配線層が複数積層され、該薄膜配線層の層間に弾性
率が１００ＧＰａ以上の低熱膨張金属からなる配線層
（シールド層）が絶縁層を介して形成され、全体の熱膨
張係数が常温で１×１０~5Ｋ~1以下であることを特徴と
する薄膜多層配線基板。 【効果】弾性率が１００ＧＰａ以上の低熱膨張金属層に
より薄膜多層配線基板全体の熱膨張係数を搭載されるＬ
ＳＩおよび厚膜基板と整合するので、製造時および運転
時の熱応力による層間剥離、クラック等が抑制され、高
多層化，大面積化が可能となり、実装密度および信号伝
送速度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩを直接搭載でき
る薄膜多層配線基板並びにそれを用いたモジュールに関
する。
る薄膜多層配線基板並びにそれを用いたモジュールに関
する。
【０００２】
【従来の技術】近年、電子装置の小型化、高速化に伴い
ＬＳＩを実装したモジュールが高密度化の一途をたどっ
ている。そこで多層配線基板の絶縁層に低誘電率のポリ
イミドを用いた配線基板の多層化が進んでいる（特開平
２−４５９９８号公報）。
ＬＳＩを実装したモジュールが高密度化の一途をたどっ
ている。そこで多層配線基板の絶縁層に低誘電率のポリ
イミドを用いた配線基板の多層化が進んでいる（特開平
２−４５９９８号公報）。
【０００３】また、高密度化に伴い、ＬＳＩチップと多
層配線基板との接続には半田ボールを用いる方法が採用
されている。この接続方式ではＬＳＩチップと多層配線
基板の熱膨張係数との差が小さくないと接続が難しい。
しかし、電気抵抗が小さい金属はＬＳＩチップのＳｉ基
板に比べて熱膨張係数が大きく、また、金属より弾性係
数が小さい有機樹脂では、低熱膨張性のものを選択して
用いても多層配線基板とした場合、全体の熱膨張係数を
小さくすることは難しい。
層配線基板との接続には半田ボールを用いる方法が採用
されている。この接続方式ではＬＳＩチップと多層配線
基板の熱膨張係数との差が小さくないと接続が難しい。
しかし、電気抵抗が小さい金属はＬＳＩチップのＳｉ基
板に比べて熱膨張係数が大きく、また、金属より弾性係
数が小さい有機樹脂では、低熱膨張性のものを選択して
用いても多層配線基板とした場合、全体の熱膨張係数を
小さくすることは難しい。
【０００４】
【発明が解決しようとする課題】従来、こうした配線基
板にはセラミック基板上に有機絶縁層からなる多層配線
層を配置したものが提案されている（特開昭６３−５０
０９４号公報）。これは、セラミック基板に比べるとは
るかに大きな熱膨張係数を有する多層配線層を接着した
ものであるが、両者の間の熱膨張係数の差に基ずく熱応
力によって、多層配線層がセラミック基板から剥離した
り、あるいはセラミック基板にクラック等が発生する等
問題が多かった。これを防ぐには多層配線層の積層数が
制限されるという問題があった。また、セラミック基板
と多層配線層の熱膨張係数の差によって、製造時の加
熱，冷却によってもクラック等が発生し易く、製品とし
ての信頼性においても問題があった。また、セラミック
のみで形成された多層配線基板もないではないが、セラ
ミックはその誘電率が高いために電気信号の伝送特性に
も問題があった。
板にはセラミック基板上に有機絶縁層からなる多層配線
層を配置したものが提案されている（特開昭６３−５０
０９４号公報）。これは、セラミック基板に比べるとは
るかに大きな熱膨張係数を有する多層配線層を接着した
ものであるが、両者の間の熱膨張係数の差に基ずく熱応
力によって、多層配線層がセラミック基板から剥離した
り、あるいはセラミック基板にクラック等が発生する等
問題が多かった。これを防ぐには多層配線層の積層数が
制限されるという問題があった。また、セラミック基板
と多層配線層の熱膨張係数の差によって、製造時の加
熱，冷却によってもクラック等が発生し易く、製品とし
ての信頼性においても問題があった。また、セラミック
のみで形成された多層配線基板もないではないが、セラ
ミックはその誘電率が高いために電気信号の伝送特性に
も問題があった。
【０００５】本発明の第１の目的は、低熱膨張係数の薄
膜多層配線基板を提供することにある。
膜多層配線基板を提供することにある。
【０００６】本発明の第２の目的は、電気信号伝送特性
の優れた高密度実装が可能な薄膜多層配線基板を提供す
ることにある。
の優れた高密度実装が可能な薄膜多層配線基板を提供す
ることにある。
【０００７】本発明の第３の目的は、上記薄膜多層配線
基板にＬＳＩを搭載した高密度実装モジュールを提供す
ることにある。
基板にＬＳＩを搭載した高密度実装モジュールを提供す
ることにある。
【０００８】
【課題を解決するための手段】前記課題を解決する本発
明の要旨は次のとおりである。
明の要旨は次のとおりである。
【０００９】（１）絶縁層の表面に微細配線パターンが
形成された薄膜配線層が複数積層され、該薄膜配線層の
層間に弾性率が１００ＧＰａ以上の低熱膨張金属からな
る配線層（シールド層）が絶縁層を介して形成され、全
体の熱膨張係数が常温で１×１０~5Ｋ~1以下であること
を特徴とする薄膜多層配線基板。
形成された薄膜配線層が複数積層され、該薄膜配線層の
層間に弾性率が１００ＧＰａ以上の低熱膨張金属からな
る配線層（シールド層）が絶縁層を介して形成され、全
体の熱膨張係数が常温で１×１０~5Ｋ~1以下であること
を特徴とする薄膜多層配線基板。
【００１０】（２）前記薄膜多層配線基板の少なくとも
一方の面にＬＳＩが直接またはチップキャリヤー介して
搭載されていることを特徴とするモジュール。
一方の面にＬＳＩが直接またはチップキャリヤー介して
搭載されていることを特徴とするモジュール。
【００１１】（３）前記薄膜多層配線基板が、配線を有
し熱膨張係数が常温で１×１０~5Ｋ~1以下のプラスチッ
ク，ガラスまたはセラミック基板からなる厚膜基板上に
搭載され電気的に接続されていることを特徴とするモジ
ュール。
し熱膨張係数が常温で１×１０~5Ｋ~1以下のプラスチッ
ク，ガラスまたはセラミック基板からなる厚膜基板上に
搭載され電気的に接続されていることを特徴とするモジ
ュール。
【００１２】（４）上記（３）の薄膜多層配線基板上に
ＬＳＩが直接またはチップキャリヤー介して搭載されて
いることを特徴とするモジュール。
ＬＳＩが直接またはチップキャリヤー介して搭載されて
いることを特徴とするモジュール。
【００１３】前記絶縁層としては、ポリイミド，ポリア
ミド，ポリナジイミド，ポリマレイミドまたはポリビシ
クロブタジエン等が用いられる。
ミド，ポリナジイミド，ポリマレイミドまたはポリビシ
クロブタジエン等が用いられる。
【００１４】前記薄膜配線層の微細配線パターン２層に
対し、前記配線層（シールド層）１層を１ユニットとし
て、該ユニットの１組以上を積層して構成してもよい。
対し、前記配線層（シールド層）１層を１ユニットとし
て、該ユニットの１組以上を積層して構成してもよい。
【００１５】また、前記薄膜配線層の微細配線パターン
２層の上下に前記配線層（シールド層）が設けられたも
のを１ユニットとして、該ユニットの１組以上を積層し
て構成してもよい。
２層の上下に前記配線層（シールド層）が設けられたも
のを１ユニットとして、該ユニットの１組以上を積層し
て構成してもよい。
【００１６】前記弾性率が１００ＧＰａ以上の低熱膨張
金属には、Ｗ、Ｍｏ、Ｆｅ−Ｎｉ系合金（インバー、４
２アロイ等）、Ｆｅ−Ｎｉ−Ｃｏ系合金（コバール、フ
ェルニコ等）がよい。さらに、低熱膨張金属層を複数用
いる際には、多層配線層中に極力、均等に配置するのが
よい。
金属には、Ｗ、Ｍｏ、Ｆｅ−Ｎｉ系合金（インバー、４
２アロイ等）、Ｆｅ−Ｎｉ−Ｃｏ系合金（コバール、フ
ェルニコ等）がよい。さらに、低熱膨張金属層を複数用
いる際には、多層配線層中に極力、均等に配置するのが
よい。
【００１７】図１に本発明の薄膜多層配線基板の模式断
面図を示す。有機樹脂からなる絶縁層１と低熱膨張金属
配線層（シールド層）３とを複数積層することによって
形成される。樹脂層１上には低電気抵抗金属からなる微
細配線パターンの配線層４が存在する。なお、図２の模
式断面図に示すように、有機樹脂の絶縁層１と低熱膨張
金属配線層（シールド層）３との間に有機接着材からな
る接着層２が介在されていてもよい。
面図を示す。有機樹脂からなる絶縁層１と低熱膨張金属
配線層（シールド層）３とを複数積層することによって
形成される。樹脂層１上には低電気抵抗金属からなる微
細配線パターンの配線層４が存在する。なお、図２の模
式断面図に示すように、有機樹脂の絶縁層１と低熱膨張
金属配線層（シールド層）３との間に有機接着材からな
る接着層２が介在されていてもよい。
【００１８】本発明の薄膜多層配線のラインとピッチ
は、１０〜７０μｍの微細配線パターンを有し、前記絶
縁層の膜厚は５〜９０μｍ、好ましくは５〜５０μｍで
ある。
は、１０〜７０μｍの微細配線パターンを有し、前記絶
縁層の膜厚は５〜９０μｍ、好ましくは５〜５０μｍで
ある。
【００１９】
【作用】本発明の薄膜多層配線基板は、高弾性率（１０
０ＧＰａ以上）の低熱膨張金属配線層（シールド層）３
が、有機樹脂の絶縁層１（または接着層２）および低電
気抵抗金属配線層４の熱膨張を拘束することにより、配
線基板全体の熱膨張を抑え、薄膜多層配線の層間の剥離
または絶縁層のクラックを防止し、また、該基板上に搭
載されたＬＳＩチップの剥離等を防止するものである。
０ＧＰａ以上）の低熱膨張金属配線層（シールド層）３
が、有機樹脂の絶縁層１（または接着層２）および低電
気抵抗金属配線層４の熱膨張を拘束することにより、配
線基板全体の熱膨張を抑え、薄膜多層配線の層間の剥離
または絶縁層のクラックを防止し、また、該基板上に搭
載されたＬＳＩチップの剥離等を防止するものである。
【００２０】また、シールド層に用いる金属と信号層に
用いる金属との間に若干の熱膨張係数の差があるが、こ
れら間で層間剥離が起らない理由は、両者の間に柔軟性
のある有機樹脂層（絶縁層または接着層）が存在するた
めと考える。
用いる金属との間に若干の熱膨張係数の差があるが、こ
れら間で層間剥離が起らない理由は、両者の間に柔軟性
のある有機樹脂層（絶縁層または接着層）が存在するた
めと考える。
【００２１】
【実施例】〔実施例１〕銅貼りポリイミドフィルム（膜
厚２０μｍのポリイミドフィルムと膜厚２０μｍの銅箔
との貼り合せ）の２００ｍｍ角のものの表面に、液状レ
ジストを塗布しレジスト膜（フィルム状レジストあるい
は電着レジスト膜でもよい）を形成し、露光，現像して
所定のパターンを形成する。次いで、塩化第二銅溶液に
よりレジスト膜が形成されていない部分の銅をエッチア
ウトして銅配線パターンを形成した。溶剤を用いて残っ
ているレジストを溶解除去し、銅配線膜面の接着性を向
上するため公知の方法により黒化処理を施し薄膜多層配
線基板を得た。
厚２０μｍのポリイミドフィルムと膜厚２０μｍの銅箔
との貼り合せ）の２００ｍｍ角のものの表面に、液状レ
ジストを塗布しレジスト膜（フィルム状レジストあるい
は電着レジスト膜でもよい）を形成し、露光，現像して
所定のパターンを形成する。次いで、塩化第二銅溶液に
よりレジスト膜が形成されていない部分の銅をエッチア
ウトして銅配線パターンを形成した。溶剤を用いて残っ
ているレジストを溶解除去し、銅配線膜面の接着性を向
上するため公知の方法により黒化処理を施し薄膜多層配
線基板を得た。
【００２２】次に、配線が形成されている（ムライト
製）厚膜多層配線基板（ムライト製）上にポリイミド系
フィルム接着材（膜厚２５μｍ）を配置し、その上に前
記銅配線パターンが形成された銅貼りポリイミドフィル
ムを配置し、位置合せ後加熱プレスして両者を積層接着
した。
製）厚膜多層配線基板（ムライト製）上にポリイミド系
フィルム接着材（膜厚２５μｍ）を配置し、その上に前
記銅配線パターンが形成された銅貼りポリイミドフィル
ムを配置し、位置合せ後加熱プレスして両者を積層接着
した。
【００２３】前記ポリイミドフィルムに対して、ＫｒＦ
エキシマレーザーを用いて下部の厚膜多層配線基板上の
パッド部（信号線の接続端子）が露出するように直径５
０μｍのスルーホールを穿けた。次いでＰｄ触媒溶液で
処理した後、銅配線側全面に前記と同様にしてレジスト
膜を形成し、露光，現像してスルーホール部のみレジス
ト膜を除去し、該スルーホール部に無電解銅めっき法に
よって導体層を形成し、厚膜多層配線基板のパット部と
ポリイミドフィルムの銅配線層とを電気的に接続した。
エキシマレーザーを用いて下部の厚膜多層配線基板上の
パッド部（信号線の接続端子）が露出するように直径５
０μｍのスルーホールを穿けた。次いでＰｄ触媒溶液で
処理した後、銅配線側全面に前記と同様にしてレジスト
膜を形成し、露光，現像してスルーホール部のみレジス
ト膜を除去し、該スルーホール部に無電解銅めっき法に
よって導体層を形成し、厚膜多層配線基板のパット部と
ポリイミドフィルムの銅配線層とを電気的に接続した。
【００２４】別に、銅配線を形成したポリイミドフィル
ム面上にポリイミド系フィルム接着材（膜厚２５μｍ）
を配置し、その上に予めパターンを形成した厚さ２５μ
ｍのインバー（Ｆｅ−Ｎｉ系合金：熱膨張係数１.４×
１０~6Ｋ~1）箔を配置し、位置合せ後加熱プレスして積
層接着した。
ム面上にポリイミド系フィルム接着材（膜厚２５μｍ）
を配置し、その上に予めパターンを形成した厚さ２５μ
ｍのインバー（Ｆｅ−Ｎｉ系合金：熱膨張係数１.４×
１０~6Ｋ~1）箔を配置し、位置合せ後加熱プレスして積
層接着した。
【００２５】次に、上記薄膜多層配線層に直径５０μｍ
のスルーホールを下部の銅配線が露出するようにＫｒＦ
エキシマレーザーで孔を穿けた。次いでＰｄ触媒溶液で
処理した後、銅配線側にレジスト膜を形成し、露光，現
像してスルーホール部分のレジストを除去した部分に、
無電解銅めっき法により導体を形成し、上記２層間の配
線を電気的に接続した。
のスルーホールを下部の銅配線が露出するようにＫｒＦ
エキシマレーザーで孔を穿けた。次いでＰｄ触媒溶液で
処理した後、銅配線側にレジスト膜を形成し、露光，現
像してスルーホール部分のレジストを除去した部分に、
無電解銅めっき法により導体を形成し、上記２層間の配
線を電気的に接続した。
【００２６】以上の操作を繰り返して銅配線層、インバ
ー配線層（シールド層）を有し、かつ、金属配線層が２
０層の２００ｍｍ角の厚膜−薄膜の混成された多層配線
基板を作製した。
ー配線層（シールド層）を有し、かつ、金属配線層が２
０層の２００ｍｍ角の厚膜−薄膜の混成された多層配線
基板を作製した。
【００２７】前記多層配線基板において、低熱膨張金属
であるインバーと低抵抗金属の銅の体積百分率比と該多
層配線基板の熱膨張係数との関係を図３に示す。
であるインバーと低抵抗金属の銅の体積百分率比と該多
層配線基板の熱膨張係数との関係を図３に示す。
【００２８】図３から明らかなように、多層配線基板の
熱膨張係数は銅の体積百分率の低下に比例して低下する
ことが分かった。
熱膨張係数は銅の体積百分率の低下に比例して低下する
ことが分かった。
【００２９】上記薄膜多層配線基板の最上層に半田ボー
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載して半田接続を行った。これを−６５℃〜＋１
５０℃のヒートサイクル試験を５００サイクル行い、該
基板の熱膨張係数と層間剥離、基板クラックおよび半田
クラック発生の割合を図４、図５および図６に示す。
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載して半田接続を行った。これを−６５℃〜＋１
５０℃のヒートサイクル試験を５００サイクル行い、該
基板の熱膨張係数と層間剥離、基板クラックおよび半田
クラック発生の割合を図４、図５および図６に示す。
【００３０】図４，５および６から明らかなように、薄
膜多層配線基板全体の熱膨張係数が常温で２×１０~6Ｋ
~1〜１×１０~5Ｋ~1においては、層間剥離、基板クラッ
クおよび半田クラック等の発生は認められなかった。
膜多層配線基板全体の熱膨張係数が常温で２×１０~6Ｋ
~1〜１×１０~5Ｋ~1においては、層間剥離、基板クラッ
クおよび半田クラック等の発生は認められなかった。
【００３１】〔実施例２〕配線を有する厚膜（ムライ
ト）多層配線基板（２００ｍｍ角）面上に、Ｃｕをスパ
ッタにより成膜（５μｍ）し、ポジ型レジスト膜を設
け、露光、現像後、塩化第二銅溶液を用いて銅のエッチ
ングを行い、銅配線パターンを形成した。
ト）多層配線基板（２００ｍｍ角）面上に、Ｃｕをスパ
ッタにより成膜（５μｍ）し、ポジ型レジスト膜を設
け、露光、現像後、塩化第二銅溶液を用いて銅のエッチ
ングを行い、銅配線パターンを形成した。
【００３２】銅配線パターンの形成面上にポリアミック
酸ワニスを硬化後の膜厚が１０μｍになるよう塗布し加
熱，硬化した。次いで、ネガ型レジストを成膜後、露
光、現像し、直径５０μｍのスルーホールを下部の銅配
線が露出するまでエチレンジアミン−ヒドラジン系のエ
ッチング液を用いて穿け、レジスト膜を除去した。その
後、Ｏ2アッシャー、Ａｒスパッター処理を施し、次い
で、膜厚５μｍのインバー膜をスパッタにより形成し
た。これに、ポジ型レジスト膜を設け露光，現像後、イ
ンバー膜のエッチングを行った。なお、エッチングには
塩化第二鉄溶液を用いた。インバー配線パターンが施さ
れた面上に、ポリアミック酸ワニスを硬化後の膜厚が１
０μｍになるように塗布し加熱，硬化したポリイミド膜
にスルーホールを形成した。
酸ワニスを硬化後の膜厚が１０μｍになるよう塗布し加
熱，硬化した。次いで、ネガ型レジストを成膜後、露
光、現像し、直径５０μｍのスルーホールを下部の銅配
線が露出するまでエチレンジアミン−ヒドラジン系のエ
ッチング液を用いて穿け、レジスト膜を除去した。その
後、Ｏ2アッシャー、Ａｒスパッター処理を施し、次い
で、膜厚５μｍのインバー膜をスパッタにより形成し
た。これに、ポジ型レジスト膜を設け露光，現像後、イ
ンバー膜のエッチングを行った。なお、エッチングには
塩化第二鉄溶液を用いた。インバー配線パターンが施さ
れた面上に、ポリアミック酸ワニスを硬化後の膜厚が１
０μｍになるように塗布し加熱，硬化したポリイミド膜
にスルーホールを形成した。
【００３３】前記の操作を繰り返して、銅配線層とイン
バー配線層（シールド層）が積層された２０層の配線層
を有する２００ｍｍ角の厚膜−薄膜混成の多層配線基板
を作製した。
バー配線層（シールド層）が積層された２０層の配線層
を有する２００ｍｍ角の厚膜−薄膜混成の多層配線基板
を作製した。
【００３４】前記において、インバーとＣｕの体積百分
率比と該多層配線基板の熱膨張係数との関係は、図３と
同じ結果であった。
率比と該多層配線基板の熱膨張係数との関係は、図３と
同じ結果であった。
【００３５】前記薄膜多層配線基板の最上層に半田ボー
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載し半田接続した。これを−６５℃〜＋１５０℃
のヒートサイクル試験を５００サイクル行い、該基板の
熱膨張係数と層間剥離、基板クラックおよび半田クラッ
クの発生との関係を図７、図８および図９に示す。
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載し半田接続した。これを−６５℃〜＋１５０℃
のヒートサイクル試験を５００サイクル行い、該基板の
熱膨張係数と層間剥離、基板クラックおよび半田クラッ
クの発生との関係を図７、図８および図９に示す。
【００３６】図７，８および９から明らかなように、薄
膜多層配線基板全体の熱膨張係数が常温で２×１０~6Ｋ
~1〜１×１０~5Ｋ~1の時、層間剥離、基板クラックおよ
び半田クラック等が発生しないことが分かる。
膜多層配線基板全体の熱膨張係数が常温で２×１０~6Ｋ
~1〜１×１０~5Ｋ~1の時、層間剥離、基板クラックおよ
び半田クラック等が発生しないことが分かる。
【００３７】〔実施例３〕配線層を有する厚膜（ムライ
ト）多層配線基板（２００ｍｍ角）面上に、めっき下地
膜用のＣｕをスパッタにより成膜（０.５μｍ）した。
該Ｃｕ膜上にめっきレジストを成膜し露光，現像後、膜
厚２０μｍの配線用のＣｕ膜を電気めっきにより形成し
た。実施例１と同様にスルーホールを穿け、次いでめっ
きレジストを成膜し、露光，現像後、スルーホールに膜
厚２０μｍのＣｕ膜の電気めっきを行った。めっきレジ
スト膜を除去後、上記めっき下地Ｃｕ膜をエッチアウト
した。なお、エッチング液には過硫酸アンモニウム−塩
化アンモニウム溶液を用いた。
ト）多層配線基板（２００ｍｍ角）面上に、めっき下地
膜用のＣｕをスパッタにより成膜（０.５μｍ）した。
該Ｃｕ膜上にめっきレジストを成膜し露光，現像後、膜
厚２０μｍの配線用のＣｕ膜を電気めっきにより形成し
た。実施例１と同様にスルーホールを穿け、次いでめっ
きレジストを成膜し、露光，現像後、スルーホールに膜
厚２０μｍのＣｕ膜の電気めっきを行った。めっきレジ
スト膜を除去後、上記めっき下地Ｃｕ膜をエッチアウト
した。なお、エッチング液には過硫酸アンモニウム−塩
化アンモニウム溶液を用いた。
【００３８】次に、絶縁膜としてポリアミック酸ワニス
を硬化後の膜厚が６０μｍになるように塗布後、加熱硬
化してポリイミド膜を形成した。基板表面の平坦化およ
びスルーホールの頭出しのためにＣｕ表面が表れるまで
表面を研磨した。
を硬化後の膜厚が６０μｍになるように塗布後、加熱硬
化してポリイミド膜を形成した。基板表面の平坦化およ
びスルーホールの頭出しのためにＣｕ表面が表れるまで
表面を研磨した。
【００３９】研磨後の基板上にめっき下地膜用のインバ
ー膜をスパッタにより成膜（０.５μｍ）した。該イン
バー上にめっき用レジストを成膜し露光，現像後、膜厚
２０μｍの配線用のインバー膜を電気めっきにより形成
した。実施例１と同様にスルーホールを形成し、めっき
レジストを成膜し露光，現像後、スルーホールに膜厚２
０μｍのＣｕ膜を電気めっきにより形成した。めっきレ
ジスト膜を除去後、前記めっき下地膜のインバーをエッ
チアウトした。なお、エッチングには塩化第二鉄溶液を
用いた。
ー膜をスパッタにより成膜（０.５μｍ）した。該イン
バー上にめっき用レジストを成膜し露光，現像後、膜厚
２０μｍの配線用のインバー膜を電気めっきにより形成
した。実施例１と同様にスルーホールを形成し、めっき
レジストを成膜し露光，現像後、スルーホールに膜厚２
０μｍのＣｕ膜を電気めっきにより形成した。めっきレ
ジスト膜を除去後、前記めっき下地膜のインバーをエッ
チアウトした。なお、エッチングには塩化第二鉄溶液を
用いた。
【００４０】次に、絶縁膜として硬化後の膜厚が６０μ
ｍのポリイミド膜を形成した。基板表面の平坦化および
スルーホールの頭出しのため、Ｃｕ表面が表れるまで研
磨を行った。
ｍのポリイミド膜を形成した。基板表面の平坦化および
スルーホールの頭出しのため、Ｃｕ表面が表れるまで研
磨を行った。
【００４１】前記薄膜多層配線基板において、インバー
とＣｕとの体積百分率比と基板全体の熱膨張係数との関
係は図３と同じであった。
とＣｕとの体積百分率比と基板全体の熱膨張係数との関
係は図３と同じであった。
【００４２】上記薄膜多層配線基板の最上層に半田ボー
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載し半田接続した。これを−６５℃〜＋１５０℃
のヒートサイクル試験を５００サイクル行い、該配線基
板全体の熱膨張係数と層間剥離、基板クラックおよび半
田クラックの発生の割合を図１０、図１１および図１２
に示す。
ルによりＬＳＩと接続するためのパッド部を設け、ＬＳ
Ｉを搭載し半田接続した。これを−６５℃〜＋１５０℃
のヒートサイクル試験を５００サイクル行い、該配線基
板全体の熱膨張係数と層間剥離、基板クラックおよび半
田クラックの発生の割合を図１０、図１１および図１２
に示す。
【００４３】図１０，１１および１２から明らかなよう
に、薄膜多層配線基板全体の熱膨張係数が常温で２×１
０~6Ｋ~1〜１×１０~5Ｋ~1の時、層間剥離、基板クラッ
クおよび半田クラックの発生がないことが分かる。
に、薄膜多層配線基板全体の熱膨張係数が常温で２×１
０~6Ｋ~1〜１×１０~5Ｋ~1の時、層間剥離、基板クラッ
クおよび半田クラックの発生がないことが分かる。
【００４４】
【発明の効果】本発明の薄膜多層配線基板は、ＬＳＩと
熱膨張係数がほぼ等しいため、ＬＳＩと薄膜多層配線基
板との間に存在する半田ボールのクラックの発生が少な
く、信頼性の高いものが得られる。
熱膨張係数がほぼ等しいため、ＬＳＩと薄膜多層配線基
板との間に存在する半田ボールのクラックの発生が少な
く、信頼性の高いものが得られる。
【００４５】本発明の薄膜多層配線基板は低誘電率の有
機樹脂材料を絶縁層に用いることにより、信号の高速伝
送が可能となり、また、基板の大型化および多層化が可
能のためＬＳＩの搭載数の増加が可能となり、それに伴
って回路の配線長が短縮され、信号遅延時間も更に短縮
できる。更に、これを用いることによって電子装置の小
型軽量化を図ることができる。
機樹脂材料を絶縁層に用いることにより、信号の高速伝
送が可能となり、また、基板の大型化および多層化が可
能のためＬＳＩの搭載数の増加が可能となり、それに伴
って回路の配線長が短縮され、信号遅延時間も更に短縮
できる。更に、これを用いることによって電子装置の小
型軽量化を図ることができる。
【図１】本発明の一実施例の薄膜多層配線基板の模式断
面図である。
面図である。
【図２】本発明の一実施例の接着層を設けた薄膜多層配
線基板の模式断面図である。
線基板の模式断面図である。
【図３】本発明の実施例の薄膜多層配線基板の銅−イン
バーの体積百分率と熱膨張係数の関係を示すグラフであ
る。
バーの体積百分率と熱膨張係数の関係を示すグラフであ
る。
【図４】実施例１における、薄膜多層配線基板の熱膨張
係数と層間剥離発生率との関係を示すグラフである。
係数と層間剥離発生率との関係を示すグラフである。
【図５】実施例１における、薄膜多層配線基板の熱膨張
係数と基板クラック発生率との関係を示すグラフであ
る。
係数と基板クラック発生率との関係を示すグラフであ
る。
【図６】実施例１における、薄膜多層配線基板の熱膨張
係数と半田クラック発生率との関係を示すグラフであ
る。
係数と半田クラック発生率との関係を示すグラフであ
る。
【図７】実施例２における、薄膜多層配線基板の熱膨張
係数と層間剥離発生率との関係を示すグラフである。
係数と層間剥離発生率との関係を示すグラフである。
【図８】実施例２における、薄膜多層配線基板の熱膨張
係数と基板クラック発生率との関係を示すグラフであ
る。
係数と基板クラック発生率との関係を示すグラフであ
る。
【図９】実施例２における、薄膜多層配線基板の熱膨張
係数と半田クラック発生率との関係を示すグラフであ
る。
係数と半田クラック発生率との関係を示すグラフであ
る。
【図１０】実施例３における、薄膜多層配線基板の熱膨
張係数と層間剥離発生率との関係を示すグラフである。
張係数と層間剥離発生率との関係を示すグラフである。
【図１１】実施例３における、薄膜多層配線基板の熱膨
張係数と基板クラック発生率との関係を示すグラフであ
る。
張係数と基板クラック発生率との関係を示すグラフであ
る。
【図１２】実施例３における、薄膜多層配線基板の熱膨
張係数と半田クラック発生率との関係を示すグラフであ
る。
張係数と半田クラック発生率との関係を示すグラフであ
る。
１…絶縁層、２…耐熱性接着材、３…低熱膨張金属配線
層、４…低電気抵抗金属配線層、５…バンプ。
層、４…低電気抵抗金属配線層、５…バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 修 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 宮崎 邦夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 高橋 昭雄 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 向尾 昭夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下一番地 株式会社日 立製作所神奈川工場内 (72)発明者 大木 伸昭 神奈川県秦野市堀山下一番地 株式会社日 立製作所神奈川工場内 (72)発明者 今井 勉 神奈川県秦野市堀山下一番地 株式会社日 立製作所神奈川工場内 (72)発明者 竹中 隆次 神奈川県秦野市堀山下一番地 株式会社日 立製作所神奈川工場内
Claims (9)
- 【請求項１】絶縁層の表面に微細配線パターンが形成さ
れた薄膜配線層が複数積層され、該薄膜配線層の層間に
弾性率が１００ＧＰａ以上の低熱膨張金属からなる配線
層（シールド層）が絶縁層を介して形成され、全体の熱
膨張係数が常温で１×１０~5Ｋ~1以下であることを特徴
とする薄膜多層配線基板。 - 【請求項２】請求項１において、前記絶縁層の膜厚が５
〜９０μｍである薄膜多層配線基板。 - 【請求項３】請求項１において、薄膜配線層の微細配線
パターンを構成する金属層がＡｇ，ＣｕまたはＡｌであ
り、前記配線層（シールド層）を構成する金属層がＷ，
Ｍｏ，Ｆｅ−Ｎｉ系合金またはＦｅ−Ｎｉ−Ｃｏ系合金
で、かつ、基板全体の熱膨張係数を常温で１×１０~5Ｋ
~1以下とする金属から選ばれた薄膜多層配線基板。 - 【請求項４】請求項１において、前記薄膜配線層の微細
配線パターン２層に対し、前記配線層（シールド層）１
層を１ユニットとして、該ユニットの１組以上を積層し
てなる薄膜多層配線基板。 - 【請求項５】請求項１において、前記薄膜配線層の微細
配線パターン２層の上下に前記配線層（シールド層）が
設けられたものを１ユニットとして、該ユニットの１組
以上を積層してなる薄膜多層配線基板。 - 【請求項６】請求項１において、前記絶縁層がポリイミ
ド，ポリアミド，ポリナジイミド，ポリマレイミドまた
はポリビシクロブタジエンからなる絶縁層である薄膜多
層配線基板。 - 【請求項７】絶縁層の表面に微細配線パターンが形成さ
れた薄膜配線層が複数積層され、該薄膜配線層の層間に
弾性率が１００ＧＰａ以上の低熱膨張金属からなる配線
層（シールド層）が絶縁層を介して形成され、全体の熱
膨張係数が常温で１×１０~5Ｋ~1以下の薄膜多層配線基
板の少なくとも一方の面にＬＳＩが直接またはチップキ
ャリヤー介して搭載されていることを特徴とするモジュ
ール。 - 【請求項８】絶縁層の表面に微細配線パターンが形成さ
れた薄膜配線層が複数積層され、該薄膜配線層の層間に
弾性率が１００ＧＰａ以上の低熱膨張金属からなる配線
層（シールド層）が絶縁層を介して形成され全体の熱膨
張係数が常温で１×１０~5Ｋ~1以下の薄膜多層配線基板
が、配線を有し熱膨張係数が常温で１×１０~5Ｋ~1以下
のプラスチック，ガラスまたはセラミック基板からなる
厚膜基板上に搭載され電気的に接続されていることを特
徴とするモジュール。 - 【請求項９】請求項８において、前記薄膜多層配線基板
上にＬＳＩが直接またはチップキャリヤー介して搭載さ
れていることを特徴とするモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202312A JPH0653684A (ja) | 1992-07-29 | 1992-07-29 | 薄膜多層配線基板とそれを用いたモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202312A JPH0653684A (ja) | 1992-07-29 | 1992-07-29 | 薄膜多層配線基板とそれを用いたモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653684A true JPH0653684A (ja) | 1994-02-25 |
Family
ID=16455465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202312A Pending JPH0653684A (ja) | 1992-07-29 | 1992-07-29 | 薄膜多層配線基板とそれを用いたモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653684A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969742A (ja) * | 1995-09-01 | 1997-03-11 | Ngk Spark Plug Co Ltd | Ｌｃフィルタ |
| WO1998020555A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for minimizing warp in the production of electronic assemblies |
| US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| EP0957513A4 (en) * | 1996-11-01 | 2001-04-25 | Hitachi Chemical Co Ltd | ARRANGEMENT WITH ELECTRONIC COMPONENTS |
| US6258811B1 (en) | 1996-10-03 | 2001-07-10 | Eisai Co., Ltd. | Methods for preventing, inhibiting or treating graft rejection reactions in graft-versus-host disease (GVHD) and organ transplantation |
-
1992
- 1992-07-29 JP JP4202312A patent/JPH0653684A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969742A (ja) * | 1995-09-01 | 1997-03-11 | Ngk Spark Plug Co Ltd | Ｌｃフィルタ |
| US6258811B1 (en) | 1996-10-03 | 2001-07-10 | Eisai Co., Ltd. | Methods for preventing, inhibiting or treating graft rejection reactions in graft-versus-host disease (GVHD) and organ transplantation |
| EP0957513A4 (en) * | 1996-11-01 | 2001-04-25 | Hitachi Chemical Co Ltd | ARRANGEMENT WITH ELECTRONIC COMPONENTS |
| EP2194572A1 (en) * | 1996-11-01 | 2010-06-09 | Hitachi Chemical Co., Ltd. | Electronic component part device |
| WO1998020555A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for minimizing warp in the production of electronic assemblies |
| US5888631A (en) * | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Method for minimizing warp in the production of electronic assemblies |
| US6183592B1 (en) | 1996-11-08 | 2001-02-06 | Mark F. Sylvester | Method for minimizing warp in the production of electronic assemblies |
| US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| US6328201B1 (en) | 1997-09-25 | 2001-12-11 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192581B1 (en) | Method of making printed circuit board | |
| KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
| TW448709B (en) | Low-thermal expansion circuit board and multilayer circuit board | |
| JP2001007468A (ja) | 配線基板，多層配線基板およびその製造方法 | |
| TWI733655B (zh) | 具有輪廓化導電層的印刷電路板及其製造方法 | |
| Takasago et al. | A copper/polyimide metal-base packaging technology | |
| JPH0653684A (ja) | 薄膜多層配線基板とそれを用いたモジュール | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| US20210202427A1 (en) | Arrangement With Central Carrier And Two Opposing Layer Stacks, Component Carrier and Manufacturing Method | |
| JPH08186376A (ja) | 高密度薄膜多層配線基板並びにその実装構造体及びその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JPS63182886A (ja) | プリント配線板およびその製法 | |
| JPH05144973A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2004214271A (ja) | 片面積層配線基板及びその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP4181149B2 (ja) | 半導体パッケージ | |
| JP3877358B2 (ja) | Ｉｃ搭載用多層プリント配線板 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP3429743B2 (ja) | 配線基板 | |
| JPH09139558A (ja) | ベアチップ実装基板 | |
| JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
| JPH04312999A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH04119696A (ja) | 金属板ベース多層回路基板 |