JPH0648243U - シリアル−パラレル変換回路 - Google Patents
シリアル−パラレル変換回路Info
- Publication number
- JPH0648243U JPH0648243U JP8722392U JP8722392U JPH0648243U JP H0648243 U JPH0648243 U JP H0648243U JP 8722392 U JP8722392 U JP 8722392U JP 8722392 U JP8722392 U JP 8722392U JP H0648243 U JPH0648243 U JP H0648243U
- Authority
- JP
- Japan
- Prior art keywords
- serial
- signal
- parallel conversion
- conversion circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイコンからイニシャライズ信号を受けずに簡
単にラッチ回路をイニシャライズすることを目的とす
る。 【構成】クロック信号が「H」レベルのときのラッチ信
号をイニシャライズ信号に使用する構成とした。
単にラッチ回路をイニシャライズすることを目的とす
る。 【構成】クロック信号が「H」レベルのときのラッチ信
号をイニシャライズ信号に使用する構成とした。
Description
【0001】
本考案は、グラフィックイコライザー用電子ボリウムやアナログファンクショ ンスイッチ等に用いられるマイクロコンピュータ・プロセスユニット(以下、「 マイコン」と言う)からの信号によって駆動するシリアル−パラレル変換回路で あり、特にそのラッチ回路をイニシャライズする構成に関する。
【0002】
図3は従来のシリアル−パラレル変換回路の一例を示す。図において、1はシ フトレジスタ、2はラッチ回路、3は出力回路、5はコントロール回路、6はマ イコンからのシリアルデータを受けるデータ入力、7はクロック入力、8はラッ チ入力、9はクリア入力、10はパラレルデータを次段回路に送るデータ出力、 11はマイコンである。
【0003】 上記のようなシリアル−パラレル変換回路では、ラッチ回路2をイニシャライ ズするにはマイコン11からのイニシャライス信号をクリア入力9に直接入力し て、イニシャライズを行ない、ラッチ回路2を初期値にセットしていた。
【0004】
ところが、このようなシリアル−パラレル変換回路は1個の半導体チップに形 成され、樹脂封止されて半導体装置となっている。この半導体装置とマイコン1 1を接続するには、プリント基板に配置して配線パターンによって結線されるこ とになる。このため、マイコン11にイニシャライズ信号を出力するための出力 端子をまた、シリアル−パラレル変換回路の半導体装置にはイニシャライズ信号 を入力するための入力端子であるクリア入力10が必要であった。このように半 導体装置に外部回路との接続するための端子を設けるには、大きなチップ面積を 使用しなければならなかった。
【0005】 また端子数を減らす手段として、クリア信号に相当する疑似データをデータ入 力6に入力してイニシャライズする方法もある。しかしこの疑似データを入力す るにはシリアル信号のデータであるため、例えば8ビット分のシリアルデータを データ入力6に入力するにはそのビット分だけ送信する時間を必要とし、処理ビ ット数が多いシリアル−パラレル変換回路には適さない方法であった。
【0006】 本考案は、上記の問題を解決するためになされたもので、マイコンからのイニ シャライズ信号を受けずに、簡単にイニシャライズを行なえるシリアル−パラレ ル変換回路を提供することを目的とする。
【0007】
本考案は、上記目的を達成するため、マイコンからのラッチ信号をクロック信 号のレベルによってラッチ信号とイニシャライズ信号の両方に用いる構成とした 。
【0008】
図1は本考案のシリアル−パラレル変換回路の実施例を示す。図において図3 と同一符合は同一または相当するものを示し、4はイニシャライズ回路である。 シリアル−パラレル変換回路は、マイコンからのシリアルデータをデータ入力6 より入力し、シフトレジスタ1にセットした後、クロック信号をラッチ入力8に 入力し、ラッチ回路2にデータを送るようになっている。したがって、ラッチ信 号が入力される時はクロック信号が「L」レベルとなる。通常動作ではクロック 信号の「H」レベルを使用していないので、このクロック信号を用いてリセット を行なうようにしたものである。つまり、クロック信号を「H」レベルとして、 ラッチ信号が入力された時、これをイニシャライズ信号として用いることができ る。
【0009】 図2は本考案のイニシャライズ回路の具体例を示す。図において21a、21 bはインバータ、22a、22bはナンドゲートである。このような簡単な回路 構成により、クロック信号が「L」レベルのときは、ラッチ信号が通常のラッチ 信号として動作し、クロック信号が「H」レベルのとき、ラッチ信号をイニシャ ライズ信号として用いることができる。 したがって、マイコンとシリアル−パラレル変換回路にはイニシャライズ信号 用の端子が不要となり、また、ラッチ回路を初期値にセットすることが瞬時に行 なえるようになる。
【0010】
以上説明したように、マイコンからのクロック信号のレベルと、ラッチ信号に よってイニシャライズ信号を発生させることができるので、マイコンのプログラ ム動作も簡単となり、シリアル−パラレル変換回路も簡単な構成とすることがで き、チップ面積が小さくなり、より集積度を増すことが容易にできる。また、初 期値を瞬時にセットすることができるので、ビット数が増えても有効に行なえる という利点がある。
【図1】本考案のシリアル−パラレル変換回路の実施例
を示す図である。
を示す図である。
【図2】本考案のシリアル−パラレル変換回路における
イニシャライズ回路の具体的な一例を示す図である。
イニシャライズ回路の具体的な一例を示す図である。
【図3】従来のシリアル−パラレル変換回路の一例を示
す図である。
す図である。
1 シフトレジスタ 2 ラッチ回路 3 出力回路 4 イニシャライズ回路
Claims (1)
- 【請求項1】 マイクロコンピュータ・プロセス・ユニ
ットから送られたシリアル信号を入力し、シフトレジス
タとラッチ回路によってパラレル信号に変換して出力す
るシリアル−パラレル変換回路において、ラッチ信号を
本来の機能と該ラッチ回路をイニシャライズする機能を
兼ねさせ、両者の機能をクロック信号のレベルによって
選択できるように構成したことを特徴とするシリアル−
パラレル変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8722392U JPH0648243U (ja) | 1992-11-27 | 1992-11-27 | シリアル−パラレル変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8722392U JPH0648243U (ja) | 1992-11-27 | 1992-11-27 | シリアル−パラレル変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0648243U true JPH0648243U (ja) | 1994-06-28 |
Family
ID=13908897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8722392U Pending JPH0648243U (ja) | 1992-11-27 | 1992-11-27 | シリアル−パラレル変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648243U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195254A (ja) * | 2000-03-14 | 2007-08-02 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
-
1992
- 1992-11-27 JP JP8722392U patent/JPH0648243U/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195254A (ja) * | 2000-03-14 | 2007-08-02 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
JP2010172014A (ja) * | 2000-03-14 | 2010-08-05 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
JP4705604B2 (ja) * | 2000-03-14 | 2011-06-22 | アルテラ コーポレイション | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
JP2011142631A (ja) * | 2000-03-14 | 2011-07-21 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6239580B2 (ja) | ||
US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
KR960042413A (ko) | 데이터 처리 시스템 | |
JPH0648243U (ja) | シリアル−パラレル変換回路 | |
JPS6143815A (ja) | 初期設定方式 | |
JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
KR100488981B1 (ko) | Gpio 포트를 이용한 ic 회로 구조 | |
JP2515705B2 (ja) | 半導体集積回路装置 | |
JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
JPS62111526A (ja) | バイナリ・グレイ変換回路 | |
JP2568744Y2 (ja) | ワンチップマイクロコンピュータの双方向入出力ポート用切換回路 | |
JPS6370620A (ja) | フリツプフロツプ | |
JPS5969828A (ja) | キ−マトリクス入力装置 | |
KR0158640B1 (ko) | 데이타 버스 제어회로 | |
JPH1153298A (ja) | メモリアドレスラッチ方式 | |
JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
JPH02113359A (ja) | Cpuシステムのバス回路 | |
JPS6022356A (ja) | 大規模集積回路 | |
JPH05265949A (ja) | 集積回路装置 | |
JPS6349867A (ja) | シリアルデ−タ出力装置 | |
JPS6367052A (ja) | シリアルデ−タの送信装置 | |
JPS6039980U (ja) | 半導体集積回路 | |
JPH04105738U (ja) | デ−タ伝送回路 | |
JPH06175972A (ja) | バスシステム | |
JPS63150755A (ja) | インタフエ−ス装置 |