JPH0647577A - 半田材料及び接合方法 - Google Patents
半田材料及び接合方法Info
- Publication number
- JPH0647577A JPH0647577A JP4189194A JP18919492A JPH0647577A JP H0647577 A JPH0647577 A JP H0647577A JP 4189194 A JP4189194 A JP 4189194A JP 18919492 A JP18919492 A JP 18919492A JP H0647577 A JPH0647577 A JP H0647577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- solder layer
- joined
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 共晶半田層７ａを高融点化する際の熱処理時
間を極めて短くする。 【構成】 蒸着又はスパッタ法により薄いＳｎ層５が形
成された半導体素子１と、Ｐｂ層６が形成されたダイパ
ット２とを重ね合わせ、Ｓｎ層及びＰｂ層の融点以下の
温度に加熱して共晶半田層７ａを形成した後、この共晶
半田層を高融点化するために極めて短時間熱処理する。
間を極めて短くする。 【構成】 蒸着又はスパッタ法により薄いＳｎ層５が形
成された半導体素子１と、Ｐｂ層６が形成されたダイパ
ット２とを重ね合わせ、Ｓｎ層及びＰｂ層の融点以下の
温度に加熱して共晶半田層７ａを形成した後、この共晶
半田層を高融点化するために極めて短時間熱処理する。
Description
【０００１】
【産業上の利用分野】この発明は、一方の被接合部材例
えば半導体素子と、他方の被接合部材例えば基材とを接
合するために用いられる半田材料及び接合方法に関する
ものである。
えば半導体素子と、他方の被接合部材例えば基材とを接
合するために用いられる半田材料及び接合方法に関する
ものである。
【０００２】
【従来の技術】図２は例えば特願平３−４８３２号に開
示されたものと同様な従来の半導体装置の構成を示す断
面図である。図において、１は一方の被接合部材として
の半導体素子、２は他方の被接合部材としての基材例え
ばダイパット、３はこれら半導体素子１とダイパット２
とを接合するための三層半田であって、例えば組成が９
５Ｐｂ−５Ｓｎで厚みが５０μmの高融点（３０５℃）
半田３ａ及びこの９５Ｐｂ−５Ｓｎ半田３ａの上下両面
にメッキにより形成され、例えば組成が３７Ｐｂ−６３
Ｓｎで厚みが１０μmの共晶半田３ｂから成る。そして
４は載置されたダイパット２を加熱するためのヒートブ
ロックであり、これは半導体装置の一部ではない。
示されたものと同様な従来の半導体装置の構成を示す断
面図である。図において、１は一方の被接合部材として
の半導体素子、２は他方の被接合部材としての基材例え
ばダイパット、３はこれら半導体素子１とダイパット２
とを接合するための三層半田であって、例えば組成が９
５Ｐｂ−５Ｓｎで厚みが５０μmの高融点（３０５℃）
半田３ａ及びこの９５Ｐｂ−５Ｓｎ半田３ａの上下両面
にメッキにより形成され、例えば組成が３７Ｐｂ−６３
Ｓｎで厚みが１０μmの共晶半田３ｂから成る。そして
４は載置されたダイパット２を加熱するためのヒートブ
ロックであり、これは半導体装置の一部ではない。
【０００３】このような半導体装置では、半導体素子１
とダイパット２とを三層半田３を介して重ね合わせ、還
元性雰囲気中で共晶半田３ｂの融点１８３℃以上で且つ
半田３ａの融点３０５℃以下の温度例えば２００℃にヒ
ートブロック４で加熱し、共晶半田３ｂのみを溶融させ
て半導体素子１とダイパット２を接合する。その後、上
述した温度２００℃に保持することによって共晶半田３
ｂと半田３ａとの間でＰｂとＳｎとが相互拡散を起こ
し、図３のＰｂ−Ｓｎ系状態図からわかるように、共晶
半田３ｂ中のＳｎ濃度が１８％以下になると凝固する。
その後Ｓｎ濃度の低下に伴い固相線温度直下の温度にな
るように温度を上昇させると、Ｓｎの拡散速度は更に加
速される。図３に示すように最終的には半田３ａと共晶
半田３ｂとの組成が同じになり、最初の状態の共晶半田
３ｂよりも三層半田３の融点が高くなる。このため半田
３ａが溶融されないことによる間隔保持の効果に加え
て、接合時の加熱温度２００℃より高い耐熱性を有する
半導体装置を得ることができる。
とダイパット２とを三層半田３を介して重ね合わせ、還
元性雰囲気中で共晶半田３ｂの融点１８３℃以上で且つ
半田３ａの融点３０５℃以下の温度例えば２００℃にヒ
ートブロック４で加熱し、共晶半田３ｂのみを溶融させ
て半導体素子１とダイパット２を接合する。その後、上
述した温度２００℃に保持することによって共晶半田３
ｂと半田３ａとの間でＰｂとＳｎとが相互拡散を起こ
し、図３のＰｂ−Ｓｎ系状態図からわかるように、共晶
半田３ｂ中のＳｎ濃度が１８％以下になると凝固する。
その後Ｓｎ濃度の低下に伴い固相線温度直下の温度にな
るように温度を上昇させると、Ｓｎの拡散速度は更に加
速される。図３に示すように最終的には半田３ａと共晶
半田３ｂとの組成が同じになり、最初の状態の共晶半田
３ｂよりも三層半田３の融点が高くなる。このため半田
３ａが溶融されないことによる間隔保持の効果に加え
て、接合時の加熱温度２００℃より高い耐熱性を有する
半導体装置を得ることができる。
【０００４】なお、三層半田３の融点は、共晶半田３ｂ
と半田３ａの厚みによって決定される三層半田全体のＰ
ｂとＳｎの組成比によって決定され且つ制御できる。そ
の後、ヒートブロック４から半導体装置を取り上げ、半
導体素子１上の電極（図示しない）と外部リード（図示
しない）とを金線（図示しない）で接続するワイヤボン
ド工程、半導体装置を封止するモールド樹脂封止工程等
の諸工程を経て半導体装置を完成させる。
と半田３ａの厚みによって決定される三層半田全体のＰ
ｂとＳｎの組成比によって決定され且つ制御できる。そ
の後、ヒートブロック４から半導体装置を取り上げ、半
導体素子１上の電極（図示しない）と外部リード（図示
しない）とを金線（図示しない）で接続するワイヤボン
ド工程、半導体装置を封止するモールド樹脂封止工程等
の諸工程を経て半導体装置を完成させる。
【０００５】
【発明が解決しようとする課題】上述したような従来の
半導体装置では、三層半田３の共晶半田３ｂを半田３ａ
の表面にメッキにて形成するので、共晶半田３ｂの厚み
を極めて薄く且つ精度良く制御することは大変難しく、
目標とする厚みを１０μmとする場合５μm〜２０μmと
バラツキ、厚みが目標値よりも厚くなる傾向があった。
そのため、三層半田３の高融点化に必要な熱処理時間も
図４からわかるようにバラツクのみならず、長時間の熱
処理が必要であるという問題点があった。なお、図４は
実測値と良く相関がとれたシミュレーション結果を示す
図である。
半導体装置では、三層半田３の共晶半田３ｂを半田３ａ
の表面にメッキにて形成するので、共晶半田３ｂの厚み
を極めて薄く且つ精度良く制御することは大変難しく、
目標とする厚みを１０μmとする場合５μm〜２０μmと
バラツキ、厚みが目標値よりも厚くなる傾向があった。
そのため、三層半田３の高融点化に必要な熱処理時間も
図４からわかるようにバラツクのみならず、長時間の熱
処理が必要であるという問題点があった。なお、図４は
実測値と良く相関がとれたシミュレーション結果を示す
図である。
【０００６】この発明は、このような問題点を解決する
ためになされたもので、二層半田の高融点化に必要な熱
処理時間のバラツキを殆んど無くし且つ熱処理時間その
ものを短縮することができる半導体装置接合用の半田材
料及び接合方法を得ることを目的としている。
ためになされたもので、二層半田の高融点化に必要な熱
処理時間のバラツキを殆んど無くし且つ熱処理時間その
ものを短縮することができる半導体装置接合用の半田材
料及び接合方法を得ることを目的としている。
【０００７】
【課題を解決するための手段】この発明に係る半田材料
は、一方の被接合部材に蒸着又はスパッタ法により形成
された薄い第１の半田層と、他方の被接合部材に形成さ
れ、前記第１の半田層よりも高い融点及び厚い厚みを有
する第２の半田層と、を備えたものである。
は、一方の被接合部材に蒸着又はスパッタ法により形成
された薄い第１の半田層と、他方の被接合部材に形成さ
れ、前記第１の半田層よりも高い融点及び厚い厚みを有
する第２の半田層と、を備えたものである。
【０００８】この発明に係る接合方法は、一方の被接合
部材に蒸着又はスパッタ法により薄い第１の半田層を形
成するステップと、他方の被接合部材に前記第１の半田
層よりも高い融点及び厚い厚みを有する第２の半田層を
形成するステップと、両方の被接合部材を重ね合わせ、
前記第１及び第２の半田層の融点以下の温度に加熱して
共晶半田層を形成するステップと、前記共晶半田層を含
む二層半田層を加熱して高融点化させると共に前記両方
の被接合部材を接合するステップと、を含むものであ
る。
部材に蒸着又はスパッタ法により薄い第１の半田層を形
成するステップと、他方の被接合部材に前記第１の半田
層よりも高い融点及び厚い厚みを有する第２の半田層を
形成するステップと、両方の被接合部材を重ね合わせ、
前記第１及び第２の半田層の融点以下の温度に加熱して
共晶半田層を形成するステップと、前記共晶半田層を含
む二層半田層を加熱して高融点化させると共に前記両方
の被接合部材を接合するステップと、を含むものであ
る。
【０００９】
【作用】この発明の半田材料では、第１の半田層を薄く
形成できる。この発明の接合方法では、第１の半田層ひ
いては共晶半田層を薄く形成できるので、共晶半田層を
含む二層半田の高融点化処理時間を極めて短縮できる。
形成できる。この発明の接合方法では、第１の半田層ひ
いては共晶半田層を薄く形成できるので、共晶半田層を
含む二層半田の高融点化処理時間を極めて短縮できる。
【００１０】
実施例１．以下、この発明をその一実施例について説明
する。図１はこの発明の一実施例を用いて半導体装置を
製造する工程を説明する断面図である。図１のＡにおい
て、１，２，４は従来例と全く同じ半導体素子、ダイパ
ット、ヒートブロックである。５は半導体素子１の裏面
に蒸着又はスパッタ法により形成された１μm程度の第
１の半田層例えばＳｎ層である。このようにＳｎ層５を
蒸着又はスパッタ法により形成すると、その厚みを１μ
mと極めて薄くできるのみならず、バラツキを目標値±
１０％程度に抑えることができた。６はダイパット２の
表面にメッキにより形成された１０μm〜２０μm例えば
２０μm程度の第２の半田層例えばＰｂ層である。
する。図１はこの発明の一実施例を用いて半導体装置を
製造する工程を説明する断面図である。図１のＡにおい
て、１，２，４は従来例と全く同じ半導体素子、ダイパ
ット、ヒートブロックである。５は半導体素子１の裏面
に蒸着又はスパッタ法により形成された１μm程度の第
１の半田層例えばＳｎ層である。このようにＳｎ層５を
蒸着又はスパッタ法により形成すると、その厚みを１μ
mと極めて薄くできるのみならず、バラツキを目標値±
１０％程度に抑えることができた。６はダイパット２の
表面にメッキにより形成された１０μm〜２０μm例えば
２０μm程度の第２の半田層例えばＰｂ層である。
【００１１】このような半導体装置では、Ｓｎ層５が形
成された半導体素子１と、Ｐｂ層６が形成されたダイパ
ット２とを重ね合わせ、還元性雰囲気中でＳｎ層５の融
点２３２℃及びＰｂ層６の融点３２７℃以下で、Ｐｂ−
Ｓｎ半田系における共晶温度１８３℃以上の温度例えば
１９０℃にヒートブロック４で加熱する。そうすると、
Ｓｎ層５とＰｂ層６との間で反応が起こり、その界面に
Ｐｂ−Ｓｎ共晶半田層７ａが形成される。もう少し詳し
く云えば、厚み１μmのＳｎ層５と厚み２０μmのＰｂ層
６とを１９０℃に加熱すると、図１のＢに示すように厚
み１μmの共晶半田層７ａが形成されると共に、Ｐｂ層
６はその厚みが２０μmから１９μmに減少する（この厚
みが減少したＰｂ層を符号７ｂで表す）。なお、共晶半
田層７ａはＰｂとＳｎの相互拡散によって生じられるの
で、１μmと極めて薄い。その後、従来例と同様に熱処
理を行ってＰｂとＳｎの相互拡散を更に進行させること
により共晶半田層７ａ及び厚みが減少したＰｂ層７ｂか
ら成る二層半田７の融点が高くなり、高い耐熱性を有す
る半導体装置が得られることになる。この時に必要な熱
処理時間は、共晶半田層７ａの厚みによって一義的に決
まるので、図４から明らかなように従来十数時間かかっ
たのが、わずか十分程度ですみ、極めて短縮化される。
成された半導体素子１と、Ｐｂ層６が形成されたダイパ
ット２とを重ね合わせ、還元性雰囲気中でＳｎ層５の融
点２３２℃及びＰｂ層６の融点３２７℃以下で、Ｐｂ−
Ｓｎ半田系における共晶温度１８３℃以上の温度例えば
１９０℃にヒートブロック４で加熱する。そうすると、
Ｓｎ層５とＰｂ層６との間で反応が起こり、その界面に
Ｐｂ−Ｓｎ共晶半田層７ａが形成される。もう少し詳し
く云えば、厚み１μmのＳｎ層５と厚み２０μmのＰｂ層
６とを１９０℃に加熱すると、図１のＢに示すように厚
み１μmの共晶半田層７ａが形成されると共に、Ｐｂ層
６はその厚みが２０μmから１９μmに減少する（この厚
みが減少したＰｂ層を符号７ｂで表す）。なお、共晶半
田層７ａはＰｂとＳｎの相互拡散によって生じられるの
で、１μmと極めて薄い。その後、従来例と同様に熱処
理を行ってＰｂとＳｎの相互拡散を更に進行させること
により共晶半田層７ａ及び厚みが減少したＰｂ層７ｂか
ら成る二層半田７の融点が高くなり、高い耐熱性を有す
る半導体装置が得られることになる。この時に必要な熱
処理時間は、共晶半田層７ａの厚みによって一義的に決
まるので、図４から明らかなように従来十数時間かかっ
たのが、わずか十分程度ですみ、極めて短縮化される。
【００１２】実施例２．実施例１では半導体素子１にＳ
ｎ層５を、ダイパット２にＰｂ層６を設けたが、その逆
でも同様の効果が得られる。
ｎ層５を、ダイパット２にＰｂ層６を設けたが、その逆
でも同様の効果が得られる。
【００１３】実施例３．実施例１ではＰｂ層６をメッキ
にて形成したが、蒸着、スパッタ法、又は圧接等で形成
しても良い。
にて形成したが、蒸着、スパッタ法、又は圧接等で形成
しても良い。
【００１４】実施例４．実施例１では半田層としてＰｂ
−Ｓｎ系を用いたが、Ｉｎ−Ｐｂ系、Ｐｂ−Ｓｂ系、Ｓ
ｎ−Ｂｉ系、Ｓｎ−Ａｕ系等が考えられる。
−Ｓｎ系を用いたが、Ｉｎ−Ｐｂ系、Ｐｂ−Ｓｂ系、Ｓ
ｎ−Ｂｉ系、Ｓｎ−Ａｕ系等が考えられる。
【００１５】
【発明の効果】以上、詳しく説明したように、この発明
の半田材料は、一方の被接合部材に蒸着又はスパッタ法
により形成された薄い第１の半田層と、他方の被接合部
材に形成され、前記第１の半田層よりも高い融点及び厚
い厚みを有する第２の半田層と、を備えたので、またこ
の発明の接合方法は、一方の被接合部材に蒸着又はスパ
ッタ法により薄い第１の半田層を形成するステップと、
他方の被接合部材に前記第１の半田層よりも高い融点及
び厚い厚みを有する第２の半田層を形成するステップ
と、両方の被接合部材を重ね合わせ、前記第１及び第２
の半田層の融点以下の温度に加熱して共晶半田層を形成
するステップと、前記共晶半田層を含む二層半田層を加
熱して高融点化させると共に前記両方の被接合部材を接
合するステップと、を含むので、第１の半田層ひいては
共晶半田層を薄く形成でき、その結果として共晶半田層
を含む二層半田の高融点化処理時間を極めて短縮できる
という効果を奏する。
の半田材料は、一方の被接合部材に蒸着又はスパッタ法
により形成された薄い第１の半田層と、他方の被接合部
材に形成され、前記第１の半田層よりも高い融点及び厚
い厚みを有する第２の半田層と、を備えたので、またこ
の発明の接合方法は、一方の被接合部材に蒸着又はスパ
ッタ法により薄い第１の半田層を形成するステップと、
他方の被接合部材に前記第１の半田層よりも高い融点及
び厚い厚みを有する第２の半田層を形成するステップ
と、両方の被接合部材を重ね合わせ、前記第１及び第２
の半田層の融点以下の温度に加熱して共晶半田層を形成
するステップと、前記共晶半田層を含む二層半田層を加
熱して高融点化させると共に前記両方の被接合部材を接
合するステップと、を含むので、第１の半田層ひいては
共晶半田層を薄く形成でき、その結果として共晶半田層
を含む二層半田の高融点化処理時間を極めて短縮できる
という効果を奏する。
【図１】この発明の一実施例を説明すための断面図であ
る。
る。
【図２】三層半田を用いた従来の半導体装置を示す断面
図である。
図である。
【図３】三層半田の凝固過程を説明する状態図である。
【図４】共晶半田の厚みと熱処理時間の関係を示すグラ
フである。
フである。
１ 半導体素子 ２ ダイパット ５ Ｓｎ層 ６ Ｐｂ層 ４ 二層半田 ７ａ Ｐｂ−Ｓｎ共晶半田層
Claims (2)
- 【請求項１】 一方の被接合部材に蒸着又はスパッタ法
により形成された薄い第１の半田層と、 他方の被接合部材に形成され、前記第１の半田層よりも
高い融点及び厚い厚みを有する第２の半田層と、 を備えたことを特徴とする半田材料。 - 【請求項２】 一方の被接合部材に蒸着又はスパッタ法
により薄い第１の半田層を形成するステップと、 他方の被接合部材に前記第１の半田層よりも高い融点及
び厚い厚みを有する第２の半田層を形成するステップ
と、 両方の被接合部材を重ね合わせ、前記第１及び第２の半
田層の融点以下の温度に加熱して共晶半田層を形成する
ステップと、 前記共晶半田層を含む二層半田層を加熱して高融点化さ
せると共に前記両方の被接合部材を接合するステップ
と、 を含むことを特徴とする接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189194A JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189194A JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0647577A true JPH0647577A (ja) | 1994-02-22 |
Family
ID=16237096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189194A Pending JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0647577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028574A1 (en) * | 2000-10-02 | 2002-04-11 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
-
1992
- 1992-07-16 JP JP4189194A patent/JPH0647577A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028574A1 (en) * | 2000-10-02 | 2002-04-11 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
| US7169209B2 (en) | 2000-10-02 | 2007-01-30 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JPH0136254B2 (ja) | ||
| JPS61204953A (ja) | ハ−メチツクシ−ルカバ−及びその製造方法 | |
| US5242099A (en) | Method of die bonding semiconductor chip | |
| JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
| JPH03276750A (ja) | ハイブリッド素子及びその製造方法 | |
| US3585711A (en) | Gold-silicon bonding process | |
| JPH0647577A (ja) | 半田材料及び接合方法 | |
| JPS6153851B2 (ja) | ||
| JPS59218744A (ja) | ボンデイング方法 | |
| JPH06163612A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPH02177463A (ja) | セラミック―金属複合基板の製造方法 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP2002190490A (ja) | バンプを有する電子部品 | |
| JPS63304655A (ja) | 積層体の製造方法 | |
| JPS5815252A (ja) | バンプ構造 | |
| JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
| JPS63168290A (ja) | 複合ろう材のろう付方法 | |
| JPH0760836B2 (ja) | ろう付け材料 | |
| JPS5952031B2 (ja) | 冷間圧接方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080719 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |