JPH0647577A - 半田材料及び接合方法 - Google Patents
半田材料及び接合方法Info
- Publication number
- JPH0647577A JPH0647577A JP4189194A JP18919492A JPH0647577A JP H0647577 A JPH0647577 A JP H0647577A JP 4189194 A JP4189194 A JP 4189194A JP 18919492 A JP18919492 A JP 18919492A JP H0647577 A JPH0647577 A JP H0647577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- solder layer
- joined
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
間を極めて短くする。 【構成】 蒸着又はスパッタ法により薄いSn層5が形
成された半導体素子1と、Pb層6が形成されたダイパ
ット2とを重ね合わせ、Sn層及びPb層の融点以下の
温度に加熱して共晶半田層7aを形成した後、この共晶
半田層を高融点化するために極めて短時間熱処理する。
Description
えば半導体素子と、他方の被接合部材例えば基材とを接
合するために用いられる半田材料及び接合方法に関する
ものである。
示されたものと同様な従来の半導体装置の構成を示す断
面図である。図において、1は一方の被接合部材として
の半導体素子、2は他方の被接合部材としての基材例え
ばダイパット、3はこれら半導体素子1とダイパット2
とを接合するための三層半田であって、例えば組成が9
5Pb−5Snで厚みが50μmの高融点(305℃)
半田3a及びこの95Pb−5Sn半田3aの上下両面
にメッキにより形成され、例えば組成が37Pb−63
Snで厚みが10μmの共晶半田3bから成る。そして
4は載置されたダイパット2を加熱するためのヒートブ
ロックであり、これは半導体装置の一部ではない。
とダイパット2とを三層半田3を介して重ね合わせ、還
元性雰囲気中で共晶半田3bの融点183℃以上で且つ
半田3aの融点305℃以下の温度例えば200℃にヒ
ートブロック4で加熱し、共晶半田3bのみを溶融させ
て半導体素子1とダイパット2を接合する。その後、上
述した温度200℃に保持することによって共晶半田3
bと半田3aとの間でPbとSnとが相互拡散を起こ
し、図3のPb−Sn系状態図からわかるように、共晶
半田3b中のSn濃度が18%以下になると凝固する。
その後Sn濃度の低下に伴い固相線温度直下の温度にな
るように温度を上昇させると、Snの拡散速度は更に加
速される。図3に示すように最終的には半田3aと共晶
半田3bとの組成が同じになり、最初の状態の共晶半田
3bよりも三層半田3の融点が高くなる。このため半田
3aが溶融されないことによる間隔保持の効果に加え
て、接合時の加熱温度200℃より高い耐熱性を有する
半導体装置を得ることができる。
と半田3aの厚みによって決定される三層半田全体のP
bとSnの組成比によって決定され且つ制御できる。そ
の後、ヒートブロック4から半導体装置を取り上げ、半
導体素子1上の電極(図示しない)と外部リード(図示
しない)とを金線(図示しない)で接続するワイヤボン
ド工程、半導体装置を封止するモールド樹脂封止工程等
の諸工程を経て半導体装置を完成させる。
半導体装置では、三層半田3の共晶半田3bを半田3a
の表面にメッキにて形成するので、共晶半田3bの厚み
を極めて薄く且つ精度良く制御することは大変難しく、
目標とする厚みを10μmとする場合5μm〜20μmと
バラツキ、厚みが目標値よりも厚くなる傾向があった。
そのため、三層半田3の高融点化に必要な熱処理時間も
図4からわかるようにバラツクのみならず、長時間の熱
処理が必要であるという問題点があった。なお、図4は
実測値と良く相関がとれたシミュレーション結果を示す
図である。
ためになされたもので、二層半田の高融点化に必要な熱
処理時間のバラツキを殆んど無くし且つ熱処理時間その
ものを短縮することができる半導体装置接合用の半田材
料及び接合方法を得ることを目的としている。
は、一方の被接合部材に蒸着又はスパッタ法により形成
された薄い第1の半田層と、他方の被接合部材に形成さ
れ、前記第1の半田層よりも高い融点及び厚い厚みを有
する第2の半田層と、を備えたものである。
部材に蒸着又はスパッタ法により薄い第1の半田層を形
成するステップと、他方の被接合部材に前記第1の半田
層よりも高い融点及び厚い厚みを有する第2の半田層を
形成するステップと、両方の被接合部材を重ね合わせ、
前記第1及び第2の半田層の融点以下の温度に加熱して
共晶半田層を形成するステップと、前記共晶半田層を含
む二層半田層を加熱して高融点化させると共に前記両方
の被接合部材を接合するステップと、を含むものであ
る。
形成できる。この発明の接合方法では、第1の半田層ひ
いては共晶半田層を薄く形成できるので、共晶半田層を
含む二層半田の高融点化処理時間を極めて短縮できる。
する。図1はこの発明の一実施例を用いて半導体装置を
製造する工程を説明する断面図である。図1のAにおい
て、1,2,4は従来例と全く同じ半導体素子、ダイパ
ット、ヒートブロックである。5は半導体素子1の裏面
に蒸着又はスパッタ法により形成された1μm程度の第
1の半田層例えばSn層である。このようにSn層5を
蒸着又はスパッタ法により形成すると、その厚みを1μ
mと極めて薄くできるのみならず、バラツキを目標値±
10%程度に抑えることができた。6はダイパット2の
表面にメッキにより形成された10μm〜20μm例えば
20μm程度の第2の半田層例えばPb層である。
成された半導体素子1と、Pb層6が形成されたダイパ
ット2とを重ね合わせ、還元性雰囲気中でSn層5の融
点232℃及びPb層6の融点327℃以下で、Pb−
Sn半田系における共晶温度183℃以上の温度例えば
190℃にヒートブロック4で加熱する。そうすると、
Sn層5とPb層6との間で反応が起こり、その界面に
Pb−Sn共晶半田層7aが形成される。もう少し詳し
く云えば、厚み1μmのSn層5と厚み20μmのPb層
6とを190℃に加熱すると、図1のBに示すように厚
み1μmの共晶半田層7aが形成されると共に、Pb層
6はその厚みが20μmから19μmに減少する(この厚
みが減少したPb層を符号7bで表す)。なお、共晶半
田層7aはPbとSnの相互拡散によって生じられるの
で、1μmと極めて薄い。その後、従来例と同様に熱処
理を行ってPbとSnの相互拡散を更に進行させること
により共晶半田層7a及び厚みが減少したPb層7bか
ら成る二層半田7の融点が高くなり、高い耐熱性を有す
る半導体装置が得られることになる。この時に必要な熱
処理時間は、共晶半田層7aの厚みによって一義的に決
まるので、図4から明らかなように従来十数時間かかっ
たのが、わずか十分程度ですみ、極めて短縮化される。
n層5を、ダイパット2にPb層6を設けたが、その逆
でも同様の効果が得られる。
にて形成したが、蒸着、スパッタ法、又は圧接等で形成
しても良い。
−Sn系を用いたが、In−Pb系、Pb−Sb系、S
n−Bi系、Sn−Au系等が考えられる。
の半田材料は、一方の被接合部材に蒸着又はスパッタ法
により形成された薄い第1の半田層と、他方の被接合部
材に形成され、前記第1の半田層よりも高い融点及び厚
い厚みを有する第2の半田層と、を備えたので、またこ
の発明の接合方法は、一方の被接合部材に蒸着又はスパ
ッタ法により薄い第1の半田層を形成するステップと、
他方の被接合部材に前記第1の半田層よりも高い融点及
び厚い厚みを有する第2の半田層を形成するステップ
と、両方の被接合部材を重ね合わせ、前記第1及び第2
の半田層の融点以下の温度に加熱して共晶半田層を形成
するステップと、前記共晶半田層を含む二層半田層を加
熱して高融点化させると共に前記両方の被接合部材を接
合するステップと、を含むので、第1の半田層ひいては
共晶半田層を薄く形成でき、その結果として共晶半田層
を含む二層半田の高融点化処理時間を極めて短縮できる
という効果を奏する。
る。
図である。
フである。
Claims (2)
- 【請求項1】 一方の被接合部材に蒸着又はスパッタ法
により形成された薄い第1の半田層と、 他方の被接合部材に形成され、前記第1の半田層よりも
高い融点及び厚い厚みを有する第2の半田層と、 を備えたことを特徴とする半田材料。 - 【請求項2】 一方の被接合部材に蒸着又はスパッタ法
により薄い第1の半田層を形成するステップと、 他方の被接合部材に前記第1の半田層よりも高い融点及
び厚い厚みを有する第2の半田層を形成するステップ
と、 両方の被接合部材を重ね合わせ、前記第1及び第2の半
田層の融点以下の温度に加熱して共晶半田層を形成する
ステップと、 前記共晶半田層を含む二層半田層を加熱して高融点化さ
せると共に前記両方の被接合部材を接合するステップ
と、 を含むことを特徴とする接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4189194A JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4189194A JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0647577A true JPH0647577A (ja) | 1994-02-22 |
Family
ID=16237096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4189194A Pending JPH0647577A (ja) | 1992-07-16 | 1992-07-16 | 半田材料及び接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0647577A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002028574A1 (en) * | 2000-10-02 | 2002-04-11 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
-
1992
- 1992-07-16 JP JP4189194A patent/JPH0647577A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002028574A1 (en) * | 2000-10-02 | 2002-04-11 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
US7169209B2 (en) | 2000-10-02 | 2007-01-30 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
JPH0136254B2 (ja) | ||
JPS61204953A (ja) | ハ−メチツクシ−ルカバ−及びその製造方法 | |
US5242099A (en) | Method of die bonding semiconductor chip | |
JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
JPH03276750A (ja) | ハイブリッド素子及びその製造方法 | |
US3585711A (en) | Gold-silicon bonding process | |
JPH0647577A (ja) | 半田材料及び接合方法 | |
JPS6153851B2 (ja) | ||
JPS59218744A (ja) | ボンデイング方法 | |
JPH06163612A (ja) | 半導体装置の製造方法及び製造装置 | |
JPS62169433A (ja) | 半導体装置の製造方法 | |
JP2000068396A (ja) | ハーメチックシール用カバー | |
JPH02177463A (ja) | セラミック―金属複合基板の製造方法 | |
JPS61181136A (ja) | ダイボンデイング方法 | |
JP2002190490A (ja) | バンプを有する電子部品 | |
JPS63304655A (ja) | 積層体の製造方法 | |
JPS5815252A (ja) | バンプ構造 | |
JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
JPS63168290A (ja) | 複合ろう材のろう付方法 | |
JPH0760836B2 (ja) | ろう付け材料 | |
JPS5952031B2 (ja) | 冷間圧接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080719 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |