JPH0646028A

JPH0646028A - 信号速度変換回路

Info

Publication number: JPH0646028A
Application number: JP19869392A
Authority: JP
Inventors: Tatsumi Sakata; 辰美坂田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-07-24
Filing date: 1992-07-24
Publication date: 1994-02-18

Abstract

(57)【要約】【目的】ディジタル伝送装置の信号速度変換回路に関
し、１４．４ｋｂｐｓを含む低速データを速度変換し多
重化する場合に、簡単な回路構成で低コストの信号速度
変換回路を実現することを目的とする。【構成】低速信号インタフェース１から出力された低
速データと速度変換用クロック８を入力とし、速度変換
用クロック８に同期した送信データに変換する速度変換
用フリップフロップ２と、複数チャネルの送信データを
多重化する送信データ多重用シフトレジスタ３とから構
成され、送信する低速データの速度を多重化するための
信号速度に変換することを特徴とする信号速度変換回路
を提供する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル伝送装置
の信号速度変換回路に関し、さらに詳しくは、種々の伝
送速度を持つ低速データを多重化してディジタル伝送路
で伝送するための低速データ用ディジタル伝送装置の信
号速度変換回路に関する。

【０００２】

【従来の技術】従来、ディジタル伝送路を通したデータ
通信では、伝送速度として６４ｋｂｐｓを基本として６
４ｋｂｐｓの整数倍の速度が用いられる。一方、ＲＳ２
３２Ｃのようなシリアル伝送ポートを持つパソコン等の
端末装置から送受信されるデータの伝送速度は、ディジ
タル伝送に比べて低速であり、通常次のような伝送速度
が用いられる。３００ｂｐｓ、６００ｂｐｓ、１．２ｋ
ｂｐｓ、２．４ｋｂｐｓ、４．８ｋｂｐｓ、９．６ｋｂ
ｐｓ、１４．４ｋｂｐｓ、１９．２ｋｂｐｓ。

【０００３】これらの伝送速度を持つ低速データは、主
にモデムを使ってアナログ伝送路を通して伝送されるも
のであり、低速データを高速のディジタル伝送路で伝送
する場合には、通常複数チャネルの低速データを多重し
て６４ｋｂｐｓの速度を持つ高速データに変換して伝送
する。

【０００４】従来、いくつかの速度を持つ低速データを
６４ｋｂｐｓに多重する場合、主として２通りの方法が
用いられる。

【０００５】１つは、多重しようとする低速データを各
チャネルごとに６４ｋＨｚのクロックに乗せ替えて６４
ｋｂｐｓの速度に変換して多重する第１の方法である。

【０００６】もう１つは、多重しようとするいくつかの
低速データの速度の公倍数を多重化チャネル数倍した速
度で低速データを多重化した後、さらにデータの並べ替
えと速度変換を行って、６４ｋｂｐｓの速度に多重する
第２の方法である。

【０００７】

【発明が解決しようとする課題】しかし、従来の方法で
は、次のような問題点がある。前記した従来の第１の方
法の場合、直接低速データの速度を６４ｋｂｐｓに変換
するため、６４ｋｂｐｓ以上のクロックが不要となると
共に、端末のクロックに同期することができるという長
所はあるが、各チャネルごとにエラスティックストアと
呼ばれる速度変換専用のメモリやデータを書込むポート
が２ヶ所あるデュアルポートＲＡＭをバッファとして使
用する必要がある。

【０００８】このエラスティックストアあるいはデュア
ルポートＲＡＭは高価であり、しかも多重化するチャネ
ルごとに必要であるため、信号速度変換回路のコストが
高くなるという問題点がある。

【０００９】前記した従来の第２の方法の場合、多重化
した後にデータの並べ替えと速度変換をデュアルポート
ＲＡＭでまとめて行うので、第１の方法よりもコストが
安いが、多重化に使用される低速データの速度が公倍数
に限られるという問題点がある。

【００１０】たとえば、前記した低速データで使用され
る速度３００ｂｐｓ〜１９．２ｋｂｐｓのうち、１４．
４ｋｂｐｓ以外の速度はすべて１９．２ｋｂｐｓの約数
なので、１９．２ｋＨｚ×（多重化するチャネル数）の
クロックで多重化することができるが、１４．４ｋｂｐ
ｓは１９．２ｋｂｐｓの３／４であるため、１４．４ｋ
ｂｐｓの低速データも同時にこのまま追加するために
は、１４．４と１９．２の最小公倍数である１９．２
（ｋＨｚ）×３（＝５７．６ｋＨｚ）の多重化するチャ
ネル数倍のクロックが必要になる。

【００１１】しかし、高速のクロックを使用する場合に
は、高速クロックを生成するために回路規模が増大しコ
ストが高くなるという問題点があり、従来多くの速度変
換装置では、１４．４ｋｂｐｓに対応していないものも
ある。

【００１２】この発明は、以上のような事情を考慮して
なされたものであり、１４．４ｋｂｐｓを含む低速デー
タを速度変換し多重化する場合に、簡単な回路構成を用
いて低速データの速度を１９．２ｋｂｐｓへの変換を行
うことにより、１９．２ｋＨｚ×チャネル数のクロック
で多重化することを可能にする信号速度変換回路を提供
するものである。

【００１３】

【課題を解決するための手段】図１に、この発明の構成
のブロック図を示す。同図に示すように、この発明は、
低速データの送受信の制御を行う低速信号インタフェー
ス１と、低速データの速度と伝送路速度との相互変換を
行う送信側速度変換部４と受信側速度変換部７を備え、
低速データを多重化して伝送路へ伝送するディジタル伝
送装置の信号速度変換回路において、低速信号インタフ
ェース１から出力された低速データと速度変換用クロッ
ク８を入力とし、速度変換用クロック８に同期した送信
データに変換する速度変換用フリップフロップ２と、速
度変換用フリップフロップ２から出力される送信データ
を複数チャネルの数だけ集めて多重化する送信データ多
重用シフトレジスタ３とから構成され、送信する低速デ
ータの速度を多重化するための信号速度に変換すること
を特徴とする信号速度変換回路を提供するものである。

【００１４】また、前記ディジタル伝送装置の信号速度
変換回路において、受信側速度変換部７から受信された
多重化データを分離し、速度変換用クロック８に同期し
た受信データを生成する受信データ分離用シフトレジス
タ６と、受信データ分離用シフトレジスタ６から出力さ
れた受信データと低速信号用クロック９を入力とし、低
速信号用クロック９に同期した低速データを出力する速
度変換用フリップフロップ５とから構成され、分離され
た受信データの速度を低速データの速度に変換すること
を特徴とする信号速度変換回路を提供するものである。

【００１５】なお、前記した送信する低速データの速度
を多重化するための信号速度に変換する信号速度変換回
路と前記した分離された受信データの速度を低速データ
の速度に変換する信号速度変換回路とを備え、低速デー
タの速度と多重化するための信号速度との相互変換を行
わせてもよい。

【００１６】さらに、１４．４ｋｂｐｓの速度を持つ低
速データを１９．２ｋｂｐｓの速度に変換して多重化す
る場合には、低速信号用クロック９として１４．４ｋＨ
ｚを用い、速度変換用クロック８として１９．２ｋＨｚ
を用いるが、各クロックの立上がりで確実にデータを確
定するため、クロックの立下りの位置が一致するような
位相を持つ１４．４ｋＨｚと１９．２ｋＨｚのクロック
を用意することが好ましい。

【００１７】１９．２ｋｂｐｓの速度を持つ低速データ
を速度変換する場合は、低速信号用クロック９として
は、１９．２ｋＨｚの速度変換用クロック８とは逆位相
の１９．２ｋＨｚのクロックを用意することが好まし
い。

【００１８】９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４
ｋｂｐｓ、１．２ｋｂｐｓ、６００ｂｐｓおよび３００
ｂｐｓのいわゆる１９．２ｋｂｐｓの約数である速度を
持つ低速データを１９．２ｋｂｐｓに速度変換する場合
は、各速度に対応する低速信号用クロック９として、１
９．２ｋＨｚの速度変換用クロック８と立上りが一致し
ないクロックを用意することが好ましい。

【００１９】

【作用】前記のような構成を持つこの発明によれば、速
度変換用フリップフロップ２が低速信号用クロック９に
同期した低速データを速度変換用クロック８を利用して
速度変換し、逆に、速度変換用フリップフロップ５が速
度変換用クロック８に同期した受信データを低速信号用
クロック９を利用して速度変換しているので、多重化し
ようとする低速データの速度として１４．４ｋｂｐｓを
含む場合でも、簡単な回路構成で速度変換することがで
き、低コストの信号速度変換回路を実現することができ
る。

【００２０】

【実施例】以下に、図に示す実施例に基づいて、この発
明を説明する。なお、この実施例によって、この発明が
限定されるものではない。図２は、この発明の実施例に
おける信号速度変換回路のブロック図である。図３は、
この発明の実施例における信号速度変換の例を示すタイ
ムチャートである。

【００２１】図２において、２１は、ＲＳ２３２Ｃ等の
シリアル伝送インタフェースを持つパソコンなどの端末
装置との接続を行う低速信号インタフェースである。３
０は、低速信号インタフェースを通して端末装置側から
送られてきた送信データＳＤを低速信号用クロック２９
（図３ＣＫＡ−１）で同期をとり、信号波形を整形す
る信号同期フリップフロップである。

【００２２】２２は、信号同期用フリップフロップ３０
の出力であるＤＡＴＡ１を速度変換用クロック１９．２
ｋＨｚ（図３ＣＫＢ−１）で同期をとり、速度を１
９．２ｋｂｐｓに変換した信号ＤＡＴＡ２を生成する速
度変換用フリップフロップである。２３は、速度変換用
クロック１９．２ｋＨｚ（図３ＣＫＢ−１）に同期し
たデータ（ＤＡＴＡ２）を複数個（ｎ個）集めて多重す
る多重用シフトレジスタである。

【００２３】２４は、前記の多重用シフトレジスタ２３
で多重化されたデータをディジタル伝送路に送出する速
度である６４ｋｂｐｓに変換する送信側速度変換部であ
る。２７は、ディジタル伝送路から送られてきた６４ｋ
ｂｐｓのデータを１９．２×ｎｋｂｐｓに速度変換する
受信側速度変換部である。

【００２４】２６は、受信側速度変換部２７から送られ
てきた１９．２×ｎｋｂｐｓのデータを１９．２ｋＨｚ
の速度変換用クロック２８に同期したｎ個のデータＤＡ
ＴＡ３に分離する分離用シフトレジスタである。２５
は、１９．２ｋＨｚのクロックに同期したデータＤＡＴ
Ａ３を低速信号用クロック２９（図３ＣＫＡ−２又は
ＣＫＡ−３）で同期をとり直し速度を変換する速度変換
用フリップフロップである。

【００２５】３２は低速信号用クロック２９の位相を反
転させるインバータである。３１は、速度変換用フリッ
プフロップ２５で速度変換された受信データ（ＤＡＴＡ
４又はＤＡＴＡ５）を半クロックずらせて、低速信号イ
ンタフェース１へ送る信号確定用フリップフロップであ
る。

【００２６】２８は、送信する低速データの速度を変換
するための基準となる速度変換用クロックであり、この
実施例では１９．２ｋＨｚを用いる。２９は、送信およ
び受信される低速データの同期と速度変換のための基準
となる低速信号用クロックである。

【００２７】この低速信号用クロック２９は、低速イン
タフェースを通して送受信される低速データの速度に対
応する周波数のクロックを供給するものであり、たとえ
ば９．６ｋｂｐｓの低速データを伝送する場合には、
９．６ｋＨｚのクロックを供給する。図２に示すよう
に、この低速信号用クロック２９は、低速インタフェー
ス２１に供給され、さらに、送信クロックＳＴ２および
受信クロックＲＤとして端末装置へ与えられる。

【００２８】なお、低速信号用クロック２９として１
９．２ｋＨｚのクロックを供給する場合は、１９．２ｋ
Ｈｚの速度変換用クロック２８とは逆位相のクロックと
する。また、低速信号用クロック２９として１４．４ｋ
Ｈｚのクロックを供給する場合は、１９．２ｋＨｚの速
度変換用クロック２８と立下りが一致するような位相の
クロックとする。さらに、低速信号用クロック２９とし
て９．６ｋＨｚ以下の１９．２ｋＨｚの約数のクロック
を供給する場合は、１９．２ｋＨｚの速度変換用クロッ
ク２８と立上りが一致しないような位相のクロックとす
る。

【００２９】まず、以上のような構成を持つ信号速度変
換回路の概略動作について説明する。信号速度変換回路
は、ディジタル伝送装置の中の一部を占めるが、同じく
ディジタル伝送装置の中にあってディジタル伝送路との
インタフェースとなり主に６４ｋｂｐｓの伝送速度を持
つ伝送路上のデータとの速度変換を行う速度変換部（送
信側速度変換部２４と受信側速度変換部２７からなる）
と、主に１９．２ｋｂｐｓ以下の低速データを伝送する
端末装置との間に位置する。

【００３０】実施例における信号速度変換回路は、端末
装置から低速信号インタフェース２１を通して端末側に
送った送信クロックＳＴ２に同期した送信データＳＤを
低速信号インタフェース２１で受信し、１９．２ｋＨｚ
に速度変換した後多重化して送信側速度変換部２４へ送
信データを送る。

【００３１】逆に、受信側速度変換部２７から受信した
多重化データを１９．２ｋｂｐｓの受信データに分離し
て、さらに上記送信クロックＳＴ２に対応した低速デー
タの速度に変換し、低速信号インタフェース２１を通し
て低速の受信データＲＤとして端末装置へ送る。

【００３２】図２において、信号同期用フリップフロッ
プ３０は、低速信号インタフェース２１を通して送られ
てきた送信データＳＤに含まれるジッタを除去し信号波
形を整形するものであり、また、信号確定用フリップフ
ロップ３１は、速度変換された受信データを半クロック
分ずらせて、低速信号インタフェースの規格に合うよう
に位相あわせをするためのものである。

【００３３】このように、この実施例で示した信号同期
用フリップフロップ３０と、信号確定用フリップフロッ
プ３１は、低速信号インタフェース２１において信号伝
達を確実に行うためのもので、速度変換に必須の回路で
はない。

【００３４】次に、図３のタイムチャートを用いて実施
例の動作を説明する。図３には、低速信号インタフェー
ス２１を通して、１４．４ｋｂｐｓの低速データを１
９．２ｋｂｐｓの信号に速度変換する場合のタイムチャ
ートを示している。

【００３５】同図において、（１−１）は、１４．４ｋ
Ｈｚのクロックであり、図２における低速信号用クロッ
ク２９を示すものである。（１−２）は、信号同期用フ
リップフロップ３０から出力されるデータＤＡＴＡ１で
あり、（１−１）と同じ１４．４ｋＨｚのクロックＣＫ
Ａ−１に同期したデータである。

【００３６】（１−３）は、１９．２ｋＨｚのクロック
であり、図２における速度変換用クロック２８を示すも
のである。ここで前記したように、（１−３）の１９．
２ｋＨｚクロックと（１−１）の１４．４ｋＨｚクロッ
クは立下りが一致するような位相を持つクロックが供給
されるものとする。（１−４）は、速度変換用フリップ
フロップ２２から出力されるデータＤＡＴＡ２であり、
（１−３）と同じ１９．２ｋＨｚのクロックＣＫＢ−１
に同期したデータである。

【００３７】（１−５）は、（１−３）と同じ１９．２
ｋＨｚのクロックＣＫＢ−１である。（１−６）は、分
離用シフトレジスタ２６から出力される受信データＤＡ
ＴＡ３であり、１９．２ｋＨｚのクロックＣＫＢ−１に
同期したデータである。

【００３８】（１−７）と（１−９）は、（１−１）と
同じ１４．４ｋＨｚの低速信号用クロック２９である。
１４．４ｋＨｚクロックの（１−７）と（１−９）は、
（１−５）の１９．２ｋＨｚクロックＣＫＢ−１と立下
りが一致する位相を持っているが、受信データＤＡＴＡ
３との関係で、１４．４ｋＨｚクロックはＣＫＡ−２
（１−７）とＣＫＡ−３（１−９）の２つの位相をとる
ことがありうる。

【００３９】（１−８）は、速度変換用フリップフロッ
プ２５から出力される受信データＤＡＴＡ４であり、１
４．４ｋＨｚクロックのＣＫＡ−２（１−７）に同期し
たデータである。（１−１０）は、速度変換用フリップ
フロップ２５か出力される受信データＤＡＴＡ５であ
り、１４．４ｋＨｚクロックのＣＫＡ−３（１−９）に
同期したデータである。

【００４０】まず、低速信号インタフェース２１を通し
た入力された１４．４ｋｂｐｓの送信データを速度変換
する送信時の動作を説明する。信号同期用フリップフロ
ップ３０において、入力された１４．４ｋｂｐｓの送信
データは、１４．４ｋＨｚのクロックＣＫＡ−１の立上
りで同期がとられてデータＤＡＴＡ１のような１４．４
ｋＨｚの低速信号用クロック２９に同期したデータが出
力される。

【００４１】速度変換用フリップフロップ２２において
は、入力されたデータＤＡＴＡ１は、１９．２ｋＨｚの
速度変換用クロックＣＫＢ−１の立上りで同期がとられ
て速度変換され、データＤＡＴＡ２のような１９．２ｋ
Ｈｚクロックに同期したデータが出力される。ここで１
４．４ｋＨｚクロックＣＫＡ−１と１９．２ｋＨｚクロ
ックＣＫＢ−１は立下りが一致する位相を持っているた
め、確実に１９．２ｋＨｚクロックＣＫＢ−１の立上り
でデータを変換することができ、１４．４ｋｂｐｓのデ
ータＤＡＴＡ１の３ｂｉｔ分（Ａ，Ｂ，Ｃ）が、１９．
２ｋｂｐｓのデータＤＡＴＡ２の４ｂｉｔ分（Ａ，Ａ，
Ｂ，Ｃ）に速度変換される。ただし、最初の１４．４ｋ
ｂｐｓの１ｂｉｔ目（Ａ）は、１９．２ｋｂｐｓの２ｂ
ｉｔ分に対応づけられる。

【００４２】この後、１９．２ｋＨｚのクロックＣＫＢ
−１に同期したデータＤＡＴＡ２は、１９．２ｋＨｚの
クロックＣＫＢ−１に同期した他のいくつかのデータと
共に、多重用シフトレジスタ２３によって多重化されて
送信側速度変換部２４へ送られる。ここで多重化するデ
ータの本数がｎ本である場合には、１９．２×ｎｋＨｚ
のクロックに同期した多重化データが生成される。

【００４３】また、低速信号用クロック２９として１
４．４ｋＨｚ以外のものが使用される場合、１９．２ｋ
Ｈｚの場合は、１９．２ｋＨｚの速度変換用クロック２
８とは逆位相のものが用いられ、９．４ｋＨｚ以下の場
合は、１９．２ｋＨｚの速度変換用クロック２８と立上
りが一致しないクロックを用いるため、確実に１９．２
ｋＨｚクロックの立上りでデータを変換することができ
る。

【００４４】次に、受信側速度変換部２７から入力され
た受信データを速度変換する受信時の動作を説明する。
分離用シフトレジスタ２６において、１９．２×ｎｋＨ
ｚのクロックに同期した受信データが入力され、ｎ本の
データに分離される。分離されたデータＤＡＴＡ３は、
１９．２ｋＨｚの速度変換用クロック２８で同期がとら
れた１９．２ｋｂｐｓのデータである。

【００４５】速度変換用フリップフロップ２５におい
て、入力されたデータＤＡＴＡ３は、１４．４ｋＨｚの
低速信号用クロックＣＫＡ−２、又はＣＫＡ−３の立上
りで同期がとられて速度変換される。クロックＣＫＡ−
２のような位相の場合にはＤＡＴＡ４の位相を持つデー
タに変換されクロックＣＫＡ−３のような位相の場合に
は、ＤＡＴＡ５の位相を持つデータに変換される。

【００４６】クロックＣＫＡ−２の場合は、１９．２ｋ
ＨｚクロックＣＫＢ−１と１４．４ｋＨｚクロックＣＫ
Ａ−２の立下りが一致したクロックの前のＣＫＡ−２の
立上りの位置で、２ｂｉｔ分に割りつけられていたデー
タ（Ａ）の前方のｂｉｔが取り出されて、ＤＡＴＡ４で
は１ｂｉｔデータ（Ａ）となる。

【００４７】クロックＣＫＡ−３の場合は、１９．２ｋ
ＨｚクロックＣＫＢ−１と１４．４ｋＨｚクロックＣＫ
Ａ−３の立下りが一致したクロックの後のＣＫＡ−３の
立上りの位置で、２ｂｉｔ分に割りつけられていたデー
タ（Ａ）の後方のｂｉｔが取り出されて、ＤＡＴＡ５で
は１ｂｉｔデータ（Ａ）となる。

【００４８】すなわち、１９．２ｋＨｚに同期していた
データＤＡＴＡ３で２ｂｉｔ分に割りつけられていたデ
ータの期間中（１９．２ｋＨｚの２クロック分）には、
１４．４ｋＨｚのクロックＣＫＡ−２，ＣＫＡ−３のど
ちらの場合も、これらの１４．４ｋＨｚのクロックには
１度しか立上りが存在しないので、２ｂｉｔのうちどち
らか一方の１ｂｉｔのデータ（Ａ）だけが取り出され
る。

【００４９】このように速度変換用フリップフロップ２
５によって１９．２ｋｂｐｓの４ビット分のデータを１
４．４ｋｂｐｓの３ビット分のデータに変換されたデー
タＤＡＴＡ４又はＤＡＴＡ５は、信号確定用フリップフ
ロップ３１によって、低速信号インタフェース２１に送
られる。

【００５０】信号確定用フリップフロップ３１には、イ
ンバータ３２によって反転させられた１４．４ｋＨｚの
低速信号用クロック２９が入力され、このクロックによ
って受信データＤＡＴＡ４又はＤＡＴＡ５が同期変換さ
れる。

【００５１】また、低速信号用クロック２９として、１
４．４ｋＨｚ以外のものが使用される場合、１９．２ｋ
Ｈｚの場合は、１９．２ｋＨｚの速度変換用クロック２
８とは逆位相のものが用いられ、９．４ｋＨｚ以下の場
合は、１９．２ｋＨｚの速度変更用クロック２８と立上
りが一致しないクロックを用いるため、確実に１９．２
ｋＨｚクロックの立上りでデータを変換することができ
る。

【００５２】

【発明の効果】この発明に従えば、１つのフリップフロ
ップによって低速データを速度変換し、逆に、他の１つ
のフリップフロップによって低速データに速度変換して
いるので、きわめて簡単な回路構成で速度変換すること
ができ、低コストの信号速度変換回路を実現することが
できる。また、特に、この発明の構成を用いれば、１
４．４ｋｂｐｓの速度を持つ低速データの速度変換を低
コストで実現することができる。

【図面の簡単な説明】

【図１】この発明の構成を示すブロック図である。

【図２】この発明の実施例における回路構成のブロック
図である。

【図３】この発明の実施例における速度変換動作のタイ
ムチャートである。

【符号の説明】

２１低速信号インタフェース２２速度変換用フリップフロップ２３多重用シフトレジスタ２４送信側速度変換部２５速度変換用フリップフロップ２６分離用シフトレジスタ２７受信側速度変換部２８速度変換用クロック２９低速信号用クロック３０信号同期用フリップフロップ３１信号確定用フリップフロップ３２インバータ

Claims

【特許請求の範囲】

【請求項１】低速データの送受信の制御を行う低速信
号インタフェース（１）と、低速データの速度と伝送路
速度との相互変換を行う送信側速度変換部（４）と受信
側速度変換部（７）を備え、低速データを多重化して伝
送路へ伝送するディジタル伝送装置の信号速度変換回路
において、低速信号インタフェース（１）から出力され
た低速データと速度変換用クロック（８）を入力とし、
速度変換用クロック（８）に同期した送信データに変換
する速度変換用フリップフロップ（２）と、速度変換用
フリップフロップ（２）から出力される送信データを複
数チャネルの数だけ集めて多重化する送信データ多重用
シフトレジスタ（３）とから構成され、送信する低速デ
ータの速度を多重化するための信号速度に変換すること
を特徴とする信号速度変換回路。
【請求項２】低速データの送受信の制御を行う低速信
号インタフェース（１）と、低速データの速度と伝送路
速度との相互変換を行う送信側速度変換部（４）と受信
側速度変換部（７）を備え、低速データを多重化して伝
送路へ伝送するディジタル伝送装置の信号速度変換回路
において、受信側速度変換部（７）から受信された多重
化データを分離し、速度変換用クロック（８）に同期し
た受信データを生成する受信データ分離用シフトレジス
タ（６）と、受信データ分離用シフトレジスタ（６）か
ら出力された受信データと低速信号用クロック（９）を
入力とし、低速信号用クロック（９）に同期した低速デ
ータを出力する速度変換用フリップフロップ（５）とか
ら構成され、分離された受信データの速度を低速データ
の速度に変換することを特徴とする信号速度変換回路。
【請求項３】前記請求項１の信号速度変換回路と、前
記請求項２の信号速度変換回路とからなり、低速データ
の速度と多重化するための信号速度との相互変換を行う
信号速度変換回路。