JPH0645906A - Input protecting circuit - Google Patents
Input protecting circuitInfo
- Publication number
- JPH0645906A JPH0645906A JP4199939A JP19993992A JPH0645906A JP H0645906 A JPH0645906 A JP H0645906A JP 4199939 A JP4199939 A JP 4199939A JP 19993992 A JP19993992 A JP 19993992A JP H0645906 A JPH0645906 A JP H0645906A
- Authority
- JP
- Japan
- Prior art keywords
- input
- ferroelectric
- surge
- voltage
- substance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入力保護回路に関し、
特に、非線形の電圧−インピーダンス特性を持つ非線形
素子を用いて、例えば、半導体デバイスの内部回路を静
電気から守る入力保護回路に関する。BACKGROUND OF THE INVENTION The present invention relates to an input protection circuit,
In particular, the present invention relates to an input protection circuit that protects an internal circuit of a semiconductor device from static electricity by using a non-linear element having a non-linear voltage-impedance characteristic.
【０００２】[0002]
【従来の技術】最近、半導体デバイス、特に、ＭＯＳデ
バイスの高集積化・微細化に伴う静電破壊の問題が顕著
になっている。このため、ＭＯＳデバイスにおいては、
静電気から内部回路を守るため入力保護回路を用いてい
る。2. Description of the Related Art Recently, the problem of electrostatic breakdown due to high integration and miniaturization of semiconductor devices, particularly MOS devices, has become remarkable. Therefore, in MOS devices,
An input protection circuit is used to protect the internal circuits from static electricity.
【０００３】図８はこのような入力保護回路の等価回路
である。この回路は正方向の高電圧サージ（以下、単に
サージと呼ぶ）より内部の回路を保護するものである。
入力端子１には入力保護抵抗２の一端が接続されてい
る。また、この入力保護抵抗２の他端は内部回路の初段
の入力バッファ３に接続されている。さらに、この入力
保護抵抗２の他端と基板側の接地電圧Ｖｓｓとの間には
例えばＮチャネルタイプのＭＯＳトランジスタからなる
保護トランジスタ４が接続されている。FIG. 8 is an equivalent circuit of such an input protection circuit. This circuit protects an internal circuit from a high voltage surge in the positive direction (hereinafter, simply referred to as a surge).
One end of the input protection resistor 2 is connected to the input terminal 1. The other end of the input protection resistor 2 is connected to the input buffer 3 at the first stage of the internal circuit. Further, between the other end of the input protection resistor 2 and the ground voltage Vss on the substrate side, a protection transistor 4 composed of, for example, an N-channel type MOS transistor is connected.
【０００４】この構成による入力保護回路において、
今、入力端子１に正方向のサージが印加されると、保護
トランジスタ４に寄生的にできているバイポーラトラン
ジスタがＯＮして、サージは接地電位Ｖｓｓに流れ内部
回路はサージより保護される。一方、通常動作におい
て、入力端子１に負方向の電圧が印加されたときは、保
護トランジスタ４のドレインとバックゲート、つまり保
護トランジスタ４が形成されているＰウエル領域とから
なるＰＮ接合が順方向バイアスとなって負方向の電圧は
接地電圧Ｖｓｓに逃がされる。In the input protection circuit having this configuration,
Now, when a positive surge is applied to the input terminal 1, the bipolar transistor parasitically formed in the protection transistor 4 is turned on, the surge flows to the ground potential Vss, and the internal circuit is protected from the surge. On the other hand, in a normal operation, when a negative voltage is applied to the input terminal 1, the PN junction formed by the drain of the protection transistor 4 and the back gate, that is, the P well region in which the protection transistor 4 is formed, is in the forward direction. A negative voltage that becomes a bias is released to the ground voltage Vss.
【０００５】又、入力保護抵抗２はこの入力保護回路２
が内蔵されている集積回路が動作状態のときに、入力端
子１に負方向のノイズ電圧が混入し上記ＰＮ接合に電流
がながれ、これにより内部回路が誤動作を起こすのを防
ぐ役目を果たす。The input protection resistor 2 is the input protection circuit 2
When the integrated circuit in which is embedded is in the operating state, a noise voltage in the negative direction is mixed in the input terminal 1 and a current flows through the PN junction, which serves to prevent the internal circuit from malfunctioning.
【０００６】[0006]
【発明が解決しようとする課題】上記したように、従来
の入力保護回路においては、外部からのサージを接地電
位Ｖｓｓに流すことによって内部回路をサージより保護
していた。しかしながら、外部からのサージを接地電位
Ｖｓｓに流した場合、サージに対処すべく基板構造に対
する配慮が特に必要とされた。As described above, in the conventional input protection circuit, the internal circuit is protected from the surge by causing the surge from the outside to flow to the ground potential Vss. However, when an external surge is applied to the ground potential Vss, it is necessary to pay particular attention to the substrate structure in order to cope with the surge.
【０００７】本発明の入力保護回路はこのような課題に
着目してなされたものであり、非線形の電圧−インピー
ダンス特性を持つ非線形素子を用いて外部からのサージ
を吸収することによって内部回路を保護する入力保護回
路を提供することにある。The input protection circuit of the present invention has been made in view of such a problem, and protects an internal circuit by absorbing a surge from the outside by using a non-linear element having a non-linear voltage-impedance characteristic. The purpose of the present invention is to provide an input protection circuit.
【０００８】[0008]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の入力保護回路は非線形の電圧−インピー
ダンス特性を持ち、かつ、外部からのサージを吸収する
非線形素子として、強誘電体素子又は反強誘電体素子の
うちの１種以上を用いる。In order to achieve the above object, the input protection circuit of the present invention has a non-linear voltage-impedance characteristic and a ferroelectric material as a non-linear element which absorbs a surge from the outside. At least one element or antiferroelectric element is used.
【０００９】[0009]
【作用】すなわち、本発明においては、非線形の電圧−
インピーダンス特性を持つ強誘電体素子又は反強誘電体
素子のうちの１種以上を用いて外部からのサージを吸収
する。That is, in the present invention, a non-linear voltage-
A surge from the outside is absorbed by using at least one of a ferroelectric element or an antiferroelectric element having impedance characteristics.
【００１０】[0010]
【実施例】まず、本発明の実施例の概略を述べる。本実
施例においては、入力保護回路として、非線形の電圧−
インピーダンス特性を持つ非線形素子を用いる。この入
力保護回路は外部からのサージを従来のようにトランジ
スタによって基板へ逃がすのではなく、外部からのサー
ジを非線形素子である反強誘電体または強誘電体の分極
反転エネルギーとして吸収することにより、内部回路を
外部からのサージより保護することを特徴とする。本実
施例の入力保護回路は、下部電極と上部電極の間に非線
形素子である反強誘電体または強誘電体を備え、上部電
極と下部電極のどちらか一方が入力端子に接続され、も
う一方が接地ラインにつながれる。Embodiments First, the outline of embodiments of the present invention will be described. In this embodiment, as the input protection circuit, a non-linear voltage −
A non-linear element with impedance characteristics is used. This input protection circuit does not let the surge from the outside escape to the substrate by the transistor as in the conventional case, but absorbs the surge from the outside as the polarization inversion energy of the antiferroelectric material or the ferroelectric material, which is a nonlinear element, It is characterized by protecting the internal circuit from external surges. The input protection circuit of this embodiment includes an antiferroelectric material or a ferroelectric material that is a non-linear element between the lower electrode and the upper electrode, and either the upper electrode or the lower electrode is connected to the input terminal and the other is connected. Is connected to the ground line.
【００１１】また、本実施例に係わる非線形素子として
の反強誘電体の材料として、ＰｂＺｒＯ3 （ジルコン酸
鉛）等があり、また、強誘電体の材料としてはＰＺＴ
（ジルコンチタン酸鉛）、ＢａＴｉＯ3 （チタン酸バリ
ウム）、ＰｂＴｉＯ3 （ジルコン酸鉛）、ＫＮＯ3 （硝
酸カリウム）等の無機材料、又はＰＶＤＦ（ポリフッ化
ビニリデン）等のような高分子材料が上げられる。Further, PbZrO 3 (lead zirconate) or the like is used as the material of the antiferroelectric material as the nonlinear element according to this embodiment, and PZT is used as the material of the ferroelectric material.
Inorganic materials such as (lead zirconate titanate), BaTiO 3 (barium titanate), PbTiO 3 (lead zirconate), KNO 3 (potassium nitrate), or polymer materials such as PVDF (polyvinylidene fluoride) can be used. .
【００１２】さらに、本発明に係わる下部電極及び上部
電極の材料としては、Ａｌ，ＴｉＷ、Ｐｏｌｙ−Ｓｉ、
Ｐｔ，Ｐｔ−Ｓｉ、Ｗ−Ｓｉ、Ｍｏ等の金属や、これら
の金属を含む金属シリサイドあるいは、ＩＴＯ等の無機
物導電体等があげられる。Further, as materials for the lower electrode and the upper electrode according to the present invention, Al, TiW, Poly-Si,
Examples include metals such as Pt, Pt-Si, W-Si, and Mo, metal silicides containing these metals, and inorganic conductors such as ITO.
【００１３】本実施例においては、このような入力保護
回路を用いることにより、外部からのサージを基板へ逃
がすトランジスタが不必要になり、また保護抵抗も不必
要となり集積度の向上につながる。以下に図面を参照し
て本発明の第１の実施例を詳細に説明する。In the present embodiment, by using such an input protection circuit, a transistor for releasing a surge from the outside to the substrate becomes unnecessary, and a protection resistor becomes unnecessary, which leads to an improvement in the degree of integration. A first embodiment of the present invention will be described in detail below with reference to the drawings.
【００１４】この実施例においては、従来と同様に正極
性のサージに対する保護を図るものであり、負極性のサ
ージに対する保護は図示していない負側の保護回路によ
り達成される。In this embodiment, protection against a positive surge is performed as in the conventional case, and protection against a negative surge is achieved by a negative side protection circuit (not shown).
【００１５】図１において、入力端子１１には内部回路
の初段である入力バッファ１３の入力端が接続されてい
る。また、上記入力端子１１と上記入力バッファ１３の
入力端とを接続する配線の途中には、例えば、反強誘電
体からなる非線形の電圧−インピーダンス特性をもつ非
線形素子１４の一方の電極が接続されこの非線形素子１
４の他端はＶｓｓに接地されている。In FIG. 1, the input terminal 11 is connected to the input terminal of an input buffer 13 which is the first stage of the internal circuit. Further, one electrode of a non-linear element 14 made of, for example, an antiferroelectric material and having a non-linear voltage-impedance characteristic is connected in the middle of the wiring connecting the input terminal 11 and the input end of the input buffer 13. This nonlinear element 1
The other end of 4 is grounded to Vss.
【００１６】非線形素子１４としての反強誘電体は、図
２に示すように、電圧Ｖが小さなところでは常誘電的に
振る舞い、印加電圧が反強誘電体の抗電界（図中ＶF ）
を越えてくると強誘電的なヒステリシスループを示す
が、残留分極は生じない。The anti-ferroelectric as a nonlinear element 14, as shown in FIG. 2, behave paraelectric manner in the voltage V a small place, coercive field of the applied voltage is antiferroelectric (figure V F)
If it exceeds, a ferroelectric hysteresis loop is shown, but remanent polarization does not occur.
【００１７】図３はこのような反強誘電体の電圧−容量
特性を示したものである。図に示すように、反強誘電体
の抗電界を越える当たり（図中ａ）から、急激に容量が
増加し減少する（図３のａ→ｂ→ｃ）。今、抗電界をサ
ージ電圧より少し低い所（例えば−５％）に設定したと
する。この場合、反強誘電体の抗電界をサージ電圧が越
えると上記したように反強誘電体の容量が急激に増大す
るので、このサージ電圧は反強誘電体の分極反転エネル
ギーとして吸収されてしまう。このことにより、入力バ
ッファ１３を含む内部回路が外部からのサージより保護
される。FIG. 3 shows the voltage-capacitance characteristic of such an antiferroelectric material. As shown in the figure, the capacity abruptly increases and decreases (a → b → c in FIG. 3) when the coercive field of the antiferroelectric material is exceeded (a in the figure). Now, suppose that the coercive electric field is set to a place slightly lower than the surge voltage (for example, -5%). In this case, when the surge voltage exceeds the coercive electric field of the antiferroelectric material, the capacity of the antiferroelectric material rapidly increases as described above, and this surge voltage is absorbed as the polarization inversion energy of the antiferroelectric material. . As a result, the internal circuit including the input buffer 13 is protected from the surge from the outside.
【００１８】この場合、反強誘電体の大きさは、常誘電
的に振る舞う領域で入力容量が極端に大きくならない程
度（大体、入力容量が４〜８ｐＦくらい）に設定すれば
よい。また、反強誘電体の強誘電領域における容量は、
常誘電領域の容量より大きいほうが、サージ電圧に対し
て効果が大きい（例えば１０倍以上）。In this case, the size of the antiferroelectric material may be set to such an extent that the input capacitance does not become extremely large in the region where it behaves paraelectrically (generally, the input capacitance is about 4 to 8 pF). The capacitance of the antiferroelectric material in the ferroelectric region is
The larger the capacitance of the paraelectric region, the greater the effect on the surge voltage (for example, 10 times or more).
【００１９】以下に非線形素子１４として強誘電体を使
用した本発明の第２の実施例を説明する。この実施例に
おいても、強誘電体の抗電界をサージ電圧より少し低い
ところ（例えば−５％）に設定したとすると、強誘電体
の抗電界をサージ電圧が越えたとき急激に強誘電体の容
量が増大し、サージ電圧は強誘電体の分極反転エネルギ
ーとして吸収されてしまう。このことにより、入力バッ
ファ１３を含む内部回路を外部からのサージより保護す
る。この場合、強誘電体の大きさは、入力容量が極端に
大きくならない程度（大体、入力容量が４〜８ｐＦくら
い）に設定すればよい。強誘電体としては、非線形性の
強い方がサージに対して効果が大きい。すなわち、ヒス
テリシス特性がほぼ理想形、すなわち角形に近い特性を
もっているのが望ましい。強誘電体を用いた場合は比較
的低い電圧において効果を発揮する。A second embodiment of the present invention using a ferroelectric material as the nonlinear element 14 will be described below. Also in this embodiment, assuming that the coercive electric field of the ferroelectric substance is set to a position slightly lower than the surge voltage (for example, -5%), when the surge voltage exceeds the coercive electric field of the ferroelectric substance, the abrupt electric field of the ferroelectric substance is rapidly increased. The capacity increases, and the surge voltage is absorbed as the polarization reversal energy of the ferroelectric substance. As a result, the internal circuit including the input buffer 13 is protected from the surge from the outside. In this case, the size of the ferroelectric substance may be set so that the input capacitance does not become extremely large (generally, the input capacitance is about 4 to 8 pF). As the ferroelectric substance, the stronger the nonlinearity, the greater the effect on the surge. That is, it is desirable that the hysteresis characteristic has a characteristic close to an ideal shape, that is, a rectangular shape. When a ferroelectric substance is used, it is effective at a relatively low voltage.
【００２０】図４は強誘電体と反強誘電体の両方を用い
た第３の実施例を示す構成図である。この実施例におい
ても、従来と同様に正極性のサージに対する保護を図る
ものであり、負極性のサージに対する保護は図示してい
ない負側の保護回路により達成される。FIG. 4 is a block diagram showing a third embodiment using both a ferroelectric substance and an antiferroelectric substance. In this embodiment as well, protection against a positive surge is achieved as in the conventional case, and protection against a negative surge is achieved by a negative side protection circuit (not shown).
【００２１】図において、入力端子４１には内部回路の
初段である入力バッファ４３の入力端が接続されてい
る。また、上記入力端子４１と上記入力バッファ４３の
入力端とを接続する配線の途中には、非線形の電圧−イ
ンピーダンス特性を持ち、例えば、反強誘電体からなる
非線形素子４４及び強誘電体からなる非線形素子４５の
一方の電極が各々接続され、この２つの非線形素子４
４、４５の両他端はＶｓｓに接地されている。In the figure, the input terminal 41 is connected to the input terminal of an input buffer 43 which is the first stage of the internal circuit. Further, in the middle of the wiring connecting the input terminal 41 and the input end of the input buffer 43, there is a non-linear voltage-impedance characteristic, for example, a non-linear element 44 made of an anti-ferroelectric material and a ferroelectric material. One electrode of the non-linear element 45 is connected to each of the two non-linear elements 4 and
The other ends of 4, 45 are grounded to Vss.
【００２２】図５はこのような非線形素子４４、４５の
電圧−容量特性を示す。図中ｄは強誘電体によるピーク
で、ｅは反強誘電体の特性を表している。この実施例の
入力保護回路は、二種類のサージに対して効果がある。
すなわち、比較的低いサージ電圧は強誘電体の反転エネ
ルギーとして吸収され、また、より高いサージ電圧は反
強誘電体の反転エネルギーとして吸収される。このこと
により、入力バッファ４３を含む内部回路を外部からの
サージより保護することができる。FIG. 5 shows the voltage-capacitance characteristics of such non-linear elements 44 and 45. In the figure, d is the peak due to the ferroelectric substance, and e is the characteristic of the antiferroelectric substance. The input protection circuit of this embodiment is effective against two types of surges.
That is, a relatively low surge voltage is absorbed as the inversion energy of the ferroelectric substance, and a higher surge voltage is absorbed as the inversion energy of the antiferroelectric substance. As a result, the internal circuit including the input buffer 43 can be protected from a surge from the outside.
【００２３】この場合、反強誘電体と強誘電体の大きさ
は、両方併せた入力容量が極端に大きくならない程度
（大体、入力容量が４〜８ｐＦくらい）に設定すればよ
い。強誘電体としては、非線形性の強い方がサージに対
して効果が大きい。すなわち、ヒステリシス特性がほぼ
理想形に近い特性をもっているのが望ましい。また、反
強誘電体の強誘電領域における容量は、常誘電領域の容
量より大きいほうが、サージに対して効果が大きい（例
えば１０倍以上）。In this case, the sizes of the antiferroelectric material and the ferroelectric material may be set such that the combined input capacitances do not become extremely large (generally, the input capacitance is about 4 to 8 pF). As the ferroelectric substance, the stronger the nonlinearity, the greater the effect on the surge. That is, it is desirable that the hysteresis characteristics have characteristics close to ideal. Further, the larger the capacitance of the antiferroelectric substance in the ferroelectric region is, the larger the effect on the surge is (for example, 10 times or more).
【００２４】図６は本発明の第４の実施例を示す構成図
であり、入力保護抵抗と非線形の電圧−インピーダンス
特性をもつ非線形素子を組み合わせた入力保護回路であ
る。この実施例においても、従来と同様に正極性のサー
ジに対する保護を図るものであり、負極性のサージに対
する保護は図示していない負側の保護回路により達成さ
れる。FIG. 6 is a block diagram showing a fourth embodiment of the present invention, which is an input protection circuit in which an input protection resistor and a non-linear element having a non-linear voltage-impedance characteristic are combined. In this embodiment as well, protection against a positive surge is achieved as in the conventional case, and protection against a negative surge is achieved by a negative side protection circuit (not shown).
【００２５】図において、入力端子２１と入力保護抵抗
２２の一端が接続され、他端には内部回路の初段である
入力バッファ２３の入力端が接続されている。また、上
記入力保護抵抗２２と上記入力バッファ２３の入力端と
を接続する配線の途中には、例えば、反強誘電体からな
る非線形の電圧−インピーダンス特性をもつ非線形素子
２４の一方の電極が接続され、この非線形素子２４の他
端はＶｓｓに接地されている。この場合、抵抗と反強誘
電体の双方を用いる中で、急激な立ち上がりのサージに
対して抵抗により立ち上がりをやわらげ、反強誘電体で
サージを吸収する。この非線形の電圧−インピーダンス
素子が強誘電体でも同様の効果がある。図７は、保護抵
抗と強誘電体と反強誘電体を用いた本発明の第５の実施
例の構成を示す。この実施例においても、従来と同様に
正極性のサージに対する保護を図るものであり、負極性
のサージに対する保護は図示していない負側の保護回路
により達成される。In the figure, one end of an input terminal 21 and an input protection resistor 22 are connected, and the other end thereof is connected to an input end of an input buffer 23 which is the first stage of an internal circuit. In addition, one electrode of a non-linear element 24 made of, for example, an antiferroelectric material and having a non-linear voltage-impedance characteristic is connected in the middle of the wiring connecting the input protection resistor 22 and the input end of the input buffer 23. The other end of the nonlinear element 24 is grounded to Vss. In this case, while using both the resistance and the antiferroelectric substance, the rise is softened by the resistance against the surge of the sudden rise, and the surge is absorbed by the antiferroelectric substance. The same effect can be obtained even if the nonlinear voltage-impedance element is a ferroelectric substance. FIG. 7 shows the configuration of the fifth embodiment of the present invention using a protective resistor, a ferroelectric substance and an antiferroelectric substance. In this embodiment as well, protection against a positive surge is achieved as in the conventional case, and protection against a negative surge is achieved by a negative side protection circuit (not shown).
【００２６】図において、入力保護抵抗５２の一端は入
力端子５１に接続され、他端は内部回路の初段である入
力バッファ５３の入力端に接続されている。また、上記
入力保護抵抗５２と上記入力バッファ５３の入力端とを
接続する配線の途中には、非線形の電圧−インピーダン
ス特性を持ち、各々強誘電体と反強誘電体からなる２つ
の非線形素子５４、５５の一方の電極が接続され、この
非線形素子５４、５５の他端はＶｓｓに接地されてい
る。In the figure, one end of the input protection resistor 52 is connected to the input terminal 51, and the other end is connected to the input end of the input buffer 53 which is the first stage of the internal circuit. Further, in the middle of the wiring connecting the input protection resistor 52 and the input end of the input buffer 53, there are two nonlinear elements 54 each having a nonlinear voltage-impedance characteristic and each made of a ferroelectric substance and an antiferroelectric substance. , 55 are connected to one electrode, and the other ends of the non-linear elements 54, 55 are grounded to Vss.
【００２７】[0027]
【発明の効果】以上詳述したように、本発明において
は、非線形の電圧−インピーダンス特性を持つ非線形素
子を使用し、外部からのサージをこの材料の分極反転エ
ネルギーとして吸収するので、接地電位Ｖｓｓを通じて
このサージが流れず、したがって、基板構造に対する特
別の配慮が不要となる。As described above in detail, in the present invention, since the nonlinear element having the nonlinear voltage-impedance characteristic is used and the surge from the outside is absorbed as the polarization inversion energy of this material, the ground potential Vss. This surge does not flow through and therefore no special consideration is given to the substrate structure.
【００２８】また、従来の入力保護回路は入力保護抵抗
とトランジスタの２つの素子を必要としたが、本発明に
おいては非線形素子１つで入力保護回路を実現できるの
で、集積度の向上が計れる。Further, the conventional input protection circuit requires two elements, that is, an input protection resistor and a transistor, but in the present invention, the input protection circuit can be realized by one nonlinear element, so that the degree of integration can be improved.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の第１の実施例に係る入力保護回路の構
成図である。FIG. 1 is a configuration diagram of an input protection circuit according to a first embodiment of the present invention.
【図２】図１に示す反強誘電体の電圧−分極特性を示す
図である。FIG. 2 is a diagram showing voltage-polarization characteristics of the antiferroelectric material shown in FIG.
【図３】図１に示す反強誘電体の電圧−容量特性を示す
図である。3 is a diagram showing voltage-capacitance characteristics of the antiferroelectric material shown in FIG.
【図４】本発明の第３の実施例に係る入力保護回路の構
成図である。FIG. 4 is a configuration diagram of an input protection circuit according to a third embodiment of the present invention.
【図５】図４に示す強誘電体、反強誘電体の電圧−容量
特性を示す図である。5 is a diagram showing voltage-capacitance characteristics of the ferroelectric substance and the antiferroelectric substance shown in FIG.
【図６】本発明の第４の実施例に係る入力保護回路の構
成図である。FIG. 6 is a configuration diagram of an input protection circuit according to a fourth embodiment of the present invention.
【図７】本発明の第５の実施例に係る入力保護回路の構
成図である。FIG. 7 is a configuration diagram of an input protection circuit according to a fifth embodiment of the present invention.
【図８】従来の入力保護回路の構成図である。FIG. 8 is a configuration diagram of a conventional input protection circuit.
１１…入力端子、１３…入力バッファ、１４…非線形素
子。11 ... Input terminal, 13 ... Input buffer, 14 ... Non-linear element.
Claims (1)
ち、かつ、外部からのサージを吸収する非線形素子とし
て、強誘電体素子又は反強誘電体素子のうちの１種以上
を用いたことを特徴とする入力保護回路。1. A ferroelectric element or an antiferroelectric element is used as the nonlinear element having a nonlinear voltage-impedance characteristic and absorbing a surge from the outside. Input protection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199939A JPH0645906A (en) | 1992-07-27 | 1992-07-27 | Input protecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199939A JPH0645906A (en) | 1992-07-27 | 1992-07-27 | Input protecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645906A true JPH0645906A (en) | 1994-02-18 |
Family
ID=16416113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4199939A Withdrawn JPH0645906A (en) | 1992-07-27 | 1992-07-27 | Input protecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645906A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544698B1 (en) | 2001-06-27 | 2003-04-08 | University Of South Florida | Maskless 2-D and 3-D pattern generation photolithography |
| US6764796B2 (en) | 2001-06-27 | 2004-07-20 | University Of South Florida | Maskless photolithography using plasma displays |
| US6998219B2 (en) | 2001-06-27 | 2006-02-14 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7271877B2 (en) | 2001-06-27 | 2007-09-18 | University Of South Florida | Method and apparatus for maskless photolithography |
| JP2008514050A (en) * | 2004-09-14 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Overvoltage protection device and radio frequency receiver and radio frequency identification tag having such a device |
| US7468238B2 (en) | 2001-06-27 | 2008-12-23 | University Of South Florida | Maskless photolithography for using photoreactive agents |
| JP2009501488A (en) * | 2005-07-15 | 2009-01-15 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Peak electric field suppressor |
| JP5852745B2 (en) * | 2012-10-17 | 2016-02-03 | 株式会社日立製作所 | Power converter |
-
1992
- 1992-07-27 JP JP4199939A patent/JPH0645906A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544698B1 (en) | 2001-06-27 | 2003-04-08 | University Of South Florida | Maskless 2-D and 3-D pattern generation photolithography |
| US6764796B2 (en) | 2001-06-27 | 2004-07-20 | University Of South Florida | Maskless photolithography using plasma displays |
| US6998219B2 (en) | 2001-06-27 | 2006-02-14 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7271877B2 (en) | 2001-06-27 | 2007-09-18 | University Of South Florida | Method and apparatus for maskless photolithography |
| US7468238B2 (en) | 2001-06-27 | 2008-12-23 | University Of South Florida | Maskless photolithography for using photoreactive agents |
| US7572573B2 (en) | 2001-06-27 | 2009-08-11 | University Of South Florida | Maskless photolithography for etching and deposition |
| US7573561B2 (en) | 2001-06-27 | 2009-08-11 | University Of South Florida | Method and apparatus for maskless photolithography |
| JP2008514050A (en) * | 2004-09-14 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Overvoltage protection device and radio frequency receiver and radio frequency identification tag having such a device |
| JP2009501488A (en) * | 2005-07-15 | 2009-01-15 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Peak electric field suppressor |
| JP5852745B2 (en) * | 2012-10-17 | 2016-02-03 | 株式会社日立製作所 | Power converter |
| JPWO2014061114A1 (en) * | 2012-10-17 | 2016-09-05 | 株式会社日立製作所 | Power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208719A (en) | Output pad electrostatic discharge protection circuit for mos devices | |
| US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US20040160717A1 (en) | Destructive electrical transient protection | |
| JPS6150358A (en) | Semiconductor integrated circuit | |
| JPH10209292A (en) | Protective circuit | |
| JPS6237819B2 (en) | ||
| JPH0645906A (en) | Input protecting circuit | |
| US6097235A (en) | Field device electrostatic discharge protective circuit | |
| JP2009543324A (en) | Electrostatic discharge protection device and method therefor | |
| US7379281B2 (en) | Bias for electrostatic discharge protection | |
| JPWO2004010503A1 (en) | Ferroelectric gate device | |
| JPH0228362A (en) | Semiconductor integrated circuit device | |
| JPH0239570A (en) | Input protecting circuit | |
| JPS6025910B2 (en) | input protection circuit | |
| JPH08236549A (en) | Semiconductor device | |
| US5729420A (en) | High voltage recoverable input protection circuit and protection device | |
| JPH0129071B2 (en) | ||
| JP3554353B2 (en) | Protection device for field effect transistor | |
| US20070183105A1 (en) | Electrostatic discharge protection circuit | |
| JPH03239357A (en) | Capacitor for microwave integrated circuit use | |
| JP2871329B2 (en) | Semiconductor integrated circuit | |
| WO2000021134A1 (en) | Esd protection circuit with pad capacitance-coupled parasitic transistor clamp | |
| JP2003060046A (en) | Semiconductor integrated circuit and electronic apparatus using the same | |
| JPH0582740A (en) | Semiconductor integrated circuit device | |
| JPS5866404A (en) | Transistor protecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |