JPH0645499A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0645499A
JPH0645499A JP4218489A JP21848992A JPH0645499A JP H0645499 A JPH0645499 A JP H0645499A JP 4218489 A JP4218489 A JP 4218489A JP 21848992 A JP21848992 A JP 21848992A JP H0645499 A JPH0645499 A JP H0645499A
Authority
JP
Japan
Prior art keywords
bus bar
semiconductor device
inner lead
semiconductor chip
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4218489A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4218489A priority Critical patent/JPH0645499A/ja
Publication of JPH0645499A publication Critical patent/JPH0645499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 バス・バーとボンディングワイヤとの間に所
定のクリアランスを確保したうえで薄型化を可能とした
半導体装置を提供する。 【構成】 半導体チップ２上に配置されたインナリード
４と、インナリード４と半導体チップ２の電極パッド３
とを接続するボンディングワイヤ７と、半導体チップ２
上で且つインナリード４と電極パッド３との間に配設さ
れたバス・バー６と、これら全体を一体封止したモール
ド樹脂とからなるもので、少なくともボンディングワイ
ヤ７の通過位置に対応したバス・バー６の所定箇所がイ
ンナリード４よりも低く形成されている。これによりボ
ンディングワイヤ７のループ高さを従来より低くして
も、バス・バー６とボンディングワイヤ７との間には所
定のクリアランスＧが得られるようになる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置に係わり、特に半導体チップ上にインナリードが配置
されたいわゆるＬＯＣ構造のもので半導体チップの電極
パッドとインナリードとの間にバス・バーが配設された
ものに用いて好適なものである。
【０００２】
【従来の技術】はじめに、この種の半導体装置の一例を
図３に基づいて説明する。図示した半導体装置１におい
て、２は半導体チップであり、この半導体チップ２の上
面には複数の電極パッド３が形成されている。これらの
電極パッド３は、半導体チップ２の中央部分に配置され
ている。また、半導体チップ２上には図示せぬ絶縁テー
プを介してインナリード４が配置されており、このイン
ナリード４からはアウターリード５が延出されている。
【０００３】さらに、半導体チップ２の電極パッド３と
インナリード４との間には、それぞれバス・バー６が設
けられており、各バス・バー６はインナリード４と同様
に図示せぬ絶縁テープを介して半導体チップ１上に配置
されている。このうち、一方のバス・バー６は電源ライ
ンの機能を果たし、もう一方のバス・バー６はアース
（接地）ラインの機能を果たすようになっている。
【０００４】ここで、半導体チップ２の電極パッド３と
インナリード４、並びに半導体チップ２の電極パッド３
とバス・バー６とは、ボンディングワイヤ７を介して接
続されている。そして、アウタリード５を除く各構成部
品はモールド樹脂８によって一体封止されている。
【０００５】従来の半導体装置においては、図４に示す
ように、半導体チップ２上においてインナリード４とバ
ス・バー６とがそれぞれ絶縁テープ９を介して同一の高
さで配置されている。またボンディングワイヤ７はバス
・バー６を乗り越えるかたちで電極パッド３とインナリ
ード４とを接続している。
【０００６】このように電極パッド３とインナリード４
との間にバス・バー６を配設することによって、どの箇
所の電極パッド３からでも最短距離で電源が得られるよ
うになり、チップ上での回路パターンのレイアウト設計
が容易になるとともに、高速アクセス、大容量、高周波
数などへの対応が可能となる。
【０００７】
【発明が解決しようとする課題】ところで最近では、こ
の種の半導体装置に対して薄型化が強く要求されるよう
になってきた。しかしながら従来の半導体装置において
は、モールド樹脂８の厚みを小さくすると、樹脂表面か
らワイヤ７が露出してしまう不都合が生じる。そこで、
ワイヤ７のループ高さを低くすると、バス・バー６とボ
ンディングワイヤ７とのクリアランスＧが十分に得られ
ず、著しい電気的な特性劣化を招いたり、モールド工程
でのワイヤ変形によってバス・バー６とボンディングワ
イヤ７とが接触（ショート）したりするなどの虞れが生
じる。このような種々の問題によって従来の半導体装置
では薄型化が実現できなかった。
【０００８】本発明は、上記問題を解決するためになさ
れたもので、バス・バーとボンディングワイヤとの間に
所定のクリアランスを確保したうえで薄型化を実現可能
とした半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、半導体チップ上に配置さ
れたインナリードと、このインナリードと半導体チップ
の電極パッドとを接続するボンディングワイヤと、半導
体チップ上で且つインナリードと電極パッドとの間に配
設されたバス・バーと、これら全体を一体封止したモー
ルド樹脂とからなる半導体装置において、少なくともボ
ンディングワイヤの通過位置に対応したバス・バーの所
定箇所をインナリードよりも低く形成したものである。
【００１０】
【作用】本発明の半導体装置においては、ボンディング
ワイヤの通過位置に対応したバス・バーの所定箇所がイ
ンナリードよりも低く形成されることにより、その分、
ボンディングワイヤのループ高さを低くしても、ボンデ
ィングワイヤとバス・バーとの間には所定のクリアラン
スが得られる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、本実施例においては従来例と同様の
部材に同じ符号を付して説明する。図１は本発明に係わ
る半導体装置の実施例を説明する要部側断面図であり、
図２は同要部斜視図である。図１及び図２において、２
は半導体チップ、３は半導体チップ２の上面に形成され
た電極パッド、４は半導体チップ２上に絶縁テープ９を
介して配置されたインナリード、６は半導体チップ２上
において電極パッド３とインナリード４との間に絶縁テ
ープ９を介して配設されたバス・バー、７はバス・バー
６を乗り越えるかたちで電極パッド３とインナリード４
とを接続するボンディングワイヤであり、これら全体は
図示せぬモールド樹脂によって一体封止されている。
【００１２】本実施例の半導体装置においては、ボンデ
ィングワイヤ７の通過位置に対応したバス・バー６の所
定箇所がインナリード４よりも低く形成されている。上
述したボンディングワイヤ７の通過位置とは、すなわち
電極パッド３とインナリード４とを結ぶ線上部分のこと
であり、本実施例では、この線上部分に相当する箇所Ｐ
（図２）が凹状に形成されている。
【００１３】ここで、バス・バー６の所定箇所をインナ
リード４よりも低く形成する具体的手段としては、以下
の２通りの方法が考えられる。その一つは、リードフレ
ームをエッチング法により加工する場合において、リー
ドフレームのエンチングとともにバス・バー６の所定箇
所を例えばその上層からほぼ半分の深さまでエッチング
によって除去する方法であり、もう一つは、リードフレ
ームをプレスによる打ち抜きによって加工する場合にお
いて、リードフレームの打ち抜きとともにバス・バー６
の所定箇所をプレスにより押し潰す方法である。上記い
ずれの方法によっても、バス・バー６の所定箇所をイン
ナリード４より低く形成することができるが、加工精度
の面では前者のエッチング法を採用した方が好適であ
る。
【００１４】このように本実施例の半導体装置において
は、ボンディングワイヤ７の通過位置に対応したバス・
バー６の所定箇所がインナリード４よりも低く形成され
ることにより、その分、ボンディングワイヤ７のループ
高さを低くしても、ボンディングワイヤ７とバス・バー
６との間には所定のクリアランスＧ（図１）が得られ
る。その結果、モールド樹脂（不図示）の厚みを従来よ
り小さくしても、ボンディングワイヤ７が樹脂表面から
露出することがなくなり、もって半導体装置の薄型化が
実現可能となる。
【００１５】また本実施例の半導体装置によれば、実際
にワイヤボンディングを行う場合、ボンディングツール
は電極パッド３を起点に所定高さまで上昇した後、ほぼ
水平に移動してインナリード４に到達するような動きに
なるため、従来のような大きく弧を描く動きに比べ、結
果として形成されるボンディングワイヤ７のループ高さ
のバラツキが非常に小さくなる。よって、ループ高さの
バラツキが小さくなった分だけ、モールド樹脂の厚みを
従来より小さく設定することが可能となり、もって半導
体装置の一層の薄型化が実現可能となる。
【００１６】なお、上記実施例の構成においては、ボン
ディングワイヤ７の通過位置に対応したバス・バー６の
所定箇所だけを凹状に低く形成したが、本発明はこれに
限定されるものではなく、例えば電極パッド３とインナ
リード４間のバス・バー６全面をエッチングによってイ
ンナリード４より低く形成したものであってもよい。し
かしながら、一般的には図示せぬ圧着冶具を用いてイン
ナリード４とバス・バー６とを半導体チップ２上に同時
に圧着するため、この点を考慮すると先に説明した構成
の方がより好適である。
【００１７】
【発明の効果】以上、説明したように本発明の半導体装
置によれば、ボンディングワイヤの通過位置に対応した
バス・バーの所定箇所がインナリードよりも低く形成さ
れるため、その分、ボンディングワイヤのループ高さを
低くしても、ボンディングワイヤとバス・バーとの間に
所定のクリアランスが得られるようになる。その結果、
モールド樹脂の厚みを従来より小さくした場合であって
もボンディングワイヤが樹脂表面から露出することがな
くなり、もって半導体装置の薄型化が実現可能となる。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の実施例を説明する
要部側断面図である。
【図２】本発明に係わる半導体装置の実施例を説明する
要部斜視図である。
【図３】半導体装置の一例を示す斜視図である。
【図４】従来の半導体装置を説明する要部側断面図であ
る。
【符号の説明】
２ 半導体チップ ３ 電極パッド ４ インナリード ６ バス・バー ７ ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に配置されたインナリー
    ドと、前記インナリードと前記半導体チップの電極パッ
    ドとを接続するボンディングワイヤと、前記半導体チッ
    プ上で且つ前記インナリードと前記電極パッドとの間に
    配設されたバス・バーと、これら全体を一体封止したモ
    ールド樹脂とからなる半導体装置において、 少なくとも前記ボンディングワイヤの通過位置に対応し
    た前記バス・バーの所定箇所を前記インナリードよりも
    低く形成したことを特徴とする半導体装置。
JP4218489A 1992-07-24 1992-07-24 半導体装置 Pending JPH0645499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4218489A JPH0645499A (ja) 1992-07-24 1992-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4218489A JPH0645499A (ja) 1992-07-24 1992-07-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH0645499A true JPH0645499A (ja) 1994-02-18

Family

ID=16720734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4218489A Pending JPH0645499A (ja) 1992-07-24 1992-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH0645499A (ja)

Similar Documents

Publication Publication Date Title
US5299729A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH041503B2 (ja)
US7095096B1 (en) Microarray lead frame
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
JP2732767B2 (ja) 樹脂封止型半導体装置
KR100206082B1 (ko) 반도체 장치 및 그의 제조방법
JPH0645499A (ja) 半導体装置
JPS5972755A (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
JPH0738036A (ja) 半導体装置の製造方法
JPH0529525A (ja) 半導体パツケージ
JP2002026192A (ja) リードフレーム
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPH06244313A (ja) 半導体パッケージ及び実装方法
KR100201389B1 (ko) 반도체 패키지
JP2000058738A (ja) リードフレーム及び半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH08191129A (ja) 半導体装置
JP2002033434A (ja) 樹脂封止型半導体装置
JPH0645514A (ja) 混成集積回路
JP2004039709A (ja) リードフレームおよびその製造方法
JPS6151953A (ja) 半導体装置
JPH05218273A (ja) 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法