JPH0645283A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0645283A JPH0645283A JP19932592A JP19932592A JPH0645283A JP H0645283 A JPH0645283 A JP H0645283A JP 19932592 A JP19932592 A JP 19932592A JP 19932592 A JP19932592 A JP 19932592A JP H0645283 A JPH0645283 A JP H0645283A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- conductive film
- conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にメッキ法を含んだ方法による半導体装置の金
を主配線材料とする配線の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a wiring using gold as a main wiring material of a semiconductor device by a method including a plating method.
【０００２】[0002]
【従来の技術】半導体装置の金配線の形成方法を説明す
るための工程順の断面図である図３を参照すると、従来
のメッキ法を含んだ方法による半導体装置の金配線の形
成方法は、まず半導体基板１０１上に、シラン（ＳｉＨ
4 ）と亜酸化窒素ガス（Ｎ2 Ｏ）とを用いたプラズマＣ
ＶＤ法により膜厚約５００ｎｍのシリコン酸化膜よりな
る第１絶縁膜１０２を形成する。次に、ＤＣマグネトロ
ンスパッタ法により、第１絶縁膜１０２上に、タングス
テンにチタニウムが１０ｗｔ％程度添加されたチタニウ
ム−タングステン合金よりなる膜厚１００ｎｍ程度の第
１導電膜１０３を成膜する。成膜条件は、パワー１．０
〜２．０ＫＷ，圧力２〜１０ｍＴｏｒｒである。続い
て、同様の手法，同一成膜条件により、金，白金，ある
いはパラジウムからなる膜厚１０〜５０ｎｍの第２導電
膜１０４を成膜する〔図３（ａ）〕。2. Description of the Related Art Referring to FIG. 3 which is a sectional view in order of steps for explaining a method for forming a gold wire of a semiconductor device, a method for forming a gold wire of a semiconductor device by a method including a conventional plating method will be described. First, on the semiconductor substrate 101, silane (SiH
4 ) and plasma C using nitrous oxide gas (N 2 O)
A first insulating film 102 made of a silicon oxide film with a thickness of about 500 nm is formed by the VD method. Next, by DC magnetron sputtering, a first conductive film 103 having a film thickness of about 100 nm and made of a titanium-tungsten alloy in which titanium is added to the titanium at about 10 wt% is formed on the first insulating film 102. The film forming condition is power 1.0
˜2.0 kW, pressure 2˜10 mTorr. Subsequently, the second conductive film 104 made of gold, platinum, or palladium and having a film thickness of 10 to 50 nm is formed by the same method and the same film forming condition [FIG. 3 (a)].
【０００３】第１導電膜１０３は、第２導電膜１０４や
後工程で形成される第１メッキ膜を構成する金属が半導
体基板１０１の能動領域へ拡散するのを防止するバリア
メタルとして機能し、第２導電膜１０４と第１絶縁膜１
０２との密着層として機能する。第２導電膜１０４は、
第１メッキ膜成長時のメッキ電流供給路として機能し、
メッキ膜を安定して成長させ、メッキ膜と第１導電膜１
０３との密着性を確保し、第１導電膜１０３表面をメッ
キ液から保護する。The first conductive film 103 functions as a barrier metal that prevents the metal forming the second conductive film 104 and the first plated film formed in a later step from diffusing into the active region of the semiconductor substrate 101. Second conductive film 104 and first insulating film 1
02 functions as an adhesion layer. The second conductive film 104 is
Functions as a plating current supply path during growth of the first plating film,
The plating film and the first conductive film 1 are grown stably.
03, and the surface of the first conductive film 103 is protected from the plating solution.
【０００４】次に、第２導電膜１０４上に、ｇ線あるい
はｉ線を用いたフォトリソグラフィー法によりパターニ
ングされた膜厚１〜２μｍのフォトレジストからなるマ
スク膜１０５を形成する。さらに、公知の電解金メッキ
法により、露出した第２導電膜１０４上に膜厚０．５〜
１．５μｍの金からなる第１メッキ膜１０６を形成する
〔図３（ｂ）〕。電解金メッキ法に用いるメッキ液は、
硫酸金ナトリウムと硫酸とを主成分とし、これに平坦化
剤，ｐＨ安定剤等の添加剤が添加されたものを用いる。
このメッキ液は通常１リットル当り約１０ｇの金を含有
する非シアン系の溶液で、ほぼ中性のｐＨ（６．０〜
８．０）を有している。実際の電解メッキはメッキ温度
３５〜６５℃，電流密度１〜４ｍＡ／ｃｍ2 の条件下で
行なうことが、膜質，均一性などの観点からみて好まし
い。Next, a mask film 105 made of a photoresist having a film thickness of 1 to 2 μm patterned by a photolithography method using a g-line or an i-line is formed on the second conductive film 104. Further, the thickness of 0.5 to 0.5 is formed on the exposed second conductive film 104 by a known electrolytic gold plating method.
A first plating film 106 made of gold having a thickness of 1.5 μm is formed [FIG. 3 (b)]. The plating solution used in the electrolytic gold plating method is
The main component is sodium gold sulfate and sulfuric acid, to which additives such as a leveling agent and a pH stabilizer are added.
This plating solution is a non-cyan type solution which usually contains about 10 g of gold per liter, and has a substantially neutral pH (6.0 to 6.0).
8.0). From the viewpoint of film quality, uniformity, etc., it is preferable to perform actual electrolytic plating under the conditions of a plating temperature of 35 to 65 ° C. and a current density of 1 to 4 mA / cm 2 .
【０００５】次に、有機溶剤を用いた湿式剥離法，ある
いは酸素プラズマを用いたアッシング法により、マスク
膜１０５を除去する。続いて、第１メッキ膜１０６をエ
ッチングマスクとして露出した第２導電膜１０４をエッ
チング除去し、引き続いて、露出した第１導電膜１０３
をエッチング除去し、第１メッキ膜１０６，第２導電膜
１０４，および第１導電膜１０３からなる配線パターン
を形成する。例えば第１導電膜１０３がチタニウム−タ
ングステン合金，第２導電膜１０４がパラジウムもしく
は金で構成されているとき、これらをウェットエッチン
グ法で除去する場合、第２導電膜１０４は濃度１０〜２
０％，温度２５〜５０℃の王水で除去し、第１導電膜１
０３は濃度５０〜１００％，温度２５〜４５℃の過酸化
水素水で除去する。また、ドライエッチング法で除去す
る場合、Ａｒガスをソースとするイオンミリング法ある
いはＣＦ4 やＳＦ6 等の弗素系ガスによる異方性イオン
エッチング法により、第２導電膜１０４，第１導電膜１
０３の不用部分の除去を行なってもよい。さらにまた、
第２導電膜１０４をウェットエッチングにより除去し、
第１導電膜１０３をドライエッチングにより除去しても
よい。次に、ＳｉＨ4 およびＮＨ3 を反応ガスとしたプ
ラズマＣＶＤ法により、膜厚０．５〜１．０μｍのシリ
コン窒化膜よりなる第２絶縁膜を形成し、上記配線パタ
ーン上を覆う〔図３（ｃ）〕。Next, the mask film 105 is removed by a wet stripping method using an organic solvent or an ashing method using oxygen plasma. Then, the exposed second conductive film 104 is removed by etching using the first plated film 106 as an etching mask, and subsequently, the exposed first conductive film 103 is exposed.
Are removed by etching to form a wiring pattern including the first plating film 106, the second conductive film 104, and the first conductive film 103. For example, when the first conductive film 103 is made of a titanium-tungsten alloy and the second conductive film 104 is made of palladium or gold, if these are removed by a wet etching method, the second conductive film 104 has a concentration of 10 to 2
The first conductive film 1 was removed with aqua regia at 0% and a temperature of 25 to 50 ° C.
03 is removed with hydrogen peroxide solution having a concentration of 50 to 100% and a temperature of 25 to 45 ° C. In the case of removing by dry etching, the second conductive film 104 and the first conductive film 1 are formed by an ion milling method using Ar gas as a source or an anisotropic ion etching method using a fluorine-based gas such as CF 4 or SF 6.
The unnecessary portion of 03 may be removed. Furthermore,
The second conductive film 104 is removed by wet etching,
The first conductive film 103 may be removed by dry etching. Next, a second insulating film made of a silicon nitride film having a film thickness of 0.5 to 1.0 μm is formed by a plasma CVD method using SiH 4 and NH 3 as reaction gases, and covers the wiring pattern [FIG. (C)].
【０００６】[0006]
【発明が解決しようとする課題】上述の従来のメッキ法
を含んだ方法による半導体装置の配線の形成方法は、以
下に示す欠点がある。The method of forming the wiring of the semiconductor device by the method including the above-mentioned conventional plating method has the following drawbacks.
【０００７】（１）金が主配線材料である場合、形成さ
れた配線は、低電気抵抗，高化学的安定性，および高エ
レクトロマイグレーション耐性などの優れた特性を有し
ている。しかしながら、金配線の上層に第２絶縁膜を形
成したとき、金の高化学的安定性のためにこの配線と第
２絶縁膜との結合は作りにくく、第２絶縁膜の応力や後
工程での熱処理による熱誘起応力により第２絶縁膜がこ
の配線から剥れやすくなる。そのため、製造工程での高
い歩留りを得にくく、製品として完成した後も特性変動
や層間接続部での断線が生じるなどの長期信頼性が得ら
れない。(1) When gold is the main wiring material, the formed wiring has excellent characteristics such as low electrical resistance, high chemical stability, and high electromigration resistance. However, when the second insulating film is formed on the upper layer of the gold wiring, it is difficult to form a bond between the wiring and the second insulating film due to the high chemical stability of gold. The second insulating film is easily peeled off from this wiring due to the heat-induced stress due to the heat treatment. Therefore, it is difficult to obtain a high yield in the manufacturing process, and long-term reliability such as characteristic variation and disconnection at the interlayer connection portion cannot be obtained even after the product is completed.
【０００８】（２）第２絶縁膜と金との密着性が悪いた
め、多層配線を形成しにくく、半導体装置の微細化，高
性能化がむずかしい。(2) Since the adhesion between the second insulating film and gold is poor, it is difficult to form a multi-layer wiring, and it is difficult to miniaturize and improve the performance of the semiconductor device.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けられた第１絶縁膜上に、
導電性を有する単層，もしくは複層の膜から構成される
第１導電膜を形成し、この第１導電膜上に第２導電膜を
形成し、この第２導電膜上に選択的にマスク膜を形成す
る工程と、マスク膜をメッキマスクとした電解，もしく
は無電解メッキにより露出した上記第２導電膜上に第１
メッキ膜を形成し、さらに上記マスク膜をメッキマスク
とした電解，もしくは無電解メッキにより上記第１メッ
キ膜上に選択的に第２メッキ膜を形成する工程と、マス
ク膜を除去し、露出した部分の第２導電膜を除去し、さ
らに露出した部分の第１導電膜を除去し、第１導電膜，
第２導電膜，第１メッキ膜，および第２メッキ膜から構
成された配線を形成する工程と、全面に第２絶縁膜を形
成する工程とを有している。A method of manufacturing a semiconductor device according to the present invention comprises: a first insulating film provided on a semiconductor substrate;
A first conductive film composed of a conductive single-layer or multi-layer film is formed, a second conductive film is formed on the first conductive film, and a mask is selectively formed on the second conductive film. A step of forming a film, and a first film on the second conductive film exposed by electrolysis or electroless plating using the mask film as a plating mask.
A step of forming a plating film and further selectively forming a second plating film on the first plating film by electrolytic or electroless plating using the mask film as a plating mask; and removing the mask film to expose it The second conductive film in the portion is removed, and the first conductive film in the exposed portion is removed.
The method includes a step of forming a wiring including a second conductive film, a first plated film, and a second plated film, and a step of forming a second insulating film on the entire surface.
【００１０】[0010]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【００１１】半導体装置の金配線の形成方法を説明する
ための工程順の断面図である図１を参照すると、本発明
の第１の実施例は、まず、半導体基板１０１上に、Ｓｉ
Ｈ4を主反応ガスとした熱ＣＶＤ法，あるいはプラズマ
ＣＶＤ法などの公知の手法を用いて、膜厚約５００ｎｍ
のシリコン酸化膜からなる第１絶縁膜１０２を形成す
る。次に、公知のＤＣマグネトロンスパッタ法により、
第１絶縁膜１０２上に、タングステンにチタニウムが１
０ｗｔ％程度添加されたチタニウム−タングステン合金
よりなる膜厚１００ｎｍ程度の第１導電膜１０３を成膜
する。成膜条件は、パワー１．０〜２．０ＫＷ，圧力２
〜１０ｍＴｏｒｒである。続いて、同様の手法，同一成
膜条件により、例えば金からなる膜厚１０〜５０ｎｍの
第２導電膜１０４を成膜する〔図１（ａ）〕。Referring to FIG. 1, which is a sectional view in order of steps for explaining a method of forming a gold wiring of a semiconductor device, a first embodiment of the present invention will be described below.
Using a known method such as a thermal CVD method using H 4 as a main reaction gas or a plasma CVD method, a film thickness of about 500 nm
Forming a first insulating film 102 of a silicon oxide film. Next, by the known DC magnetron sputtering method,
Titanium is added to tungsten on the first insulating film 102.
A first conductive film 103 made of a titanium-tungsten alloy added to about 0 wt% and having a film thickness of about 100 nm is formed. The film forming conditions are power 1.0 to 2.0 kW and pressure 2
It is about 10 mTorr. Then, the second conductive film 104 made of, for example, gold and having a film thickness of 10 to 50 nm is formed by the same method and the same film forming condition [FIG. 1A].
【００１２】第１導電膜１０３は、第２導電膜１０４や
後工程で形成される第１メッキ膜を構成する金属が半導
体基板１０１の能動領域へ拡散するのを防止するバリア
メタルとして機能する。第１導電膜１０３としては、上
記のチタニウム−タングステン合金の代りに、タングス
テンの単層膜，チタニウムとチタニウム窒化物とからな
る２層膜，あるいはチタニウムとチタニウム硼素化合物
とからなる２層膜などの耐熱性，下地密着性が確保でき
る材料を用いることができる。The first conductive film 103 functions as a barrier metal that prevents the metal forming the second conductive film 104 and the first plated film formed in a later step from diffusing into the active region of the semiconductor substrate 101. As the first conductive film 103, a single layer film of tungsten, a two-layer film made of titanium and titanium nitride, a two-layer film made of titanium and a titanium boron compound, or the like is used instead of the titanium-tungsten alloy described above. A material that can ensure heat resistance and adhesion to the substrate can be used.
【００１３】第２導電膜１０４は、第１メッキ膜成長時
のメッキ電流供給路として機能し、メッキ膜を安定して
成長させ、メッキ膜と第１導電膜１０３との密着性を確
保し、第１導電膜１０３表面をメッキ液から保護する。
金の代りにパラジウム，白金，ロジウム，オスミウム，
インジウム，あるいはルテニウム等を第２導電膜１０４
として用いることができるが、基本的には第１メッキ膜
を形成するときにメッキ膜成長の下地として耐熱性，密
着性，メッキ性等の観点から見て相性の良いものであれ
ば上述の物質に限定されることはない。The second conductive film 104 functions as a plating current supply path at the time of growing the first plated film, stably grows the plated film, and secures adhesion between the plated film and the first conductive film 103. The surface of the first conductive film 103 is protected from the plating solution.
Instead of gold, palladium, platinum, rhodium, osmium,
Indium or ruthenium or the like is used as the second conductive film 104.
Basically, the above substances can be used as long as they are compatible with each other from the viewpoint of heat resistance, adhesion, plating property, etc., as a base for growth of the plating film when forming the first plating film. It is not limited to.
【００１４】次に、第２導電膜１０４上に、ｇ線あるい
はｉ線を用いた公知のフォトリソグラフィー技術により
パターニングされた膜厚が１．０〜２．０μｍ，開口部
の幅が１．０μｍ程度のフォトレジストからなるマスク
膜１０５を選択的に形成する。次に、露出している第２
導電膜１０４上に、公知の電解金メッキ法による膜厚
０．５〜１．５μｍの金からなる第１メッキ膜１０６を
形成する〔図１（ｂ）〕。この際、メッキ電流は下層に
存在する第２導電膜１０４，第１導電膜１０３を通して
供給される。電解金メッキ法に用いるメッキ液は、硫酸
金ナトリウムと硫酸とを主成分とし、これに平坦化剤，
ｐＨ安定剤等の添加剤が添加されたものを用いる。この
メッキ液は通常１リットル当り約１０ｇの金を含有する
非シアン系の溶液で、ほぼ中性のｐＨ（６．０〜８．
０）を有している。実際の電解メッキはメッキ温度３５
〜６５℃，電流密度１〜４ｍＡ／ｃｍ2 の条件下で行な
うことが、膜質，均一性などの観点からみて好ましい。Next, the second conductive film 104 is patterned by a known photolithography technique using g-line or i-line to have a film thickness of 1.0 to 2.0 μm and an opening width of 1.0 μm. A mask film 105 made of photoresist is formed selectively. Next, the exposed second
A first plating film 106 made of gold and having a film thickness of 0.5 to 1.5 μm is formed on the conductive film 104 by a known electrolytic gold plating method (FIG. 1B). At this time, the plating current is supplied through the second conductive film 104 and the first conductive film 103 existing in the lower layer. The plating solution used in the electrolytic gold plating method contains sodium gold sulfate and sulfuric acid as main components, and a flattening agent,
The one to which an additive such as a pH stabilizer is added is used. This plating solution is a non-cyan type solution which usually contains about 10 g of gold per liter, and has a substantially neutral pH (6.0 to 8.
0). Actual electrolytic plating is at a plating temperature of 35.
From the viewpoints of film quality and uniformity, it is preferable to carry out under conditions of ˜65 ° C. and current density of 1-4 mA / cm 2 .
【００１５】次に、マスク膜１０５をメッキマスクと
し、無水クロム酸（ＣｒＯ3 ）８０ｇ／ｌ，硫酸０．８
ｇ／ｌ，珪弗化ナトリウム（Ｎａ2 ＳｉＦ6 ）０．８ｇ
／ｌを含む電解クロムメッキ液を用いて、第１メッキ膜
１０６上にクロムよりなる第２メッキ膜１０７ａを選択
的に形成する〔図１（ｃ）〕。この第２メッキ膜１０７
ａの膜厚は２０〜２００ｎｍである。Next, using the mask film 105 as a plating mask, chromic anhydride (CrO 3 ) 80 g / l, sulfuric acid 0.8
g / l, sodium silicofluoride (Na 2 SiF 6 ) 0.8 g
A second plating film 107a made of chromium is selectively formed on the first plating film 106 by using an electrolytic chrome plating solution containing / l [FIG. 1 (c)]. This second plating film 107
The film thickness of a is 20 to 200 nm.
【００１６】第２メッキ膜１０７ａは、第１メッキ膜１
０６と絶縁膜とに対して良好な密着性を有し，電解ある
いは無電解メッキ法により第１メッキ膜１０６上への選
択形成が可能な金属であれば、クロムに限らず採用でき
る。例えば、第２メッキ膜１０７ａとしてニッケルを用
いる場合、硫酸ニッケル（ＮｉＳＯ4 ），塩化ニッケル
（ＮｉＣｌ2 ），硼酸（Ｈ3 ＢＯ3 ）を主成分としたメ
ッキ液による電解メッキ法が用いられる。また、硫酸コ
バルト（ＣｏＳＯ4 ）を主成分とする電解メッキ法によ
るコバルトを採用することもできる。The second plated film 107a is the first plated film 1
Any metal can be used as long as it has good adhesiveness to 06 and the insulating film and can be selectively formed on the first plating film 106 by electrolytic or electroless plating. For example, when nickel is used as the second plating film 107a, an electrolytic plating method using a plating solution containing nickel sulfate (NiSO 4 ), nickel chloride (NiCl 2 ), and boric acid (H 3 BO 3 ) as main components is used. It is also possible to employ cobalt by electrolytic plating method containing cobalt sulfate (CoSO 4 ) as a main component.
【００１７】次に、Ｏ2 プラズマを用いたアッシング
法，あるいは有機溶剤を用いた剥離法により、マスク膜
１０５を除去する。Next, the mask film 105 is removed by an ashing method using O 2 plasma or a peeling method using an organic solvent.
【００１８】続いて、加熱処理（シンター処理）を行な
う。この処理により、特に第２メッキ膜１０６が緻密化
される。次に、第２メッキ膜１０７ａをマスクとしたウ
ェットエッチング法により、露出した部分の第２導電膜
１０４を除去し、さらにこれにより露出した部分の第１
導電膜１０３を除去する。これにより４層の膜からなる
線幅が１μｍ程度の配線パターンが形成される。Subsequently, heat treatment (sinter treatment) is performed. By this treatment, especially the second plating film 106 is densified. Then, the exposed portion of the second conductive film 104 is removed by a wet etching method using the second plated film 107a as a mask, and the exposed portion of the first conductive film 104 is further removed.
The conductive film 103 is removed. As a result, a wiring pattern having a line width of about 1 μm and formed of four layers of film is formed.
【００１９】金からなる第２導電膜１０４は１０〜２０
ｗｔ％の王水により２５〜５０℃でエッチングされ、チ
タニウム−タングステンからなる第１導電膜１０３は５
０〜１００ｗｔ％の過酸化水素水により２５〜４５℃で
エッチングされる。第２導電膜１０４のエッチングに際
しては、第２メッキ膜１０７ａはほとんどエッチングさ
れないが、一方、第１メッキ膜１０６はサイドエッチン
グされる。しかし第２導電膜１０４の膜厚（１０〜５０
ｎｍ）は第１メッキ膜１０６の膜厚（０．５〜１．５μ
ｍ）に比べて充分に薄いため、このエッチング時間は短
時間に設定することができる。このことと、上記のシン
ター処理により第１メッキ膜１０６は第２導電膜１０４
より緻密化されていることとから、上述のサイドエッチ
ング量は高々０．１μｍ程度である。The second conductive film 104 made of gold is 10 to 20.
The first conductive film 103 made of titanium-tungsten is etched by 25 wt.
Etching is performed at 25 to 45 ° C. with 0 to 100 wt% hydrogen peroxide solution. When the second conductive film 104 is etched, the second plated film 107a is hardly etched, while the first plated film 106 is side-etched. However, the film thickness of the second conductive film 104 (10 to 50
nm is the thickness of the first plating film 106 (0.5 to 1.5 μm).
Since it is sufficiently thinner than that of m), this etching time can be set to a short time. Due to this and the sintering process described above, the first plating film 106 becomes the second conductive film 104.
Since it is more densified, the above-mentioned side etching amount is about 0.1 μm at most.
【００２０】導電膜１０３，１０４の除去には、ウェッ
トエッチングのみならずＣＦ4 ，ＳＦ6 等の弗素系ガス
による反応性イオンエッチング法，Ａｒガスをソースと
するイオンミリング法などが用いられる。さらに導電膜
１０４をウェットエッチングで除去し、導電膜１０３を
ドライエッチングで除去する方法を用いてもよい。反応
性ガスを使用したドライエッチングの場合、化学的安定
性の高い第２導電膜１０４は主にイオンの衝突によるミ
リング効果で除去され、第１導電膜１０３は主に化学反
応により弗素化合物ガスと化してエッチングされる。イ
オンミリング法の場合、導電膜１０４，導電膜１０３は
ともにイオンの衝突により飛散して除去される。どちら
の場合においても、マスクとなる第２メッキ膜１０７ａ
もエッチングされて膜厚が減少するが、エッチング後に
第２メッキ膜１０７ａが第１メッキ膜１０６上に２０〜
１００ｎｍの厚さで残るようなエッチング条件と成膜時
の第２メッキ膜１０７ａの膜厚とを設定する必要があ
る。In order to remove the conductive films 103 and 104, not only wet etching but also reactive ion etching using a fluorine-based gas such as CF 4 , SF 6 or ion milling using Ar gas as a source is used. Further, a method of removing the conductive film 104 by wet etching and removing the conductive film 103 by dry etching may be used. In the case of dry etching using a reactive gas, the second conductive film 104 having high chemical stability is removed mainly by a milling effect due to collision of ions, and the first conductive film 103 is changed to a fluorine compound gas mainly by a chemical reaction. And is etched. In the case of the ion milling method, both the conductive film 104 and the conductive film 103 are scattered and removed by collision of ions. In either case, the second plating film 107a serving as a mask
Is also etched to reduce the film thickness, but the second plating film 107a is formed on the first plating film 106 by 20 to 20 μm after the etching.
It is necessary to set the etching conditions and the film thickness of the second plating film 107a at the time of film formation so that the film remains with a thickness of 100 nm.
【００２１】次に、上記配線パターンを覆うシリコン酸
化膜からなる膜厚０．５〜１．０μｍの第２絶縁膜１０
８を形成する〔図１（ｅ）〕。この膜の形成方法は、例
えばＳＨ4 とＮ2 Ｏとを使用した公知のプラズマＣＶＤ
法による。なお、第２絶縁膜１０８は必ずしもシリコン
酸化膜である必要はない。他にＰＳＧ膜，ＢＳＧ膜，Ｂ
ＰＳＧ膜に代表されるＰやＢを含んだ酸化膜，シリコン
窒化膜，シリコン酸化窒化膜，あるいはポリイミド樹脂
系有機膜などであってもよい。その成膜方法もプラズマ
ＣＶＤ法に限定されるものではなく、ＳＯＧ（スピン・
オン・グラス）法や回転塗布法などの他の方法によって
も形成可能である。さらに反応性イオンエッチングを用
いたエッチバック法に代表される絶縁膜の平坦化処理を
組み合わせても有効である。Next, the second insulating film 10 made of a silicon oxide film covering the wiring pattern and having a film thickness of 0.5 to 1.0 μm.
8 is formed [FIG. 1 (e)]. This film is formed by a known plasma CVD method using SH 4 and N 2 O, for example.
By law. The second insulating film 108 does not necessarily have to be a silicon oxide film. In addition, PSG film, BSG film, B
It may be an oxide film containing P or B represented by a PSG film, a silicon nitride film, a silicon oxynitride film, a polyimide resin organic film, or the like. The film forming method is not limited to the plasma CVD method, but SOG (spin
It can also be formed by another method such as an on-glass method or a spin coating method. Further, it is also effective to combine an insulating film flattening treatment represented by an etchback method using reactive ion etching.
【００２２】上記第１の実施例により形成された金を主
成分とする配線は、その上部が第２絶縁膜１０８（層間
絶縁膜）との密着性の良好な第２メッキ膜１０７ａで覆
われているため、配線と第２絶縁膜１０７ａとの間に剥
れが生じるこのはない。そのため、従来の製造方法と比
較して、高い信頼性と良好な電気特性とを有する多層の
配線が高い歩留りで安定して得られる。The upper portion of the wiring containing gold as a main component formed in the first embodiment is covered with the second plating film 107a having good adhesion to the second insulating film 108 (interlayer insulating film). Therefore, peeling does not occur between the wiring and the second insulating film 107a. Therefore, as compared with the conventional manufacturing method, a multilayer wiring having high reliability and good electric characteristics can be stably obtained with a high yield.
【００２３】上記第１の実施例は、ＭＯＳトランジス
タ，バイポーラトランジスタなどの半導体装置の種類に
かかわらず適用可能である。The first embodiment described above is applicable regardless of the type of semiconductor device such as a MOS transistor or a bipolar transistor.
【００２４】半導体装置の金配線の形成方法を説明する
ための工程順の断面図である図２を参照すると、本発明
の第２の実施例は、まず上記第１の実施例と同様の手
法，材料を用いて、半導体基板１０１上に、第１絶縁膜
１０２，膜厚１００ｎｍのチタニウム−ダングステン合
金からなる第１導電膜１０３，膜厚２０〜５０ｎｍの金
からなる第２導電膜１０４，および膜厚が１．０〜２．
０μｍ，開口部の幅が１．０μｍ程度のパターニングさ
れたフォトレジストからなるマスク膜１０５を順次形成
する〔図２（ａ）〕。Referring to FIG. 2 which is a sectional view in order of steps for explaining a method for forming a gold wiring of a semiconductor device, a second embodiment of the present invention will be first described in the same manner as the first embodiment. , Using a material, on the semiconductor substrate 101, a first insulating film 102, a first conductive film 103 made of a titanium-Dangsten alloy having a thickness of 100 nm, a second conductive film 104 made of gold having a thickness of 20 to 50 nm, and The film thickness is 1.0-2.
A mask film 105 made of a patterned photoresist having a thickness of 0 μm and an opening width of about 1.0 μm is sequentially formed (FIG. 2A).
【００２５】次に、電解金メッキ法による膜厚０．５〜
１．５μｍの金からなる第１メッキ膜１０６を第２導電
膜１０４の露出部に選択的に形成する〔図２（ｂ）〕。
このメッキ法の条件は、上記第１の実施例と同様であ
る。Next, a film thickness of 0.5 to 0.5 is formed by electrolytic gold plating.
A first plating film 106 of gold having a thickness of 1.5 μm is selectively formed on the exposed portion of the second conductive film 104 [FIG. 2 (b)].
The conditions of this plating method are the same as those in the first embodiment.
【００２６】続いて、硫酸コバルト１５ｇ／ｌ，次亜燐
酸ナトリウム２１ｇ／ｌ，クエン酸ナトリウム６０ｇ／
ｌ，硼酸３０ｇ／ｌから構成された無電解コバルトメッ
キ液を用いた無電解メッキ法により、第１メッキ膜１０
６上に選択的に、小量の燐を含有した膜厚２０〜２００
ｎｍのコバルト合金からなる第２メッキ膜１０７ｂを形
成する〔図２（ｃ）〕。このメッキの条件は温度７０〜
９０℃，ｐＨ７程度であり、５０〜１００ｎｍ／ｍｉｎ
程度の成膜速度が得られる。Subsequently, cobalt sulfate 15 g / l, sodium hypophosphite 21 g / l, sodium citrate 60 g / l
1 and the first plating film 10 by an electroless plating method using an electroless cobalt plating solution composed of boric acid 30 g / l
6, a film thickness of 20 to 200 containing a small amount of phosphorus selectively.
A second plating film 107b made of cobalt alloy having a thickness of nm is formed [FIG. 2 (c)]. The conditions for this plating are 70-
90 ° C., pH about 7, 50-100 nm / min
A film forming speed of the order of magnitude can be obtained.
【００２７】第２メッキ膜１０７ｂは、上記第１の実施
例と同様に、第１メッキ膜１０６と第２絶縁膜とに対す
る良好な密着性を有し、電解もしくは無電解メッキ法に
より上記第１メッキ膜１０６上への形成が可能な金属で
あれば、コバルトに限らず使用できる。例えば、第２メ
ッキ膜としてニッケルを採用する場合、主成分が塩化ニ
ッケル，還元剤がジメチルアミノボラン（（ＣＨ3 ）2
ＮＨ・ＢＨ3 ）からなるメッキ液による無電解メッキ法
により、小量のボロンを含有したニッケル合金からなる
第２メッキ膜が形成できる。The second plating film 107b has good adhesion to the first plating film 106 and the second insulating film as in the first embodiment, and the first plating film 107b is formed by the electrolytic or electroless plating method. Any metal that can be formed on the plating film 106 can be used without being limited to cobalt. For example, when nickel is used as the second plating film, the main component is nickel chloride and the reducing agent is dimethylaminoborane ((CH 3 ) 2
A second plating film made of a nickel alloy containing a small amount of boron can be formed by an electroless plating method using a plating solution made of NH.BH 3 ).
【００２８】次に、上記第１の実施例と同様に、マスク
膜１０５を除去し、第２メッキ膜１０７ｂをマスクにし
て第２導電膜１０４を除去し、続いて第１導電膜１０３
を除去する。さらに第１の実施例と同様に、第２絶縁膜
を形成する。Next, as in the first embodiment, the mask film 105 is removed, the second conductive film 104 is removed using the second plated film 107b as a mask, and then the first conductive film 103 is formed.
To remove. Further, as in the first embodiment, the second insulating film is formed.
【００２９】上記第２の実施例による金配線の形成方法
は、上記第１の実施例と同様の効果を有している。The method of forming the gold wiring according to the second embodiment has the same effect as that of the first embodiment.
【００３０】[0030]
【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、主配線材料である第１メッキ膜と第２
絶縁膜との間に、フォトリソグラフィー工程を増加させ
ることなく両者に対して密着性のよい第２メッキ膜が形
成される。そのため、良好な電気特性と高い長期信頼性
とを有する多層配線を、高い歩留りで製造することが出
来る。さらに配線の多層化が容易となり、半導体装置の
微細化，高性能化が可能になる。As described above, in the semiconductor device manufacturing method of the present invention, the first plating film and the second plating film, which are main wiring materials, are used.
A second plating film having good adhesion to both is formed between the insulating film and the insulating film without increasing the number of photolithography processes. Therefore, it is possible to manufacture a multi-layer wiring having good electrical characteristics and high long-term reliability with a high yield. Further, it becomes easy to make the wiring multi-layered, and it becomes possible to miniaturize the semiconductor device and improve its performance.
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。1A to 1D are cross-sectional views in order of processes for explaining a first embodiment of the present invention.
【図２】本発明の第２の実施例を説明するための工程順
の断面図である。2A to 2D are cross-sectional views in order of a process, for illustrating a second embodiment of the present invention.
【図３】メッキ法を用いた従来の金配線の形成方法を説
明するための工程順の断面図である。3A to 3C are cross-sectional views in order of steps for explaining a conventional gold wiring forming method using a plating method.
１０１ 半導体基板 １０２ 第１絶縁膜 １０３ 第１導電膜 １０４ 第２導電膜 １０５ マスク膜 １０６ 第１メッキ膜 １０７ａ，１０７ｂ 第２メッキ膜 １０８ 第２絶縁膜 101 semiconductor substrate 102 first insulating film 103 first conductive film 104 second conductive film 105 mask film 106 first plated films 107a and 107b second plated film 108 second insulating film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｆ 9277−4Ｍ 21/3205 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 21/302 F 9277-4M 21/3205
Claims (7)
に、導電性を有する単層，もしけは複層の膜から構成さ
れる第１導電膜を形成し、前記第１導電膜上に第２導電
膜を形成し、前記第２導電膜上に選択的にマスク膜を形
成する工程と、 前記マスク膜をメッキマスクとした金の電解，もしくは
無電解メッキにより露出した前記第２導電膜上に第１メ
ッキ膜を形成し、前記マスク膜をメッキマスクとした電
解，もしくは無電解メッキにより前記第１メッキ膜上に
選択的に第２メッキ膜を形成する工程と、 前記マスク膜を除去し、露出した部分の前記第２導電膜
を除去し、露出した部分の前記第１導電膜を除去し、前
記第１導電膜，前記第２導電膜，前記第１メッキ膜，お
よび前記第２メッキ膜から構成された配線を形成する工
程と、 全面に第２絶縁膜を形成する工程とを有することを特徴
とする半導体装置の製造方法。1. A first conductive film composed of a conductive single-layer film or a multi-layer film is formed on a first insulating film provided on a semiconductor substrate, and the first conductive film is formed. Forming a second conductive film thereon and selectively forming a mask film on the second conductive film; and exposing the second conductive film by gold electrolysis or electroless plating using the mask film as a plating mask. Forming a first plating film on the conductive film and selectively forming a second plating film on the first plating film by electrolysis or electroless plating using the mask film as a plating mask; Is removed, the exposed second conductive film is removed, the exposed first conductive film is removed, and the first conductive film, the second conductive film, the first plated film, and the A step of forming a wiring composed of a second plating film, and 2. A method of manufacturing a semiconductor device, comprising the step of forming an insulating film.
る単層膜，タングステンとチタニウムとの合金からなる
単層膜，チタニウムとチタニウム窒素化合物とからなる
２層膜，およびチタニウムとチタニウム硼素化合物とか
らなる２層膜のうちの１つであることを特徴とする請求
項１記載の半導体装置の製造方法。2. The first conductive film comprises a single layer film made of tungsten, a single layer film made of an alloy of tungsten and titanium, a two layer film made of titanium and a titanium nitrogen compound, and a titanium and titanium boron compound. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is one of a two-layer film composed of.
金，オスミウム，インジウム，ロジウム，およびルテニ
ウムのうちの１つであることを特徴とする請求項１，あ
るいは請求項２記載の半導体装置の製造方法。3. The semiconductor device according to claim 1, wherein the second conductive film is one of gold, palladium, platinum, osmium, indium, rhodium, and ruthenium. Manufacturing method.
ト，コバルトを含む合金，ニッケル，およびニッケルを
含む合金のうちの１つであることを特徴とする請求項
１，請求項２，あるいは請求項３記載の半導体装置の製
造方法。4. The method according to claim 1, wherein the second plating film is one of chromium, cobalt, an alloy containing cobalt, nickel, and an alloy containing nickel. Item 3. A method of manufacturing a semiconductor device according to item 3.
分の前記第２導電膜を除去する方法が、ウェットエッチ
ング法であることを特徴とする請求項１，請求項２，請
求項３，あるいは請求項４記載の半導体装置の製造方
法。5. The method according to claim 1, wherein a method of removing the exposed portion of the second conductive film after removing the mask film is a wet etching method. The method for manufacturing a semiconductor device according to claim 4.
ＳＧ膜，ＢＳＧ膜，ＢＰＳＧ膜，シリコン窒化膜，およ
びポリイミド膜のうちの少なくとも１つであることを特
徴とする請求項１，請求項２，請求項３，請求項４，あ
るいは請求項５記載の半導体装置の製造方法。6. The second insulating film is a silicon oxide film, P
6. At least one of an SG film, a BSG film, a BPSG film, a silicon nitride film, and a polyimide film, claim 1, claim 2, claim 3, claim 4, or claim 5. Of manufacturing a semiconductor device of.
Ｄ法を含むことを特徴とする請求項１，請求項２，請求
項３，請求項４，あるいは請求項５記載の半導体装置の
製造方法。7. The formation of the second insulating film is plasma CV.
The method for manufacturing a semiconductor device according to claim 1, claim 2, claim 3, claim 4, or claim 5, which includes the D method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932592A JPH0645283A (en) | 1992-07-27 | 1992-07-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932592A JPH0645283A (en) | 1992-07-27 | 1992-07-27 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645283A true JPH0645283A (en) | 1994-02-18 |
Family
ID=16405924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19932592A Pending JPH0645283A (en) | 1992-07-27 | 1992-07-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645283A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503766A (en) * | 1998-02-12 | 2002-02-05 | エーシーエム リサーチ，インコーポレイティド | Plating equipment and method |
| US9549481B2 (en) | 2012-07-02 | 2017-01-17 | Seiko Epson Corporation | Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus |
-
1992
- 1992-07-27 JP JP19932592A patent/JPH0645283A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503766A (en) * | 1998-02-12 | 2002-02-05 | エーシーエム リサーチ，インコーポレイティド | Plating equipment and method |
| US9549481B2 (en) | 2012-07-02 | 2017-01-17 | Seiko Epson Corporation | Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ting et al. | Selective electroless metal deposition for integrated circuit fabrication | |
| JP2906873B2 (en) | Manufacturing method of gold wiring | |
| JP3404057B2 (en) | Electronic device manufacturing method | |
| JP3501937B2 (en) | Method for manufacturing semiconductor device | |
| US6492722B1 (en) | Metallized interconnection structure | |
| KR100623556B1 (en) | Interconnection structure and fabrication process therefor | |
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JP2701751B2 (en) | Method for manufacturing semiconductor device | |
| JP2002134612A (en) | Semiconductor device and its manufacturing method | |
| JP2000156406A (en) | Semiconductor device and its manufacture | |
| JP2536377B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05315332A (en) | Semiconductor device and manufacture thereof | |
| JPH0645283A (en) | Manufacture of semiconductor device | |
| JP2000252285A (en) | Manufacture of semiconductor device | |
| JPH0246731A (en) | Manufacture of semiconductor device | |
| US6593237B1 (en) | Method for manufacturing a low dielectric constant stop layer for integrated circuit interconnects | |
| JPH0425159A (en) | Forming method of electrode wiring | |
| KR100286253B1 (en) | Selective deposit method of metal thin film using n2 plasma and it's application to multi-level metal interconnection | |
| JPH10256251A (en) | Manufacture of semiconductor device | |
| JPS60196960A (en) | Semiconductor device | |
| JPH04165624A (en) | Plated wiring method on insulating film | |
| JPH05109714A (en) | Manufacture of semiconductor device | |
| JPH0590425A (en) | Formation of multilayer wiring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981027 |