JPH0644349B2 - Focusing circuit of optical disk device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、追記形もしくは記録消去可能形光ディスク装
置に係り、特に、ディスクの保護層表面からの反射光に
よってロックすることのない光ディスク装置のフォーカ
ス引込み回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a write-once or recordable / erasable optical disc device, and more particularly to an optical disc device that is not locked by light reflected from the surface of a protective layer of the disc. The present invention relates to a focus pull-in circuit.

〔従来の技術〕[Conventional technology]

光ディスク装置としては様々のものがあるが、例えば円
盤状の記録媒体（以下、ディスクと称す）をモータで回
転させ、記録時にはディスク上に照射している光源から
の光ビームの光量を変化させて記録し、再生時にはディ
スク上に照射している光ビームを弱い一定の光量にし、
ディスクからの反射光または透過光を光検出器により検
出して記録されている信号を再生する装置があげられ
る。There are various types of optical disk devices. For example, a disk-shaped recording medium (hereinafter referred to as a disk) is rotated by a motor, and at the time of recording, the light amount of a light beam emitted from a light source irradiated on the disk is changed. At the time of recording and reproducing, the light beam irradiating on the disc is set to a weak constant light amount,
An example is an apparatus that reproduces a recorded signal by detecting reflected light or transmitted light from a disc with a photodetector.

このような装置に用いられるディスクとしては、様々の
ものが提案されているが、例えばアクリル等の基板上に
記録材料膜を設け、記録材料面を内側にして２枚張り合
わせたものがある。アクリル等の基材は塵埃等による再
生信号への影響を除くための保護層として利用されてい
る。記録材料としては、ビスマス（Ｂｉ）のように光ビ
ームの熱によって蒸発するもの、光ビームの熱によって
状態変化を生じるアモルファス半導体、光ビームの熱に
よって外部磁界を加えれば容易に磁化するビスマス化マ
ンガン（ＭｎＢｉ）等が知られている。Various disks have been proposed for use in such an apparatus. For example, there is a disk in which a recording material film is provided on a substrate made of acrylic or the like and two recording material surfaces are bonded to each other. A base material such as acrylic is used as a protective layer for removing the influence of dust or the like on the reproduction signal. As the recording material, a material such as bismuth (Bi) that evaporates by the heat of the light beam, an amorphous semiconductor that changes its state by the heat of the light beam, and manganese bismuth oxide that is easily magnetized by applying an external magnetic field by the heat of the light beam (MnBi) and the like are known.

このようなディスクは、そり、凹凸等を有し、ディスク
を回転させたとき、面振れを生じる。この面振れは大き
いもので１mm程度あり、また湿度、温度変化あるいは重
力等によって垂れ下がったり、そり上がったりする。高
密度に信号を記録し再生するには、ディスク上の光ビー
ム径を１μｍ以下に絞る必要があり、多種多様の面振れ
を有するディスク上の光ビームが略一定の収束状態とな
るようにフォーカスサーボを講じる必要がある。Such a disc has a warp, unevenness, and the like, and when the disc is rotated, surface wobbling occurs. This surface runout is large, about 1 mm, and it hangs or rises due to humidity, temperature changes, gravity, etc. In order to record and reproduce signals at high density, the diameter of the light beam on the disc must be reduced to 1 μm or less, and the focus is set so that the light beam on the disc having a wide variety of surface wobbling will be in a substantially constant convergence state. Servo needs to be taken.

以下に、従来技術を図面を参照して説明する。The related art will be described below with reference to the drawings.

第１６図は、従来のフォーカスサーボ、特にフォーカス
引込み回路を示すブロック図である。なお、第１７図は
第１６図従来技術の各部波形図である。FIG. 16 is a block diagram showing a conventional focus servo, particularly a focus pull-in circuit. Note that FIG. 17 is a waveform chart of each part of the prior art of FIG.

第１６図において、半導体レーザ等の光源１より発生し
た光ビーム２はカップリングレンズ３により平行光にさ
れ、半透明鏡４、反射鏡５、収束レンズ６を介してディ
スク１０上に収束され、ディスク１０によって反射され
た反射光７は収束レンズ６、反射鏡５、反透明鏡４を介
して光検出器１１，１２上に照射されている。これらの
光学系は移送台８に連結した送りモータ（図示省略）で
移動する。ディスク１０はモータ９により回転している
が、光ビームがディスク面振れ等に追従するようにフォ
ーカスサーボは、２分割構造の光検出器１１，１２の出
力の差を差動増幅回路１３で検出し、この誤差信号を位
相補償回路１４、ループスイッチ１５（制御端子が
“Ｈ”レベルのときに閉じ、“Ｌ”レベルのときに開く
ものとする）、駆動回路１６を介してアクチュエータ１
７の偏移量を制御している。In FIG. 16, a light beam 2 generated from a light source 1 such as a semiconductor laser is collimated by a coupling lens 3 and focused on a disk 10 through a semitransparent mirror 4, a reflecting mirror 5 and a converging lens 6. The reflected light 7 reflected by the disk 10 is irradiated onto the photodetectors 11 and 12 via the converging lens 6, the reflecting mirror 5 and the anti-transparent mirror 4. These optical systems are moved by a feed motor (not shown) connected to the transfer table 8. Although the disk 10 is rotated by the motor 9, the focus servo detects the difference between the outputs of the photodetectors 11 and 12 having the two-division structure by the differential amplifier circuit 13 so that the light beam follows the surface fluctuation of the disk. The error signal is passed through the phase compensation circuit 14, the loop switch 15 (closed when the control terminal is at “H” level and opened when the control terminal is at “L” level), and the drive circuit 16 to the actuator 1
The shift amount of 7 is controlled.

一方、光検出器１１，１２出力は差動増幅回路１３に入
力されるとともに、加算増幅回路２２にも入力されてお
り、さらに各々第１のコンパレータ回路１８、第２のコ
ンパレータ回路２３に導かれている。ただし、第１のコ
ンパレータ回路１８は入力信号が一度しきい電圧 E₁ に
達すると自らしきい電圧 E₁ を下げ、出力をそのまま
“Ｈ”レベルに保つことができる。On the other hand, the outputs of the photodetectors 11 and 12 are input to the differential amplifier circuit 13 and also to the addition amplifier circuit 22, and are further led to the first comparator circuit 18 and the second comparator circuit 23, respectively. ing. However, the first comparator circuit 18 can lower the threshold voltage E ₁ by itself when the input signal reaches the threshold voltage E ₁ once and keep the output at the “H” level as it is.

ここで、該第１のコンパレータ回路１８の一具体例を第
１９図を用いて説明する。図において、３０はコンパレ
ータを示し、非反転入力端子(＋)には、コンデンサ３１
を介して、信号が入力する。一方、反転入力端子(−)に
は抵抗３２，３３による分圧が印加されている。この分
圧が前記しきい電圧 E₁ である。また、該入力端子(−)
とアース間には、スイッチングトランジスタ３４が接続
されており、該トランジスタ３４のベースにはコンパレ
ータ３０の出力端子が抵抗３５を介して接続されてい
る。また、該コンパレータ３０の出力端子には抵抗を介
して正の電源（例えば、＋５Ｖ）が接続されている。Here, a specific example of the first comparator circuit 18 will be described with reference to FIG. In the figure, 30 indicates a comparator, and a capacitor 31 is connected to the non-inverting input terminal (+).
A signal is input via. On the other hand, the voltage division by the resistors 32 and 33 is applied to the inverting input terminal (-). This partial voltage is the threshold voltage E ₁ . Also, the input terminal (-)
A switching transistor 34 is connected between the ground and the ground, and the output terminal of the comparator 30 is connected to the base of the transistor 34 via a resistor 35. A positive power source (for example, +5 V) is connected to the output terminal of the comparator 30 via a resistor.

さて、コンデンサ３１を通って、しきい電圧 E₁ より小
さい信号が印加されている間は、コンパレータ３０の出
力信号のレベル“Ｌ”レベルであることは明らかであ
る。しきい電圧 E₁ より大きな信号がコンデンサ３１を
経て入力して来ると、コンパレータ３０の出力は“Ｈ”
レベルに上がる。そうすると、スイッチングトランジス
タ３４はオンになり、コンパレータ３０のしきい値電圧
はＯＶに下がる。このため、前記しきい電圧 E₁ より大
きな信号が、しばらくしてしきい電圧 E₁ より小さくな
っても、コンパレータ３０の出力は“Ｈ”レベルに保持
されることになる。Now, while the signal smaller than the threshold voltage E ₁ is being applied through the capacitor 31, it is clear that the level of the output signal of the comparator 30 is “L” level. When a signal larger than the threshold voltage E ₁ is input via the capacitor 31, the output of the comparator 30 is “H”.
Level up. Then, the switching transistor 34 is turned on, and the threshold voltage of the comparator 30 drops to OV. Therefore, greater signal than the threshold voltage E ₁ is even smaller than the threshold voltage E ₁ for a while, the output of the comparator 30 will be held in the "H" level.

該第１のコンパレータ回路１８では、収束レンズ６をデ
ィスク１０面へ近づけるための電圧発生回路ならびに積
分回路（ともに図示省略）を用いてフォーカス引込み時
に発生する差動増幅回路１３出力の誤差信号（第１７図
Ａ）のうち、ディスク記録膜面からの誤差信号のみを、
あらかじめ設定してあるしきい電圧 E₁ と比較すること
により、前記しきい電圧 E₁ 以上の入力信号（T₂からT₃
の期間の破線部分）を“Ｈ”レベルとして出力する
（第１７図Ｂ）。ただし、フォーカスが T₂ よりロック
しているため、 T₂ からは“Ｈ”レベル信号を示してい
る。また、第２のコンパレータ回路２３でも同様に、フ
ォーカス引込み時に発生する加算増幅回路２２出力の加
算信号（第１７図Ｃ）のうち、ディスク記録膜面からの
加算信号のみを、あらかじめ定めたしきい電圧 E₂ と比
較することにより、前記しきい電圧 E₂ 以上の入力信号
を“Ｈ”レベル信号として出力する（第１７図Ｄ）。The first comparator circuit 18 uses a voltage generating circuit and an integrating circuit (both not shown) for bringing the converging lens 6 closer to the surface of the disk 10 and outputs an error signal (first signal) of the differential amplifier circuit 13 generated at the time of focus pull-in. Of FIG. 17A), only the error signal from the disk recording film surface is
By comparing the threshold voltage E ₁ that is set in advance, the threshold voltage E ₁ or more input signals (T ₂ from T ₃
The portion (dashed line in the period) is output as "H" level (FIG. 17B). However, since the focus is locked from T _2, from T ₂ shows a "H" level signal. Similarly, in the second comparator circuit 23, among the added signals (FIG. 17C) of the output of the addition amplifier circuit 22 generated at the time of pulling in the focus, only the added signal from the disk recording film surface is predetermined. by comparing the voltage E _2, and outputs the threshold voltage E ₂ or more the input signal as "H" level signal (FIG. 17 D).

なお、前記第１７図Ａ，Ｃ，Ｄ，Ｅにおいて、破線で示
す波形は、フォーカス引込みが行われなかったと仮定し
た時の波形であり、参考のために記した。後述の図にお
いても同様である。In addition, in FIGS. 17A, 17C, 17C, 17D, 17E, and 17E, the waveforms indicated by broken lines are waveforms when it is assumed that focus pull-in is not performed, and are shown for reference. The same applies to the figures described below.

一般に、保護層表面の光ビーム反射信号は記録膜面のそ
れに比べて小さいが、相対的なレベル差は各々の材料の
組合せによって決まっている。従来は、保護層材料と記
録膜材料の組合せから、いずれのコンパレータ回路も記
録膜面からの反射信号のみを検出できるように、前記第
１、第２のコンパレータ回路１８，２３のしきい電圧E₁
，E₂ を設定していた。Generally, the light beam reflection signal on the surface of the protective layer is smaller than that on the surface of the recording film, but the relative level difference is determined by the combination of the respective materials. Conventionally, the threshold voltage E of the first and second comparator circuits 18 and 23 is selected from the combination of the protective layer material and the recording film material so that any comparator circuit can detect only the reflected signal from the recording film surface. ₁
, E ₂ was set.

次に、ＡＮＤ回路２１では第１のコンパレータ回路１８
出力と第２のコンパレータ回路２３出力とが共に“Ｈ”
レベルの期間を出力し（第１７図Ｅ）、ループスイッチ
１５を閉じるように制御している。Next, in the AND circuit 21, the first comparator circuit 18
Both the output and the output of the second comparator circuit 23 are "H"
The level period is output (FIG. 17E) and the loop switch 15 is controlled to be closed.

なお、この種の装置として関連するものには、例えば、
特開昭５７−113430号公報、特開昭５７−150147号公報
等が挙げられる。Note that, as a device related to this kind of device, for example,
JP-A-57-113430 and JP-A-57-150147 may be mentioned.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術は、ディスク保護層表面の反射率のばらつ
きなどによって保護層表面からの反射信号が前記しきい
値に達してループスイッチを閉じることにより、保護層
表面でフォーカスがロックするという問題点があった。The above-mentioned conventional technique has a problem that the focus is locked on the surface of the protective layer by closing the loop switch when the reflection signal from the surface of the protective layer reaches the threshold value due to variations in the reflectance of the surface of the disk protective layer. there were.

これについて、第１６図、第１８図を用いて詳細に説明
する。第１８図Ａは、フォーカス引込み時に発生する差
動増幅回路１３の誤差信号の波形を示す。保護層表面か
らの反射信号はT₂ からからT₃ までの期間に、破線で示
されているように、第１のコンパレータ回路１８のしき
い電圧E₁より大きくなっているため、第１のコンパレー
タ回路１８出力（第１８図Ｂ）には、T₂で“Ｈ”レベル
信号が生じている。ただし、フォーカスがT₂よりロック
しているので、T₂からは“Ｈ”レベルを示している。This will be described in detail with reference to FIGS. 16 and 18. FIG. 18A shows the waveform of the error signal of the differential amplifier circuit 13 generated when the focus is pulled in. The reflected signal from the surface of the protective layer is larger than the threshold voltage E _{1 of} the first comparator circuit 18 during the period from T _{2 to} T ₃ as indicated by the broken line, so that An "H" level signal is generated at T ₂ at the output of the comparator circuit 18 (FIG. 18B). However, the focus is locked from T _2, from T ₂ are illustrates the "H" level.

一方、第１８図Ｃに示すように、加算増幅回路２２出力
も同様に、保護層表面からの反射信号が大きくなり、第
２のコンパレータ回路２３のしきい電圧 E₂ に達してい
る。このため、第２のコンパレータ回路２３出力（第１
８図Ｄ）も“Ｈ”レベル信号が発生している。On the other hand, as shown in FIG. 18C, in the output of the summing amplifier circuit 22 as well, the reflected signal from the surface of the protective layer becomes large and reaches the threshold voltage E ₂ of the second comparator circuit 23. Therefore, the output of the second comparator circuit 23 (first
Also in FIG. 8D), the "H" level signal is generated.

このためこれらの出力を受けて、ＡＮＤ回路２１が両入
力の“Ｈ”レベル期間を出力し（第１８図Ｅ）、ループ
スイッチ１５を閉じて、保護層表面（第１８図 T₂ のタ
イミング）でフォーカスがロックすることとなる。Therefore receives these output, the AND circuit 21 outputs "H" level period of the two inputs (Fig. 18 E), to close the loop switch 15, the protective layer surface (18 timing of FIG. T ₂₎ Will lock the focus.

さらに、保護層材料と記録膜材料との組合せによっては
両者の膜面からの反射信号の相対的レベル差が非常に小
さくなることがあり、このため記録膜面からの反射信号
のみを検出するように前記コンパレータ回路のしきい電
圧を厳密に設定することは難しい。さらに、前述のよう
にディスク保護層表面の反射率のばらつきや前記コンパ
レータ回路のしきい電圧の設定ばらつきなどが記録膜面
からの反射信号のみ検出することを一層困難なものにし
ていた。Furthermore, depending on the combination of the protective layer material and the recording film material, the relative level difference of the reflected signals from both film surfaces may be very small. Therefore, it is necessary to detect only the reflected signal from the recording film surface. It is difficult to strictly set the threshold voltage of the comparator circuit. Further, as described above, variations in the reflectance of the surface of the disk protective layer, variations in the setting of the threshold voltage of the comparator circuit, and the like make it more difficult to detect only the reflection signal from the recording film surface.

また、再生信号のC/N を向上させるために、ディスク
の記録膜面の反射率を下げることが一般に知られている
が、この場合はさらにディスクの保護層表面でフォーカ
スがロックしやすくなるという問題が生じた。In addition, it is generally known that the reflectance of the recording film surface of the disc is lowered in order to improve the C / N of the reproduction signal, but in this case, it is easier to lock the focus on the protective layer surface of the disc. There was a problem.

本発明の目的は、上記問題点を解決した光ディスク装置
のフォーカス引込み回路を提供することにある。It is an object of the present invention to provide a focus pull-in circuit for an optical disc device which solves the above problems.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、フォーカス引込み時に発生するディスク保護
層表面からの光ビーム反射信号から、フォーカスロック
が可能な最後の信号領域を過ぎた直後の立上り信号もし
くは立下り信号を検出するコンパレータ回路と、該コン
パレータ回路の出力である検出信号によりフォーカスロ
ック可能範囲を設定するフォーカスロック可能範囲設定
手段とを設けた点に特徴がある。The present invention relates to a comparator circuit for detecting a rising signal or a falling signal immediately after passing the last signal area where focus lock is possible, from a light beam reflection signal from the surface of a disk protective layer generated at the time of focus pull-in, and the comparator circuit. It is characterized in that focus lockable range setting means for setting the focus lockable range based on the detection signal output from the circuit is provided.

〔作用〕[Action]

本発明の動作について、以下説明する。 The operation of the present invention will be described below.

フォーカスサーボに必要な誤差信号を得るための光検出
器出力の差動信号もしくは加算信号からフォーカス引込
み時に発生するディスク保護層表面からの光ビーム反射
信号を検出するためのコンパレータ回路を設ける。この
コンパレータ回路出力をさらにフォーカスロック可能範
囲設定手段、例えばフリップフロップ回路あるいはマイ
クロコンピュータに導き、前記ディスク保護層表面から
の反射信号におけるフォーカスロック可能な最後の信号
領域を過ぎた直後に立上り信号もしくは立下り信号で、
前記フリップフロープ回路あるいはマイクロコンピュー
タの出力状態を反転させる。前記フリップフロップ回路
あるいはマイクロコンピュータの出力状態が反転したの
を受けて、フォーカス引込回路が動作可能となるように
する。それによって、ディスク保護層表面でフォーカス
サーボの引込むことがなくなる。A comparator circuit is provided for detecting a light beam reflection signal from the surface of the disk protective layer, which is generated at the time of focus pull-in, from the differential signal or the addition signal of the photodetector output for obtaining the error signal necessary for the focus servo. The output of the comparator circuit is further led to a focus lockable range setting means, for example, a flip-flop circuit or a microcomputer, and a rising signal or a rising signal is generated immediately after passing the last focus lockable signal region in the reflection signal from the disk protective layer surface. In the down signal,
The output state of the flip-flop circuit or the microcomputer is inverted. When the output state of the flip-flop circuit or the microcomputer is inverted, the focus pull-in circuit becomes operable. This prevents the focus servo from being pulled in on the surface of the disk protective layer.

〔実施例〕〔Example〕

以下に、本発明を実施例によって詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to examples.

第１図は本発明の一実施例のブロック図、第２図はその
要部波形図を示す。第１図において、前記第１６図と同
一機能を有する部分には同一の符号を付し、その説明を
省略する。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a waveform diagram of its main part. In FIG. 1, parts having the same functions as those in FIG. 16 are designated by the same reference numerals, and the description thereof will be omitted.

第１図において、１９は第３のコンパレータ回路であ
り、しきい電圧は E₃ に予め設定されている。２０はフ
ォーカスロック可能範囲設定手段、例えばフリップフロ
ップ回路であり、CMOSのＤタイプフリップフロップ回路
を用いて構成されている。２５はトラジスタである。な
お、フリップフロップ回路２０の詳細な回路例は、後述
の第２実施例のものと同等であるので、第４図で詳細に
説明する。In FIG. 1, 19 is a third comparator circuit, the threshold voltage of which is preset to E ₃ . Reference numeral 20 denotes focus lockable range setting means, for example, a flip-flop circuit, which is configured by using a CMOS D-type flip-flop circuit. 25 is a transistor. Since a detailed circuit example of the flip-flop circuit 20 is equivalent to that of the second embodiment described later, it will be described in detail with reference to FIG.

図において、光源１からディスク１０を経て光検出器１
１，１２に至る光学系および差動増幅回路１３からアク
チュエータ１７に至るフォーカスサーボ系よりなる動作
は、第１６図に示した従来技術と同じであるため、詳細
な説明を省略し、ここでは、第１のコンパレータ回路１
８、第３のコンパレータ１９、フリップフロップ回路２
０、トランジスタ２５およびＡＮＤ回路２１によるフォ
ーカス引込み動作を中心に説明する。In the figure, a photodetector 1 from a light source 1 through a disc 10
Since the operation of the optical system up to 1 and 12 and the focus servo system up to the actuator 17 from the differential amplifier circuit 13 is the same as that of the prior art shown in FIG. 16, detailed description is omitted. First comparator circuit 1
8, third comparator 19, flip-flop circuit 2
The focus pull-in operation by 0, the transistor 25 and the AND circuit 21 will be mainly described.

第２図において、フォーカス引込み時に発生する差動増
幅回路１３の誤差信号Ａに示されているように、保護層
表面からの反射信号が T₁ において、しきい電圧 E₃ を
超え、T₂と T₃ の間でしきい電圧 E₁ を超え、さらに T
₄ においてしきい電圧 E₃ 以下になるように変化したと
すると、第１のコンパレータ１８の出力は T₂ から T₃
の間“Ｈ”レベルとなるが、トランジスタ２５がオンし
ているため、信号Ｂは“Ｌ”レベルとなり、一方、第３
のコンパレータ１９の出力Ｃは T₁ から T₄ の間“Ｌ”
レベルになる。フリップフロップ回路２０は信号Ｃの立
上りによってセットされるので、T₄においてセットされ
る。In FIG. 2, as shown in the error signal A of the differential amplifier circuit 13 generated when the focus is pulled in, the reflected signal from the surface of the protective layer exceeds the threshold voltage E ₃ at T _{1 and} becomes T ₂ The threshold voltage E ₁ is exceeded between T ₃ and T
Assuming that the threshold voltage E ₃ changes below ₄ , the output of the first comparator 18 changes from T ₂ to T ₃
During this period, the signal B becomes "H" level, but since the transistor 25 is turned on, the signal B becomes "L" level, while the third signal
The output C of the comparator 19 of “L” is between T ₁ and T _4.
Become a level. The flip-flop circuit 20 is set by the rising edge of the signal C, and thus is set at T ₄ .

第２図の波形を見れば明らかなように、保護層表面から
の反射信号がしきい E₁ を超えても、信号Ｂ，Ｇが共に
“Ｈ”レベルになることはないので、ＡＮＤ回路２１の
出力信号が“Ｈ”レベルになることはなく、ループスイ
ッチ１５が閉じて、誤ってフォーカスがロックされるこ
とはない。As is clear from the waveform shown in FIG. 2, even if the signal reflected from the surface of the protective layer exceeds the threshold E ₁ , neither the signal B nor the signal G becomes the “H” level, so the AND circuit 21 The output signal of 1 does not become "H" level, and the loop switch 15 is closed so that the focus is not accidentally locked.

次に、記録膜面からの反射信号が入力して来て、 T₆ に
おいてしきい電圧 E₁ を超えると、この時にはトランジ
スタ２５はオフになっているので、第１のコンパレータ
回路１８の出力Ｂは“Ｈ”レベルとなる。このため、Ａ
ＮＤ回路２１の出力Ｊは“Ｈ”レベルに転じ、ループス
イッチ１５はオン（閉）にされる。この結果、フォーカ
スのロックが行われる。Next, when the reflected signal from the recording film surface is input and exceeds the threshold voltage E ₁ at T ₆ , the transistor 25 is off at this time, so the output B of the first comparator circuit 18 is Becomes "H" level. Therefore, A
The output J of the ND circuit 21 turns to "H" level, and the loop switch 15 is turned on (closed). As a result, the focus is locked.

なお、保護層表面からの反射信号がしきい電圧 E₁ を超
えない時には、従来装置と同様の正常な動作をすること
は明らかである。It should be noted that when the reflected signal from the surface of the protective layer does not exceed the threshold voltage E ₁ , it is obvious that the device operates normally as in the conventional device.

以上のように、上記した第１実施例によれば、保護層表
面からの反射信号がしきい電圧 E₁ を超えても、フォー
カスがロックされることはなく、記録膜面において、正
常にフォーカスがロックされることになる。As described above, according to the first embodiment described above, even if the reflection signal from the surface of the protective layer exceeds the threshold voltage E ₁ , the focus is not locked, and the focus is normally adjusted on the recording film surface. Will be locked.

次に、本発明の第２実施例を、第３図、第４図および第
５図を参照して説明する。ここに、第４図は第３図の詳
細図、第５図は各部波形図を示す。なお、第３図におい
て、第１６図に示した従来技術と同一機能を有する部分
には同一符号を付し、その説明を省略する。Next, a second embodiment of the present invention will be described with reference to FIG. 3, FIG. 4 and FIG. FIG. 4 is a detailed view of FIG. 3, and FIG. 5 is a waveform chart of each part. In FIG. 3, parts having the same functions as those of the conventional technique shown in FIG. 16 are designated by the same reference numerals, and the description thereof will be omitted.

第３図において、１９は第３のコンパレータ回路であら
かじめ定めたしきい電圧 E₃ を有する。２０はフリップ
フロップ回路で、第４図で後述するように、ＣＭＯＳの
Ｄタイプフリップフロップ回路を用いている。In FIG. 3, 19 has a threshold voltage E ₃ a predetermined third comparator circuit. Reference numeral 20 denotes a flip-flop circuit, which uses a CMOS D-type flip-flop circuit as described later with reference to FIG.

第３図において、光源１からディスク１０を経て光検出
器１１，１２に至る光学系、差動増幅回路１３からアク
チュエータ１７に至るフォーカスサーボ系および第１，
第２のコンパレータ回路、ＡＮＤ回路２１等より成るフ
ォーカス引込み回路の動作については、第１６図に示し
た従来技術と同じため、詳細な説明を省略する。また、
第３のコンパレータ回路１９とフリップフロップ回路２
０によるフォーカス引込み回路は、前記第１実施例と同
等であるが、第４図を用いてさらに詳細に説明する。In FIG. 3, an optical system from the light source 1 to the photodetectors 11 and 12 via the disk 10, a focus servo system from the differential amplifier circuit 13 to the actuator 17, and
The operation of the focus pull-in circuit including the second comparator circuit, the AND circuit 21 and the like is the same as that of the conventional technique shown in FIG. Also,
Third comparator circuit 19 and flip-flop circuit 2
The focus pull-in circuit by 0 is the same as that of the first embodiment, but will be described in more detail with reference to FIG.

なお、第４図の１００は▲▼信号で、“Ｈ”レ
ベルのときに半導体レーザ等の光源１の発光を停止し、
“Ｌ”レベルのときに同光源１の発光を開始するもの
で、フリップフロップ回路２０のRESET 入力に入力さ
れている。１０１は▲▼信号で、“Ｈ”レベルの
ときにフォーカスサーボの解除、またははずれているこ
とを示し、“Ｌ”レベルのときにフォーカスサーボがロ
ックしていることを示すもので、フリップフロップ回路
２０のＤＡＴＡ入力に導かれている。以下の説明では、
信号１００，１０１に対して、それぞれ符号Ｅ，Ｆを用
いることにする。Incidentally, 100 in FIG. 4 is a signal, which stops the light emission of the light source 1 such as a semiconductor laser when the signal is at "H" level.
The light source 1 starts to emit light when it is at the “L” level and is input to the RESET input of the flip-flop circuit 20. Reference numeral 101 denotes a ▲ ▼ signal, which indicates that the focus servo is released or disengaged at the “H” level, and indicates that the focus servo is locked at the “L” level. Led to 20 DATA inputs. In the explanation below,
The symbols E and F will be used for the signals 100 and 101, respectively.

▲▼信号Ｅ、▲▼信号Ｆはともに、マイ
クロコンピュータ（図示を省略している）より供給され
ている。ＡＮＤ回路２１出力信号Ｊは、前述のループス
イッチ１５の制御端子に入力するとともに、マイクロコ
ンピュータへフォーカスがロックしていることを示す信
号として出力している。なお、前記▲▼信号Ｆ
は、マイクロコンピュータがこのＡＮＤ回路２１出力信
号Ｊの論理状態を受けて出力しているものである。Both the signal E and the signal F are supplied from a microcomputer (not shown). The output signal J of the AND circuit 21 is input to the control terminal of the loop switch 15 described above and is also output to the microcomputer as a signal indicating that the focus is locked. In addition, the above-mentioned signal F
Is output by the microcomputer in response to the logical state of the output signal J of the AND circuit 21.

第５図において、まずタイミング T₁ までは▲
▼信号Ｅが“Ｈ”レベルで、光源１の発光を停止してい
る。フリップフロップ回路２０のRESET 入力には、
“Ｈ”レベルの▲▼信号Ｅが供給されていて、
かつSET 入力が“Ｌ”レベルであるから、フリップフロ
ップ回路２０のＱ出力（第５図Ｇ）は“Ｌ”レベルとな
る。In Fig. 5, first, until timing T ₁ , ▲
The signal E is at "H" level and the light source 1 stops emitting light. The RESET input of the flip-flop circuit 20
"H" level ▲ ▼ signal E is supplied,
Moreover, since the SET input is at "L" level, the Q output of the flip-flop circuit 20 (FIG. 5G) becomes "L" level.

次に、タイミング T₁ で▲▼信号Ｅを“Ｌ”レ
ベルにして光源１を発光させ、同時に収束レンズ６をデ
ィスク１０へ接近させると、ディスク１０保護層表面か
らの反射信号による誤差信号が第５図Ａのように発生す
る。このとき、フリップフロップ回路２０のRESET 入
力は“Ｌ”レベルとなるが、同回路２０のCLOCK 入力
にはトリガ信号が印加されていないので、フリップフロ
ップ回路２０のＱ出力Ｇは“Ｌ”レベルをそのまま保持
する。Next, at timing T ₁ , the signal E is set to the “L” level to cause the light source 1 to emit light, and at the same time when the converging lens 6 is brought close to the disc 10, an error signal due to a reflection signal from the surface of the protective layer of the disc 10 is detected. 5 This occurs as shown in FIG. At this time, the RESET input of the flip-flop circuit 20 becomes "L" level, but since the trigger signal is not applied to the CLOCK input of the same circuit 20, the Q output G of the flip-flop circuit 20 becomes "L" level. Hold as it is.

しかる後、ディスク１０の保護層表面からの反射信号に
よる誤差信号が、第３のコンパレータ回路１９のしきい
電圧 E₃ に達すると同回路１９の出力は、第５図Ｃに示
すように、タイミング T₂ から T₃ の期間、“Ｌ”レベ
ルを出力する。さらに、▲▼ 信号Ｆとともに第
３のコンパレータ回路１９出力ＣをＡＮＤ回路１０３に
入力し、その出力ｄをフリップフロップ回路２０のCLOC
K 入力に導いている。ＡＮＤ回路１０３は、後述する
ようにタイミング T₈ において、フリップフロップ回路
２０のCLOCK 入力に立上り信号が発生するのを防止す
るものである。Thereafter, when the error signal due to the reflection signal from the surface of the protective layer of the disk 10 reaches the threshold voltage E ₃ of the third comparator circuit 19, the output of the circuit 19 outputs the timing as shown in FIG. 5C. period from T ₂ T _3, and outputs the "L" level. Further, the output C of the third comparator circuit 19 is input to the AND circuit 103 together with the signal F, and its output d is CLOC of the flip-flop circuit 20.
It leads to K input. AND circuit 103 at timing T _8, as described below, in which the rising signal is prevented from occurring CLOCK input of the flip-flop circuit 20.

タイミング T₃ において、ＡＮＤ回路１０３出力Ｄに立
上り信号が発生すると、この時点ではまだフォーカスが
ロックしてしないためにフリップフロップ回路２０のDA
TA 入力は“Ｈ”レベル信号がセットされていて、フリ
ップフロップ回路２０のＱ出力Ｇは“Ｌ”レベルから
“Ｈ”レベルへ状態が反転する。さらに収束レンズ６を
ディスク１０へ近づけると、ディスク１０の記録鏡面か
らの発射信号による誤差信号が第５図Ａのように発生す
ると同時に、加算増幅回路２２出力は第５図Ｈに示すよ
うに T₄ のタイミングで、第２のコンパレータ回路２３
のしきい電圧E ₂ に達する。これにより、第２のコンパ
レータ回路２３出力Ｉは“Ｈ”レベルとなる。At timing T _3, a rising signal is generated in the AND circuit 103 output D, the flip-flop circuit 20 in order to still focus at this time is not locked DA
The TA input has the "H" level signal set, and the Q output G of the flip-flop circuit 20 is inverted from the "L" level to the "H" level. Further, when the converging lens 6 is brought closer to the disk 10, an error signal due to the emission signal from the recording mirror surface of the disk 10 is generated as shown in FIG. 5A, and at the same time, the output of the summing amplifier circuit 22 is T as shown in FIG. 5H. _At the timing of ₄ , the second comparator circuit 23
The threshold voltage E ₂ is reached. As a result, the output I of the second comparator circuit 23 becomes "H" level.

一方、第１のコンパレータ回路１８では、 T₆ のタイミ
ングでディスク１０の記録膜面からの反射信号による誤
差信号が同回路１８のしきい電圧 E₁ に達するため、そ
の出力Ｂは“Ｈ”レベルとなる。On the other hand, in the first comparator circuit 18, since the error signal due to the reflected signal from the recording film surface of the disk 10 reaches the threshold voltage E ₁ of the circuit 18 at the timing of T ₆ , its output B is at “H” level. Becomes

前述したように、第１のコンパレータ回路１８は入力信
号が一度同回路１８のしきい電圧 E₁ に達すると、自ら
しきい電圧 E₁ を下げ、出力をそのまま“Ｈ”レベルに
保つことができるため、第５図Ｂはタイミング T₆ から
T₉ までは“Ｈ”レベルとなる。したがって、 T₆ のタ
イミングからＡＮＤ回路２１の３入力が“Ｈ”レベルと
なり（第５図Ｂ，Ｇ，Ｉ）、同回路２１の出力Ｊも
“Ｈ”レベルとなってループスイッチ１５を閉じ、フォ
ーカスがロックする（第５図Ｆ）。As described above, once the input signal reaches the threshold voltage E ₁ of the first comparator circuit 18, the first comparator circuit 18 lowers the threshold voltage E ₁ by itself and can maintain the output at the “H” level as it is. Therefore, FIG. 5B starts from timing T ₆
Until T ₉ becomes the "H" level. Accordingly, closing the loop switch 15 is the timing of T ₆ 3-input AND circuit 21 becomes "H" level (Fig. 5 B, G, I), and the output J is also "H" level of the circuit 21, The focus is locked (Fig. 5F).

また、第５図Ａに示すように第３のコンパレータ回路１
９の入力信号が T₅ から T₃ のタイミングの間、同回路
１９のしきい電圧 E₃ に達しているため、第３のコンパ
レータ回路１９の出力Ｃは該期間“Ｌ”レベルなる。第
３のコンパレータ回路１９の出力信号をそのままフリッ
プフロップ回路２０のCLOCK 入力に供給すると、 T₆
のタイミングにおいてすでにフォーカスがロックしてい
るためにフリップフロップ回路２０のDATA 入力が
“Ｌ”レベルとなっていて、タイミング T₈ の立上り信
号でフリップフロップ回路２０のＱ出力が“Ｈ”レベル
から“Ｌ”レベルに反転して、ループスイッチ１５を開
くことになる。これを防止するために、フリップフロッ
プ回路２０のCLOCK 入力には、▲▼信号Ｆと第
３のコンパレータ回路１９の出力信号Ｃとの論積席信号
（第５図Ｄ）を用いてタイミング T₈ に発生する立上り
信号を除去している。次にタイミング T₉ で、フォーカ
スロックを解除する場合、マイクロコンピュータからの
指示でまず▲▼信号Ｅ、FOK 信号Ｆをともに
“Ｌ”レベルから“Ｈ”レベルにする。フリップフロッ
プ回路２０のRESET 入力は“Ｈ”レベル，ＳＥＴ入力
は“Ｌ”レベルとなるから同回路２０のＱ出力Ｇは
“Ｌ”レベルとなり、タイミング T₁ 以前の初期状態と
同じになる。これにより、引続きフォーカスサーボを引
込み動作させる場合も以上説明した動作を繰返せばよ
い。In addition, as shown in FIG. 5A, the third comparator circuit 1
Since the input signal of 9 has reached the threshold voltage E ₃ of the same circuit 19 from the timing of T ₅ to T ₃ , the output C of the third comparator circuit 19 becomes “L” level during that period. When the output signal of the third comparator circuit 19 is directly supplied to the CLOCK input of the flip-flop circuit 20, T ₆
Since the focus is already locked at the timing of, the DATA input of the flip-flop circuit 20 is at the “L” level, and the Q output of the flip-flop circuit 20 changes from the “H” level to the “L” level at the rising signal at the timing T _8. The loop switch 15 is opened by inversion to the L "level. In order to prevent this, the timing T ₈ is used for the CLOCK input of the flip-flop circuit 20 by using the logical signal (FIG. 5D) of the signal F and the output signal C of the third comparator circuit 19. The rising signal generated at is removed. Next, at timing T _9, To cancel the focus lock, firstly ▲ ▼ signal E in response to an instruction from the microcomputer, to "H" level FOK signal F are both from the "L" level. RESET input "H" level of the flip-flop circuit 20, SET input Q output G of the circuit 20 from the "L" level, the "L" level, the same as the initial state of the timing T ₁ previously. Thus, even when the focus servo is continuously pulled in, the above-described operation may be repeated.

次に、ディスクの保護層表面からの反射信号が大きく、
前記コンパレータ回路のしきい電圧に達している場合の
動作について、第３図、第４図および第６図を用いて説
明する。Next, the reflected signal from the surface of the protective layer of the disc is large,
The operation of the comparator circuit when it reaches the threshold voltage will be described with reference to FIGS. 3, 4, and 6.

光源１を発光させ、収束レンズ６をディスク１０に接近
させて、ディスク１０の保護層表面からの反射信号（第
６図Ａ，Ｈ）を得る過程については前述した通りで、詳
細な説明を省略する。The process of causing the light source 1 to emit light and bringing the converging lens 6 close to the disc 10 to obtain the reflection signal (A and H in FIG. 6) from the surface of the protective layer of the disc 10 has been described above, and detailed description thereof will be omitted. To do.

タイミング T₁ の時点から、光源１を発光させて、収束
レンズ６をディスク１０に近づけると、加算増幅回路２
２出力は第６図Ｈに示すように、第２のコンパレータ回
路２３のしきい電圧 E₂ に達し、これを受けて第２のコ
ンパレータ回路２３出力Ｉはタイミング T₂ から T₅ ま
での期間、“Ｈ”レベルとなる。また、これに引続いて
差動増幅回路１３出力も第６図Ａに示すように、第１の
コンパレータ回路１８のしきい電圧 E₁ に達し、同回路
１８出力Ｂもタイミング T₄ から T₆ の間、“Ｈ”レベ
ルになろうとする。しかし、トランジスタ２５がオンに
なっているため、出力信号Ｂは“Ｈ”レベルに上らな
い。When the light source 1 is caused to emit light from the timing T ₁ and the converging lens 6 is brought close to the disk 10, the addition amplification circuit 2
As shown in FIG. 6H, the two outputs reach the threshold voltage E ₂ of the second comparator circuit 23, and in response thereto, the output I of the second comparator circuit 23 outputs the period I from timing T ₂ to T ₅ . It becomes "H" level. Furthermore, this and subsequently as shown in Figure 6 A also the differential amplifier circuit 13 outputs, reaches the threshold voltage E ₁ of the first comparator circuit 18, the circuit 18 outputs B from the timing T ₄ T ₆ During this period, the level is about to become "H". However, the output signal B does not rise to the "H" level because the transistor 25 is turned on.

一方、第３のコンパレータ回路１９出力Ｃは、第６図に
示すようにタイミングT ₃ から T₇ までの期間、“Ｌ”
レベルとなり、さらに、▲▼信号ＦとともにＡＮ
Ｄ回路１０３に入力し、第６図Ｄのような信号を得る。On the other hand, the output C of the third comparator circuit 19 is “L” during the period from timing T ₃ to T ₇ as shown in FIG.
Level, and further with ▲ ▼ signal F, AN
It is input to the D circuit 103, and a signal as shown in FIG. 6D is obtained.

これにより、フリップフロップ回路２０のＱ出力Ｇはタ
イミング T₇ におけるCLOCK 入力の立上り信号で、同
回路２０のDATA 入力（第６図Ｆ）が“Ｈ”レベルであ
るため第６図Ｇに示すように、“Ｌ”レベルから“Ｈ”
レベルとなる。As a result, the Q output G of the flip-flop circuit 20 is the rising signal of the CLOCK input at the timing T ₇ , and the DATA input (FIG. 6F) of the circuit 20 is at the “H” level, so that it is as shown in FIG. 6G. From "L" level to "H"
It becomes a level.

ところで、以上説明したようにＡＮＤ回路２１の３入力
（第６図Ｂ，Ｇ，Ｉ）において、タイミング T₇ 以前で
はすでに、第２のコンパレータ回路２３出力Ｉが“Ｈ”
レベルとなっているが、第１のコンパレータ回路１８出
力Ｂおよびブリップフロップ回路２０のＱ出力Ｇは T₇
のタイミングまで“Ｌ”レベルであるから、ＡＮＤ回路
２１出力信号Ｊは、“Ｌ”レベルのままである。したが
って、ループスイッチ１５は開いたままとなり、ディス
ク１０の保護層表面でフォーカスがロックすることがな
くなる。Incidentally, three-input AND circuit 21 as described above (FIG. 6 B, G, I) in the timing T ₇ already in previous, second comparator circuit 23 outputs I is "H"
Although it is at the level, the output B of the first comparator circuit 18 and the Q output G of the blip-flop circuit 20 are T ₇
The AND circuit 21 output signal J remains at the "L" level because the signal is at the "L" level until the timing. Therefore, the loop switch 15 remains open, and the focus is not locked on the surface of the protective layer of the disc 10.

さらに収束レズ６をディスク１０に近づけると、第６図
Ａ，Ｈに示すように記録膜面からの反射信号が発生し、
ディスク１０の記録膜面でフォーカスがロックするメカ
ニズムは前に述べたとおりである。Further, when the convergent lens 6 is brought closer to the disk 10, a reflection signal from the recording film surface is generated as shown in FIGS.
The mechanism in which the focus is locked on the recording film surface of the disk 10 is as described above.

なお、光源１の光量変化に応じてゲインを自動的に変化
させ、フォーカスサーボ系のループゲインを常に一定に
保持するＡＧＣ回路（図示を省略）を通常設けている
が、ディスク１０へデータを記録する際に、光源１の光
量が増えることによって生じるフォーカスサーボ系の過
渡応答が第３のコンパレータ回路１９のしきい電圧 E₃
に達することがある。これは第１のコンパレータ回路１
８のしきい電圧 E₁ に比べて、第３のコンパレータ回路
１９のしきい電圧 E₃ が低いために生じるものである。An AGC circuit (not shown) that automatically changes the gain according to the change in the light amount of the light source 1 and always keeps the loop gain of the focus servo system constant is provided, but data is recorded on the disk 10. In this case, the transient response of the focus servo system caused by the increase of the light amount of the light source 1 is caused by the threshold voltage E _{3 of} the third comparator circuit 19.
May reach. This is the first comparator circuit 1
This occurs because the threshold voltage E _{3 of} the third comparator circuit 19 is lower than the threshold voltage E _{1 of} 8.

この場合には、第７図に示す第３の実施例のようにすれ
ばよい。同図において、１０４はWEN 信号で、光源１の
光量が通常のデータ読出し中に比べ大きいとき（すなわ
ち、記録中）は“Ｈ”レベル、通常のデータ読出し中は
“Ｌ”レベルである。１０５は、第１のコンパレータ回
路１８の出力信号、１０６は、第２のコンパレータ回路
２３の出力信号である。In this case, the third embodiment shown in FIG. 7 may be used. In the figure, reference numeral 104 denotes a WEN signal, which is at "H" level when the light amount of the light source 1 is larger than during normal data reading (that is, during recording) and at "L" level during normal data reading. Reference numeral 105 is an output signal of the first comparator circuit 18, and 106 is an output signal of the second comparator circuit 23.

まず、データ記録中は（データ読出し中も含めて）▲
▼信号１００は“Ｌ”レベルとなって、フリップ
フロップ回路２０のRESET 入力に供給されている。ま
た、記録中はＷＥＮ信号は“Ｈ”レベルとなって、フリ
ップフロップ回路２０のＳＥＴ入力に供給されている。
したがって、フリップフロップ回路２０は、ＳＥＴ入力
が“Ｈ”レベル、RESET 入力が“Ｌ”レベルとなるか
ら同回路２０のＱ出力は“Ｈ”レベルとなる。よって、
このデータ記録中に、フォーカスサーボ系の過渡応答が
第３のコンパレータ回路１９のしきい電圧 E₃ に達し、
同回路１９の出力がＡＮＤ回路１０３を経てフリップフ
ロップ回路２０のCLOCK 入力に立上り信号が生じて
も、フリップフロップ回路２０のＱ出力は“Ｌ”レベル
に変化することはない。First, during data recording (including during data reading) ▲
The signal 100 becomes "L" level and is supplied to the RESET input of the flip-flop circuit 20. Further, during recording, the WEN signal is at “H” level and is supplied to the SET input of the flip-flop circuit 20.
Therefore, in the flip-flop circuit 20, the SET input becomes "H" level and the RESET input becomes "L" level, so that the Q output of the circuit 20 becomes "H" level. Therefore,
During this data recording, the transient response of the focus servo system reaches the threshold voltage E ₃ of the third comparator circuit 19,
Even if the output of the circuit 19 passes through the AND circuit 103 and a rising signal is generated at the CLOCK input of the flip-flop circuit 20, the Q output of the flip-flop circuit 20 does not change to "L" level.

第８図に本発明第４の実施例を示し、第９図に示した各
部波形図とともに説明する。１０７は反転回路、１０８
は立上りタイミングのみを遅らせることのできる遅延回
路で、ＣＲ積分回路より構成されている。タイミング T
₁ の時点から、光源１を発光させて、収束レンズ６をデ
ィスク１０に近づけると、加算増加回路２２出力Ｈは第
９図Ｈに示すように、第２のコンパレータ回路２３のし
きい電圧 E₂ に達し、これにより第２のコンパレータ回
路２３出力Ｉはタイミング T₂ から T₅ までの期間、
“Ｈ”レベルとなる。また、これに引続いて差動増幅回
路１３出力も第９図Ａに示すように、第１のコンパレー
タ回路１８のしきい電圧E₁に達し、同回路１８出力Ｂは
タイミング T₄ から T₆ の間、“Ｈ”レベルになろうと
する。しかし、この時、トランジスタ２５はオンになっ
ているので、信号Ｂは“Ｈ”レベルにならない。A fourth embodiment of the present invention is shown in FIG. 8 and will be described with reference to the waveform chart of each part shown in FIG. 107 is an inverting circuit, and 108
Is a delay circuit that can delay only the rising timing and is composed of a CR integrator circuit. Timing T
_When the light source 1 is caused to emit light from the time point 1 and the converging lens 6 is brought close to the disk 10, the output H of the addition increasing circuit 22 changes the threshold voltage E _{2 of} the second comparator circuit 23 as shown in FIG. 9H. Therefore, the output I of the second comparator circuit 23 is output from the timing T ₂ to T ₅ ,
It becomes "H" level. Further, subsequently to this, the output of the differential amplifier circuit 13 also reaches the threshold voltage E ₁ of the first comparator circuit 18 as shown in FIG. 9A, and the output B of the same circuit 18 is output from timings T ₄ to T _6. During this period, the level is about to become "H". However, at this time, since the transistor 25 is on, the signal B does not become "H" level.

第３のコンパレータ回路１９出力Ｃは、タイミング T₃
から T₇ までの期間、“Ｌ”レベルとなり、さらに▲
▼信号ＦとともにＡＮＤ回路１０３に入力し、第９
図Ｄのような信号を得る。これにより、フリップフロッ
プ回路２０のＱ出力Ｇはタイミング T₇ におけるCLOCK
入力の立上り信号で、同回路２０のDATA 入力Ｆが
“Ｈ”レベルであるため、第９図Ｇに示すように、
“Ｌ”レベルから“Ｈ”レベルとなる。The output C of the third comparator circuit 19 is at the timing T ₃
During the period from T to T ₇ , it becomes “L” level, and further ▲
▼ Input to signal AND circuit 103 together with signal F
Obtain the signal as in Figure D. As a result, the Q output G of the flip-flop circuit 20 becomes CLOCK at the timing T ₇ .
Since the DATA input F of the same circuit 20 is at the “H” level by the rising signal of the input, as shown in FIG. 9G,
The level changes from "L" level to "H" level.

以上説明したように、タイミングT₇ までは、第１のコ
ンパレータ出力Ｂおよびフリップフロップ回路２０のＱ
出力Ｇが“Ｌ”レベルであるから、ＡＮＤ回路２１の出
力信号Ｊも“Ｌ”レベルのままとなり、ループスイッチ
１５を閉じることはなく、ディスク１０の保護層表面で
フォーカスはロックしない。As described above, the first comparator output B and the Q of the flip-flop circuit 20 up to the timing T _7.
Since the output G is at "L" level, the output signal J of the AND circuit 21 also remains at "L" level, the loop switch 15 is not closed, and the focus is not locked on the surface of the protective layer of the disk 10.

さらに収束レンズ６をディスク１０に接近させると、第
９図Ａ，Ｈに示すように記録膜面からの反射信号が生
じ、ディスク１０の記録膜面でフォーカスがロックする
メカニズムは前に述べたとおりである。なお、フリップ
フロップ回路２０のDATA 入力（第９図Ｋ）は、T₁₀の
タイミングで“Ｈ”レベルから“Ｌ”レベルへ変化する
が、この変化速度はコンデンサＣとトランジスタ Tr の
導通抵抗ｒで定まり、通常トランジスタ Tr の導通抵抗
ｒは極めて小さいので▲▼信号Ｆの立下り信号と
ほぼ同時に“Ｌ”レベルへ変化する。When the converging lens 6 is further brought closer to the disc 10, a reflected signal from the recording film surface is generated as shown in FIGS. 9A and 9H, and the mechanism of locking the focus on the recording film surface of the disk 10 is as described above. Is. The DATA input (K in FIG. 9) of the flip-flop circuit 20 changes from the “H” level to the “L” level at the timing of T ₁₀ , but this changing speed depends on the conduction resistance r of the capacitor C and the transistor Tr. Since the conduction resistance r of the normal transistor Tr is extremely small, it normally changes to "L" level almost at the same time as the falling signal of the signal F.

次にタイミングT₁₃ で、フォーカスロックを解除する場
合、マイクロコンピュータからの指示で▲▼信号
Ｆを“Ｌ”レベルから“Ｈ”レベルにする。このとき、
フリップフロップ回路２０のDATA 入力には、反転回路
１０７、遅延回路１０８を経た▲▼信号が現われ
ているが、T₁₃ まで導通していた遅延回路１０８のトラ
ンジスタ Tr が非導通となり、抵抗Ｒを介してコンデン
サＣが充電される。Next, at timing T ₁₃ , when the focus lock is released, the signal F is changed from the “L” level to the “H” level by an instruction from the microcomputer. At this time,
At the DATA input of the flip-flop circuit 20, the signal ▲ ▼ that has passed through the inverting circuit 107 and the delay circuit 108 appears, but the transistor Tr of the delay circuit 108 that has been conducting until T ₁₃ becomes non-conducting and passes through the resistor R. The capacitor C is charged.

この充電時定数ＣＲを適当に選ぶことによって、フリッ
プフロップ回路２０のDATA 入力Ｋの立上りをタイミン
グT₁₄ まで遅らせることができる。このため、タイミン
グT₁₃ でフリップフロップ回路２０のCLOCK 入力Ｄが
“Ｌ”レルから“Ｈ”レベルへ変化したとき、同回路２
０のDATA入力Ｋを、常に“Ｌ”レベルに保持することが
でき、第９図Ｇに示すようにこれによってフリップフロ
ップ回路２０のＱ出力を誤動作することなく“Ｈ”レベ
ルから“Ｌ”レベルへ変化させることができる。したが
って、タイミング T₁ 以前の初期状態に戻り、引続きフ
ォーカスサーボを引込み動作させることができる。By properly selecting this charging time constant CR, the rise of the DATA input K of the flip-flop circuit 20 can be delayed until the timing T ₁₄ . Thus, when the CLOCK input D of the flip-flop circuit 20 is changed to the "H" level from "L" barrels at the timing T _13, the circuit 2
The DATA input K of 0 can always be held at the “L” level, and as shown in FIG. 9G, this allows the Q output of the flip-flop circuit 20 to operate without any malfunction and from the “H” level to the “L” level. Can be changed to. Therefore, it is possible to return to the initial state before the timing T ₁ and continue to operate the focus servo.

第１０図に本発明第５の実施例を示し、第１１図（第１
０図の各部波形図）、第１２図（フローチャート）とと
もに説明する。本実施例は第３図に示す第２の実施例の
フリップフロップ回路２０のかわりにＣＰＵ(Central P
rocessing Unit)200を用いたものである。FIG. 10 shows a fifth embodiment of the present invention, and FIG.
This will be described with reference to FIG. 0 waveform charts) and FIG. 12 (flow chart). In this embodiment, instead of the flip-flop circuit 20 of the second embodiment shown in FIG.
rocessing Unit) 200 is used.

ＣＰＵ200 は多くの場合、ＲＯＭ，ＲＡＭ，I/Oポート
を１チップに収めたシングルチップマイコンを用いる
が、ＲＯＭ，ＲＡＭ，I/O 拡張のラッチ、バッファ等と
アドレスデコーダを外部にもつマルチチップマイコンで
あることもある。いずれの場合も、ＣＰＵ200 は複数本
の入力ポートおよび出力ポートを有し、あらかじめＲＯ
Ｍに記録されたプログラムに従い、それらの入出力ポー
トを制御する。このＣＰＵ200 により、光ディスク装置
のフォーカスを含む各サーボを制御している。In most cases, the CPU200 uses a single-chip microcomputer in which ROM, RAM, and I / O ports are contained in one chip, but a multi-chip microcomputer having ROM, RAM, I / O expansion latches, buffers, and address decoders externally. Sometimes. In any case, the CPU 200 has a plurality of input ports and output ports, and
The input / output ports are controlled according to the program recorded in M. The CPU 200 controls each servo including the focus of the optical disk device.

以下、第１２図のフローチャートを用いて制御の概略ア
ルゴリズムを説明する。Hereinafter, a schematic control algorithm will be described with reference to the flowchart of FIG.

(1)初期的には、収束レンズは下方にある。(1) Initially, the converging lens is at the bottom.

(2)光源の発光とともに、収束レンズを上昇させる（ス
テップＳ１）。(2) As the light source emits light, the converging lens is raised (step S1).

(3)タイマを零にクリアする（ステップＳ２）。なお、
ＣＰＵ200 はＣＰＵ200 の動作クロックを常にカウント
しているカウンタを有するものがあり、そのカウンタ値
を用いてタイマ機能を実現できる。また、マイコンのチ
ップの外部にロード可能なカウンタを設け、一定周期の
クロックでカウントアップすることにより、タイマ機能
を設ける。(3) The timer is cleared to zero (step S2). In addition,
Some CPUs 200 have a counter that constantly counts the operation clock of the CPU 200, and the timer function can be realized by using the counter value. In addition, a counter that can be loaded outside the microcomputer chip is provided, and a timer function is provided by counting up with a clock of a fixed cycle.

(4)収束レズ上昇の途中で、第３のコンパレータ回路１
９出力Ｂが“Ｌ”レベルになるのを待つ（ステップＳ
３）。(4) Third comparator circuit 1 in the middle of rising convergence
9 Wait for output B to go to "L" level (step S
3).

(5)引続き、収束レンズ上昇の途中で、第３のコンパレ
ータ回路１９出力Ｂが“Ｈ”レベルになるのを待つ（ス
テップＳ４）。(5) Subsequently, while the convergent lens is being raised, it waits until the output B of the third comparator circuit 19 becomes "H" level (step S4).

(6)前記第３のコンパレータ回路１９出力Ｂが“Ｈ”レ
ベルになったのを受けてＣＰＵ200 の出力Ｄを“Ｈ”レ
ベルに設定する（ステップＳ５）。(6) In response to the output B of the third comparator circuit 19 becoming "H" level, the output D of the CPU 200 is set to "H" level (step S5).

(7)ＡＮＤ回路２１出力Ｃが“Ｈ”レベルになる、すな
わち、フォーカスサーボがロックするのを待ちつつ、タ
イマをチェックする（ステップＳ６，Ｓ７）。(7) The timer is checked while waiting for the output C of the AND circuit 21 to become "H" level, that is, the focus servo is locked (steps S6 and S7).

(8)もしタイマが、収束レンズの上昇待ち時間のリミッ
ト tu を超えたならば、光源を消燈し、収束レンズを下
降させる（ステップＳ８）。ＣＰＵ200 の出力Ｄを零に
戻す（ステップＳ９）。下降し終わる時間 td だけ待つ
（ステップＳ１０）。ＣＰＵ200 の命令実行サイクルは
ほぼ一定であるから、適当なループを設定すれば、待ち
時間＝ td なるウエイト処理が実現できる。最初からや
り直す。(8) If the timer exceeds the limit tu of the rising waiting time of the converging lens, the light source is turned off and the converging lens is lowered (step S8). The output D of the CPU 200 is returned to zero (step S9). Wait for the time td to finish the descent (step S10). Since the instruction execution cycle of the CPU 200 is almost constant, a wait process of waiting time = td can be realized by setting an appropriate loop. Start over.

以上の動作により、ＣＰＵ200 を用いて、ディスクの保
護層表面でフォーカスがロックするのを防止できるが、
この第５の実施例の特徴は、フリッフフロップ回路が省
けることである。もちろん、このＣＰＵ200 を後述する
第６の実施例にも適用できる。With the above operation, the CPU 200 can be used to prevent the focus from being locked on the surface of the protective layer of the disc.
The feature of the fifth embodiment is that the flip-flop circuit can be omitted. Of course, the CPU 200 can also be applied to the sixth embodiment described later.

第１３図に本発明第６の実施例を示し、第１４図に示し
た詳細図および第１５図に示した各部波形図を用いて説
明する。第１３図において、加算増幅回路２２出力から
第３のコンパレータ回路１９に導き、さらにフリップフ
ロップ回路２０を経て、ＡＮＤ回路２１へ入力してい
る。タイミング T₁ より、光源１を発光させて、収束レ
ンズ６をディスク１０に近づけると、加算増幅回路２２
出力は第１５図Ｈに示すように、第３のコンパレータ回
路１９のしきい電圧 E₃ に達し、これを受けて第３のコ
ンパレータ回路１９出力ＣはタイミングT₂から T₇ まで
の期間、“Ｌ”レベルとなる。これに引続き、差動増幅
回路１３出力も第１５図Ａに示すように、第１のコンパ
レータ回路１８のしきい電圧 E₁ に達し、同回路１８出
力ＢもタイミングT₄からT₆の期間、“Ｈ”レベルになろ
うとする、しかし、このとき、トランジスタ２５がオン
になっているので、第１のコンパレータ回路１８の出力
Ｂは“Ｈ”レベルにならない。A sixth embodiment of the present invention is shown in FIG. 13 and will be described with reference to the detailed view shown in FIG. 14 and the waveform chart of each part shown in FIG. In FIG. 13, the output from the summing amplifier circuit 22 is led to the third comparator circuit 19, and further inputted to the AND circuit 21 via the flip-flop circuit 20. From timing T ₁ , the light source 1 is caused to emit light, and the converging lens 6 is brought closer to the disk 10.
As shown in FIG. 15H, the output reaches the threshold voltage E ₃ of the third comparator circuit 19, and in response to this, the output C of the third comparator circuit 19 is “T” during the period from timing T ₂ to T _7. It becomes the L "level. Subsequent to this, the output of the differential amplifier circuit 13 also reaches the threshold voltage E ₁ of the first comparator circuit 18 as shown in FIG. 15A, and the output B of the same circuit 18 is also from the timing T ₄ to the timing T ₆ . The output B of the first comparator circuit 18 does not become the "H" level because the transistor 25 is turned on at this time.

一方、T₇のタイミングで、フリップフロップ回路２０の
CLOCK 入力に立上り信号Ｃが生じており、かつ同回路
２０のDATA 入力Ｆが“Ｈ”レベルであるため、フリッ
ツフロップ回路２０出力Ｇは、第１５図Ｇに示すよう
に、“Ｌ”レベルから“Ｈ”レベルへと変化する。On the other hand, at the timing of T ₇ , the flip-flop circuit 20
Since the rising signal C is generated at the CLOCK input and the DATA input F of the circuit 20 is at the "H" level, the output G of the fritz flop circuit 20 changes from the "L" level to that shown in FIG. 15G. It changes to "H" level.

以上説明したように、タイミングT₇ まではフリップフ
ロップ回路２０のＱ出力Ｇが“Ｌ”レベルであるから、
ＡＮＤ回路２１の出力信号Ｊも“Ｌ”レベルのままとな
り、ループスイッチ１５を閉じることはなく、ディスク
１０の保護層表面でフォーカスはロックしない。As described above, the Q output G of the flip-flop circuit 20 is at the “L” level until the timing T ₇ ,
The output signal J of the AND circuit 21 also remains at "L" level, the loop switch 15 is not closed, and the focus is not locked on the protective layer surface of the disk 10.

さらに収束レンズ６をディスク１０に接近させると、第
１５図Ｈに示すように T₉ のタイミングで、加算増幅回
路２２出力は第２のコンパレータ回路２３のしきい電圧
E₂ に達し、第２のコンパレータ回路２３出力Ｉは
“Ｌ”レベルから“Ｈ”レベルへ変化する。しかる後、
T₁₀ のタイミングからＡＮＤ回路２１の３入力（第１５
図Ｂ，Ｇ，Ｉ）が全て“Ｈ”レベルとなり、ループスイ
ッチ１５を閉じてディスク１０の記録膜面でフォーカス
がロックする。When the converging lens 6 is further brought closer to the disk 10, the output of the summing amplifier circuit 22 is changed to the threshold voltage of the second comparator circuit 23 at the timing of T ₉ as shown in FIG. 15H.
Reaching E ₂ , the output I of the second comparator circuit 23 changes from the “L” level to the “H” level. After that,
From the timing of T ₁₀ , three inputs of the AND circuit 21 (15th input)
(B, G, and I) are all at "H" level, the loop switch 15 is closed, and the focus is locked on the recording film surface of the disk 10.

また、T₁₂ のタイミングでフォーカスロックを解除する
場合の動作は、第４図に示した第２の実施例で述べた通
りである。この第１４図に示した第６の実施例では、フ
リップフロップ回路２０のCLOCK 入力に設けていたＡ
ＮＤ回路が不要になる。The operation for releasing the focus lock at the timing of T ₁₂ is as described in the second embodiment shown in FIG. In the sixth embodiment shown in FIG. 14, A provided at the CLOCK input of the flip-flop circuit 20.
The ND circuit becomes unnecessary.

〔発明の効果〕〔The invention's effect〕

本発明によれば、ディスクの保護層表面からの反射信号
に現われるフォーカスサーボ系の引込むことのできる最
後の信号領域を過ぎた直後の立上り信号もしくは立下り
信号からフォーカスがロックでるようになるため、ディ
スクの保護層表面でフォーカスが引込むという誤動作が
なくなる。According to the present invention, the focus can be locked from the rising signal or the falling signal immediately after the last signal area of the focus servo system that can appear in the reflection signal from the protective layer surface of the disc and which is retractable. The malfunction that the focus is pulled in on the surface of the protective layer of the disk is eliminated.

換言すれば、ディスクの記録膜面からの反射信号に比
べ、ディスク保護層表面からの反射信号が大きくても差
し支えないため、ディスクの記録膜面の反射率を下げる
ことにより、再生信号のC/N を向上させることもでき
る。In other words, the reflected signal from the surface of the disc protective layer may be larger than the reflected signal from the recording film surface of the disc, so by lowering the reflectance of the recording film surface of the disc, the C / It can also improve N.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の第１実施例のブロック図、第２図はそ
の各部の波形図、第３図は本発明の第２実施例のブロッ
ク図、第４図は該第２実施例の詳細図、第５図，第６図
は該第２実施例の動作説明のための各部波形図、第７図
は本発明の第３実施例のブロック図、第８図は本発明の
第４実施例のブロック図、第９図は該第４実施例の動作
説明のための各部波形図、第１０図は本発明の第５実施
例のブロック図、第１１図は該第５実施例の動作説明の
ための各部波形図、第１２図は該第５実施例のＣＰＵの
機能を示すフローチャート、第１３図は本発明の第６実
施例のブロック図、第１４図は該第６実施例の詳細図、
第１５図は該第６実施例の動作説明のための各部波形
図、第１６図は従来装置のブロック図、第１７図，第１
８図は該従来装置の動作説明のための各部波形図、第１
９図は第１のコンパレータ回路の一例を示す回路図であ
る。 １……光源、１０……ディスク、１３……差動増幅回
路、１５……ループスイッチ、１８……第１のコンパレ
ータ回路、１９……第３のコンパレータ回路、２０……
フリップフロップ回路、２１……ＡＮＤ回路、２２……
加算増幅回路、２３……第２のコンパレータ回路、２０
０……ＣＰＵFIG. 1 is a block diagram of the first embodiment of the present invention, FIG. 2 is a waveform diagram of each part thereof, FIG. 3 is a block diagram of the second embodiment of the present invention, and FIG. 4 is a block diagram of the second embodiment. Detailed diagrams, FIGS. 5 and 6 are waveform diagrams of respective parts for explaining the operation of the second embodiment, FIG. 7 is a block diagram of a third embodiment of the present invention, and FIG. 8 is a fourth diagram of the present invention. FIG. 9 is a block diagram of an embodiment, FIG. 9 is a waveform diagram of each part for explaining the operation of the fourth embodiment, FIG. 10 is a block diagram of the fifth embodiment of the present invention, and FIG. 11 is a view of the fifth embodiment. Waveform diagrams of respective parts for explaining the operation, FIG. 12 is a flow chart showing the function of the CPU of the fifth embodiment, FIG. 13 is a block diagram of the sixth embodiment of the present invention, and FIG. 14 is the sixth embodiment. Detailed drawing of
FIG. 15 is a waveform diagram of each part for explaining the operation of the sixth embodiment, FIG. 16 is a block diagram of a conventional device, FIG. 17, FIG.
FIG. 8 is a waveform chart of each part for explaining the operation of the conventional device,
FIG. 9 is a circuit diagram showing an example of the first comparator circuit. 1 ... Light source, 10 ... Disk, 13 ... Differential amplifier circuit, 15 ... Loop switch, 18 ... First comparator circuit, 19 ... Third comparator circuit, 20 ...
Flip-flop circuit, 21 ... AND circuit, 22 ...
Summing amplifier circuit, 23 ... Second comparator circuit, 20
0 ... CPU

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】複数の光検出器の誤差信号出力を用いて、
収束レンズと情報記録媒体間の距離が所望の距離で一定
となるように前記情報記録媒体の面振れに追従して前記
収束レンズあるいは前記収束レンズを含む光学系を駆動
手段により駆動させる光ディスク装置のフォーカス引込
み回路において、 前記複数の光検出器からの出力の差信号を求めるための
増幅回路に入力し、該増幅回路の出力を、フォーカス引
込み時にディスク記録膜面からの反射光によって得られ
る誤差信号を検出するための第１のしきい値電圧を有す
る第１の比較回路と、該第１のしきい値電圧より小さい
第２のしきい値電圧を有する第２の比較回路とに入力
し、 前記第２の比較回路の出力はフリップフロップ回路で構
成される第１の論理回路に入力し、該フリップフロップ
回路は該第２の比較回路の出力の後縁で第１の状態から
第２の状態に変化するようにし、 前記第１の比較回路の出力は、前記第１の論理回路の出
力が第１の状態にある時には無効とされ、第２の状態に
なった時に有効とされるようにし、 前記第１の論理回路の出力と前記第１の比較回路の出力
を第２の論理回路に入力し、該第２の論理出力によって
フォーカスサーボをオンとする構成とすることにより、 ディスク保護膜表面で検出される反射光の影響を除去し
て、記録膜面でフォーカスサーボ制御が行われるように
したことを特徴とする光ディスク装置のフォーカス引込
み回路。1. Using error signal outputs of a plurality of photodetectors,
An optical disc device in which a driving means drives the converging lens or an optical system including the converging lens so as to follow the surface wobbling of the information recording medium so that the distance between the converging lens and the information recording medium becomes constant at a desired distance. In the focus pull-in circuit, the difference signal of the outputs from the plurality of photodetectors is input to an amplifier circuit, and the output of the amplifier circuit is an error signal obtained by the reflected light from the disk recording film surface at the time of focus pull-in. Input to a first comparison circuit having a first threshold voltage for detecting and a second comparison circuit having a second threshold voltage smaller than the first threshold voltage, The output of the second comparison circuit is input to a first logic circuit composed of a flip-flop circuit, and the flip-flop circuit has a first state at the trailing edge of the output of the second comparison circuit. To the second state, the output of the first comparison circuit is invalid when the output of the first logic circuit is in the first state, and is valid when it is in the second state. The output of the first logic circuit and the output of the first comparison circuit are input to the second logic circuit, and the focus servo is turned on by the second logic output. The focus pull-in circuit of the optical disk device is characterized in that the influence of the reflected light detected on the surface of the disk protective film is removed, and the focus servo control is performed on the surface of the recording film. 【請求項２】前記特許請求の範囲第１項記載の光ディス
ク装置のフォーカス引込み回路において、 前記複数の光検出器からの出力の総和を求めるための増
幅回路を有し、該増幅回路の出力は、フォーカス引込み
時にディスク記録膜面からの反射光によって得られる総
和信号を検出するための第３のしきい値電圧を有する第
３の比較回路に入力され、 前記第３の比較回路の出力を前記第２の論理回路に入力
し、該第２の論理出力によってフォーカスサーボをオン
とする構成とすることにより、 ディスク保護膜表面で検出される反射光の影響を除去し
て、記録膜面でフォーカスサーボ制御が行われるように
したことを特徴とする光ディスク装置のフォーカス引込
み回路。2. The focus pull-in circuit of the optical disk device according to claim 1, further comprising an amplifier circuit for obtaining a sum of outputs from the plurality of photodetectors, and the output of the amplifier circuit is , A third comparison circuit having a third threshold voltage for detecting a sum signal obtained by the reflected light from the disk recording film surface at the time of focus pull-in, and the output of the third comparison circuit is input to the third comparison circuit. By inputting it to the second logic circuit and turning on the focus servo by the second logic output, the influence of the reflected light detected on the surface of the disk protective film is removed, and the focus on the recording film surface is eliminated. A focus pull-in circuit for an optical disc device, wherein servo control is performed. 【請求項３】前記特許請求の範囲第１項または第２項記
載の光ディスク装置のフォーカス引込み回路において、
前記第２の論理回路をマイクロコンピュータによって構
成したことを特徴とする光ディスク装置のフォーカス引
込み回路。3. A focus pull-in circuit for an optical disk device according to claim 1 or 2, wherein:
A focus pull-in circuit for an optical disk device, wherein the second logic circuit is composed of a microcomputer.