JPH06350579A - 無瞬断切替方式 - Google Patents
無瞬断切替方式Info
- Publication number
- JPH06350579A JPH06350579A JP14028793A JP14028793A JPH06350579A JP H06350579 A JPH06350579 A JP H06350579A JP 14028793 A JP14028793 A JP 14028793A JP 14028793 A JP14028793 A JP 14028793A JP H06350579 A JPH06350579 A JP H06350579A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- delay
- transmission
- digital transmission
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 複数のディジタル伝送路の伝送信号の切替え
を無瞬断で切替える。 【構成】 送信側回路から前記複数のディジタル伝送路
に、各マルチフレームの少くとも1ビットの所定ビット
に複数マルチフレームで繰り返す所定のビットパタン系
列を、同時タイミングで送出し、受信側回路で各伝送信
号から抽出した前記ビットパタン系列を用いて、前記伝
送路の遅延差を前記パタン系列の変化点を基準に定め、
前記複数のディジタル伝送路の遅延が大きい側のマルチ
フレームタイミングで前記マルチフレーム遅延バッファ
の両方の読出制御或いは書き込み制御を行い、前記マル
チフレーム遅延バッファの両方の出力信号の一方から他
方に無瞬断で切替える。ビットパタンの繰り返し周期は
マルチフレームタイミングよりも十分に長く設定されて
いるので、マルチフレームタイミング以上の遅延差も検
出できる。
を無瞬断で切替える。 【構成】 送信側回路から前記複数のディジタル伝送路
に、各マルチフレームの少くとも1ビットの所定ビット
に複数マルチフレームで繰り返す所定のビットパタン系
列を、同時タイミングで送出し、受信側回路で各伝送信
号から抽出した前記ビットパタン系列を用いて、前記伝
送路の遅延差を前記パタン系列の変化点を基準に定め、
前記複数のディジタル伝送路の遅延が大きい側のマルチ
フレームタイミングで前記マルチフレーム遅延バッファ
の両方の読出制御或いは書き込み制御を行い、前記マル
チフレーム遅延バッファの両方の出力信号の一方から他
方に無瞬断で切替える。ビットパタンの繰り返し周期は
マルチフレームタイミングよりも十分に長く設定されて
いるので、マルチフレームタイミング以上の遅延差も検
出できる。
Description
【0001】
【産業上の利用分野】本発明は、複数のディジタル伝送
路で接続された装置間において、伝送路内を通過してい
る伝送信号を無瞬断で切替える無瞬断切替方式に関す
る。
路で接続された装置間において、伝送路内を通過してい
る伝送信号を無瞬断で切替える無瞬断切替方式に関す
る。
【0002】
【従来の技術】図2は、2装置間の伝送路経路の一例を
示した。装置A100と装置B101は伝送路A200
と伝送路B201で接続されている。この場合、伝送路
A200は伝送路B201よりも距離が長いので、装置
A100から伝送路A200と伝送路B201に同時刻
でデータが送出されたとしても、装置B101には伝送
路B201のデータが早く到達し、伝送路A200のデ
ータは伝送距離差に比例して遅延する。
示した。装置A100と装置B101は伝送路A200
と伝送路B201で接続されている。この場合、伝送路
A200は伝送路B201よりも距離が長いので、装置
A100から伝送路A200と伝送路B201に同時刻
でデータが送出されたとしても、装置B101には伝送
路B201のデータが早く到達し、伝送路A200のデ
ータは伝送距離差に比例して遅延する。
【0003】図3は、従来の無瞬断切替方式を示した図
である。伝送路A200及び伝送路B201の信号はそ
れぞれマルチフレーム遅延バッファA500、マルチフ
レーム遅延バッファB501に入力されマルチフレーム
同期が確立され遅延された後、また、マルチフレーム遅
延バッファA500,B501からはマルチフレーム遅
延検出回路503に遅延データA505、遅延データB
506が渡され、遅延の大きいマルチフレーム位相に合
わせるように書き込み信号A508と書き込み信号B5
09を調整する。マルチフレーム遅延バッファA500
とマルチフレーム遅延バッファB501から出力された
データはマルチフレーム位相が合っているので、伝送路
選択回路303に入力される選択信号305で入力信号
の一方が選択された時に選択出力202は同一位相のデ
ータとなり、瞬断無く切替が実行できる。尚、選択信号
305はマルチフレーム単位で出力される。この無瞬断
切替方式は伝送路の遅延時間を予め予測したマルチフレ
ームを組み、そのマルチフレームの先頭位置を識別する
信号を伝送路内の余剰ビットを用いて対向局に通知し、
マルチフレーム位相を合わせることで無瞬断切替を行
う。このような無瞬断切替方式は、特開昭64−506
27号公報に開示されている。
である。伝送路A200及び伝送路B201の信号はそ
れぞれマルチフレーム遅延バッファA500、マルチフ
レーム遅延バッファB501に入力されマルチフレーム
同期が確立され遅延された後、また、マルチフレーム遅
延バッファA500,B501からはマルチフレーム遅
延検出回路503に遅延データA505、遅延データB
506が渡され、遅延の大きいマルチフレーム位相に合
わせるように書き込み信号A508と書き込み信号B5
09を調整する。マルチフレーム遅延バッファA500
とマルチフレーム遅延バッファB501から出力された
データはマルチフレーム位相が合っているので、伝送路
選択回路303に入力される選択信号305で入力信号
の一方が選択された時に選択出力202は同一位相のデ
ータとなり、瞬断無く切替が実行できる。尚、選択信号
305はマルチフレーム単位で出力される。この無瞬断
切替方式は伝送路の遅延時間を予め予測したマルチフレ
ームを組み、そのマルチフレームの先頭位置を識別する
信号を伝送路内の余剰ビットを用いて対向局に通知し、
マルチフレーム位相を合わせることで無瞬断切替を行
う。このような無瞬断切替方式は、特開昭64−506
27号公報に開示されている。
【0004】
【発明が解決しようとする課題】このように従来の無瞬
断切替方式は、伝送路の遅延時間を予め予測したマルチ
フレームを組み、そのマルチフレームの先頭位置を識別
する信号を伝送路内の余剰ビットを用いて対向局に通知
し、マルチフレーム位相を合わせることで無瞬断切替を
行っているので、伝送路長を予め見積もれないとマルチ
フレーム長が決定できず、しかも定めたマルチフレーム
以上の遅延が発生する場合、無瞬断切替が出来なくなる
欠点がある。
断切替方式は、伝送路の遅延時間を予め予測したマルチ
フレームを組み、そのマルチフレームの先頭位置を識別
する信号を伝送路内の余剰ビットを用いて対向局に通知
し、マルチフレーム位相を合わせることで無瞬断切替を
行っているので、伝送路長を予め見積もれないとマルチ
フレーム長が決定できず、しかも定めたマルチフレーム
以上の遅延が発生する場合、無瞬断切替が出来なくなる
欠点がある。
【0005】
【課題を解決するための手段】本発明によれば、複数の
ディジタル伝送路にマルチフレーム構成の伝送信号を送
出し、前記複数のディジタル伝送路を介して互いに対向
する装置の受信側装置には、前記複数のディジタル伝送
路の経路の違いによる伝送信号の遅延差を吸収する少く
ともマルチフレームに相当する伝送信号を記憶できるマ
ルチフレーム遅延バッファを前記複数のディジタル伝送
路の各々に対応して設け、伝送信号切替実行時に無瞬断
で切替える方式において、送信側回路から前記複数のデ
ィジタル伝送路に、各マルチフレームの少くとも1ビッ
トの所定ビットに複数マルチフレームで繰り返す所定の
ビットパタン系列を、同時タイミングで送出し、受信側
回路で各伝送信号から抽出した前記ビットパタン系列を
用いて、前記伝送路の遅延差を前記パタン系列の変化点
を基準に定め、前記複数のディジタル伝送路の遅延が大
きい側のマルチフレームタイミングで前記マルチフレー
ム遅延バッファの両方の読出制御を行い、前記マルチフ
レーム遅延バッファの両方の出力信号の一方から他方に
無瞬断で切替えることを特徴とする無瞬断切替方式が得
られる。
ディジタル伝送路にマルチフレーム構成の伝送信号を送
出し、前記複数のディジタル伝送路を介して互いに対向
する装置の受信側装置には、前記複数のディジタル伝送
路の経路の違いによる伝送信号の遅延差を吸収する少く
ともマルチフレームに相当する伝送信号を記憶できるマ
ルチフレーム遅延バッファを前記複数のディジタル伝送
路の各々に対応して設け、伝送信号切替実行時に無瞬断
で切替える方式において、送信側回路から前記複数のデ
ィジタル伝送路に、各マルチフレームの少くとも1ビッ
トの所定ビットに複数マルチフレームで繰り返す所定の
ビットパタン系列を、同時タイミングで送出し、受信側
回路で各伝送信号から抽出した前記ビットパタン系列を
用いて、前記伝送路の遅延差を前記パタン系列の変化点
を基準に定め、前記複数のディジタル伝送路の遅延が大
きい側のマルチフレームタイミングで前記マルチフレー
ム遅延バッファの両方の読出制御を行い、前記マルチフ
レーム遅延バッファの両方の出力信号の一方から他方に
無瞬断で切替えることを特徴とする無瞬断切替方式が得
られる。
【0006】更に本発明によれば、複数のディジタル伝
送路にマルチフレーム構成の伝送信号を送出し、前記複
数のディジタル伝送路を介して互いに対向する装置の受
信側装置には、前記複数のディジタル伝送路の経路の違
いによる伝送信号の遅延差を吸収する少くともマルチフ
レームに相当する伝送信号を記憶できるマルチフレーム
遅延バッファを前記複数のディジタル伝送路の各々に対
応して設け、伝送信号切替実行時に無瞬断で切替える方
式において、送信側回路から前記複数のディジタル伝送
路に、各マルチフレームの少くとも1ビットの所定ビッ
トに複数マルチフレームで繰り返す所定のビットパタン
系列を、同時タイミングで送出し、受信側回路で各伝送
信号から抽出した前記ビットパタン系列を用いて、前記
伝送路の遅延差を前記パタン系列の変化点を基準に定
め、前記複数のディジタル伝送路の遅延が大きい側のマ
ルチフレームタイミングで前記マルチフレーム遅延バッ
ファの両方の書き込み制御を行い、前記マルチフレーム
遅延バッファの両方の出力信号の一方から他方に無瞬断
で切替えることを特徴とする無瞬断切替方式が得られ
る。
送路にマルチフレーム構成の伝送信号を送出し、前記複
数のディジタル伝送路を介して互いに対向する装置の受
信側装置には、前記複数のディジタル伝送路の経路の違
いによる伝送信号の遅延差を吸収する少くともマルチフ
レームに相当する伝送信号を記憶できるマルチフレーム
遅延バッファを前記複数のディジタル伝送路の各々に対
応して設け、伝送信号切替実行時に無瞬断で切替える方
式において、送信側回路から前記複数のディジタル伝送
路に、各マルチフレームの少くとも1ビットの所定ビッ
トに複数マルチフレームで繰り返す所定のビットパタン
系列を、同時タイミングで送出し、受信側回路で各伝送
信号から抽出した前記ビットパタン系列を用いて、前記
伝送路の遅延差を前記パタン系列の変化点を基準に定
め、前記複数のディジタル伝送路の遅延が大きい側のマ
ルチフレームタイミングで前記マルチフレーム遅延バッ
ファの両方の書き込み制御を行い、前記マルチフレーム
遅延バッファの両方の出力信号の一方から他方に無瞬断
で切替えることを特徴とする無瞬断切替方式が得られ
る。
【0007】
【作用】本発明では、少なくとも前記ビットパタン系列
のパタンの変化がマルチフレームタイミング内で1回発
生し、ビットパタンの繰り返し間隔はマルチフレームタ
イミングよりも十分に長く設定されており、マルチフレ
ームタイミング以上の遅延差も検出できる。
のパタンの変化がマルチフレームタイミング内で1回発
生し、ビットパタンの繰り返し間隔はマルチフレームタ
イミングよりも十分に長く設定されており、マルチフレ
ームタイミング以上の遅延差も検出できる。
【0008】
【実施例】図1は、本発明の一実施例による無瞬断切替
方式を示した図である。
方式を示した図である。
【0009】伝送路A200及び伝送路B201の信号
はそれぞれマルチフレーム以上のバッファサイズを持つ
マルチフレーム遅延バッファA300、マルチフレーム
遅延バッファB301に入力されマルチフレーム同期が
確立され遅延される、また、マルチフレーム遅延バッフ
ァA300,B301は伝送路A遅延検出回路400と
伝送路B遅延検出回路401に伝送路内のマルチフレー
ム内に1ビットだけ定められた特定ビット306,30
7を渡す。この特定ビットは、数マルチフレームで繰り
返すビットパタンであり、送信側からは伝送路A200
と伝送路B201に同時タイミングで同じビットパター
ンを挿入する。伝送路A遅延検出回路400と伝送路B
遅延検出回路401はマルチフレーム内に1ビットだけ
伝送されてくる前記特定ビットを検出し、位相制御回路
304にマルチフレーム遅延データA402、マルチフ
レーム遅延データB403が渡され、位相制御回路30
4は、遅延量の大きいマルチフレーム位相に合わせるよ
うにマルチフレーム書き込み信号A308とマルチフレ
ーム書き込み信号B309を調整する。伝送路A200
と伝送路B201からマルチフレーム遅延バッファA3
00とマルチフレーム遅延バッファ301に書き込まれ
るデータは、伝送路A200と伝送路B201の遅延差
がマルチフレーム以上に離れていても前記マルチフレー
ム書き込み信号308と309で調整されるのでマルチ
フレーム遅延バッファA300とマルチフレーム遅延バ
ッファB301から出力されたデータはマルチフレーム
位相が合い、伝送路選択回路303に入力される選択信
号305で入力信号の一方が選択された時に選択出力2
02は同一位相のデータとなり、瞬断無く切替が実行で
きる。
はそれぞれマルチフレーム以上のバッファサイズを持つ
マルチフレーム遅延バッファA300、マルチフレーム
遅延バッファB301に入力されマルチフレーム同期が
確立され遅延される、また、マルチフレーム遅延バッフ
ァA300,B301は伝送路A遅延検出回路400と
伝送路B遅延検出回路401に伝送路内のマルチフレー
ム内に1ビットだけ定められた特定ビット306,30
7を渡す。この特定ビットは、数マルチフレームで繰り
返すビットパタンであり、送信側からは伝送路A200
と伝送路B201に同時タイミングで同じビットパター
ンを挿入する。伝送路A遅延検出回路400と伝送路B
遅延検出回路401はマルチフレーム内に1ビットだけ
伝送されてくる前記特定ビットを検出し、位相制御回路
304にマルチフレーム遅延データA402、マルチフ
レーム遅延データB403が渡され、位相制御回路30
4は、遅延量の大きいマルチフレーム位相に合わせるよ
うにマルチフレーム書き込み信号A308とマルチフレ
ーム書き込み信号B309を調整する。伝送路A200
と伝送路B201からマルチフレーム遅延バッファA3
00とマルチフレーム遅延バッファ301に書き込まれ
るデータは、伝送路A200と伝送路B201の遅延差
がマルチフレーム以上に離れていても前記マルチフレー
ム書き込み信号308と309で調整されるのでマルチ
フレーム遅延バッファA300とマルチフレーム遅延バ
ッファB301から出力されたデータはマルチフレーム
位相が合い、伝送路選択回路303に入力される選択信
号305で入力信号の一方が選択された時に選択出力2
02は同一位相のデータとなり、瞬断無く切替が実行で
きる。
【0010】尚、選択信号305はマルチフレーム単位
で出力される。
で出力される。
【0011】また、上記構成によれば、伝送路の遅延差
をマルチフレーム遅延バッファA300とマルチフレー
ム遅延バッファB301の読出信号位相を合わせること
で吸収し、同様に無瞬断切替を実行しても良い。
をマルチフレーム遅延バッファA300とマルチフレー
ム遅延バッファB301の読出信号位相を合わせること
で吸収し、同様に無瞬断切替を実行しても良い。
【0012】
【発明の効果】上記説明のごとく、本発明によれば、送
信側から、各マルチフレームの少くとも1ビットの所定
ビットに複数マルチフレームで繰り返す所定のビットパ
タン系列を、同時タイミングで送るだけで、伝送パスの
遅延差がマルチフレームよりも大きい場合であっても無
瞬断切替えが実行できる。
信側から、各マルチフレームの少くとも1ビットの所定
ビットに複数マルチフレームで繰り返す所定のビットパ
タン系列を、同時タイミングで送るだけで、伝送パスの
遅延差がマルチフレームよりも大きい場合であっても無
瞬断切替えが実行できる。
【図1】本発明の一実施例による無瞬断切替方式を示し
た図。
た図。
【図2】2装置間の伝送路経路の一例を示した図。
【図3】従来の無瞬断切替方式を示した図。
100 装置A 101 装置B 200 伝送路A 201 伝送路B 202 選択出力 300 マルチフレーム遅延バッファA 301 マルチフレーム遅延バッファB 303 伝送路選択回路 304 位相制御回路 305 選択信号 308 マルチフレーム書き込み信号A 309 マルチフレーム書き込み信号B 400 伝送路A遅延検出回路 401 伝送路B遅延検出回路 500 マルチフレーム遅延バッファA 501 マルチフレーム遅延バッファB 503 マルチフレーム遅延検出回路 506 遅延データA 508 書き込み信号A 509 書き込み信号B
Claims (2)
- 【請求項1】 複数のディジタル伝送路にマルチフレー
ム構成の伝送信号を送出し、前記複数のディジタル伝送
路を介して互いに対向する装置の受信側装置には、前記
複数のディジタル伝送路の経路の違いによる伝送信号の
遅延差を吸収する少くともマルチフレームに相当する伝
送信号を記憶できるマルチフレーム遅延バッファを前記
複数のディジタル伝送路の各々に対応して設け、伝送信
号切替実行時に無瞬断で切替える方式において、送信側
回路から前記複数のディジタル伝送路に、各マルチフレ
ームの少くとも1ビットの所定ビットに複数マルチフレ
ームで繰り返す所定のビットパタン系列を、同時タイミ
ングで送出し、受信側回路で各伝送信号から抽出した前
記ビットパタン系列を用いて、前記伝送路の遅延差を前
記パタン系列の変化点を基準に定め、前記複数のディジ
タル伝送路の遅延が大きい側のマルチフレームタイミン
グで前記マルチフレーム遅延バッファの両方の読出制御
を行い、前記マルチフレーム遅延バッファの両方の出力
信号の一方から他方に無瞬断で切替えることを特徴とす
る無瞬断切替方式。 - 【請求項2】 複数のディジタル伝送路にマルチフレー
ム構成の伝送信号を送出し、前記複数のディジタル伝送
路を介して互いに対向する装置の受信側装置には、前記
複数のディジタル伝送路の経路の違いによる伝送信号の
遅延差を吸収する少くともマルチフレームに相当する伝
送信号を記憶できるマルチフレーム遅延バッファを前記
複数のディジタル伝送路の各々に対応して設け、伝送信
号切替実行時に無瞬断で切替える方式において、送信側
回路から前記複数のディジタル伝送路に、各マルチフレ
ームの少くとも1ビットの所定ビットに複数マルチフレ
ームで繰り返す所定のビットパタン系列を、同時タイミ
ングで送出し、受信側回路で各伝送信号から抽出した前
記ビットパタン系列を用いて、前記伝送路の遅延差を前
記パタン系列の変化点を基準に定め、前記複数のディジ
タル伝送路の遅延が大きい側のマルチフレームタイミン
グで前記マルチフレーム遅延バッファの両方の書き込み
制御を行い、前記マルチフレーム遅延バッファの両方の
出力信号の一方から他方に無瞬断で切替えることを特徴
とする無瞬断切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5140287A JP2536401B2 (ja) | 1993-06-11 | 1993-06-11 | 無瞬断切替方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5140287A JP2536401B2 (ja) | 1993-06-11 | 1993-06-11 | 無瞬断切替方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06350579A true JPH06350579A (ja) | 1994-12-22 |
JP2536401B2 JP2536401B2 (ja) | 1996-09-18 |
Family
ID=15265279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5140287A Expired - Lifetime JP2536401B2 (ja) | 1993-06-11 | 1993-06-11 | 無瞬断切替方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536401B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08237230A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ディジタル通信システムにおける自動遅延調整回路及び調整方法 |
JPH11103268A (ja) * | 1997-09-25 | 1999-04-13 | Nec Corp | 無瞬断切替方式 |
JP2007129382A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 遅延時間差測定方法及び遅延時間差測定装置 |
JP2009005107A (ja) * | 2007-06-21 | 2009-01-08 | Nec Corp | 固定遅延ルート確認方法及び固定遅延ルート確認システム |
-
1993
- 1993-06-11 JP JP5140287A patent/JP2536401B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08237230A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ディジタル通信システムにおける自動遅延調整回路及び調整方法 |
JPH11103268A (ja) * | 1997-09-25 | 1999-04-13 | Nec Corp | 無瞬断切替方式 |
JP2007129382A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 遅延時間差測定方法及び遅延時間差測定装置 |
JP2009005107A (ja) * | 2007-06-21 | 2009-01-08 | Nec Corp | 固定遅延ルート確認方法及び固定遅延ルート確認システム |
Also Published As
Publication number | Publication date |
---|---|
JP2536401B2 (ja) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990023345A (ko) | 복수 전송 선로간의 지연 시간 조정장치 및 조정방법 | |
US4667333A (en) | Automatic clock recovery circuit | |
JP2536401B2 (ja) | 無瞬断切替方法 | |
US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
JPH047865B2 (ja) | ||
JP3125348B2 (ja) | パラレルビット同期方式 | |
KR102173881B1 (ko) | 스큐 제거 동작을 수행하는 반도체 장치 | |
JPH1098457A (ja) | デジタル・オーディオ信号の同期化装置及び方法 | |
CA1305758C (en) | Phase difference adjusting circuit | |
JP2713009B2 (ja) | 遅延時間差吸収装置 | |
JPH04243335A (ja) | 無瞬断回線切替回路 | |
JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
JPH05102882A (ja) | 冗長系選択回路 | |
JP2765394B2 (ja) | 伝送路無瞬断切替方式 | |
JPS6245247A (ja) | ル−プ遅延補正方式 | |
JPS6398259A (ja) | 伝送ル−ト切換装置 | |
JP2697557B2 (ja) | マルチフレーム位相自動制御回路 | |
EP0667058B1 (en) | A method and a device for a changeover of asynchronous clock signals | |
JP2867495B2 (ja) | ヒットレス切替方式 | |
JP2626476B2 (ja) | フレームアライナ | |
US3459893A (en) | Multiple trunk digital switching synchronization | |
JPH04304725A (ja) | 伝送路切替方式 | |
JPS6228903B2 (ja) | ||
JP2748840B2 (ja) | 無瞬断切換方法およびその装置 | |
JPH07143033A (ja) | 回線切替装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |