JPH06349845A - Semiconductor integrated circuit and its manufacture - Google Patents
Semiconductor integrated circuit and its manufactureInfo
- Publication number
- JPH06349845A JPH06349845A JP13330693A JP13330693A JPH06349845A JP H06349845 A JPH06349845 A JP H06349845A JP 13330693 A JP13330693 A JP 13330693A JP 13330693 A JP13330693 A JP 13330693A JP H06349845 A JPH06349845 A JP H06349845A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- integrated circuit
- semiconductor integrated
- emitter
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体集積回路に関
し、特に半導体素子を並列に２個以上集積化する半導体
集積回路の電極パターンの形成技術に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly to a technique for forming an electrode pattern of a semiconductor integrated circuit in which two or more semiconductor elements are integrated in parallel.
【０００２】[0002]
【従来の技術】図１７は、従来の多フィンガーヘテロジ
ャンクションバイポーラトランジスタ（Ｈｅｔｅｒｏｊ
ｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｅ
ｒ：以下「ＨＢＴ」と記す）２００の集積パターンを示
す平面図である。また、図１８乃至図２１は図１７のＣ
Ｃ断面の一部においてＨＢＴ２００が形成されてゆく様
子を工程順に示す断面図であり、図２１は図１７のＣＣ
断面図の一部に相当する。2. Description of the Related Art FIG. 17 shows a conventional multi-finger heterojunction bipolar transistor (Heteroj).
unction Bipolar Transiste
r: hereinafter referred to as “HBT”) 200 is a plan view showing an integrated pattern. 18 to 21 are C of FIG.
FIG. 21 is a cross-sectional view showing the process in which the HBT 200 is formed in a part of the C cross section in the order of steps, and FIG.
It corresponds to a part of the cross-sectional view.
【０００３】ＨＢＴ２００において、化合物半導体基板
１上にはコレクタ層４、ベース層（ベースメサ）３、エ
ミッタ層（エミッタメサ）２がこの順に選択的に積層さ
れている。コレクタ層４、ベース層３、エミッタ層２に
は、それぞれコレクタ電極７、ベース電極６、エミッタ
電極５が接続されている。更にエミッタ電極５に接続さ
れたエミッタ引出しエアーブリッジ配線８が形成され、
エミッタ引出しエアーブリッジ配線８を跨ぐようにし
て、コレクタ引出しエアーブリッジ配線９が形成されて
いる。コレクタ引出しエアーブリッジ配線９はコレクタ
電極７に接続されている。In the HBT 200, a collector layer 4, a base layer (base mesa) 3, and an emitter layer (emitter mesa) 2 are selectively laminated in this order on a compound semiconductor substrate 1. A collector electrode 7, a base electrode 6 and an emitter electrode 5 are connected to the collector layer 4, the base layer 3 and the emitter layer 2, respectively. Further, an emitter lead-out air bridge wiring 8 connected to the emitter electrode 5 is formed,
A collector lead-out air bridge wiring 9 is formed so as to straddle the emitter lead-out air bridge wiring 8. The collector lead-out air bridge wiring 9 is connected to the collector electrode 7.
【０００４】エミッタ引出しエアーブリッジ配線８は更
にエミッタ引出し配線１０に、コレクタ引出しエアーブ
リッジ配線９は更にコレクタ引出し配線１２に、そして
ベース電極６はベース引出し配線１１に、それぞれ接続
されている。またバイアホール１３がエミッタ引出し配
線１０に設けられている。図１７から分かるように、Ｈ
ＢＴ２００の電極パターンは、エミッタ接地のＨＢＴ素
子を多数個並列に接続している。The emitter lead-out air bridge wiring 8 is further connected to the emitter lead-out wiring 10, the collector lead-out air bridge wiring 9 is further connected to the collector lead-out wiring 12, and the base electrode 6 is connected to the base lead-out wiring 11. Also, a via hole 13 is provided in the emitter lead-out wiring 10. As can be seen from FIG. 17, H
The electrode pattern of the BT 200 has a large number of grounded emitter HBT elements connected in parallel.
【０００５】このような電極パターンが採用されるのに
は以下の理由がある。まずエミッタ引出しエアーブリッ
ジ配線８の断面形状は、ＨＢＴの遮断周波数ｆT を改善
するため、図２１に示される形状が選択される。The reason why such an electrode pattern is adopted is as follows. First, as the cross-sectional shape of the emitter extraction air bridge wiring 8, the shape shown in FIG. 21 is selected in order to improve the cutoff frequency f T of the HBT.
【０００６】図２２は、Ｋ．Ｎａｇａｔａ ｅｔ．ａ
ｌ，“Ａ Ｎｅｗ Ｓｅｌｆ−Ａｌａｉｇｎｍｅｎｔ
Ｔｅｃｈｎｏｌｏｇｙ Ｕｓｉｎｇ Ｂｒｉｄｇｅｄ
Ｂａｓｅ Ｅｌｅｃｔｒｏｄｅ ｆｏｒ Ｓｍａｌｌ−
Ｓｃａｌｅｄ ＡｌＧａＡｓ−ＧａＡｓ ＨＢＴ’
ｓ”，ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅｓ， Ｖｏｌ．３９， Ｎｏ８（１９９
２），Ｐ１７８６に記載された、エミッタサイズが１μ
ｍ×５μｍのＨＢＴのＲＦ特性を示したグラフである。
これからＨＢＴの遮断周波数ｆT は、コレクタ電流密度
が〜１×１０5 Ａ／ｃｍ2程度で最高となることが分か
る。[0006] FIG. Nagata et. a
l, "A New Self-Alignment"
Technology Using Bridged
Base Electrode for Small-
Scaled AlGaAs-GaAs HBT '
s ", IEEE Trans. Electron D
devices, Vol. 39, No8 (199
2), Emitter size is 1μ described in P1786
It is a graph which showed RF characteristic of HBT of mx5micrometer.
From this, it is understood that the cutoff frequency f T of the HBT becomes the highest when the collector current density is about 1 × 10 5 A / cm 2 .
【０００７】従って、一定のエミッタサイズのＨＢＴに
対してこのように高いコレクタ電流密度の電流を流しつ
つ、かつエミッタ引出しエアーブリッジ配線８の信頼性
を確保するためには、エミッタ引出しエアーブリッジ配
線８の断面積を大きくすることが必要である。その一方
で、ベース電極６との間の寄生容量を、極力抑制する必
要がある。このため、エミッタ引出しエアーブリッジ配
線８の断面形状にはＴ字型が選択される。また、エミッ
タ引出し配線１０とエミッタ電極５とはエミッタ引出し
エアーブリッジ配線８で最短経路で接続され、寄生エミ
ッタインダクタンスが低減されている。Therefore, in order to ensure the reliability of the emitter lead-out air bridge wiring 8 while allowing such a high collector current density current to flow to the HBT having a constant emitter size, the emitter lead-out air bridge wiring 8 is required. It is necessary to increase the cross-sectional area of. On the other hand, it is necessary to suppress the parasitic capacitance with the base electrode 6 as much as possible. Therefore, the T-shaped cross section of the emitter lead-out air bridge wiring 8 is selected. Further, the emitter lead-out wiring 10 and the emitter electrode 5 are connected by the emitter lead-out air bridge wiring 8 in the shortest path, and the parasitic emitter inductance is reduced.
【０００８】さらに、コレクタ引出しエアーブリッジ配
線９が、エアーブリッジ配線となっているのは、ベース
・コレクタ間、エミッタ・コレクタ間の寄生容量を低減
するためである。Further, the collector leading air bridge wiring 9 is an air bridge wiring in order to reduce the parasitic capacitance between the base and the collector and between the emitter and the collector.
【０００９】このようなＨＢＴ２００は以下の工程によ
って実現される。予めコレクタ層４、ベース層３、エミ
ッタ層２が積層された化合物半導体基板１を用い、各Ｈ
ＢＴ素子において、エミッタ電極５、エミッタメサ２、
ベース電極６、ベースメサ３、コレクタ電極７、絶縁膜
４１をこの順に形成する（図１８） そしてエミッタ電極５のコンタクトホール形成用レジス
トパターン２１を形成し、コンタクトホールを開口後、
メッキ用給電層３１を形成する。この後メッキ配線用レ
ジストパターン２２を形成し、メッキ成長を行ってエミ
ッタ引出しエアーブリッジ配線８を形成する（図１
９）。Such an HBT 200 is realized by the following steps. A compound semiconductor substrate 1 in which a collector layer 4, a base layer 3 and an emitter layer 2 are stacked in advance is used, and each H
In the BT element, the emitter electrode 5, the emitter mesa 2,
The base electrode 6, the base mesa 3, the collector electrode 7, and the insulating film 41 are formed in this order (FIG. 18). Then, the contact hole forming resist pattern 21 of the emitter electrode 5 is formed, and after the contact hole is opened,
The power supply layer 31 for plating is formed. After that, a resist pattern 22 for plating wiring is formed, and plating growth is performed to form an emitter leading air bridge wiring 8 (FIG. 1).
9).
【００１０】更にコレクタ電極７へのコンタクトホール
形成用レジストパターン２３を形成し、コンタクトホー
ルを開口後、メッキ用給電層３２を形成する。この後メ
ッキ配線用レジストパターンを形成してメッキ成長を行
い、コレクタ引出しエアーブリッジ配線９を形成する
（図２０）。Further, a resist pattern 23 for forming a contact hole is formed on the collector electrode 7, and after the contact hole is opened, a power supply layer 32 for plating is formed. Thereafter, a resist pattern for plating wiring is formed and plating is grown to form the collector leading air bridge wiring 9 (FIG. 20).
【００１１】この後、コレクタ引出しエアーブリッジ配
線レジストパターンを除去し、メッキ配線用レジストパ
ターンをマスクに給電層３２を除去し、コレクタ電極コ
ンタクトホール用レジストパターン２３を除去すること
により、コレクタ引出しエアーブリッジ配線９が完成す
る（図２１）。After that, the collector extraction air bridge wiring resist pattern is removed, the power supply layer 32 is removed using the plating wiring resist pattern as a mask, and the collector electrode contact hole resist pattern 23 is removed. The wiring 9 is completed (FIG. 21).
【００１２】[0012]
【発明が解決しようとする課題】従来の半導体集積回路
であるＨＢＴ２００の電極パターンは、エミッタ引出し
エアーブリッジ配線８を越えてコレクタ引出しエアーブ
リッジ配線９が形成されるので、メッキ配線工程を２回
以上行うことが必要で工程が複雑となる。In the electrode pattern of the HBT 200, which is a conventional semiconductor integrated circuit, the collector lead-out air bridge wiring 9 is formed beyond the emitter lead-out air bridge wiring 8, so that the plating wiring step is performed twice or more. It is necessary to carry out, and the process becomes complicated.
【００１３】その上、エミッタ引出しエアーブリッジ配
線８の電流密度を低減するためにその断面積を大きくす
ると、コレクタ引出しエアーブリッジ配線９が越えるべ
き段差が大きくなり、この工程の困難さを増加させると
いう問題点があった。Moreover, if the cross-sectional area is increased in order to reduce the current density of the emitter lead-out air bridge wiring 8, the step difference which the collector lead-out air bridge wiring 9 has to cross becomes large, which increases the difficulty of this process. There was a problem.
【００１４】この発明は、上記のような問題点を解消す
るためになされたもので、接地電極（エミッタ電極）引
出し配線を最短経路でバイアホールに接続して接地イン
ダクタンスを抑制しながらも、エミッタ引出しエアーブ
リッジ配線の断面積の増大に対して、コレクタ引出しエ
アーブリッジ配線の形成工程の困難度を増大させること
なく本工程の安定度を増大させる。その上、エミッタ引
出しエアーブリッジ配線とコレクタ引出しエアーブリッ
ジ配線を同一の工程で形成することを可能とし、メッキ
配線工程を一回減少させ、工程を簡素化することを目的
とする。The present invention has been made to solve the above-mentioned problems, and the ground electrode (emitter electrode) lead-out wiring is connected to the via hole in the shortest path to suppress the ground inductance, but the emitter The stability of this process is increased without increasing the difficulty of the process of forming the collector extraction air bridge wiring with respect to the increase in the cross-sectional area of the extraction air bridge wiring. Furthermore, it is possible to form the emitter lead-out air bridge wiring and the collector lead-out air bridge wiring in the same step, reduce the plating wiring step once, and simplify the step.
【００１５】[0015]
【課題を解決するための手段】この発明にかかる半導体
集積回路は、少なくとも入力電極及び出力電極並びに共
通電極を各々が有する半導体素子の複数を並列に接続す
る。ここで少なくとも出力電極及び共通電極が第１の方
向に露呈する。そして出力電極の複数を互いに接続し、
複数の歯と杆状体とから構成される出力電極接続体と、
共通電極の複数を互いに接続し、出力電極接続体の隙間
に非接触で噛み合う、櫛状の少なくとも一つの共通電極
接続体と、を備える。In a semiconductor integrated circuit according to the present invention, a plurality of semiconductor elements each having at least an input electrode, an output electrode and a common electrode are connected in parallel. Here, at least the output electrode and the common electrode are exposed in the first direction. And connecting a plurality of output electrodes to each other,
An output electrode connecting body composed of a plurality of teeth and a rod,
At least one common electrode connection body having a comb shape, which connects a plurality of common electrodes to each other and meshes with the gap of the output electrode connection body in a non-contact manner.
【００１６】共通電極接続体は、共通電極の各々に独立
して接続される第１共通電極要素と、第１共通電極要素
を共通して接続する第２共通電極要素と、を有すること
もできる。The common electrode connection body may have a first common electrode element independently connected to each of the common electrodes and a second common electrode element commonly connected to the first common electrode element. .
【００１７】更に出力電極接続体は、出力電極の各々に
独立して接続され、歯に相当する第１出力電極要素と、
第１出力電極要素を共通して接続し、杆状体に相当する
第２出力電極要素と、を有することができる。Further, the output electrode connection body is independently connected to each of the output electrodes, and has a first output electrode element corresponding to a tooth,
And a second output electrode element corresponding to a rod, which is commonly connected to the first output electrode element.
【００１８】この際、第１出力電極要素と第１共通電極
要素が、第１の方向と概直交する第２の方向に平行に配
置され、第２出力電極要素と第２共通電極要素が、第１
の方向及び第２の方向のいずれとも概直交する第３の方
向に平行に配置されることが望ましい。At this time, the first output electrode element and the first common electrode element are arranged in parallel with each other in the second direction substantially orthogonal to the first direction, and the second output electrode element and the second common electrode element are First
It is desirable to be arranged in parallel with the third direction, which is substantially orthogonal to both the direction and the second direction.
【００１９】この発明の半導体集積回路において、半導
体素子はヘテロジャンクショントランジスタであっても
よい。In the semiconductor integrated circuit of the present invention, the semiconductor element may be a heterojunction transistor.
【００２０】更にこの半導体素子は、化合物半導体基板
上に形成されていてもよい。Further, this semiconductor element may be formed on a compound semiconductor substrate.
【００２１】あるいは又、入力電極は第１の方向に露呈
し、入力電極の複数を互いに接続する入力電極接続体を
更に備えてもよい。Alternatively, the input electrode may be exposed in the first direction and may further include an input electrode connector for connecting a plurality of input electrodes to each other.
【００２２】この際、出力電極接続体は、入力電極接続
体を跨いで形成されることが望ましい。At this time, it is desirable that the output electrode connection body is formed so as to straddle the input electrode connection body.
【００２３】あるいは、第１出力電極要素は第２出力電
極要素の両側に形成してもよい。この場合にも、半導体
素子はヘテロジャンクショントランジスタであってもよ
い。Alternatively, the first output electrode element may be formed on both sides of the second output electrode element. Also in this case, the semiconductor element may be a heterojunction transistor.
【００２４】この際、第２出力電極要素は自身を支持す
る支柱を有することが望ましい。At this time, it is preferable that the second output electrode element has a pillar for supporting itself.
【００２５】また、入力電極は第１の方向に露呈し、入
力電極の複数を互いに接続する入力電極接続体を更に備
えてもよい。The input electrode may be exposed in the first direction and may further include an input electrode connector for connecting a plurality of input electrodes to each other.
【００２６】この発明にかかる製造方法は、第１出力電
極要素と第１共通電極要素とを同一の工程で形成する。
望ましくはメッキ成長によって導電体を形成する工程を
含む。In the manufacturing method according to the present invention, the first output electrode element and the first common electrode element are formed in the same step.
It preferably includes a step of forming a conductor by plating growth.
【００２７】[0027]
【作用】この発明では、出力電極接続体と共通電極接続
体とが立体交差することを回避できる。According to the present invention, it is possible to prevent the output electrode connection body and the common electrode connection body from crossing each other.
【００２８】[0028]
【実施例】第１実施例：以下、この発明の第１実施例を
図について説明する。図１はこの発明の第１実施例にか
かるＨＢＴ１００の電極パターンを示す平面図であり、
図２はそのＣＣ断面の一部を示す断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment: A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing an electrode pattern of an HBT 100 according to the first embodiment of the present invention,
FIG. 2 is a sectional view showing a part of the CC section.
【００２９】ＨＢＴ１００において、化合物半導体基板
１上にはコレクタ層４、ベース層（ベースメサ）３、エ
ミッタ層（エミッタメサ）２がこの順に選択的に積層さ
れている。コレクタ層４、ベース層３、エミッタ層２に
は、それぞれコレクタ電極７、ベース電極６、エミッタ
電極５が接続されている。更にエミッタ電極５に接続さ
れたエミッタ引出しエアーブリッジ配線８と、コレクタ
電極７に接続されたコレクタ引出しエアーブリッジ配線
９ａが形成されている。In the HBT 100, a collector layer 4, a base layer (base mesa) 3 and an emitter layer (emitter mesa) 2 are selectively laminated in this order on a compound semiconductor substrate 1. A collector electrode 7, a base electrode 6 and an emitter electrode 5 are connected to the collector layer 4, the base layer 3 and the emitter layer 2, respectively. Further, an emitter lead-out air bridge wiring 8 connected to the emitter electrode 5 and a collector lead-out air bridge wiring 9a connected to the collector electrode 7 are formed.
【００３０】エミッタ引出しエアーブリッジ配線８は更
にエミッタ引出し配線１０ａに、コレクタ引出しエアー
ブリッジ配線９は更にコレクタ引出し配線１２ａに、そ
してベース電極６はベース引出し配線１１ａに、それぞ
れ接続されている。エミッタ引出し配線１０ａにはバイ
アホール１３が設けられており、接地電位が与えられる
基板１の裏面（図示しない）とエミッタ引出し配線１０
ａとを接続している。パッド１０５，１１０，１２０は
それぞれＨＢＴ１００の特性を測定する際にＡｕワイヤ
を接続するためのものである。The emitter lead-out air bridge wiring 8 is further connected to the emitter lead-out wiring 10a, the collector lead-out air bridge wiring 9 is further connected to the collector lead-out wiring 12a, and the base electrode 6 is connected to the base lead-out wiring 11a. A via hole 13 is provided in the emitter lead-out wiring 10a, and the back surface (not shown) of the substrate 1 to which a ground potential is applied and the emitter lead-out wiring 10 are provided.
It is connected to a. The pads 105, 110, 120 are for connecting Au wires when measuring the characteristics of the HBT 100.
【００３１】ＨＢＴ１００の電極パターンは、ＨＢＴ２
００の場合と同様にエミッタ接地のＨＢＴ素子を多数個
並列に接続しているが、コレクタ引出しエアーブリッジ
配線９ａはコレクタ引出し配線１２ａと共に櫛状の形状
を有し（以下、両者を併せて「コレクタ電極体」とも記
す）、エミッタ引出しエアーブリッジ配線８がその隙間
に割って入るように形成されている。エミッタ引出しエ
アーブリッジ配線８はエミッタ引出し配線１０ａと共に
櫛状の形状を呈するので（以下、両者を併せて「エミッ
タ電極体」とも記す）、コレクタ電極体とエミッタ電極
体とは互いに非接触で噛み合う構成を採っている。よっ
てコレクタ引出しエアーブリッジ配線９ａとエミッタ引
出しエアーブリッジ配線８とは立体交差せず、エミッタ
引出しエアーブリッジ配線８の断面積が増大しても、工
程の困難度は増大しない。The electrode pattern of the HBT100 is HBT2.
As in the case of No. 00, a large number of grounded HBT elements are connected in parallel, but the collector lead-out air bridge wiring 9a has a comb-like shape together with the collector lead-out wiring 12a. Also referred to as an "electrode body"), the emitter lead-out air bridge wiring 8 is formed so as to break into the gap. Since the emitter lead-out air bridge wiring 8 has a comb-like shape together with the emitter lead-out wiring 10a (hereinafter, both are also referred to as "emitter electrode body"), the collector electrode body and the emitter electrode body mesh with each other in a non-contact manner. Is taking. Therefore, the collector lead-out air bridge wiring 9a and the emitter lead-out air bridge wiring 8 do not three-dimensionally intersect, and even if the cross-sectional area of the emitter lead-out air bridge wiring 8 increases, the difficulty of the process does not increase.
【００３２】図３乃至図１４にＨＢＴ１００を形成する
プロセスフローを工程順に示す。但し、図３、図５、図
７、図９、図１１、図１３は図１に示されたＢＢ断面の
一部を工程順に、図４、図６、図８、図１０、図１２、
図１４は図１に示されたＡＡ断面の一部を工程順に、そ
れぞれ示している。また、図３と図４、図５と図６、図
７と図８、図９と図１０、図１１と図１２、図１３と図
１４は、をれぞれ同一工程に対応する。3 to 14 show a process flow for forming the HBT 100 in the order of steps. However, FIG. 3, FIG. 5, FIG. 7, FIG. 9, FIG. 11, and FIG. 13 show a part of the BB cross section shown in FIG.
FIG. 14 shows a part of the AA cross section shown in FIG. 1 in process order. 3 and 4, FIG. 5 and FIG. 6, FIG. 7 and FIG. 8, FIG. 9 and FIG. 10, FIG. 11 and FIG. 12, and FIG. 13 and FIG. 14 correspond to the same process, respectively.
【００３３】まず、コレクタ層４、ベース層３、エミッ
タ層２がこの順に積層された化合物半導体基板１を準備
する。そしてエミッタ電極５を形成し、これをマスクと
してエミッタ層２を選択的に除去してエミッタ層２をメ
サ型に整形する（図４）。ＡＡ断面においてはエミッタ
電極５が形成されていないので、エミッタ層２は現れて
いない（図３）。First, a compound semiconductor substrate 1 in which a collector layer 4, a base layer 3 and an emitter layer 2 are laminated in this order is prepared. Then, the emitter electrode 5 is formed, and the emitter layer 2 is selectively removed using this as a mask to shape the emitter layer 2 into a mesa shape (FIG. 4). Since the emitter electrode 5 is not formed in the AA cross section, the emitter layer 2 does not appear (FIG. 3).
【００３４】次にベース電極６を形成し（図６）、コレ
クタ層４まで選択的にエッチングした後、コレクタ電極
７を形成する（図５）。Next, the base electrode 6 is formed (FIG. 6), the collector layer 4 is selectively etched, and then the collector electrode 7 is formed (FIG. 5).
【００３５】絶縁膜４２を堆積し、ベース電極６に達す
るコンタクトホールを開口する。そして、ベース引出し
配線１１ａ、エミッタ引出し配線１０ａ、コレクタ引出
し配線１２ａを各々形成し、絶縁膜４３を堆積する（図
７、図８）。An insulating film 42 is deposited and a contact hole reaching the base electrode 6 is opened. Then, the base lead-out wiring 11a, the emitter lead-out wiring 10a, and the collector lead-out wiring 12a are respectively formed, and the insulating film 43 is deposited (FIGS. 7 and 8).
【００３６】エミッタ電極５上、コレクタ電極７上、エ
ミッタ引出し配線１０ａ上、コレクタ引出し配線１２ａ
上の各々に開口するコンタクトホールを、レジストパタ
ーン２４をマスクとして形成する。その後、メッキ給電
層３３を形成する（図９、図１０）。On the emitter electrode 5, the collector electrode 7, the emitter lead wire 10a, and the collector lead wire 12a.
Contact holes that open to the top are formed using the resist pattern 24 as a mask. Then, the plating power supply layer 33 is formed (FIGS. 9 and 10).
【００３７】次にメッキ配線用レジストパターン２５を
形成し、メッキ成長を行ってエミッタ引出しエアーブリ
ッジ配線８、コレクタ引出しエアーブリッジ配線９ａを
形成する（図１１、図１２）。Next, a resist pattern 25 for plating wiring is formed, and plating growth is performed to form an emitter leading air bridge wiring 8 and a collector leading air bridge wiring 9a (FIGS. 11 and 12).
【００３８】そして、メッキ配線用レジストパターン２
５を除去し、メッキパターンをマスクとしてメッキ給電
層３３を除去し、下層にあるレジストパターン２４を除
去する（図１３、図１４）。Then, the resist pattern 2 for plating wiring
5 is removed, the plating power supply layer 33 is removed using the plating pattern as a mask, and the resist pattern 24 in the lower layer is removed (FIGS. 13 and 14).
【００３９】以上の工程によりＨＢＴ１００は形成され
る。このため、コレクタ引出しエアーブリッジ配線９ａ
とエミッタ引出しエアーブリッジ配線８とを立体交差さ
せず、また両者を同一の工程で形成することが可能であ
り、従来の場合と比較して工程が簡略化できる。The HBT 100 is formed by the above steps. Therefore, the collector lead-out air bridge wiring 9a
It is possible to form both the emitter extraction air bridge wiring 8 and the air bridge wiring 8 in a three-dimensional manner, and to form both in the same step, which simplifies the step as compared with the conventional case.
【００４０】第２実施例：図１５は、この発明の第２の
実施例であるＨＢＴ１０１の電極パターンを示す平面図
であり、図１６はその表面近傍を示す断面斜視図であ
る。ＨＢＴ１０１において、各ＨＢＴ素子のエミッタ電
極５がエミッタ引出しエアーブリッジ配線８に、ベース
電極６がベース引出し配線１１ｂに、コレクタ電極７が
コレクタ引出しエアーブリッジ配線９ｂに、それぞれ接
続されている。更にコレクタ引出しエアーブリッジ配線
９ｂは、コレクタ引出し配線１２ｂに接続される。コレ
クタ引出しエアーブリッジ配線９ｂは支柱１４で支持さ
れている。Second Embodiment: FIG. 15 is a plan view showing an electrode pattern of an HBT 101 according to a second embodiment of the present invention, and FIG. 16 is a sectional perspective view showing the vicinity of the surface thereof. In the HBT 101, the emitter electrode 5 of each HBT element is connected to the emitter extraction air bridge wiring 8, the base electrode 6 is connected to the base extraction wiring 11b, and the collector electrode 7 is connected to the collector extraction air bridge wiring 9b. Further, the collector lead-out air bridge wiring 9b is connected to the collector lead-out wiring 12b. The collector lead-out air bridge wiring 9 b is supported by the support column 14.
【００４１】ＨＢＴ１０１の電極パターンも、第１実施
例のＨＢＴ１０１の場合と同様に、コレクタ引出しエア
ーブリッジ配線９ｂが櫛状の形状を有し、エミッタ電極
体がこれと非接触で噛み合うように形成されている。よ
ってコレクタ引出しエアーブリッジ配線９ｂとエミッタ
引出しエアーブリッジ配線８とは立体交差せず、エミッ
タ引出しエアーブリッジ配線８の断面積が増大しても、
工程の困難度は増大しない。Similarly to the HBT 101 of the first embodiment, the electrode pattern of the HBT 101 is also formed so that the collector lead-out air bridge wiring 9b has a comb shape and the emitter electrode body meshes with this in a non-contact manner. ing. Therefore, the collector lead-out air bridge wiring 9b and the emitter lead-out air bridge wiring 8 do not cross over each other, and even if the cross-sectional area of the emitter lead-out air bridge wiring 8 increases,
The difficulty of the process does not increase.
【００４２】[0042]
【発明の効果】以上のように、この発明によれば、共通
電極接続体の断面積が大きくなっても工程の困難さを増
大させることがない。しかも、出力電極接続体の一部を
共通電極接続体の一部と同一の工程で形成することも可
能で、工程の大幅な簡略化を図ることができる。As described above, according to the present invention, the difficulty of the process is not increased even if the cross-sectional area of the common electrode connector is increased. Moreover, a part of the output electrode connection body can be formed in the same step as a part of the common electrode connection body, and the steps can be greatly simplified.
【図１】この発明の第１実施例を示す平面図である。FIG. 1 is a plan view showing a first embodiment of the present invention.
【図２】この発明の第１実施例を示す断面図である。FIG. 2 is a sectional view showing a first embodiment of the present invention.
【図３】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 3 is a sectional view showing a process flow of the first embodiment of the present invention.
【図４】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 4 is a sectional view showing a process flow of the first embodiment of the present invention.
【図５】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 5 is a sectional view showing a process flow of the first embodiment of the present invention.
【図６】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 6 is a sectional view showing a process flow of the first embodiment of the present invention.
【図７】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 7 is a sectional view showing a process flow of the first embodiment of the present invention.
【図８】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 8 is a sectional view showing a process flow of the first embodiment of the present invention.
【図９】この発明の第１実施例のプロセスフローを示し
た断面図である。FIG. 9 is a sectional view showing a process flow of the first embodiment of the present invention.
【図１０】この発明の第１実施例のプロセスフローを示
した断面図である。FIG. 10 is a sectional view showing a process flow of the first embodiment of the present invention.
【図１１】この発明の第１実施例のプロセスフローを示
した断面図である。FIG. 11 is a sectional view showing a process flow of the first embodiment of the present invention.
【図１２】この発明の第１実施例のプロセスフローを示
した断面図である。FIG. 12 is a sectional view showing a process flow of the first embodiment of the present invention.
【図１３】この発明の第１実施例のプロセスフローを示
した断面図である。FIG. 13 is a sectional view showing the process flow of the first embodiment of the present invention.
【図１４】この発明の第１実施例のプロセスフローを示
した断面図である。FIG. 14 is a cross-sectional view showing the process flow of the first embodiment of the present invention.
【図１５】この発明の第２実施例を示す平面図である。FIG. 15 is a plan view showing a second embodiment of the present invention.
【図１６】この発明の第２実施例を示す断面斜視図であ
る。FIG. 16 is a sectional perspective view showing a second embodiment of the present invention.
【図１７】従来の技術を示す平面図である。FIG. 17 is a plan view showing a conventional technique.
【図１８】従来の技術のプロセスフローを工程順に示す
断面図である。FIG. 18 is a sectional view showing a process flow of a conventional technique in process order.
【図１９】従来の技術のプロセスフローを工程順に示す
断面図である。FIG. 19 is a cross-sectional view showing a process flow of a conventional technique in process order.
【図２０】従来の技術のプロセスフローを工程順に示す
断面図である。FIG. 20 is a sectional view showing a process flow of a conventional technique in process order.
【図２１】従来の技術のプロセスフローを工程順に示す
断面図である。FIG. 21 is a cross-sectional view showing a process flow of a conventional technique in process order.
【図２２】従来の技術を説明するグラフである。FIG. 22 is a graph illustrating a conventional technique.
１ 化合物半導体基板 ２ エミッタ層（エミッタメサ） ３ ベース層（ベースメサ） ４ コレクタ層 ５ エミッタ電極 ６ ベース電極 ７ コレクタ電極 ８ エミッタ引出しエアーブリッジ配線 ９ａ，９ｂ コレクタ引出しエアーブリッジ配線 １０ａ，１０ｂ エミッタ引出し配線 １１ａ，１１ｂ ベース引出し配線 １２ａ，１２ｂ コレクタ引出し配線 １４ 支柱 1 compound semiconductor substrate 2 emitter layer (emitter mesa) 3 base layer (base mesa) 4 collector layer 5 emitter electrode 6 base electrode 7 collector electrode 8 emitter lead-out air bridge wiring 9a, 9b collector lead-out air bridge wiring 10a, 10b emitter lead-out wiring 11a, 11b Base lead wire 12a, 12b Collector lead wire 14 Strut
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/205
Claims (14)
共通電極を各々が有する半導体素子の複数を並列に接続
し、 少なくとも前記出力電極及び前記共通電極が第１の方向
に露呈する半導体集積回路であって、 前記出力電極の複数を互いに接続し、複数の歯と杆状体
とから構成される出力電極接続体と、 前記共通電極の複数を互いに接続し、前記出力電極接続
体の隙間に非接触で噛み合う、櫛状の少なくとも一つの
共通電極接続体と、 を備える、半導体集積回路。1. A semiconductor integrated circuit in which a plurality of semiconductor elements each having at least an input electrode, an output electrode, and a common electrode are connected in parallel, and at least the output electrode and the common electrode are exposed in a first direction. A plurality of the output electrodes are connected to each other, an output electrode connecting body composed of a plurality of teeth and a rod, and a plurality of the common electrodes are connected to each other, without contacting the gap of the output electrode connecting body. A semiconductor integrated circuit, comprising: at least one comb-shaped common electrode connection body that meshes with each other.
要素と、 前記第１共通電極要素を共通して接続する第２共通電極
要素と、 を有する、請求項１記載の半導体集積回路。2. The common electrode connection body includes a first common electrode element that is independently connected to each of the common electrodes, and a second common electrode element that commonly connects the first common electrode element. The semiconductor integrated circuit according to claim 1, further comprising:
する第１出力電極要素と、 前記第１出力電極要素を共通して接続し、前記杆状体に
相当する第２出力電極要素と、 を有する、請求項２記載の半導体集積回路。3. The output electrode connection body is independently connected to each of the output electrodes, and commonly connects the first output electrode element corresponding to the tooth and the first output electrode element, The semiconductor integrated circuit according to claim 2, further comprising a second output electrode element corresponding to a rod-shaped body.
極要素が、前記第１の方向と概直交する第２の方向に平
行に配置され、 前記第２出力電極要素と前記第２共通電極要素が、前記
第１の方向及び第２の方向のいずれとも概直交する第３
の方向に平行に配置される、請求項３記載の半導体集積
回路。4. The first output electrode element and the first common electrode element are arranged in parallel to a second direction substantially orthogonal to the first direction, and the second output electrode element and the second common electrode are arranged. A third electrode element is substantially orthogonal to both the first direction and the second direction.
The semiconductor integrated circuit according to claim 3, wherein the semiconductor integrated circuit is arranged in parallel with the direction.
バイポーラトランジスタである、請求項１記載の半導体
集積回路。5. The semiconductor integrated circuit according to claim 1, wherein the semiconductor element is a heterojunction bipolar transistor.
に形成された、請求項５記載の半導体集積回路。6. The semiconductor integrated circuit according to claim 5, wherein the semiconductor element is formed on a compound semiconductor substrate.
し、 前記入力電極の複数を互いに接続する入力電極接続体を
更に備える、請求項１記載の半導体集積回路。7. The semiconductor integrated circuit according to claim 1, wherein the input electrode is exposed in the first direction, and further comprises an input electrode connector that connects a plurality of the input electrodes to each other.
続体を跨いで形成される、請求項７記載の半導体集積回
路。8. The semiconductor integrated circuit according to claim 7, wherein the output electrode connection body is formed across the input electrode connection body.
極要素の両側に形成される、請求項３記載の半導体集積
回路。9. The semiconductor integrated circuit according to claim 3, wherein the first output electrode element is formed on both sides of the second output electrode element.
ンバイポーラトランジスタである、請求項９記載の半導
体集積回路。10. The semiconductor integrated circuit according to claim 9, wherein the semiconductor element is a heterojunction bipolar transistor.
る支柱を有する、請求項１０記載の半導体集積回路。11. The semiconductor integrated circuit according to claim 10, wherein the second output electrode element has a pillar that supports itself.
し、 前記入力電極の複数を互いに接続する入力電極接続体を
更に備える、請求項１１記載の半導体集積回路。12. The semiconductor integrated circuit according to claim 11, further comprising an input electrode connector that exposes the input electrode in the first direction and connects a plurality of the input electrodes to each other.
し、 前記第１出力電極要素と前記第１共通電極要素とを同一
の工程で形成する、半導体集積回路の製造方法。13. A method of manufacturing a semiconductor integrated circuit, comprising manufacturing the semiconductor integrated circuit according to claim 3, and forming the first output electrode element and the first common electrode element in the same step.
体を形成する工程を含む、請求項１３記載の半導体集積
回路の製造方法。14. The method of manufacturing a semiconductor integrated circuit according to claim 13, wherein the step includes a step of forming a conductor by plating growth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13330693A JPH06349845A (en) | 1993-06-03 | 1993-06-03 | Semiconductor integrated circuit and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13330693A JPH06349845A (en) | 1993-06-03 | 1993-06-03 | Semiconductor integrated circuit and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349845A true JPH06349845A (en) | 1994-12-22 |
Family
ID=15101590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13330693A Pending JPH06349845A (en) | 1993-06-03 | 1993-06-03 | Semiconductor integrated circuit and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349845A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007520086A (en) * | 2004-01-30 | 2007-07-19 | トライクェント セミコンダクター，インク． | Bipolar junction transistor geometry |
| US11450623B2 (en) | 2020-07-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1993
- 1993-06-03 JP JP13330693A patent/JPH06349845A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007520086A (en) * | 2004-01-30 | 2007-07-19 | トライクェント セミコンダクター，インク． | Bipolar junction transistor geometry |
| US11450623B2 (en) | 2020-07-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711591B2 (en) | Cold cathode field emission device integrated with the ballast of the emitter | |
| JPH09506474A (en) | Radio frequency power transistor layout | |
| JPH06349845A (en) | Semiconductor integrated circuit and its manufacture | |
| US20030201113A1 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JPS62244160A (en) | Semiconductor device | |
| JP2910456B2 (en) | Master slice type integrated circuit device | |
| JPH0637101A (en) | Semiconductor device and its manufacture | |
| JP3509849B2 (en) | High power semiconductor devices | |
| JPH0113425Y2 (en) | ||
| JP2621918B2 (en) | Semiconductor device | |
| JP2965638B2 (en) | Semiconductor device | |
| JP2606170B2 (en) | High power bipolar transistor | |
| JP2658609B2 (en) | Semiconductor device | |
| KR100808166B1 (en) | Base Feeding Line of Heterojunction Bipolar Transistor | |
| KR0138842B1 (en) | Manufacturing method of hetero junction bipolar transistor | |
| JPS582059Y2 (en) | semiconductor storage container | |
| EP0471376A2 (en) | Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same | |
| JPH01209760A (en) | Semiconductor device and acoustic equipment using same | |
| JPH01286383A (en) | Hybrid integrated circuit device | |
| JPS5858761A (en) | Semiconductor device | |
| JPS6159533B2 (en) | ||
| JPH0258852A (en) | Semiconductor device | |
| JPS6342413B2 (en) | ||
| JPH0396268A (en) | Semiconductor integrated circuit device | |
| JPH06204233A (en) | Semiconductor device and manufacturing method thereof |