JPH06349691A - 半導体装置及びその製造装置と製造方法 - Google Patents

半導体装置及びその製造装置と製造方法

Info

Publication number
JPH06349691A
JPH06349691A JP13343893A JP13343893A JPH06349691A JP H06349691 A JPH06349691 A JP H06349691A JP 13343893 A JP13343893 A JP 13343893A JP 13343893 A JP13343893 A JP 13343893A JP H06349691 A JPH06349691 A JP H06349691A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
identification mark
semiconductor
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13343893A
Other languages
English (en)
Inventor
Hiroyuki Ota
裕之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13343893A priority Critical patent/JPH06349691A/ja
Publication of JPH06349691A publication Critical patent/JPH06349691A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 ウエハ単位でなく、半導体装置を1個あるい
は数個単位で製造する場合に、該製造単位毎にそれぞれ
識別し、該半導体装置の工程を管理することの可能な半
導体装置及び半導体製造装置を提供する。 【構成】 半導体装置1に工程記録領域5を設け、識別
標識としての記号16を形成(記載)し、半導体装置1
の一連の製造工程で、個々の加工時、あるいは加工終了
時に読み出して工程管理に活用する。 【効果】 それぞれの製造単位を識別できることから、
多数あるいは多種類の半導体装置を平行して製造するこ
とが可能となり、工程管理の自動化を図ることができ
る。さらに不良発生時における原因追求が容易になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
装置と製造方法に係り、特に工程管理の容易な、多種類
の半導体装置の同時生産の可能な半導体装置及びその製
造装置と製造方法に関する。
【0002】
【従来の技術】現在の半導体装置の生産においては、ウ
エハ単位で一度に多数の半導体装置が加工される。また
半導体装置の高集積化にともない、1つの半導体装置当
りの面積が大きくなる傾向にあって収率が低下するの
で、これを補うためにウエハの大口径化が進められてい
る。しかし製造装置もこれに対応して大面積を高精度に
加工できるものが要求され、複雑化しコストも上昇して
いる。そこで、特開昭61−177709号公報にある
ように、丸いウエハから切り出して加工するときの形状
を限定して半導体製造装置を大型化することなく半導体
装置を生産することのメリットが注目されている。すな
わち一度に製造できる個数は1個あるいは数個という単
位であり、丸いウエハに比べて少ないが製造装置への投
資が減らせ、歩留まりの向上も容易となる。
【0003】
【発明が解決しようとする課題】このような一度に加工
できる基板の形状を限定する生産形態においては、これ
までの丸いウエハの場合のように多数の半導体装置を一
度に生産するわけではないので、工程管理が複雑にな
る、不良発生時に原因の追求がむずかしい等の問題が生
じた。また本形態による半導体装置の生産ではこの工程
管理の複雑さから、多種類の半導体装置を平行して生産
することは困難であった。また、ウエハ単位での生産に
おいてはオリフラを位置決めに使って加工を行っていた
が、本形態における加工においてはオリエンタルフラッ
トが存在しないので新しい位置決め方法が必要であっ
た。
【0004】本発明の目的は、上記問題点を解消するた
めになされたもので、ウエハ単位でなく、半導体装置を
1個あるいは数個単位で製造する場合に、製造単位毎に
それぞれを識別し、半導体装置の工程を管理することの
可能な半導体装置及びその製造装置と製造方法を提供す
ることである。
【0005】
【課題を解決するための手段】上記の課題を解決するた
めには、ウエハ単位ではなく半導体装置に工程管理に用
いる記号を記載して管理を行う手段が必要である。また
半導体製造装置としては半導体装置に記載された該記号
を読み取り、情報を得ながら加工を行うことにより自動
化や多種類の半導体装置の生産が可能となる。そこで、
上記目的を達成するために本発明の半導体装置は、半導
体基板、もしくは該半導体基板の表面上に形成された薄
膜に、2次元的或いは3次元的に構成された識別標識を
形成したことを特徴とするものである。また、前記識別
標識として、前記半導体装置の製造番号、あるいは前記
半導体装置の製造に携わった製造装置を識別可能な識別
標識と、前記製造装置による製造条件を表す識別標識と
のうち、少なくともいずれかの識別標識を形成したり、
前記半導体装置の製造工程における個々の工程を表す識
別標識と、前記個々の工程に対応していずれかの工程が
終了したことを表す識別標識とを形成したものである。
【0006】また、上記目的は、半導体装置の製造に携
わる装置固有の識別標識、もしくは製造条件を表す識別
標識、もしくは製造工程のうちいずれかの工程の終了を
示す識別標識のうち、少なくともいずれかの識別標識を
前記半導体装置に形成する手段を有することを特徴とす
る半導体装置の製造装置により達成される。
【0007】また、半導体装置の製造方法において、前
記半導体装置に形成されている該半導体装置の製造装置
固有の記号、製造条件を表す記号、工程終了を示す記号
のうち少なくともいずれかの情報を読み取り、該情報に
より該半導体装置の加工を制御することを特徴とするも
のである。
【0008】
【作用】上記構成によれば、ウエハでなく半導体装置そ
のものに、たとえば成膜、エッチング、イオン注入、レ
ーザ等の手段を用いて該装置の製造番号を記載すること
により、個々の半導体装置が識別できるので、これを基
に工程管理を行うことができる。また半導体装置に該装
置の製造に携わった半導体製造装置の識別番号や製造条
件を製造過程において記載することにより、製造工程の
管理が容易となる。たとえば、すでに行った半導体製造
装置の認識番号を確認することにより、次に行うべき加
工の工程が認識されるので、種類の異なる半導体装置の
製造を平行して行う場合においても、それぞれの加工工
程の手順が誤らず、正しい一連の加工を行うことができ
る。また、不良発生時においても製造工程や製造条件が
半導体装置上に記載されているので原因の追求が容易と
なる。また半導体装置に方向識別のできる部分を形成す
ることで、ウエハの場合におけるオリフラの役目をさせ
ることができる。
【0009】
【実施例】以下、本発明のいくつかの実施例を、図面を
参照して説明する。図1に本発明における一実施例であ
る半導体装置1の模式図を示す。本装置は半導体基板
2、素子形成層3、方向識別部4、工程記録部5より構
成される。素子形成層3はおもに導電性のある膜(トラ
ンジスタ用電極、配線等)と導電性の無い膜(ゲート酸
化膜、フィールド酸化膜、層間絶縁膜等)から構成され
ている。しかしながら、たとえば実際のMOS半導体素
子(トランジスタのp−nジャンクション)ではゲート
電極近傍の半導体基板2中に形成されることになるが、
ここでは便宜上、ゲート酸化膜もしくはゲート電極の無
い構造ではトランジスタの電極から上を素子形成層3と
定義する。
【0010】また、方向識別部4は半導体装置1の方向
を規定するものであり、この半導体装置1はウエハ単位
ではなく、1個あるいは数個の単位で製造する場合に必
要となるものである。たとえば1枚のウエハ上で半導体
装置1が多数製造される場合には、ウエハのオリエンタ
ルフラット(オリフラ)面を基準として半導体装置1の
方向が定められ、素子形成層3内の各積層膜の形成位置
が決定された。しかしながら、半導体装置1を1個ある
いは数個まとめて短冊状にして製造する場合にはウエハ
の場合と異なり、素子形成面内の対称軸が2本あること
から半導体装置1の辺を位置決めに用いても方向が決定
できない。つまり短冊状の半導体素子1を180度回転
させても同じ形状となる。そこで本実施例では、方向識
別部4を短冊の4隅のうちの1隅に設けることにより半
導体装置1の方向が規定できるようにしたので、素子形
成層3内の各積層膜の形成時に方向を間違えて形成する
ことを防ぐことができる。
【0011】また、工程記録部5は素子形成層3を形成
するのに用いた半導体製造装置(半導体装置の製造装
置、以下同じ。)とその製造時のプロセス条件を記録す
るために設けてある。また、該半導体装置を識別するた
めの製造番号をこの代わりに記録してもよい。この工程
記録部5には記号16が形成(記載)されている。記号
16は数字、図形など容易に識別可能なものであればよ
い。本実施例においては記号16の具体的な記録手段と
して薄膜に算用数字を型どった穴を開けたものを用いて
いる。この数字群は半導体装置1の製造に携わった半導
体製造装置とそのプロセス条件に対応している。また、
工程記録部5の記号16は切り欠き、くぼみのような形
態をもって形成されていてもよい。
【0012】この半導体装置1をウエハ単位ではなく1
個あるいは数個の単位で製造する場合には、ウエハ単位
ではなく1個あるいは数個の製造単位での工程管理情報
が必要となってくる。たとえば原因不明の不良が発生し
た場合に、1枚のウエハ上で半導体装置1が多数製造さ
れたときはそのウエハを調査するためにウエハナンバを
手がかりに装置あるいはプロセス条件が調査され、原因
が追求される。しかしながら半導体装置1をウエハ単位
ではなく1個あるいは数個の単位で製造する場合にはな
んらかの識別方法が必要となる。そこで本実施例によれ
ば工程記録部5を設けることにより、それぞれの半導体
装置1の工程管理ができるので不良原因の追求が容易に
なり、歩留まりの向上に役立つ。
【0013】本実施例によれば半導体装置1を製造した
半導体製造装置のそれぞれの識別番号と製造時のプロセ
ス条件が工程記録部5に記載されている。工程記録部5
内に存在する記号16は以下の様にして形成(記載)さ
れた。まず、半導体基板2上の工程記録部5に対応する
部分に薄膜を形成する。半導体製造装置にて1つの工程
の加工が終了した時点において、該薄膜にレーザを照射
し、該薄膜を溶融して穴を開ける。この穴が製造装置の
認識番号とプロセス条件を示す数字の形状となるように
レーザを走査する。このとき、薄膜はレーザ光を透過し
にくいものが望ましい。またレーザはある程度の出力を
持つ、エキシマ、炭酸ガスレーザ等が望ましい。
【0014】また、図2に本発明の第二の実施例を示
す。本実施例は半導体基板2の裏面(素子形成層3の形
成されていない側)に工程記録部5を形成した例であ
る。本実施例によれば工程記録部5が素子形成層3と同
一面内にこないことから、同じ半導体基板2の面積であ
っても素子形成層3を広く形成できる利点がある。同様
に図3に記載したように、工程記録部5を半導体基板の
側面に形成してもよい。また、本実施例では方向識別部
4は本発明の第一の実施例のように4隅のうちの1隅を
欠けさせる方法ではなく、1隅にマークを付ける方法で
ある。具体的にはあらかじめ形成された薄膜に穴を開け
ることで行っている。本工程は第一の実施例における工
程記録部5の形成過程と基本的には同様である。
【0015】さらに図4に本発明の第三の実施例を示
す。本実施例では工程記録部5における記号16をレー
ザCVDにより形成したものである。レーザCVDはレ
ーザ光によって誘起された熱、またはレーザ光の持つ光
エネルギによって気体状分子を分解し、遊離した原子
(分子)を基板上に析出させて膜を形成することであ
る。また、本実施例においてはレーザを用いたが集束イ
オンビーム、エレクトロンビームでもよい。すなわち、
これらのビームの照射された領域に膜が形成されるの
で、ビームを工程記録部5に照射し、所望の記号の形状
に走査することで記号16が形成される。すなわち、本
方法によれば、工程記録部5に記号16の形の導電性の
ある膜が形成されることになる。本実施例においてはレ
ーザCVDを用いたが、工程記録部5に記号16の形の
膜を形成する方法としては通常のフォトリソグラフィ技
術と成膜技術を用いる方法もある。
【0016】図5には本発明の第四の実施例を示したも
のである。本実施例は記号16を数字ではなく棒状の膜
で形成し、この棒の間隔および棒の有無で識別するもの
である。なお、本実施例では記号16は棒状のマークと
して記載されているが、記号16のマークの形状として
は認識し易い図形であれば特定しない。また本実施例は
棒の間隔及び並び方で識別する方法であるが、他に、マ
ークの大きさ、個数、あるいは高さで識別してもよい。
本実施例によれば記号16の導電性のある膜は半導体装
置1の表面に露出しているので、工程記録部5にプロー
バを二本ずつ接触させその導通の有無で自動的に記号1
6を識別することができる。
【0017】図6は本発明の第五の実施例を示したもの
である。本実施例においては記号16を半導体基板1上
の工程記録部5内に形成したものである。本実施例にお
いては記号16は集束イオンビームを用いて半導体基板
1を削ることによって形成したものである。この場合、
集束イオンビームの他に、レーザ、エッチング加工等で
も形成可能である。また半導体基板1上に本発明の第四
の実施例と同様にレーザ、エレクトロンビーム、集束イ
オンビーム等を用いて膜として記号16を形成すること
も可能である。
【0018】図7は本発明の第6の実施例を示したもの
である。本実施例においては記号16を半導体基板1上
の工程記録部5内にイオン注入領域として形成したもの
である。半導体基板2上にイオン注入に対するマスクと
してレジストを塗布し、さらに記号16に相当する領域
のみレジストを除去する。こののち、シリコン基板に電
気的導通が得られる程度にイオン注入を行い、記号16
に相当する領域のみ電気的導通が得られるようにした。
本実施例においては半導体基板2上にある記号16であ
る導電性のある部分は表面に露出しているので、工程記
録部5にプローバを二本ずつ接触させその導通の有無で
自動的に記号16を識別することができる。
【0019】図8は本発明における半導体製造装置15
のうち、真空チャンバの部分を模式的に表したもので、
本発明の第七の実施例を示したものである。半導体装置
1の素子の製造に携わる主チャンバ9の中には半導体装
置1を固定する目的でチャック7が配置され、またチャ
ック7に固定された半導体装置1に向かってレーザを発
射できる能力を持つビーム発射部8がチャック上方に配
置してある。本実施例においてはビーム発射部8からは
レーザを発射する能力があるが、場合に応じて、集束イ
オンビーム、エレクトロンビームでもよい。ビーム発射
部8から発射されたレーザビームは半導体基板1上の工
程記録部5に照射され、工程記録部5にあらかじめ形成
された薄膜に穴をあけることができる。レーザビームを
記号16の形に相当するように走査することにより、工
程記録部5の薄膜に記号16の形状を持つ穴を開けるこ
とが可能である。またビーム発射部8をチャック7の側
方に配置することにより半導体装置の側面に工程記録部
5を形成することが可能である。またビームによって溶
かされた膜によって多少汚染の危険があることから、半
導体製造装置15の主目的である素子形成層3を加工し
た後にこの工程記録部5の形成は行うのが望ましい。
【0020】図9は本発明の第八の実施例を示すため
に、半導体製造装置15の中のチャンバの部分を模式的
に表したものである。本実施例では主チャンバ9にロー
ドロック室としての機能を持つ副チャンバ10を加えた
ものである。この副チャンバは半導体装置1の運搬機能
と真空排気機能と工程記録部5の記号16の形成機能を
有する。本実施例は素子形成層3の加工用である主チャ
ンバ9に、工程記録部5形成時に発生する汚染が混入す
ることが無いので、良好な素子形成層3の加工が可能で
ある。
【0021】図10は本発明の第九の実施例として、チ
ャック7の構造を最適化したものを示す。本実施例は本
発明の第二の実施例に対応したものであり、半導体装置
1の裏面に工程記録部5を形成する場合に有効である。
チャック7の一部からビームが通過できるようにスリッ
ト6を設けたものである。またスリット6の背面から真
空排気を行う(半導体装置1に対してビーム発射部8と
同じ側から排気する)ことにより工程記録部5の形成時
に発生する汚染を半導体基板1の素子形成層3の側に触
れることなく排気することができる。また、本実施例に
おいてはスリットを用いたが、ビームの通過することが
できる穴でもよい。
【0022】図11は本発明の第十の実施例として、各
種の加工装置11が結合して構成されている半導体製造
装置15に適用した場合である。本実施例においては半
導体製造装置15は各種の加工装置11(成膜装置、エ
ッチング装置、イオン注入装置、酸化炉、アニール炉、
リソグラフィ装置等)と、これらを結合する搬送系1
2、搬送系制御装置14、記号読み取り機13より構成
されている。記号読み取り機13は各処理装置11にそ
れぞれ付属していてもよい。また図11では搬送系12
は中心部で交わっているが、図12に示すように、それ
ぞれの加工装置11を網目状に結合してもよい。
【0023】図13は図11に示されたような記号16
の読み取り機構を持つ半導体製造装置15を用いて半導
体装置1を製造するときの手順を示したフローチャート
である。半導体装置1の搬送過程において工程記録部5
上の記号16は記号読み取り機13により認識、判読さ
れ、この情報は搬送制御装置14に送られる。搬送制御
装置14は半導体装置1がどの工程まで終了しているか
認識できるので、次の処理装置まで半導体装置1を搬送
するように搬送系12に対して指令を送ることができ
る。処理装置では素子形成層3の加工後、該処理装置に
固有の記号16を工程記録部5に形成する。この動作を
半導体装置1の完成まで繰り返し行う。本実施例によれ
ば工程を誤ることがなく、信頼性が向上する。この動作
は複数の半導体装置1が半導体製造装置15上に存在し
ても可能である。これら複数の半導体装置を続けて製造
する場合に、搬送制御装置によって最も効率よく加工が
行えるように半導体装置1の配置を最適化することもで
きる。
【0024】図14は本発明における第十一番目の実施
例をフローチャートにまとめたものである。装置の構成
は図11と同様であるが、それぞれの作用と動作が十番
目の実施例と異なり、同時に多種類の半導体装置を製造
することが可能である。まず、あらかじめ製造したい半
導体装置の種類に応じて工程記録部5に記号16を形成
しておく。つまり、半導体装置には製造番号、あるいは
該半導体装置の型番に相当する記号あるいは番号を記載
しておく。そして半導体製造装置15に投入すると搬送
経路において記号読み取り機13によって工程記録部5
の記号16である半導体装置の種類が読み取られる。こ
の情報は搬送制御装置14に伝えられ、認識され、半導
体装置1を目的の加工装置11へ搬送するように搬送系
12に指令される。加工装置11にて素子形成層3の加
工を終了したのち、工程記録部5に該加工装置での処理
が終了したことを示す記号を形成(記載)する。このよ
うに半導体装置1の種類を表す情報と工程の進捗状況を
示す情報を適宜読み取りながら加工が進み、工程が終了
したことを確認後、半導体製造装置15より排出され
る。半導体装置1にあらかじめ生産したい半導体装置1
の種類を記録してあるので、多種類の半導体装置が混在
して加工されても識別できる。このため多種類の半導体
装置の同時生産が可能となる。
【0025】図15は半導体装置1上の工程記録部5に
種類を示す記号のみをあらかじめ形成した本発明の第十
二番目の実施例である。まずあらかじめ製造したい半導
体装置の種類に応じて工程記録部5に記号16を形成し
ておく。そして半導体製造装置15に投入すると搬送経
路において記号読み取り機13によって工程記録部5の
記号16である半導体装置の種類が読み取られる。この
情報は搬送制御装置14に伝えられ、認識され、製造す
る半導体装置1の加工工程の通りに搬送するようにプロ
グラムされる。このプログラムに従って搬送系12によ
って搬送され、それぞれの加工装置11にて順次加工が
行われるが、適宜、記号16の半導体装置1の種類を表
す情報はは搬送系12の記号読み取り機にて読み取ら
れ、位置情報として活用される。プログラム終了後、半
導体製造装置15より完成した半導体装置1は排出され
る。
【0026】図16は半導体装置1上の工程記録部5に
あらかじめ半導体装置1の種類を表す記号と、必要な加
工工程を表す記号を形成しておく本発明の第十三番目の
実施例である。まず、あらかじめ製造したい半導体装置
の種類に応じて工程記録部5に半導体装置1の種類と必
要な加工工程を表す記号を工程順に形成しておく。そし
て半導体製造装置15に投入すると搬送経路において記
号読み取り機13によって工程記録部5の記号16であ
る半導体装置1の加工工程が読み取られる。この情報は
搬送制御装置14に伝えられ、認識され、読み取られた
通りの加工装置11へ搬送するように搬送系12に指令
される。加工装置11では工程記録部5の記号16の通
りに加工が行われる。この加工が終了したのち、工程記
録部5に該処理装置での加工が終了したことを示す記号
(加工終了記号)を形成する。さらに記号読み取り機1
3により記号16を読み取り、搬送制御装置によって加
工終了記号の付いていない次の加工を示す記号を認識し
たのちに搬送系12によって所定の処理装置まで搬送を
行う。これを工程が終了するまで行う。工程が終了した
ことを確認後、半導体製造装置15より排出される。本
実施例によれば半導体装置1に製造に必要な工程が記載
されているので、多種の半導体装置を同時に製造するこ
とができる。
【0027】これらの実施例によれば、半導体装置1を
ウエハ単位でなく1個あるいは数個の製造単位で製造す
る場合においても、半導体装置1の形成過程における履
歴(製造工程)がそれぞれ明確になるので、工程管理が
行い易く、不良の発生原因の追求、および対策も容易に
なる。さらに、半導体装置1の方向が規定できるので、
素子形成層3内の各積層膜の形成時に方向を間違えて形
成することを防ぐことができる。またさらに、半導体装
置1に記載された記号を読み取りながら加工することが
可能なことから、多数あるいは多種類の半導体素子を平
行して製造する場合においても工程を誤ることなく製造
することができる。また、製造単位をそれぞれ認識でき
るようになるので工程管理の自動化が可能となる。
【0028】
【発明の効果】上述のとおり本発明によれば、ウエハ単
位でなく、半導体装置を1個あるいは数個単位で製造す
る場合に、製造単位毎にそれぞれ識別し、半導体装置の
工程を管理することの可能な半導体装置及びその製造装
置と製造方法が得られる。
【図面の簡単な説明】
【図1】本発明における第一の実施例の模式図。
【図2】本発明における第二の実施例の模式図。
【図3】本発明における第二の実施例の他の例の模式
図。
【図4】本発明における第三の実施例の模式図。
【図5】本発明における第四の実施例の模式図。
【図6】本発明における第五の実施例の模式図。
【図7】本発明における第六の実施例の模式図。
【図8】本発明における第七の実施例の模式図。
【図9】本発明における第八の実施例の模式図。
【図10】本発明における第九の実施例の模式図。
【図11】本発明における第十の実施例の模式図。
【図12】本発明における第十の実施例の他の例の模式
図。
【図13】本発明における第十の実施例を示すフローチ
ャート。
【図14】本発明における第十一の実施例を示すフロー
チャート。
【図15】本発明における第十二の実施例を示すフロー
チャート。
【図16】本発明における第十三の実施例を示すフロー
チャート。
【符号の説明】
1 半導体装置 2 半導体基板 3 素子形成層 4 方向識別部 5 工程記録部 6 スリット 7 チャック 8 ビーム発射部 9 主チャンバ 10 副チャンバ 11 加工装置 12 搬送系 13 記号読み取り機 14 搬送系制御装置 15 半導体製造装置 16 記号 17 レーザービーム 18 真空排気系

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板、もしくは該半導体基板の表
    面上に形成された薄膜に、2次元的或いは3次元的に構
    成された識別標識を形成したことを特徴とする半導体装
    置。
  2. 【請求項2】 半導体基板、もしくは該半導体基板の表
    面上に形成された薄膜に、半導体装置の製造番号を表す
    識別標識を形成したことを特徴とする半導体装置。
  3. 【請求項3】 半導体基板、もしくは該半導体基板の表
    面上に形成された薄膜に、半導体装置の製造に携わった
    製造装置を識別可能な識別標識と、前記製造装置による
    製造条件を表す識別標識とのうち、少なくともいずれか
    の識別標識を形成したことを特徴とする半導体装置。
  4. 【請求項4】 半導体基板、もしくは該半導体基板の表
    面上に形成された薄膜に、半導体装置の製造工程におけ
    る個々の工程を表す識別標識と、前記個々の工程に対応
    していずれかの工程が終了したことを表す識別標識とを
    形成したことを特徴とする半導体装置。
  5. 【請求項5】 請求項4に記載の半導体装置において、
    前記製造工程における個々の工程を表す識別標識は、半
    導体装置の製造に携わった製造装置あるいは製造条件を
    表すことを特徴とする半導体装置。
  6. 【請求項6】 請求項4に記載の半導体装置において、
    前記製造工程における個々の工程を表す識別標識に隣接
    して、前記個々の工程に対応していずれかの工程が終了
    したことを表す識別標識を形成したことを特徴とする半
    導体装置。
  7. 【請求項7】 請求項1、2、3または4に記載の半導
    体装置において、前記識別標識は、記号あるいは番号で
    あることを特徴とする半導体装置。
  8. 【請求項8】 請求項1、2、3または4に記載の半導
    体装置において、前記識別標識として、マークの並び
    方、個数、形状、大きさ、マークの高さ、マークの深さ
    のうち、少なくとも1つの手段を用いたことを特徴とす
    る半導体装置。
  9. 【請求項9】 半導体基板、もしくは該半導体基板の表
    面上に形成された薄膜に、2次元的或いは3次元的に構
    成された識別標識を形成し、前記識別標識として、マー
    クの並び方、個数、形状、大きさ、マークの高さ、マー
    クの深さのうちの少なくとも1つの手段を用いることに
    より、半導体装置の製造装置、製造条件、あるいは製造
    番号のうち少なくとも1つが識別可能であることを特徴
    とする半導体装置。
  10. 【請求項10】 請求項1、2、3または4に記載の半
    導体装置において、前記識別標識が、半導体装置の素子
    形成面、その裏面あるいは側面のいずれかの面に形成さ
    れていることを特徴とする半導体装置。
  11. 【請求項11】 請求項1、2、3または4に記載の半
    導体装置において、前記識別標識を示すマークとして、
    半導体装置の素子形成面、その裏面あるいは側面に、任
    意の間隔をもって複数の薄膜が形成されていることを特
    徴とする半導体装置。
  12. 【請求項12】 請求項1、2、3または4に記載の半
    導体装置において、前記識別標識を示すマークとして、
    半導体装置の素子形成面、その裏面あるいは側面に形成
    された薄膜に、任意の間隔をもって穴、くぼみ、切り欠
    きのうちのいずれかが形成されていることを特徴とする
    半導体装置。
  13. 【請求項13】 請求項1、2、3または4に記載の半
    導体装置において、前記識別標識を示すマークとして、
    半導体装置の素子形成面、その裏面あるいは側面に形成
    された薄膜に、任意の間隔をもってイオン注入領域が形
    成されていることを特徴とする半導体装置。
  14. 【請求項14】 半導体装置における素子形成面の裏面
    あるいは側面の半導体基板、もしくは該素子形成面の裏
    面あるいは側面の半導体基板表面上に形成された薄膜
    に、穴、くぼみ、薄膜、イオン注入領域のいずれかを形
    成することによって識別標識を形成したことを特徴とす
    る半導体装置。
  15. 【請求項15】 半導体基板の素子形成面内の形状にお
    ける線対称軸が1本以下であることを特徴とする半導体
    装置。
  16. 【請求項16】 半導体装置の製造に携わる装置固有の
    識別標識、もしくは製造条件を表す識別標識、もしくは
    製造工程のうちいずれかの工程の終了を示す識別標識の
    うち、少なくともいずれかの識別標識を前記半導体装置
    に形成する手段を有することを特徴とする半導体装置の
    製造装置。
  17. 【請求項17】 請求項16に記載の半導体装置の製造
    装置において、前記識別標識は記号あるいは番号である
    ことを特徴とする半導体装置の製造装置。
  18. 【請求項18】 半導体装置を1個所に保持して素子形
    成面の加工を行う複数の加工工程のうちの一部の加工工
    程が、レーザビーム、エレクトロンビーム、イオンビー
    ムのいずれかを用いた加工工程であることを特徴とする
    半導体装置の製造装置。
  19. 【請求項19】 半導体装置を1個所に保持し、素子形
    成面とその裏面とで異なる加工を行う加工手段を備えた
    ことを特徴とする半導体装置の製造装置。
  20. 【請求項20】 半導体装置を固定するチャックの一部
    を通してレーザビーム、エレクトロンビーム、イオンビ
    ームのいずれかが照射されることを特徴とする半導体装
    置の製造装置。
  21. 【請求項21】 複数の加工手段を有した半導体装置の
    製造装置において、前記半導体装置にあらかじめ形成さ
    れている該半導体装置の製造番号あるいは加工条件を読
    み取ることにより、加工の順番あるいは加工条件を決定
    することを特徴とする半導体装置の製造装置。
  22. 【請求項22】 半導体装置の製造に携わる装置固有の
    識別標識、もしくは製造条件を表す識別標識、もしくは
    製造工程のうちいずれかの工程の終了を示す識別標識の
    うち、少なくともいずれかの識別標識を前記半導体装置
    に形成する手段を有するとともに、前記半導体装置に形
    成された識別標識から製造番号、あるいは加工条件を読
    み取る手段を、前記半導体装置の搬送路中に設けたこと
    を特徴とする半導体装置の製造装置。
  23. 【請求項23】 半導体装置の素子形成面の裏面あるい
    は側面の半導体基板、もしくは該素子形成面の裏面ある
    いは側面の半導体基板表面上に形成された薄膜に、穴、
    くぼみ、薄膜、イオン注入領域のいずれかにより、被加
    工物である前記半導体装置の製造装置固有の記号、製造
    条件を表す記号、工程終了を示す記号等を記載し、これ
    らの記号のうち少なくともいずれかを読み取る手段を有
    することを特徴とする半導体装置の製造装置。
  24. 【請求項24】 複数の加工手段を有する半導体装置の
    製造装置において、前記半導体装置にあらかじめ形成さ
    れている該半導体装置の加工条件を読み取ることによっ
    て、加工の順番あるいは加工条件を決定し、終了した加
    工工程を示す記号を前記半導体装置上の領域に形成する
    ことを特徴とする半導体装置の製造装置。
  25. 【請求項25】 半導体装置の製造方法において、前記
    半導体装置に形成されている該半導体装置の製造装置固
    有の記号、製造条件を表す記号、工程終了を示す記号の
    うち少なくともいずれかの情報を読み取り、該情報によ
    り該半導体装置の加工を制御することを特徴とする半導
    体装置の製造方法。
  26. 【請求項26】 半導体装置の製造装置において、前記
    半導体装置にあらかじめ形成されている該半導体装置の
    製造番号あるいは加工条件を読み取ることにより、加工
    の順番あるいは加工条件を制御することを特徴とする半
    導体装置の製造方法。
  27. 【請求項27】 複数の加工手段を有する半導体装置の
    製造装置において、前記半導体装置に形成されたすでに
    終了した加工を表す記号を読み取ることによって、次の
    加工方法を選択することを特徴とする半導体装置の製造
    方法。
JP13343893A 1993-06-03 1993-06-03 半導体装置及びその製造装置と製造方法 Pending JPH06349691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13343893A JPH06349691A (ja) 1993-06-03 1993-06-03 半導体装置及びその製造装置と製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13343893A JPH06349691A (ja) 1993-06-03 1993-06-03 半導体装置及びその製造装置と製造方法

Publications (1)

Publication Number Publication Date
JPH06349691A true JPH06349691A (ja) 1994-12-22

Family

ID=15104778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13343893A Pending JPH06349691A (ja) 1993-06-03 1993-06-03 半導体装置及びその製造装置と製造方法

Country Status (1)

Country Link
JP (1) JPH06349691A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
JP2012243854A (ja) * 2011-05-17 2012-12-10 Fuji Electric Co Ltd 半導体装置の製造方法
JP2014036134A (ja) * 2012-08-09 2014-02-24 Disco Abrasive Syst Ltd デバイスの加工方法
JP2014223708A (ja) * 2013-05-17 2014-12-04 株式会社ディスコ 加工装置
US9246306B2 (en) 2013-09-30 2016-01-26 Nichia Corporation Semiconductor laser element and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
JP2012243854A (ja) * 2011-05-17 2012-12-10 Fuji Electric Co Ltd 半導体装置の製造方法
JP2014036134A (ja) * 2012-08-09 2014-02-24 Disco Abrasive Syst Ltd デバイスの加工方法
JP2014223708A (ja) * 2013-05-17 2014-12-04 株式会社ディスコ 加工装置
US9246306B2 (en) 2013-09-30 2016-01-26 Nichia Corporation Semiconductor laser element and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN103718287B (zh) 使用混合式***束激光划线处理及等离子体蚀刻的晶圆切割
KR100590732B1 (ko) 반송시스템
US4691434A (en) Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device
JP4579066B2 (ja) ウエーハの加工方法
CN103703546A (zh) 使用具有等离子体蚀刻的混合式电流激光划线制程的晶片切割
JPH10284418A (ja) 薄膜半導体装置およびその製造方法
US20230352445A1 (en) Wafer bonding alignment
JPH06349691A (ja) 半導体装置及びその製造装置と製造方法
US11626306B2 (en) Method for analyzing a semiconductor device
US4343878A (en) System for providing photomask alignment keys in semiconductor integrated circuit processing
KR20140092402A (ko) 레이저 스크라이빙 시스템들, 장치들, 및 방법들
KR100525274B1 (ko) 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치
JP2009216844A (ja) 縮小投影露光装置用レチクルおよびそれを用いた露光方法
WO2008045826A2 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
JP2004336055A (ja) ウェハダイシングのための方法
JPH07211605A (ja) 処理装置および処理方法
US5990540A (en) Semiconductor device and method for manufacturing the same
JP4144994B2 (ja) ショットマップ作成方法
JPH09102527A (ja) 半導体製造装置及びその移載機のティーチング方法
JP4491851B2 (ja) 表面に識別パターンを有する多層基板の製造方法
US6271531B1 (en) Charged beam drawing apparatus and method thereof
US6500261B1 (en) Apparatus for preventing misplacement of a cassette pod onto a process machine
US6778876B1 (en) Methods of processing substrates based upon substrate orientation
JP2001035924A (ja) 半導体装置及びトリミング方法
JP2912167B2 (ja) レーザリダンダンシー装置