JPH06348518A - Error correcting circuit - Google Patents
Error correcting circuitInfo
- Publication number
- JPH06348518A JPH06348518A JP5137905A JP13790593A JPH06348518A JP H06348518 A JPH06348518 A JP H06348518A JP 5137905 A JP5137905 A JP 5137905A JP 13790593 A JP13790593 A JP 13790593A JP H06348518 A JPH06348518 A JP H06348518A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- syndrome
- error
- output
- bch code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、αをm次のガロア拡大
体GF(2m)の原子源とし、α,α3を根にもつ2重誤
り訂正(n,k)BCH符号の復号を行うための誤り位
置多項式係数導出回路、および誤り位置検出回路、さら
にはそれらを用いた訂正回路に関する。The present invention relates to the decoding of a double error correction (n, k) BCH code having α as an atomic source of Galois extension field GF (2 m ) and α and α 3 as roots. The present invention relates to an error locator polynomial coefficient deriving circuit, an error locator detection circuit, and a correction circuit using them.
【0002】[0002]
【従来の技術】tビット訂正BCH(Bose-Chauduri-Ho
cqenghem Codes)符号のパラメータに関して、符号長n
は、 n = 2m − 1 …(1) であり、情報数kは、 k ≧ n − mt …(2) であり、このような符号長n、情報数kのBCH符号
は、(n,k)BCH符号と呼ばれる。2. Description of the Related Art t-bit correction BCH (Bose-Chauduri-Ho)
cqenghem Codes) For code parameters, code length n
Is n = 2 m −1 (1), the number of information k is k ≧ n−mt (2), and the BCH code having such a code length n and the number of information k is (n, k) Called BCH code.
【0003】誤り訂正符号の中でも、BCH符号は、実
用上、極めて重要なものであり、通信、記録分野に多く
用いられている。その中でも特に2重誤り訂正符号は、
復号の際に用いる誤り位置多項式の係数とシンドローム
の関係が明らかにされており、ハード化の検討が比較的
容易である。しかしその復号には、ガロア体上での加
算、乗算、除算なの演算が必要であるので、先行技術で
は、(a)べき数←→ベクトル表現、逆元などをリード
オンリメモリに記憶させておき、外部からアクセスする
構成、または(b)シンドロームと誤りの位置を表に求
め、同様にリードオンリメモリを外部からアクセスする
構成が実現されている。このような先行技術では、ハー
ド化する場合、リードオンリメモリに多くのメモリ容量
を必要とし、訂正数に対しコストが多くかかることにな
る。Among the error correction codes, the BCH code is extremely important in practical use and is widely used in the fields of communication and recording. Among them, the double error correction code is
The relationship between the error locator polynomial coefficient used in decoding and the syndrome has been clarified, and it is relatively easy to study hardware implementation. However, since the decoding requires operations such as addition, multiplication, and division on the Galois field, in the prior art, (a) exponent ← → vector representation, inverse element, etc. are stored in the read-only memory. , Or a configuration in which (b) a syndrome and an error position are obtained from a table and the read-only memory is similarly accessed from the outside is realized. In such a prior art, when hardware is used, a read-only memory requires a large memory capacity, resulting in a high cost for the number of corrections.
【0004】たとえば図19の先行技術では、BCH符
号信号がライン1から与えられるシンドロームS1のレ
ジスタ2と、シンドロームS3のレジスタ3と、リード
オンリメモリ4とが備えられ、その受信されたBCH符
号信号をストアするデータレジスタ5が備えられ、訂正
後のBCH符号信号を導出する排他的論理和ゲート回路
6が備えられる。このような図19に示される先行技術
では、前述の先行技術(b)を実現するものであって、
上述のようにリードオンリメモリ4のメモリ容量を大き
くする必要があるという問題がある。For example, in the prior art of FIG. 19, a register 2 of the syndrome S1 to which the BCH code signal is given from the line 1, a register 3 of the syndrome S3, and a read only memory 4 are provided, and the received BCH code signal is provided. Is provided, and an exclusive OR gate circuit 6 for deriving the corrected BCH code signal is provided. Such a prior art shown in FIG. 19 realizes the above prior art (b),
As described above, there is a problem that it is necessary to increase the memory capacity of the read-only memory 4.
【0005】[0005]
【発明が解決しようとする課題】本発明の目的は、ガロ
ア拡大体GF(2m )上の加算、乗算、除算などの操作
が簡単な構成で実現することができるようにした誤り位
置多項式の係数導出回路を実現し、またそれを用いた訂
正回路を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide an error locator polynomial which enables operations such as addition, multiplication and division on a Galois extension field GF (2 m ) to be realized with a simple structure. It is to realize a coefficient derivation circuit and to provide a correction circuit using it.
【0006】また従来から、誤り位置の導出には、チエ
ン探索法が用いられており、この方法を実現する構成で
は、外部クロック信号を必要とし、したがってリアルタ
イム処理ができないという問題がある。Conventionally, the chain search method has been used for deriving the error position, and the configuration for realizing this method requires an external clock signal, and thus there is a problem that real-time processing cannot be performed.
【0007】また本発明の目的は、BCH符号信号の読
み込みと同時に誤り位置の探索が可能になるようにした
誤り位置検出回路を実現し、さらにそれを用いた誤り訂
正回路を提供することである。Another object of the present invention is to realize an error position detection circuit which enables the search for an error position simultaneously with the reading of a BCH code signal, and to provide an error correction circuit using the error position detection circuit. .
【0008】[0008]
【課題を解決するための手段】本発明は、αをm次のガ
ロア拡大体GF(2m)の原始元とし、α,α3を根にも
つ2重誤り訂正(n,k)BCH符号の復号において、
(2m −1)個のα乗算器を直列につなぐことによっ
て、GF(2m)の元を作成する元作成回路と、シンド
ロームS1を元作成回路の出力と対比させることによっ
て、そのべき乗を求めるべき乗回路と、シンドロームS
1とGF(2m)上の(2m−1)個の元を乗算する第1
乗算回路と、第1乗算回路の結果と、べき乗回路の結果
とに基づいて、S12 を求める回路と、S12に基づい
て、S1の逆元を求める回路と、シンドロームS3とG
F(2m)上の(2m−1)個の元を乗算する第2乗算回
路と、第2乗算回路の結果と逆元回路からの結果とに基
づいてS3/S1を求める回路と、S12 とS3/S1
との結果を加算する回路とを含むことを特徴とする誤り
位置多項式の係数導出回路である。According to the present invention, a double error correction (n, k) BCH code having α as a primitive element of Galois extension field GF (2 m ) and having α and α 3 as roots is used in the present invention. In decoding
By connecting (2 m −1) α multipliers in series, an element creation circuit that creates an element of GF (2 m ) and the syndrome S1 by the output of the element creation circuit Exponentiation circuit and syndrome S
1 by multiplying 1 by (2 m −1) elements on GF (2 m ).
A circuit for obtaining S1 2 based on the result of the multiplication circuit, the first multiplication circuit, and the result of the power circuit, a circuit for obtaining the inverse element of S1 based on S1 2 , and syndromes S3 and G
A second multiplication circuit for multiplying (2 m −1) elements on F (2 m ); a circuit for obtaining S3 / S1 based on the result of the second multiplication circuit and the result from the inverse element circuit; S1 2 and S3 / S1
It is a coefficient deriving circuit of an error locator polynomial characterized by including a circuit for adding the results of and.
【0009】また本発明は、αをm次のガロア拡大体G
F(2m)の原始元とし、α,α3を根にもつ2重誤り訂
正(n,k)BCH符号の復号において、その誤り位置
多項式を、 σ(z) = 1 + Az + Bz2 としたとき、(2m −2)個のα乗算器を直列につない
だ回路にAを乗算することによってAαi(i=0,
1,2,…,2m−2)を出力する第1演算回路と、
(2m −2)個のα乗算器を直列につないだ回路にBを
乗算することによってBαj(j=0,1,2,…,2m
−2)を出力する第2演算回路と、Bαk(k=0,
1,2,…,2m−2)に対しα乗算器をk個つなぐこ
とによってB(αk)2を出力する第3演算回路と、第1
演算回路と第3演算回路の出力に基づいて、 σ(αL)=0 (L=0,1,2,…,2m−2) となるLを判別し、受信符号語の誤り位置を指示する出
力を導出する回路とを含むことを特徴とする誤り位置検
出回路である。In the present invention, α is an Galois extension G of degree m
In the decoding of a double error correction (n, k) BCH code having a primitive element of F (2 m ) and having α and α 3 as roots, the error locator polynomial is expressed by σ (z) = 1 + Az + Bz 2 Then, by multiplying A by a circuit in which (2 m −2) α multipliers are connected in series, Aα i (i = 0,
1, 2, ..., 2 m -2) outputting a first arithmetic circuit,
By multiplying B by a circuit in which (2 m −2) α multipliers are connected in series, Bα j (j = 0, 1, 2, ..., 2 m
-2) and a second arithmetic circuit that outputs Bα k (k = 0,
A second arithmetic circuit for outputting B (α k ) 2 by connecting k α multipliers to 1, 2, ..., 2 m −2);
Based on the outputs of the arithmetic circuit and the third arithmetic circuit, L that satisfies σ (α L ) = 0 (L = 0, 1, 2, ..., 2 m −2) is discriminated, and the error position of the received codeword is determined. And a circuit for deriving an instructed output.
【0010】さらにまた本発明は、(a)BCH符号信
号を(x−α)によって割り算してシンドロームS1を
求める第1シンドロームレジスタと、(b)前記BCH
符号信号を(x−α3 )による割り算を行ってシンドロ
ームS3を求める第2シンドロームレジスタと、(c)
誤り位置多項式の係数導出回路であって、αをm次のガ
ロア拡大体GF(2m)の原始元とし、α,α3を根にも
つ2重誤り訂正(n,k)BCH符号の復号において、
(2m −1)個のα乗算器を直列につなぐことによっ
て、GF(2m)の元を作成する元作成回路と、シンド
ロームS1を元作成回路の出力と対比させることによっ
て、そのべき乗を求めるべき乗回路と、シンドロームS
1とGF(2m)上の(2m−1)個の元を乗算する第1
乗算回路と、第1乗算回路の結果と、べき乗回路の結果
とに基づいて、S12 を求める回路と、S12に基づい
て、S1の逆元を求める回路と、シンドロームS3とG
F(2m)上の(2m−1)個の元を乗算する第2乗算回
路と、第2乗算回路の結果と逆元回路からの結果とに基
づいてS3/S1を求める回路と、S12 とS3/S1
との結果を加算する回路とを含む、そのような誤り位置
多項式係数導出回路と、(d)前記誤り位置多項式の係
数導出回路の出力に応答してチエン探索を行い、誤り位
置を表すチエン探索回路と、(e)前記BCH符号信号
を受信してストアするデータのレジスタと、(f)チエ
ン探索回路の出力とデータレジスタの出力とを演算して
訂正後のBCH符号信号を得る演算回路とを含むことを
特徴とする誤り訂正回路である。Still further, according to the present invention, (a) a first syndrome register for obtaining a syndrome S1 by dividing a BCH code signal by (x-α), and (b) the BCH
A second syndrome register for dividing the coded signal by (x-α 3 ) to obtain a syndrome S3; and (c)
A coefficient deriving circuit for an error locator polynomial, wherein α is a primitive element of a Galois extension field GF (2 m ) of degree m , and decoding of a double error correction (n, k) BCH code having α and α 3 as roots At
By connecting (2 m −1) α multipliers in series, an element creation circuit that creates an element of GF (2 m ) and the syndrome S1 by the output of the element creation circuit Exponentiation circuit and syndrome S
1 by multiplying 1 by (2 m −1) elements on GF (2 m ).
A circuit for obtaining S1 2 based on the result of the multiplication circuit, the first multiplication circuit, and the result of the power circuit, a circuit for obtaining the inverse element of S1 based on S1 2 , and syndromes S3 and G
A second multiplication circuit for multiplying (2 m −1) elements on F (2 m ); a circuit for obtaining S3 / S1 based on the result of the second multiplication circuit and the result from the inverse element circuit; S1 2 and S3 / S1
And an error position polynomial coefficient deriving circuit, and (d) a chain search in response to the output of the error position polynomial coefficient deriving circuit, and a chain search representing an error position. A circuit, (e) a register for data that receives and stores the BCH code signal, and (f) an arithmetic circuit that calculates the output of the chain search circuit and the output of the data register to obtain a corrected BCH code signal. It is an error correction circuit characterized by including.
【0011】また本発明は、(a)BCH符号信号を
(x−α)によって割り算してシンドロームS1を求め
る第1シンドロームレジスタと、(b)前記BCH符号
信号を(x−α3 )による割り算を行ってシンドローム
S3を求める第2シンドロームレジスタと、(c)誤り
位置多項式の係数導出回路であって、αをm次のガロア
拡大体GF(2m)の原始元とし、α,α3を根にもつ2
重誤り訂正(n,k)BCH符号の復号において、(2
m −1)個のα乗算器を直列につなぐことによって、G
F(2m)の元を作成する元作成回路と、シンドローム
S1を元作成回路の出力と対比させることによって、そ
のべき乗を求めるべき乗回路と、シンドロームS1とG
F(2m)上の(2m−1)個の元を乗算する第1乗算回
路と、第1乗算回路の結果と、べき乗回路の結果とに基
づいて、S12 を求める回路と、S12に基づいて、S
1の逆元を求める回路と、シンドロームS3とGF(2
m)上の(2m−1)個の元を乗算する第2乗算回路と、
第2乗算回路の結果と逆元回路からの結果とに基づいて
S3/S1を求める回路と、S12 とS3/S1との結
果を加算する回路とを含む、そのような誤り位置多項式
係数導出回路と、(d)誤り位置検出回路であって、そ
の誤り位置多項式を σ(z) = 1 + Az + Bz2 としたとき、(2m −2)個のα乗算器を直列につない
だ回路にAを乗算することによってAαi(i=0,
1,2,…,2m−2)を出力する第1演算回路と、
(2m −2)個のα乗算器を直列につないだ回路にBを
乗算することによってBαj(j=0,1,2,…,2m
−2)を出力する第2演算回路と、Bαk(k=0,
1,2,…,2m−2)に対しα乗算器をk個つなぐこ
とによってB(αk)2を出力する第3演算回路と、第1
演算回路と第3演算回路の出力に基づいて、 σ(αL)=0 (L=0,1,2,…,2m−2) となるLを判別し、受信符号語の誤り位置を指示する出
力を導出する回路とを含む誤り位置検出回路と、(e)
S1=0,S3≠0のとき、訂正不可能な誤りが生じた
として訂正出力をクリアする訂正制御回路と、(f)B
CH符号信号をストアして誤り位置検出回路と訂正制御
回路の出力によって訂正を行って訂正後のBCH符号信
号を得るデータレジスタとを含むことを特徴とする誤り
訂正回路である。The present invention further comprises (a) a first syndrome register for dividing the BCH code signal by (x-α) to obtain a syndrome S1, and (b) dividing the BCH code signal by (x-α 3 ). Is a second syndrome register for obtaining the syndrome S3 and (c) a coefficient deriving circuit of the error locator polynomial, wherein α is a primitive element of the Galois extension field GF (2 m ) of degree m , and α, α 3 are 2 with root
In decoding a multiple error correction (n, k) BCH code, (2
By connecting m −1) α multipliers in series, G
An element generation circuit that generates an element of F (2 m ) and a power circuit that calculates the exponentiation by comparing the syndrome S1 with the output of the element generation circuit, and syndromes S1 and G
A first multiplication circuit for multiplying (2 m −1) elements on F (2 m ), a circuit for obtaining S1 2 based on the result of the first multiplication circuit and the result of the exponentiation circuit, and S1 Based on 2 , S
A circuit for finding the inverse element of 1 and the syndromes S3 and GF (2
a second multiplication circuit for multiplying (2 m -1) elements on m ),
Derivation of such error location polynomial coefficient including a circuit for obtaining S3 / S1 based on the result of the second multiplication circuit and the result from the inverse element circuit, and a circuit for adding the results of S1 2 and S3 / S1 Circuit and (d) error position detection circuit, where (2 m −2) α multipliers are connected in series when the error position polynomial is σ (z) = 1 + Az + Bz 2 . By multiplying the circuit by A, Aα i (i = 0,
1, 2, ..., 2 m -2) outputting a first arithmetic circuit,
By multiplying B by a circuit in which (2 m −2) α multipliers are connected in series, Bα j (j = 0, 1, 2, ..., 2 m
-2) and a second arithmetic circuit that outputs Bα k (k = 0,
A second arithmetic circuit for outputting B (α k ) 2 by connecting k α multipliers to 1, 2, ..., 2 m −2);
Based on the outputs of the arithmetic circuit and the third arithmetic circuit, L that satisfies σ (α L ) = 0 (L = 0, 1, 2, ..., 2 m −2) is discriminated, and the error position of the received codeword is determined. An error position detection circuit including a circuit for deriving an instructed output, and (e)
When S1 = 0 and S3 ≠ 0, a correction control circuit that clears the correction output assuming that an uncorrectable error has occurred, and (f) B
It is an error correction circuit characterized by including a CH code signal and storing the error position detection circuit and a data register for performing correction by the output of a correction control circuit to obtain a corrected BCH code signal.
【0012】[0012]
【作用】誤り位置多項式導出回路についてまず説明す
る。2重誤り訂正BCH符号は、ガロア拡大体GF(2
m)のαを原始元とするとき、α,α3を根にもつ。い
ま、誤り位置をL1,L2とするとき、シンドロームS
1,S3は、 S1 = αL1 + αL2 …(3) S3 = α3L1 + α3L2 …(4) となる。これを用いて誤り位置多項式は、 σ(x) = 1 + S1x + (S12 +S3/S1)x2 …(5) となる。xの係数S1は求められているので、(S12
+S3/S1)を求めればよい。この計算に、従来はR
OMによる参照が行われていた。しかしゲート回路によ
り直接S12 およびS3/S1の演算は難しい。そこで
本発明では次のように構成する。First, the error locator polynomial deriving circuit will be described. The double error correction BCH code is a Galois extension field GF (2
When α of m ) is a primitive element, it has α and α 3 as roots. Now, when the error positions are L1 and L2, the syndrome S
1, S3 becomes S1 = α L1 + α L2 ... (3) S3 = α 3L1 + α 3L2 ... (4). By using this, the error locator polynomial becomes σ (x) = 1 + S1x + (S1 2 + S3 / S1) x 2 (5). Since the coefficient S1 of x has been obtained, (S1 2
+ S3 / S1) may be calculated. For this calculation, conventionally R
Reference was made by OM. However, it is difficult to directly calculate S1 2 and S3 / S1 by the gate circuit. Therefore, the present invention is configured as follows.
【0013】まず、S12 であるが、S1はガロア拡大
体のGF(2m)上の(2m−1)個の元いずれかであ
る。よってα乗算回路を(2m −1)個直列につなぐこ
とにより、First, S1 2 is one of (2 m -1) elements on GF (2 m ) of the Galois extension field. Therefore, by connecting (2 m -1) α multiplication circuits in series,
【0014】[0014]
【数1】 [Equation 1]
【0015】を求めればS12はこのうちのいずれかであ
る。今、S1=αiとすると、 S12 = S1αi mod 2m −1 …(6) であるから、前記グループGR1のうち、αiの演算結
果がS12になる。前述の式6においてmodは、元の
べき数の演算結果を2m −1で割った剰余をとることを
意味する。If S1 2 is obtained, S12 is either of them. Assuming that S1 = alpha i, since it is S1 2 = S1α i mod 2 m -1 ... (6), of the group GR1, the calculation result of alpha i is S1 2. In the above equation 6, mod means taking the remainder obtained by dividing the result of the original power calculation by 2 m −1.
【0016】一方、S3/S1を演算するにはS1の逆
元を求める必要がある。前述と同様にS1=αiとする
と、αiの逆元αjは、 αi・αj = αo mod 2m −1 …(7) となるものであり、これによって、S3/S1は、 S3/S1 = S3・α-i = S3・αj mod 2m −1 …(8) で求められる。On the other hand, in order to calculate S3 / S1, it is necessary to find the inverse element of S1. When the same manner as described above S1 = alpha i, inverse alpha j of alpha i serves as a α i · α j = α o mod 2 m -1 ... (7), whereby, S3 / S1 is obtained in S3 / S1 = S3 · α -i = S3 · α j mod 2 m -1 ... (8).
【0017】まず、前述のグループGR1と同様に、First, like the group GR1 described above,
【0018】[0018]
【数2】 [Equation 2]
【0019】を求めておく。そしてグループGR1の中
から S1αj = αo mod 2m −1 …(9) となるαjを探す。そうすればαjがS1の逆元であるか
らグループGR2のうち、αjによるS3との乗算結果
が求めるS3/S1である。[0019] Then, the group GR1 is searched for α j that satisfies S1α j = α o mod 2 m -1 (9). Then, since α j is the inverse element of S1, the multiplication result of S3 by α j in the group GR2 is S3 / S1.
【0020】以上のようにして演算したS12とS3/
S1を加算すれば、それが式5のx2についての係数と
なる。S1 2 and S3 / calculated as described above
If S1 is added, it becomes the coefficient for x 2 in Equation 5.
【0021】次に誤り位置検出回路について説明する。Next, the error position detection circuit will be described.
【0022】前述の式5に対して σ(αi ) = 0 (i=0,1,…,2m −2) …(10) となるとき、 i+j mod 2m−1=0 となるjが誤りの位置を示す。よって誤り位置の導出に
は、αi(i=1,2,…,2m−2)を逐次代入し、σ
(αi)=0を調べればよい。When σ (α i ) = 0 (i = 0, 1, ..., 2 m −2) (10) with respect to the above expression 5, i + j mod 2 m −1 = 0 j Indicates the position of the error. Therefore, to derive the error position, α i (i = 1, 2, ..., 2 m −2) is successively substituted, and σ
It is sufficient to check (α i ) = 0.
【0023】これをハード的に実現するため、チエン探
索法が用いられるが、符号長分のクロックが必要とな
る。そこで、本発明では、次のようにした。To realize this in hardware, the chain search method is used, but a clock corresponding to the code length is required. Therefore, in the present invention, the following is performed.
【0024】まず、A,Bに対し、α乗算回路を2m−
2個直列に入力することでFirst, for A and B, an α multiplication circuit of 2 m −
By inputting two in series
【0025】[0025]
【数3】 [Equation 3]
【0026】が同時に計算できる。Aα0,Bα0は、
A,Bそのものと考える。Can be calculated simultaneously. Aα 0 and Bα 0 are
Consider A and B themselves.
【0027】前述のグループGR3は、式5の第2項目
をすべてのαi(i=0,1,…,2m−2)について計
算したものである。しかし式5の3項目を求めるには、
αi(i=0,1,…,2m−2)の2乗が必要である。The above-mentioned group GR3 is the second item of Equation 5 calculated for all α i (i = 0, 1, ..., 2 m −2). However, to find the three items in Equation 5,
The square of α i (i = 0, 1, ..., 2 m −2) is required.
【0028】本発明では、前述のグループGR4のBα
i(i=0,1,…,2m−2)に対し、α乗算器をi個
直列につなぐことにより、 (Bαi)・αi = B(αi)2 (i=0,1,…,2m−2) …(11) を得ている。In the present invention, Bα of the above-mentioned group GR4 is used.
For i (i = 0,1, ..., 2 m −2), by connecting i multipliers in series, (Bα i ) · α i = B (α i ) 2 (i = 0,1) , ..., 2 m -2) ... (11) is obtained.
【0029】Aαi,B(αi)2(i=0,1,…,2m
−2)が計算できたので、これを各々のiについて加算
し、 1 + Aαi + B(αi)2 = 0 …(12) つまり、 となれば、i+j mod 2m −1を満たすjが誤り
の位置を示す。A α i , B (α i ) 2 (i = 0, 1, ..., 2 m
-2) can be calculated, so this is added for each i, and 1 + Aα i + B (α i ) 2 = 0 (12) Then, j that satisfies i + j mod 2 m −1 indicates the error position.
【0030】以上の演算はすべてのαi(i=0,1,
…,2m −2)に対し、同時に行うため、誤り位置の探
索が高速にできる。The above calculation is performed for all α i (i = 0, 1,
, 2 m -2), the error position can be searched at high speed.
【0031】[0031]
【実施例】図1は、本発明の一実施例の誤り訂正回路の
全体の構成を示すブロック図である。BCH符号信号
は、ライン8から入力され、(x−α)によって割り算
してシンドロームS1を求めるmビットのシンドローム
レジスタ9と、(x−α3 )によるBCH符号信号の割
り算を行ってシンドロームS3を求めるmビットのシン
ドロームレジスタ10とに与えられる。またこの誤り訂
正回路には、BCH符号信号が与えられるnビットデー
タレジスタ11が備えられ、さらに各シンドロームレジ
スタ9,10からのシンドロームS1,S3がそれぞれ
与えられる誤り位置多項式の係数導出回路12が設けら
れる。この誤り位置多項式の係数導出回路12の出力S
1,S12 +S3/S1は、チエン探索回路13に与え
られ、排他的論理和ゲート14は、チエン探索回路13
の出力とデータレジスタ11の出力とを演算して訂正後
のBCH保護信号を得る。こうしてnビット符号語が読
み込まれた時点で、シンドロームレジスタ9,10によ
ってシンドロームS1,S3が計算され、さらに誤り位
置多項式の係数も同時に計算される。その後、α-i(i
=0,1,…,2m −2)を代入してゆき、σ(αi )
=0となるiが誤り位置を表す。この演算は、チエン探
索回路13で容易に実現することができる。チエン探索
回路は、たとえば今井秀樹著「符号理論」第166頁に
開示されている。1 is a block diagram showing the overall structure of an error correction circuit according to an embodiment of the present invention. The BCH code signal is input from the line 8 and is divided by (x-α) to obtain the syndrome S1, and the m-bit syndrome register 9 is divided by (x-α 3 ) to obtain the syndrome S3. And the m-bit syndrome register 10 to be obtained. Further, the error correction circuit is provided with an n-bit data register 11 to which a BCH code signal is given, and further an error locator polynomial coefficient deriving circuit 12 to which the syndromes S1 and S3 from the syndrome registers 9 and 10 are respectively provided. To be The output S of the error deriving polynomial coefficient deriving circuit 12
1, S1 2 + S3 / S1 are given to the chain search circuit 13, and the exclusive OR gate 14 is connected to the chain search circuit 13
And the output of the data register 11 are calculated to obtain the corrected BCH protection signal. When the n-bit code word is read in this way, the syndromes S1 and S3 are calculated by the syndrome registers 9 and 10, and the coefficient of the error locator polynomial is also calculated at the same time. Then α -i (i
= 0, 1, ..., 2 m −2), and σ (α i )
I for which = 0 represents an error position. This calculation can be easily realized by the chain search circuit 13. The chain search circuit is disclosed, for example, in Hideki Imai, "Code Theory", page 166.
【0032】図2はまた、本発明の他の実施例の誤り訂
正回路の全体の構成を示すブロック図である。この実施
例は、図1に示される実施例に類似し、対応する部分に
は同一の参照符を付す。この実施例では、前述のチエン
探索回路13を用いる代りに、誤り位置検出回路53が
備えられる。誤り位置多項式係数導出回路12からライ
ン16には、S1=0,S3≠0のとき、訂正不可能な
誤りが生じたとして訂正出力をクリアする信号を導出
し、訂正制御回路17に与える。この訂正制御回路17
の出力は、受信符号語のデータレジスタ18に与えられ
る。このような図2に示される構成によれば、図1に示
される実施例におけるチエン探索回路13を用いる必要
がなく、したがってチエン探索回路において必要とされ
る外部クロック信号が図2の実施例では不要となり、そ
のため誤り位置の検出がリアルタイムで可能となる。FIG. 2 is a block diagram showing the overall structure of an error correction circuit according to another embodiment of the present invention. This embodiment is similar to the embodiment shown in FIG. 1 and the corresponding parts bear the same reference numerals. In this embodiment, an error position detection circuit 53 is provided instead of using the chain search circuit 13 described above. When S1 = 0 and S3 ≠ 0 from the error locator polynomial coefficient deriving circuit 12 to the line 16, a signal for deriving a correction output is derived when an uncorrectable error occurs and is supplied to the correction control circuit 17. This correction control circuit 17
Is provided to the received codeword data register 18. According to the configuration shown in FIG. 2, it is not necessary to use the chain search circuit 13 in the embodiment shown in FIG. 1, and therefore the external clock signal required in the chain search circuit is not required in the embodiment shown in FIG. It is not necessary, so that the error position can be detected in real time.
【0033】図3は、図1および図2の各実施例におけ
る誤り位置多項式の係数導出回路12の具体的な構成を
示すブロック図である。元作成回路19は、m次のガロ
ア拡大体GF(2m)のすべての元を表す回路である。
この元作成回路19は、(2m−1)個のα乗算器MX
1〜MXiを直列に接続することによって実現される。
図3およびその他の図面における二重線矢印は、ガロア
拡大体GF(2m )上のmビットの並列データの流れを
示している。FIG. 3 is a block diagram showing a specific configuration of the error locator polynomial coefficient deriving circuit 12 in each of the embodiments shown in FIGS. The element generation circuit 19 is a circuit that represents all elements of the Galois extension field GF (2 m ) of order m .
This element creation circuit 19 is composed of (2 m −1) α multipliers MX.
It is realized by connecting 1 to MXi in series.
Double-headed arrows in FIG. 3 and other figures indicate the flow of m-bit parallel data on the Galois extension field GF (2 m ).
【0034】図4は、α乗算器MX1の具体的な構成を
示し、これは(15,7)BCH符号(m=4)におけ
る構成を示す。α乗算器MX1は、排他的論理和ゲート
20を備え、随伴行列を用いることによって簡単な構成
によって実現することができる。FIG. 4 shows a specific configuration of the α multiplier MX1, which is a configuration of the (15,7) BCH code (m = 4). The α multiplier MX1 includes the exclusive OR gate 20, and can be realized with a simple configuration by using an adjoint matrix.
【0035】べき乗回路21は、シンドロームS1とガ
ロア拡大体GF(2m )上の元を乗算するものであっ
て、シンドロームS1がガロア拡大体GF(2m )上の
どの元と等しいかを探す働きをする。The power circuit 21 is for multiplying the original on the syndrome S1 and the Galois extension field GF (2 m), look for whether the syndrome S1 is equal to any original on Galois extension field GF (2 m) Work.
【0036】図5は、べき乗回路21の具体的な構成を
示すブロック図である。このべき乗回路21は、加算器
AD0〜ADiを有し、S1=(am-1,…,a0)、α
i =(bm-1,…,b0)としたとき、 ai = (bi)(i=0,1,2,…,m−1) …(14) となるαi を求める構成を実現すればよいことになる。FIG. 5 is a block diagram showing a specific structure of the exponentiation circuit 21. The power circuit 21, an adder AD0~ADi, S1 = (a m- 1, ..., a 0), α
When i = (b m−1 , ..., b 0 ), a configuration for obtaining α i such that ai = (bi) (i = 0,1,2, ..., m−1) (14) is realized. It should be done.
【0037】図6は、加算器AD0の具体的な構成を示
す。加算器AD0は、各ビットa0〜a3,b0〜b3
を、排他的論理和ゲートER0〜ER3で演算し、全出
力が論理「0」であればよい。この図6の構成では、
(15,7)BCH符号(m=4)における構成を示
す。排他的論理和ゲートER0〜ER3の出力はNAN
DゲートG0に与えられる。各加算器AD0〜ADiの
出力ラインL0〜Liにおける制御信号は、 S1 = αi …(15) となるiについてのみ後述のS12 サーチ回路22に与
えられる制御信号が論理「1」になる。FIG. 6 shows a specific structure of the adder AD0. The adder AD0 has bits a0 to a3 and b0 to b3.
Is calculated by the exclusive OR gates ER0 to ER3, and all outputs may be logical "0". In the configuration of FIG. 6,
The configuration for a (15,7) BCH code (m = 4) is shown. The output of the exclusive OR gates ER0 to ER3 is NAN.
It is applied to the D gate G0. As for the control signals on the output lines L0 to Li of the adders AD0 to ADi, the control signal given to the S1 2 search circuit 22 described later has a logic “1” only for i for which S1 = α i (15).
【0038】第1乗算回路23は、シンドロームS1と
ガロア拡大体GF(2m)上の(2m−1)個の元を乗算
する。この第1乗算回路23は、(2m −1)個のα乗
算器MX11,MX1iを直列につないで実現され、そ
の構成は、前述の元作成回路19のα乗算器MX1〜M
Xiと同様である。The first multiplication circuit 23 multiplies the syndrome S1 by (2 m -1) elements on the Galois extension field GF (2 m ). The first multiplication circuit 23 is realized by connecting (2 m −1) α multipliers MX11 and MX1i in series, and the configuration thereof is the same as the α multipliers MX1 to MX of the original creation circuit 19 described above.
Similar to Xi.
【0039】図7は、S12 サーチ回路22の具体的な
構成を示すブロック図である。このS12 サーチ回路2
2は、第1乗算回路23の結果と、べき乗回路21の結
果とに基づいて、S12 を求めるもとのであって、S1
αi(i=0,1,…,2m−2)からS12 となるもの
を選ぶ働きをし、ANDゲートG10〜G1iに、ライ
ンL0〜Liの制御信号が与えられ、また第1乗算回路
23のα乗算器MX11〜MX1iからの各出力がそれ
ぞれ与えられ、排他的論理和ゲートER10に、それら
のANDゲートG10〜G1iの出力が与えられ、こう
して排他的論理和ゲートER10からライン10には、
S12 の出力が導出される。FIG. 7 is a block diagram showing a specific configuration of the S1 2 search circuit 22. This S1 2 search circuit 2
2 is a source for obtaining S1 2 based on the result of the first multiplication circuit 23 and the result of the exponentiation circuit 21.
It operates to select S1 2 from α i (i = 0, 1, ..., 2 m −2), the AND gates G10 to G1 i are supplied with the control signals of the lines L0 to Li, and the first multiplication The respective outputs from the α multipliers MX11 to MX1i of the circuit 23 are respectively supplied to the exclusive OR gate ER10, and the outputs of the AND gates G10 to G1i thereof are supplied to the exclusive OR gate ER10 to the line 10. Is
The output of S1 2 is derived.
【0040】図8は、図7に示されるS12 サーチ回路
22の一部をもっと具体的に示す電気回路図である。
(15,7)BCH符号(m=4)を用いるとき、前述
のANDゲートG10は、ANDゲートG20〜G23
によって実現され、排他的論理和ゲートER20〜ER
23には、各ANDゲートG20〜G23の出力と、次
のANDゲートG11に関連して接続される排他的論理
和ゲートの出力が与えられる。こうして排他的論理和ゲ
ートER20〜ER23は、出力S12 を導出する。FIG. 8 is an electric circuit diagram more specifically showing a part of the S1 2 search circuit 22 shown in FIG.
When the (15,7) BCH code (m = 4) is used, the AND gate G10 described above has AND gates G20 to G23.
Realized by the exclusive OR gates ER20 to ER
The output of each AND gate G20 to G23 and the output of the exclusive OR gate connected in connection with the next AND gate G11 are given to 23. Thus exclusive OR gates ER20~ER23 derives an output S1 2.
【0041】S1逆元サーチ回路25は、S1αk(i
=0,1,…,2m−2)から S1αi = i0 …(16) となるもの、つまりS1の逆元となるαiを求める。The S1 inverse element search circuit 25 uses the S1α k (i
From 0 = 0, 1, ..., 2 m −2), S1α i = i 0 (16), that is, α i that is the inverse element of S1 is obtained.
【0042】図9は、S1逆元サーチ回路25の具体的
な構成を示すブロック図である。S1逆元サーチ回路2
5は、前述の図7に示されるS1サーチ回路22に類似
し、 S1αi =(am-1,…,a0), α0 =(0,…,1) としたとき、前述の式16が成立するαi を求めればよ
い。したがって第1乗算回路23の各α乗算器MX11
〜MX1iからの出力は、排他的論理和ゲートER30
〜ER3iに、α0 とともに与えられ、すなわち各ビッ
トを排他的論理和演算し、全出力が全零検知回路AZ0
〜AZiで、論理「0」となることを検出し、その出力
をラインL20〜L2iからそれぞれ導出する。FIG. 9 is a block diagram showing a specific configuration of the S1 inverse element search circuit 25. S1 inverse element search circuit 2
5 is similar to the S1 search circuit 22 shown in FIG. 7, and when S1α i = (a m-1 , ..., A 0 ) and α 0 = (0, ..., 1) It suffices to find α i for which 16 holds. Therefore, each α multiplier MX11 of the first multiplication circuit 23
The output from MX1i is the exclusive OR gate ER30.
To ER3i together with α 0 , that is, each bit is subjected to exclusive OR operation, and all outputs are all zero detection circuit AZ0
~ AZi detects that it becomes a logic "0" and derives its output from lines L20 to L2i, respectively.
【0043】図10は、排他的論理和ゲートER30と
全零検知回路AZ0の具体的な構成を示す電気回路図で
ある。FIG. 10 is an electric circuit diagram showing a specific configuration of the exclusive OR gate ER30 and the all-zero detection circuit AZ0.
【0044】(15,7)BCH符号(m=4)の信号
処理のために、排他的論理和ゲートER30には、各ビ
ット毎の排他的論理和ゲートER40〜ER44が備え
られ、また全零検知回路AZ0は、NANDゲートによ
って実現される。前述の式16が成立するiについての
み、後述のS3/S1サーチ回路26に与えられる制御
信号が論理「1」になる。For the signal processing of the (15,7) BCH code (m = 4), the exclusive OR gate ER30 is provided with exclusive OR gates ER40 to ER44 for each bit and all zeros. The detection circuit AZ0 is realized by a NAND gate. Only for i for which the above equation 16 is satisfied, the control signal given to the S3 / S1 search circuit 26, which will be described later, becomes a logic “1”.
【0045】第2乗算回路27は、シンドロームS3と
ガロア拡大体GF(2m)の(2m−1)個の元を乗算す
る。この第2乗算回路27は、α乗算器MX21〜MX
2iを備え、その構成は、前述の元作成回路19と同様
である。The second multiplication circuit 27 multiplies the syndrome S3 by (2 m -1) elements of the Galois extension field GF (2 m ). The second multiplication circuit 27 includes α multipliers MX21 to MX.
2i, and the configuration thereof is similar to that of the original creation circuit 19 described above.
【0046】S3/S1サーチ回路26は、S3α
i(i=0,1,…,2m−2)からS3/S1の演算結
果となるものを選ぶ働きをする。The S3 / S1 search circuit 26 uses S3α
It has a function of selecting from i (i = 0, 1, ..., 2 m −2) the result of S3 / S1.
【0047】図11は、S3/S1サーチ回路26の全
体の構成を示すブロック図である。このS3/S1サー
チ回路26は、前述のS12 サーチ回路22の構成に類
似し、S1逆元サーチ回路25のラインL20〜L2i
の出力と第2乗算回路27の各α乗算器MX21〜MX
2iの各出力とが与えられるANDゲートG20〜G2
iと、排他的論理和ゲートER5とが備えられ、ライン
L30からは、S3/S1が導出される。すなわち、ラ
インL20〜L21からの制御信号が論理「1」である
S3αi がS3/S1であり、この出力だけが選択され
る。FIG. 11 is a block diagram showing the overall structure of the S3 / S1 search circuit 26. The S3 / S1 search circuit 26 has a configuration similar to that of the S1 2 search circuit 22 described above, and includes lines L20 to L2i of the S1 inverse element search circuit 25.
Output and each α multiplier MX21 to MX of the second multiplication circuit 27
AND gates G20 to G2 to which respective outputs of 2i are given
i and an exclusive OR gate ER5 are provided, and S3 / S1 is derived from the line L30. That is, the control signal from the line L20~L21 is S3arufa i is S3 / S1 is a logic "1", only the output is selected.
【0048】S12サーチ回路22のラインL10から
の出力S12と、S3/S1サーチ回路26のラインL
30からの出力S3/S1とは、排他的論理和ゲート2
8によって実現される加算回路28に与えられ、これに
よって(S12 +S3/S1)が出力される。この排他
的論理和ゲート28の具体的な構成は、(15,7)B
CH符号(m=4)の場合、図12に示されるように、
各ビット毎に排他的論理和ゲートER60〜ER63に
よって実現される。これらの排他的論理和ゲートER6
0〜ER63の出力は、ラインL40から導出されて、
(S12 +S3/S1)が得られる。The output S1 2 from the line L10 of the S1 2 search circuit 22 and the line L of the S3 / S1 search circuit 26
The output S3 / S1 from 30 is the exclusive OR gate 2
8 is applied to the adder circuit 28, which outputs (S1 2 + S3 / S1). The specific configuration of the exclusive OR gate 28 is (15,7) B.
In the case of CH code (m = 4), as shown in FIG.
It is realized by exclusive OR gates ER60 to ER63 for each bit. These exclusive OR gates ER6
The outputs of 0 to ER63 are derived from the line L40,
(S1 2 + S3 / S1) is obtained.
【0049】図13は、チエン探索回路13の具体的な
構成を示すブロック図である。S12 サーチ回路22の
ラインL10を介する出力S12 と、排他的論理和ゲー
ト28のラインL40からの出力(S12 +S3/S
1)とは、初期値としてそれらの値がストアされるmビ
ットのデータレジスタ29,30にそれぞれストアされ
る。これらのレジスタ29,30には、カウンタによっ
て実現されるクロック発生器31からのクロック信号が
与えられる。各レジスタ29,30には、α乗算器32
およびα2 乗算器33がそれぞれ接続されて閉ループ3
4,35が構成され、それらの出力は、位数mのガロア
拡大体GF(2m )の加算回路36に与えられ、ライン
37から、前述の図1に示される排他的論理和ゲート1
4に与えられる。加算回路36は、排他的論理和ゲート
によって実現される。FIG. 13 is a block diagram showing a specific structure of the chain search circuit 13. The output S1 2 from the line L10 of the S1 2 search circuit 22 and the output (S1 2 + S3 / S) from the line L40 of the exclusive OR gate 28.
1) is stored in m-bit data registers 29 and 30, respectively, in which those values are stored as initial values. A clock signal from a clock generator 31 realized by a counter is given to these registers 29 and 30. Each of the registers 29 and 30 has an α multiplier 32.
And α 2 multiplier 33 are connected to each other, and closed loop 3
4, 35 are constructed, and their outputs are given to the adder circuit 36 of the Galois extension field GF (2 m ) of order m , and from the line 37, the exclusive OR gate 1 shown in FIG.
Given to 4. The adder circuit 36 is realized by an exclusive OR gate.
【0050】前述の図2に示される誤り位置検出回路5
3の具体的な構成は、図14に示されている。第1の演
算回路41には、誤り位置多項式係数導出回路12に含
まれているS12 サーチ回路22からラインL10を介
してS12 が与えられる。この演算回路41は、図15
に示されるように、α乗算器MX31,MX32,…,
MX3iが直列に接続されて構成され、こうしてすべて
のαi (i=0,1,…,2m−2)に対してAαiの演
算を行い、ラインL50〜L5iにそれぞれ導出する。Error position detection circuit 5 shown in FIG. 2 described above.
The specific configuration of No. 3 is shown in FIG. The first arithmetic circuit 41 is supplied with S1 2 from the S1 2 search circuit 22 included in the error locator polynomial coefficient deriving circuit 12 via the line L10. This arithmetic circuit 41 is shown in FIG.
, Α multipliers MX31, MX32, ...,
MX3i is configured by being connected in series. In this way, Aα i is calculated for all α i (i = 0, 1, ..., 2 m −2) and leads to lines L50 to L5i.
【0051】もう1つの演算回路42もまた、上述の演
算回路41と同様な構成を有し、誤り位置多項式係数導
出回路12の排他的論理和ゲート28(前述の図3参
照)におけるラインL40からの(S12 +S3/S
1)が与えられて、Bαi (i=0,1,…,2m−
2)を、ラインL60〜L6iにそれぞれ導出する。The other arithmetic circuit 42 also has the same configuration as the arithmetic circuit 41 described above, and from the line L40 in the exclusive OR gate 28 of the error locator polynomial coefficient deriving circuit 12 (see FIG. 3 described above). Of (S1 2 + S3 / S
1), Bα i (i = 0, 1, ..., 2 m −
2) is derived to each of the lines L60 to L6i.
【0052】演算回路43は、演算回路42からのBα
iの出力に応答して、B(αi)2 を求める。この演算回
路43の具体的な構成は、図16に示されている。Bα
1 に対して、B(αi)2を求めるには、Bαi にi個の
α乗算器MX41;MX51,MX52;MX61,M
X62,MX63;…を用いる。これはi個のα乗算を
行列で用意しておき、αi 回路を構成することで実現す
るようにしてもよい。The arithmetic circuit 43 receives the Bα from the arithmetic circuit 42.
B (α i ) 2 is obtained in response to the output of i . The specific configuration of the arithmetic circuit 43 is shown in FIG. Bα
Relative to 1, B (α i) to determine the 2, i pieces of alpha multiplier Bα i MX41; MX51, MX52; MX61, M
X62, MX63 ... are used. This may be realized by preparing i number of α multiplications in a matrix and configuring an α i circuit.
【0053】誤り位置検出器44は、すべてのAαiお
よびB(αi)2 (i=0,1,…,2m −2)から前
述の式10の条件を満たすiを求める働きをする。この
誤り位置検出器44の具体的な構成は、図17に示され
る。The error position detector 44 functions to obtain i satisfying the condition of the above-mentioned expression 10 from all Aα i and B (α i ) 2 (i = 0, 1, ..., 2 m −2). . The specific configuration of the error position detector 44 is shown in FIG.
【0054】図17に示される誤り位置検出器44は、
式10の条件が満たされるiについて論理「1」の信号
をラインL80〜L8iに導出する働きをする。この働
きを達成するために、誤り位置検出器44の各ビット毎
に加算器AD10〜AD1iが設けられる。The error position detector 44 shown in FIG.
It serves to derive a signal of logic "1" on lines L80 to L8i for i for which the condition of Expression 10 is satisfied. In order to achieve this function, adders AD10 to AD1i are provided for each bit of the error position detector 44.
【0055】図18は、誤り位置検出器44に備えられ
る加算器AD10の具体的構成を示す電気回路図であ
る。各ビットA0〜Am-1およびB0〜Bm-1の出力は、
加算回路を構成する排他的論理和ゲートをER70〜E
R7m-1 にそれぞれ与えられ、それらの出力は、AND
ゲートG2およびNANDゲートG3にそれぞれ与えら
れる。FIG. 18 is an electric circuit diagram showing a specific structure of the adder AD10 provided in the error position detector 44. The output of each bit A0-A m-1 and B0 - B m-1 is
The exclusive OR gates constituting the adder circuit are ER70 to E.
Each of them is given to R7 m-1 and their outputs are ANDed.
It is applied to gate G2 and NAND gate G3, respectively.
【0056】Aαi=(am-1,am-2,…,a0)、 B(ai)2=(bm-1,bm-2,…,b0) としたとき、 a0+b0 = 1 mod 2 …(17) aj+bj = 0 mod 2 (j=1,2,…,m−1) …(18) の2つの条件が満たされれば、式10が成立したことと
なり、論理「1」が出力される。When Aα i = (a m-1 , a m-2 , ..., A0) and B (a i ) 2 = (b m-1 , b m-2 , ..., b0), then a0 + b0 = 1 mod 2 (17) aj + bj = 0 mod 2 (j = 1, 2, ..., m-1) (18) If the two conditions are satisfied, it means that Expression 10 is satisfied, and the logic "1" is satisfied. Is output.
【0057】 受信語Y=(ym-1,ym-2,…,y0)(m=符号長) として、ラインL80〜L8iからの出力のうち、i=
L1,i=L2が論理「1」、 0 ≦ L1 < L2 < 2m − 2 となれば、As the received word Y = (y m-1 , y m-2 , ..., y0) (m = code length), among output from lines L80 to L8i, i =
If L1 and i = L2 are logic "1" and 0 ≦ L1 <L2 <2 m −2,
【0058】[0058]
【数4】 [Equation 4]
【0059】のビットが誤りであり、それを反転すれば
よいことになる。この反転動作は、データレジスタ18
において達成される。The bit of is erroneous, and it is sufficient to invert it. This inversion operation is performed by the data register 18
Achieved in.
【0060】本発明は、上述の2重誤り訂正符号のため
だけでなく、もっと訂正数の大きい符号に対しても、ユ
ークリッド法、バーレカンプ・マツシイ法によって誤り
位置多項式の係数とシンドロームの関係を求めることに
よって、ハード化のために本発明を実施することができ
る。The present invention finds the relationship between the coefficient of the error locator polynomial and the syndrome by the Euclidean method or the Berlekamp-Massie method not only for the above-mentioned double error correction code but also for a code with a larger number of corrections. Thus, the present invention can be implemented for hardening.
【0061】[0061]
【発明の効果】以上のように本発明の誤り位置多項式の
係数導出回路によれば、ガロア拡大体GF(2m )上の
加算、乗算、および逆元の導出のための除算という操作
が、単純なゲート回路で実現され、したがってその演算
を高速度で行うことができる。またこのゲート回路など
の構成は、α乗算器を中心とする単純な回路構成である
という効果もまた、達成される。さらに本発明によれ
ば、外部のリードオンリメモリによるアクセスの必要が
なくなる。さらに本発明の構成は、集積回路によって実
現することが容易であり、またコストが低いという効果
もある。As described above, according to the coefficient deriving circuit of the error locator polynomial of the present invention, the operations of addition, multiplication, and division for deriving the inverse element on the Galois extension field GF (2 m ) are performed. It is realized by a simple gate circuit, and therefore its operation can be performed at high speed. Further, the effect that the configuration of the gate circuit and the like is a simple circuit configuration centered on the α multiplier is also achieved. Further, according to the present invention, it is not necessary to access by an external read only memory. Further, the configuration of the present invention is easy to realize by an integrated circuit and has an effect of low cost.
【0062】さらに本発明の誤り位置検出回路によれ
ば、誤り位置の検出をリアルタイムで行うことができ、
外部クロックを必要とせず、さらにまたゲート回路だけ
で構成することができ、集積回路化が容易であり、コス
トが低減されるという効果が達成される。Further, according to the error position detection circuit of the present invention, the error position can be detected in real time,
Since an external clock is not required and the circuit can be configured only with a gate circuit, the effect of facilitating the integration into a circuit and reducing the cost can be achieved.
【図1】本発明の一実施例の誤り訂正回路の全体の構成
を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of an error correction circuit according to an embodiment of the present invention.
【図2】本発明の他の実施例の誤り訂正回路の全体の構
成を示すブロック図である。FIG. 2 is a block diagram showing an overall configuration of an error correction circuit according to another embodiment of the present invention.
【図3】誤り位置多項式の係数導出回路12の具体的な
構成を示すブロック図である。FIG. 3 is a block diagram showing a specific configuration of an error locator polynomial coefficient deriving circuit 12.
【図4】元作成回路19に含まれるα乗算器MX1の具
体的な構成を示す電気回路図である。FIG. 4 is an electric circuit diagram showing a specific configuration of an α multiplier MX1 included in the original creation circuit 19.
【図5】べき乗回路21の具体的構成を示すブロック図
である。5 is a block diagram showing a specific configuration of a power circuit 21. FIG.
【図6】べき乗回路21に含まれる加算器AD0の具体
的構成を示すブロック図である。FIG. 6 is a block diagram showing a specific configuration of an adder AD0 included in a power circuit 21.
【図7】S12 サーチ回路22の具体的構成を示すブロ
ック図である。FIG. 7 is a block diagram showing a specific configuration of an S1 2 search circuit 22.
【図8】図7に示されるS12 サーチ回路22のもっと
具体的な構成を示す電気回路図である。8 is an electric circuit diagram showing a more specific configuration of the S1 2 search circuit 22 shown in FIG.
【図9】S1逆元サーチ回路25の具体的構成を示すブ
ロック図である。9 is a block diagram showing a specific configuration of an S1 inverse element search circuit 25. FIG.
【図10】図9に示されるS1逆元サーチ回路25に含
まれる排他的論理和ゲートER30および全零検知回路
AZ0の具体的構成を示す電気回路図である。10 is an electric circuit diagram showing a specific configuration of an exclusive OR gate ER30 and an all-zero detection circuit AZ0 included in the S1 inverse element search circuit 25 shown in FIG.
【図11】S3/S1サーチ回路26の具体的な構成を
示すブロック図である。11 is a block diagram showing a specific configuration of an S3 / S1 search circuit 26. FIG.
【図12】加算回路28の具体的な構成を示す電気回路
図である。FIG. 12 is an electric circuit diagram showing a specific configuration of an adder circuit.
【図13】図1のチエン探索回路13の具体的構成を示
すブロック図である。13 is a block diagram showing a specific configuration of a chain search circuit 13 of FIG.
【図14】図2に示される誤り位置検出回路53の具体
的構成を示す全体のブロック図である。14 is an overall block diagram showing a specific configuration of error position detection circuit 53 shown in FIG.
【図15】図14に示される演算回路41の具体的構成
を示すブロック図である。15 is a block diagram showing a specific configuration of the arithmetic circuit 41 shown in FIG.
【図16】2乗回路43の具体的構成を示すブロック図
である。16 is a block diagram showing a specific configuration of a squaring circuit 43. FIG.
【図17】誤り位置検出器44の具体的な構成を示すブ
ロック図である。FIG. 17 is a block diagram showing a specific configuration of error position detector 44.
【図18】図17に示される誤り位置検出器44に含ま
れる加算器AD10の具体的構成を示す電気回路図であ
る。18 is an electric circuit diagram showing a specific configuration of an adder AD10 included in the error position detector 44 shown in FIG.
【図19】先行技術の誤り訂正回路の全体の構成を示す
ブロック図である。FIG. 19 is a block diagram showing the overall configuration of a prior art error correction circuit.
9,10 シンドロームレジスタ 11 nビットデータレジスタ 12 誤り位置多項式の係数導出回路 13 チエン探索回路 14 加算回路 17 訂正制御回路 18 データレジスタ 19 元作成回路 21 べき乗回路 22 S12サーチ回路 23 乗算回路 25 S1逆元サーチ回路 26 S3/S1サーチ回路 27 乗算回路 28 加算回路 41,42 演算回路 43 2乗回路 44 誤り位置検出器 53 誤り位置検出回路9, 10 Syndrome register 11 n-bit data register 12 Error position polynomial coefficient deriving circuit 13 Chain search circuit 14 Adder circuit 17 Correction control circuit 18 Data register 19 Element creation circuit 21 Power circuit 22 S1 2 Search circuit 23 Multiplier circuit 25 S1 Inverse Original search circuit 26 S3 / S1 search circuit 27 Multiplier circuit 28 Adder circuit 41, 42 Operation circuit 43 Square circuit 44 Error position detector 53 Error position detection circuit
Claims (4)
原始元とし、α,α3を根にもつ2重誤り訂正(n,
k)BCH符号の復号において、(2m −1)個のα乗
算器を直列につなぐことによって、GF(2m )の元を
作成する元作成回路と、 シンドロームS1を元作成回路の出力と対比させること
によって、そのべき乗を求めるべき乗回路と、 シンドロームS1とGF(2m)上の(2m−1)個の元
を乗算する第1乗算回路と、 第1乗算回路の結果と、べき乗回路の結果とに基づい
て、S12 を求める回路と、 S12に基づいて、S1の逆元を求める回路と、 シンドロームS3とGF(2m)上の(2m−1)個の元
を乗算する第2乗算回路と、 第2乗算回路の結果と逆元回路からの結果とに基づいて
S3/S1を求める回路と、 S12 とS3/S1との結果を加算する回路とを含むこ
とを特徴とする誤り位置多項式の係数導出回路。1. Double error correction (n, n) having α as a primitive element of a Galois extension field GF (2 m ) of degree m and having α, α 3 as roots.
k) In decoding the BCH code, by connecting (2 m −1) α multipliers in series, an element generation circuit for generating an element of GF (2 m ) and a syndrome S1 as an output of the element generation circuit. The exponentiation circuit for obtaining the exponentiation by comparing them, the first multiplication circuit that multiplies (2 m −1) elements on the syndrome S1 and GF (2 m ), the result of the first multiplication circuit, and the exponentiation based on the results of the circuit, a circuit for determining the S1 2, based on the S1 2, a circuit for determining the inverse of S1, the syndrome S3 and the GF (2 m) on the (2 m -1) number of elements A second multiplying circuit for multiplying, a circuit for obtaining S3 / S1 based on the result of the second multiplying circuit and the result from the inverse circuit, and a circuit for adding the results of S1 2 and S3 / S1 An error locator polynomial coefficient deriving circuit characterized by.
原始元とし、α,α3を根にもつ2重誤り訂正(n,
k)BCH符号の復号において、その誤り位置多項式
を、 σ(z) = 1 + Az + Bz2 としたとき、(2m −2)個のα乗算器を直列につない
だ回路にAを乗算することによってAαi(i=0,
1,2,…,2m−2)を出力する第1演算回路と、 (2m −2)個のα乗算器を直列につないだ回路にBを
乗算することによってBαj(j=0,1,2,…,2m
−2)を出力する第2演算回路と、 Bαk(k=0,1,2,…,2m−2)に対しα乗算器
をk個つなぐことによってB(αk)2を出力する第3演
算回路と、 第1演算回路と第3演算回路の出力に基づいて、 σ(αL)=0 (L=0,1,2,…,2m−2) となるLを判別し、受信符号語の誤り位置を指示する出
力を導出する回路とを含むことを特徴とする誤り位置検
出回路。2. Double error correction (n, n) having α as a primitive element of a Galois extension field GF (2 m ) of order m and having α and α 3 as roots.
k) In decoding the BCH code, assuming that the error locator polynomial is σ (z) = 1 + Az + Bz 2 , multiply A by a circuit in which (2 m −2) α multipliers are connected in series. A α i (i = 0,
1, 2, ..., 2 m -2) and a circuit in which (2 m -2) α multipliers are connected in series by multiplying B by Bα j (j = 0). , 1, 2, ..., 2 m
-2) and a second arithmetic circuit that outputs B (α k ) 2 by connecting k α multipliers to Bα k (k = 0,1,2, ..., 2 m -2) Based on the outputs of the third arithmetic circuit and the first arithmetic circuit and the third arithmetic circuit, L that satisfies σ (α L ) = 0 (L = 0, 1, 2, ..., 2 m −2) is determined. , A circuit for deriving an output indicating the error position of the received codeword, the error position detecting circuit.
って割り算してシンドロームS1を求める第1シンドロ
ームレジスタと、 (b)前記BCH符号信号を(x−α3 )による割り算
を行ってシンドロームS3を求める第2シンドロームレ
ジスタと、 (c)誤り位置多項式の係数導出回路であって、 αをm次のガロア拡大体GF(2m)の原始元とし、
α,α3を根にもつ2重誤り訂正(n,k)BCH符号
の復号において、(2m −1)個のα乗算器を直列につ
なぐことによって、GF(2m)の元を作成する元作成
回路と、 シンドロームS1を元作成回路の出力と対比させること
によって、そのべき乗を求めるべき乗回路と、 シンドロームS1とGF(2m)上の(2m−1)個の元
を乗算する第1乗算回路と、 第1乗算回路の結果と、べき乗回路の結果とに基づい
て、S12 を求める回路と、 S12に基づいて、S1の逆元を求める回路と、 シンドロームS3とGF(2m)上の(2m−1)個の元
を乗算する第2乗算回路と、 第2乗算回路の結果と逆元回路からの結果とに基づいて
S3/S1を求める回路と、 S12 とS3/S1との結果を加算する回路とを含む、
そのような誤り位置多項式係数導出回路と、 (d)前記誤り位置多項式の係数導出回路の出力に応答
してチエン探索を行い、誤り位置を表すチエン探索回路
と、 (e)前記BCH符号信号を受信してストアするデータ
のレジスタと、 (f)チエン探索回路の出力とデータレジスタの出力と
を演算して訂正後のBCH符号信号を得る演算回路とを
含むことを特徴とする誤り訂正回路。3. A first syndrome register for (a) dividing a BCH code signal by (x-α) to obtain a syndrome S1, and (b) dividing the BCH code signal by (x-α 3 ). A second syndrome register for obtaining the syndrome S3, and (c) a coefficient deriving circuit of the error locator polynomial, wherein α is a primitive element of a Galois extension field GF (2 m ) of order m ,
An element of GF (2 m ) is created by connecting (2 m −1) α multipliers in series in the decoding of a double error correction (n, k) BCH code having roots of α, α 3. An element generating circuit that calculates the exponentiation by comparing the syndrome S1 with the output of the element generating circuit, and the syndrome S1 and (2 m −1) elements on GF (2 m ) are multiplied. A first multiplication circuit, a circuit that obtains S1 2 based on the result of the first multiplication circuit and a result of the exponentiation circuit, a circuit that obtains the inverse element of S1 based on S1 2 , and syndromes S3 and GF ( A second multiplication circuit for multiplying (2 m −1) elements above 2 m ), a circuit for obtaining S3 / S1 based on the result of the second multiplication circuit and the result from the inverse element circuit, and S1 2 And a circuit for adding the results of S3 / S1
Such an error locator polynomial coefficient deriving circuit, (d) a chain search circuit that represents an error position by performing a chain search in response to the output of the error locator polynomial coefficient deriving circuit, and (e) the BCH code signal An error correction circuit comprising: a register for data to be received and stored; and (f) an operation circuit for calculating the output of the chain search circuit and the output of the data register to obtain a corrected BCH code signal.
って割り算してシンドロームS1を求める第1シンドロ
ームレジスタと、 (b)前記BCH符号信号を(x−α3 )による割り算
を行ってシンドロームS3を求める第2シンドロームレ
ジスタと、 (c)誤り位置多項式の係数導出回路であって、 αをm次のガロア拡大体GF(2m)の原始元とし、
α,α3を根にもつ2重誤り訂正(n,k)BCH符号
の復号において、(2m −1)個のα乗算器を直列につ
なぐことによって、GF(2m)の元を作成する元作成
回路と、 シンドロームS1を元作成回路の出力と対比させること
によって、そのべき乗を求めるべき乗回路と、 シンドロームS1とGF(2m)上の(2m−1)個の元
を乗算する第1乗算回路と、 第1乗算回路の結果と、べき乗回路の結果とに基づい
て、S12 を求める回路と、 S12 に基づいて、S1の逆元を求める回路と、 シンドロームS3とGF(2m)上の(2m−1)個の元
を乗算する第2乗算回路と、 第2乗算回路の結果と逆元回路からの結果とに基づいて
S3/S1を求める回路と、 S12 とS3/S1との結果を加算する回路とを含む、
そのような誤り位置多項式係数導出回路と、 (d)誤り位置検出回路であって、 その誤り位置多項式を σ(z) = 1 + Az + Bz2 としたとき、(2m −2)個のα乗算器を直列につない
だ回路にAを乗算することによってAαi(i=0,
1,2,…,2m−2)を出力する第1演算回路と、 (2m −2)個のα乗算器を直列につないだ回路にBを
乗算することによってBαj(j=0,1,2,…,2m
−2)を出力する第2演算回路と、 Bαk(k=0,1,2,…,2m−2)に対しα乗算器
をk個つなぐことによってB(αk)2を出力する第3演
算回路と、 第1演算回路と第3演算回路の出力に基づいて、 σ(αL)=0 (L=0,1,2,…,2m−2) となるLを判別し、受信符号語の誤り位置を指示する出
力を導出する回路とを含む誤り位置検出回路と、 (e)S1=0,S3≠0のとき、訂正不可能な誤りが
生じたとして訂正出力をクリアする訂正制御回路と、 (f)BCH符号信号をストアして誤り位置検出回路と
訂正制御回路の出力によって訂正を行って訂正後のBC
H符号信号を得るデータレジスタとを含むことを特徴と
する誤り訂正回路。4. A first syndrome register for obtaining a syndrome S1 by dividing a BCH code signal by (x-α), and (b) dividing the BCH code signal by (x-α 3 ). A second syndrome register for obtaining the syndrome S3, and (c) a coefficient deriving circuit of the error locator polynomial, wherein α is a primitive element of a Galois extension field GF (2 m ) of order m ,
An element of GF (2 m ) is created by connecting (2 m −1) α multipliers in series in the decoding of a double error correction (n, k) BCH code having roots of α, α 3. An element generating circuit that calculates the exponentiation by comparing the syndrome S1 with the output of the element generating circuit, and the syndrome S1 and (2 m −1) elements on GF (2 m ) are multiplied. A first multiplication circuit, a circuit that obtains S1 2 based on the result of the first multiplication circuit and a result of the exponentiation circuit, a circuit that obtains the inverse element of S1 based on S1 2 , and syndromes S3 and GF ( A second multiplication circuit for multiplying (2 m −1) elements above 2 m ), a circuit for obtaining S3 / S1 based on the result of the second multiplication circuit and the result from the inverse element circuit, and S1 2 And a circuit for adding the results of S3 / S1
Such an error locator polynomial coefficient deriving circuit and (d) an error locator detection circuit, where the error locator polynomial is σ (z) = 1 + Az + Bz 2 , (2 m -2) By multiplying A by a circuit in which α multipliers are connected in series, Aα i (i = 0,
1, 2, ..., 2 m -2) and a circuit in which (2 m -2) α multipliers are connected in series by multiplying B by Bα j (j = 0). , 1, 2, ..., 2 m
-2) and a second arithmetic circuit that outputs B (α k ) 2 by connecting k α multipliers to Bα k (k = 0,1,2, ..., 2 m -2) Based on the outputs of the third arithmetic circuit and the first arithmetic circuit and the third arithmetic circuit, L that satisfies σ (α L ) = 0 (L = 0, 1, 2, ..., 2 m −2) is determined. , An error position detection circuit including a circuit for deriving an output indicating the error position of the received codeword, and (e) when S1 = 0 and S3 ≠ 0, the correction output is cleared as an uncorrectable error has occurred. (F) BCH code signal is stored, and correction is performed by the output of the error position detection circuit and the correction control circuit to correct BC.
An error correction circuit including a data register for obtaining an H code signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13790593A JP3280470B2 (en) | 1993-06-08 | 1993-06-08 | Error correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13790593A JP3280470B2 (en) | 1993-06-08 | 1993-06-08 | Error correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06348518A true JPH06348518A (en) | 1994-12-22 |
JP3280470B2 JP3280470B2 (en) | 2002-05-13 |
Family
ID=15209425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13790593A Expired - Fee Related JP3280470B2 (en) | 1993-06-08 | 1993-06-08 | Error correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3280470B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6341297B1 (en) | 1997-12-26 | 2002-01-22 | Nec Corporation | Parallel processing syndrome calculating circuit and Reed-Solomon decoding circuit |
CN109981116A (en) * | 2019-03-25 | 2019-07-05 | 眸芯科技(上海)有限公司 | The computing inverse circuit of BM algorithm, implementation method and application in BCH code |
-
1993
- 1993-06-08 JP JP13790593A patent/JP3280470B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6341297B1 (en) | 1997-12-26 | 2002-01-22 | Nec Corporation | Parallel processing syndrome calculating circuit and Reed-Solomon decoding circuit |
US6880121B2 (en) | 1997-12-26 | 2005-04-12 | Nec Corporation | Parallel processing syndrome calculating circuit and reed-solomon decoding circuit |
CN109981116A (en) * | 2019-03-25 | 2019-07-05 | 眸芯科技(上海)有限公司 | The computing inverse circuit of BM algorithm, implementation method and application in BCH code |
CN109981116B (en) * | 2019-03-25 | 2023-04-18 | 眸芯科技(上海)有限公司 | Inversion circuit of BM algorithm in BCH code, implementation method and application |
Also Published As
Publication number | Publication date |
---|---|
JP3280470B2 (en) | 2002-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6637002B1 (en) | Decoder for error correcting block codes | |
EP0167627B1 (en) | Method and apparatus for decoding error correction code | |
US4873688A (en) | High-speed real-time Reed-Solomon decoder | |
US4989171A (en) | Data processing method and apparatus for calculating a multiplicatively inverted element of a finite field | |
JP2001502153A (en) | Hardware-optimized Reed-Solomon decoder for large data blocks | |
JPH0831803B2 (en) | Method and apparatus for error correction | |
JP3176171B2 (en) | Error correction method and apparatus | |
US6915478B2 (en) | Method and apparatus for computing Reed-Solomon error magnitudes | |
JPH10112660A (en) | Error decoding method and device utilizing reed solomon code | |
JP3245290B2 (en) | Decoding method and device | |
JP3280470B2 (en) | Error correction circuit | |
EP0629052B1 (en) | Method of and circuit for correcting errors | |
US5666369A (en) | Method and arrangement of determining error locations and the corresponding error patterns of received code words | |
JP2000020333A (en) | Decoding device, arithmetic unit and their methods | |
JPS6246893B2 (en) | ||
JP2907138B2 (en) | Error correction arithmetic processing method and processing circuit | |
JPH10322226A (en) | Reed solomon decoding method | |
US10623018B2 (en) | Method of arrangement of an algorithm in cyclic redundancy check | |
EP1037148A1 (en) | Error coding method | |
KR100335482B1 (en) | Error correcting system | |
JPH05268101A (en) | Chain search circuit | |
KR100246342B1 (en) | Reed solomon error correction apparatus | |
JPS63123231A (en) | Error location detector | |
JPH077920B2 (en) | Mutual division operation method | |
JPH07111463A (en) | Code error position detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |