JPH063449Y2 - Trapezoidal wave generator - Google Patents
Trapezoidal wave generatorInfo
- Publication number
- JPH063449Y2 JPH063449Y2 JP11125383U JP11125383U JPH063449Y2 JP H063449 Y2 JPH063449 Y2 JP H063449Y2 JP 11125383 U JP11125383 U JP 11125383U JP 11125383 U JP11125383 U JP 11125383U JP H063449 Y2 JPH063449 Y2 JP H063449Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- capacitor
- mirror circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、コンデンサの端子間電圧の変動を用いた台形
波発生回路に関するものであって、コンデンサへの充電
及び充電電荷の放電により、直線の良好な立ち上がり、
立ち下がり特性を有する台形波状の可変電圧を得るもの
である。[Detailed Description of the Invention] [Industrial application] The present invention relates to a trapezoidal wave generation circuit that uses fluctuations in the voltage between the terminals of a capacitor, and it is possible to obtain a Good rise of
A trapezoidal wave-like variable voltage having a falling characteristic is obtained.
第４図は、従来の台形波発生回路であり、立ち上がり波
形を得る為のブートストラップ回路と、立ち下がり波形
を得るミラー積分回路との組み合わせによって構成され
ている。FIG. 4 shows a conventional trapezoidal wave generation circuit, which is configured by a combination of a bootstrap circuit for obtaining a rising waveform and a Miller integrating circuit for obtaining a falling waveform.
第４図において、出力波形の立ち上がり波形を得るブー
トストラップ回路について説明する。トランジスタＱ
１０がオンのとき、トランジスタＱ１１がオフとなり、
ダイオードＤ１０，抵抗Ｒ１１を介してコンデンサＣ
１０に充電電流が流し込まれる。コンデンサＣ１０の充
電電圧がトランジスタＱ１２のターンオン電圧を越える
と、トランジスタＱ１２がオンとなり、抵抗Ｒ１３の端
子間電圧は上昇する。抵抗Ｒ１３の両端の電圧をコンデ
ンサＣ１１を介して帰還してコンデンサＣ１０を逆充電
してトランジスタＱ１２のベースとエミッタの電圧が等
しくなるまでコンデンサＣ１１は充電され、出力端子１
から立ち上がり波形が得られる。A bootstrap circuit for obtaining the rising waveform of the output waveform will be described with reference to FIG. Transistor Q
When 10 is on, the transistor Q 11 is off,
A capacitor C via a diode D 10 and a resistor R 11.
A charging current is supplied to 10 . When the charging voltage of the capacitor C 10 exceeds the turn-on voltage of the transistor Q 12, the transistor Q 12 is turned on, the voltage between the terminals of the resistor R 13 increases. The voltage across the resistor R 13 is fed back via the capacitor C 11 to reversely charge the capacitor C 10 and the capacitor C 11 is charged until the base and emitter voltages of the transistor Q 12 become equal, and the output terminal 1
The rising waveform is obtained from.
次に、立ち下がり波形を形成するミラー積分回路につい
て説明すると、トランジスタＱ１０がオフとなると、ト
ランジスタＱ１１がオンとなり、抵抗Ｒ１０を通してコ
ンデンサＣ１０を充電してトランジスタＱ１２のベース
電圧は降下する。従って、抵抗Ｒ１３の端子間電圧は降
下し、出力端子１から立ち下がり波形が得られる。Next, a Miller integrating circuit that forms a falling waveform will be described. When the transistor Q 10 is turned off, the transistor Q 11 is turned on, the capacitor C 10 is charged through the resistor R 10 , and the base voltage of the transistor Q 12 drops. To do. Therefore, the voltage between the terminals of the resistor R 13 drops, and a falling waveform is obtained from the output terminal 1.
従来の台形波発生回路は、出力波形の立ち上がり傾斜及
び立ち下がり傾斜の直線性を改善する為に、ダイオード
Ｄ１０が接続されている。電源電圧Ｖccが１０ボルト程
度の比較的高い場合は、問題とならないが、電源電圧Ｖ
ccが２ボルト前後である場合には、ダイオードＤ１０の
順方向電圧ＶＦが約0.7ボルトであるので、電圧損失を
生じて最大の充電電圧は、約1.3ボルトとなる。又、立
ち上がり時もトランジスタＱ１０のベース・エミッタ間
電圧（約0.7ボルト）を越えて初めて充電が開始され出
力波形が立ち上がるのでタイミングのずれが生じる欠点
がある。且つ、利用できる電圧変動の幅が、0.7〜1.3ボ
ルトと極めて狭くなる欠点がある。In the conventional trapezoidal wave generation circuit, a diode D 10 is connected in order to improve the linearity of the rising slope and the falling slope of the output waveform. When the power supply voltage V cc is relatively high, such as about 10 V, this is not a problem, but the power supply voltage V cc
When cc is around 2 V, the forward voltage V F of the diode D 10 is about 0.7 V, so that a voltage loss occurs and the maximum charging voltage is about 1.3 V. Also, there is a disadvantage that timing deviation occurs since the rise time is also the first time charging is started the output waveform across the base-emitter voltage (approximately 0.7 volts) of the transistor Q 10 rises. In addition, there is a drawback that the range of voltage fluctuations that can be used is extremely narrow at 0.7 to 1.3 volts.
本考案の主な目的は、タイミング精度の良い立ち上が
り、立ち下がり波形を得ることができる台形波発生回路
を提供するにある。A main object of the present invention is to provide a trapezoidal wave generation circuit capable of obtaining rising and falling waveforms with good timing accuracy.
本考案の他の目的は、数ボルトの低電圧源で使用可能な
台形波発生回路を提供するにある。Another object of the present invention is to provide a trapezoidal wave generation circuit that can be used with a low voltage source of several volts.
本考案の台形波発生回路は、コンデンサと、バイアス回
路と、該バイアス回路によって互いにバイアスされてい
る第１と第２のトランジスタと、第１のトランジスタに
電流を流し込み、その電流と等しい値の電流を出力する
第１のカレント・ミラー回路と、第２のトランジスタに
電流を流し込み、その電流と等しい値の電流を該コンデ
ンサへ充電電流として供給する第３のトランジスタを含
む第２のカレント・ミラー回路と、第１のカレント・ミ
ラー回路からの電流が供給されることによって第２のカ
レント・ミラー回路からの電流と該コンデンサの充電電
荷を放電電流として引き込む第４のトランジスタを含む
第３のカレント・ミラー回路と、第１のカレント・ミラ
ー回路から第３のカレント・ミラー回路への電流供給を
制御する電子接点とを含み、前記第３と第４のトランジ
スタのコレクタの共通接続点と接地端子間に該コンデン
サが接続され、第３のトランジスタのエミッタ面積に対
して第４のトランジスタのエミッタ面積を二倍に設定し
て、該コンデンサの端子間から可変電圧を得るものであ
る。The trapezoidal wave generation circuit of the present invention includes a capacitor, a bias circuit, first and second transistors biased by the bias circuit, and a current flowing through the first transistor. And a second current mirror circuit including a first current mirror circuit that outputs a current and a third transistor that applies a current to the second transistor and supplies a current having a value equal to the current to the capacitor as a charging current. And a third current including a fourth transistor that draws the current from the second current mirror circuit and the charge stored in the capacitor as a discharge current by being supplied with the current from the first current mirror circuit. Mirror circuit and electronic contact for controlling current supply from the first current mirror circuit to the third current mirror circuit The capacitor is connected between the common connection point of the collectors of the third and fourth transistors and the ground terminal, and the emitter area of the fourth transistor is set to double the emitter area of the third transistor. Then, a variable voltage is obtained from between the terminals of the capacitor.
本考案に係る台形波発生回路は、コンデンサへの充電電
流の供給と、充電電荷の放電をカレント・ミラー回路を
介して行うことにより、コンデンサの端子間電圧が高精
度のタイミングで、而も直線性良く立ち上がり或いは立
ち下がりを行うようになされ、この端子間電圧の立ち上
がりと立ち下がりを可変電圧として利用するものであ
る。The trapezoidal wave generation circuit according to the present invention supplies the charging current to the capacitor and discharges the charging charge through the current mirror circuit, so that the voltage between the terminals of the capacitor is highly precise and linear. It rises or falls with good performance, and uses the rise and fall of this inter-terminal voltage as a variable voltage.
本考案の台形波発生回路について第１図に基づき説明す
る。The trapezoidal wave generating circuit of the present invention will be described with reference to FIG.
第１図に於いて、１は可変電圧が出力される出力端子、
２は電源端子、３は接地端子である。４はコンデンサＣ
の充電又は放電を制御する為のスイッチ、５は定電圧源
からなるバイアス回路、６乃至８はカレント・ミラー回
路である。In FIG. 1, 1 is an output terminal for outputting a variable voltage,
2 is a power supply terminal and 3 is a ground terminal. 4 is capacitor C
A switch for controlling the charging or discharging of the device, 5 is a bias circuit composed of a constant voltage source, and 6 to 8 are current mirror circuits.
コンデンサＣは、カレント・ミラー回路７のトランジス
タＱ１と、カレント・ミラー回路８のトランジスタＱ２
の共通接続されたコレクタ（出力端子１）と接地端子３
間に接続されている。カレント・ミラー回路７は、ダイ
オードＤ１とそのダイオードＤ１によってバイアスされ
るトランジスタＱ１から構成されており、カレント・ミ
ラー回路８は、ダイオードＤ２とそれによってバイアス
されるトランジスタＱ２から構成されている。一方、バ
イアス回路５のダイオードＤ４のアノードはトランジス
タＱ４，Ｑ３のベースに接続され、それらのトランジス
タのエミッタに抵抗Ｒ１，Ｒ２が接続されてそれらの他
端が接地されている。トランジスタＱ３のコレクタは、
カレント・ミラー回路７のダイオードＤ１のカソードと
トランジスタＱ１のベースとの接続点に接続されてい
る。また、トランジスタＱ４のコレクタはダイオードＤ
３のカソードとトランジスタＱ５のベースとの接続点に
接続され、ダイオードＤ３とそのダイオードによってバ
イアスされたトランジスタＱ５はカレント・ミラー回路
６を形成している。カレント・ミラー回路７，８に夫々
含まれるトランジスタＱ１，Ｑ２のエミッタ面積は、ト
ランジスタＱ１に対してトランジスタＱ２が略二倍に設
定されている。The capacitor C includes a transistor Q1 of the current mirror circuit 7 and a transistor Q2 of the current mirror circuit 8.
Commonly connected collector (output terminal 1) and ground terminal 3
Is connected in between. The current mirror circuit 7 is composed of a diode D1 and a transistor Q1 biased by the diode D1, and the current mirror circuit 8 is composed of a diode D2 and a transistor Q2 biased thereby. On the other hand, the anode of the diode D4 of the bias circuit 5 is connected to the bases of the transistors Q4 and Q3, the emitters of these transistors are connected to the resistors R1 and R2, and the other ends thereof are grounded. The collector of the transistor Q3 is
It is connected to the connection point between the cathode of the diode D1 of the current mirror circuit 7 and the base of the transistor Q1. The collector of the transistor Q4 is a diode D
The diode D3 and the transistor Q5 biased by the diode, which is connected to the connection point between the cathode of No. 3 and the base of the transistor Q5, form a current mirror circuit 6. The emitter areas of the transistors Q1 and Q2 included in the current mirror circuits 7 and 8 are set to be approximately double that of the transistor Q1.
次に、第１図の実施例に基づきその動作を説明する。電
源電圧Ｖccが投入されると、バイアス回路５から定電圧
がトランジスタＱ３，Ｑ４のベースに印加され、抵抗Ｒ
１，Ｒ２により設定された定電流化された電流がカレン
ト・ミラー回路６，７からトランジスタＱ４，Ｑ３に夫
々コレクタ電流として引き込まれ、カレント・ミラー回
路６，７の出力段のトランジスタＱ５，Ｑ１を介して電
流ＩＯ，ＩＣが流れる。Next, the operation will be described based on the embodiment shown in FIG. When the power supply voltage V cc is applied, a constant voltage is applied from the bias circuit 5 to the bases of the transistors Q3 and Q4, and the resistor R
The constant currents set by 1 and R2 are drawn as collector currents from the current mirror circuits 6 and 7 to the transistors Q4 and Q3, respectively, and the transistors Q5 and Q1 at the output stage of the current mirror circuits 6 and 7 are turned on. Currents I O and I C flow therethrough.
電源電圧Ｖccが投入される前は、コンデンサＣは放電さ
れた状態にあり、スイッチ４をオンとすると、カレント
・ミラー回路６からの出力電流ＩＯはカレント・ミラー
回路８に流れることなく、スイッチ４に流れ込む為に、
カレント・ミラー回路８は遮断される。従って、カレン
ト・ミラー回路７を介して出力電流ＩＣが充電電流とし
てコンデンサＣに流れ込む。出力端子１の電位は充電さ
れ、零ボルトからトランジスタＱ１の飽和電圧Ｖ
CE(SAT)（約0.2ボルト）を差し引いた値（Ｖcc−Ｖ
CE(SAT)）まで上昇する。スイッチ４の状態がオン状態
に保たれれば出力端子１の電位は保持される。Before the power supply voltage V cc is applied, the capacitor C is in a discharged state, and when the switch 4 is turned on, the output current I O from the current mirror circuit 6 does not flow to the current mirror circuit 8, In order to flow into switch 4,
The current mirror circuit 8 is cut off. Therefore, the output current I C flows into the capacitor C as a charging current via the current mirror circuit 7. The potential of the output terminal 1 is charged and the saturation voltage V of the transistor Q1 is changed from 0 volt.
CE (SAT) (about 0.2V) is subtracted ( Vcc- V
CE (SAT) ). If the state of the switch 4 is kept on, the potential of the output terminal 1 is kept.
次に、スイッチ４をオフとすると、カレント・ミラー回
路６からカレント・ミラー回路８に電流ＩＯが流れ込
み、カレント・ミラー回路８のトランジスタＱ２にコン
デンサＣからの放電電流Ｉｄが引き込まれる。同時に、
カレント・ミラー回路７から充電電流ＩＣがカレント・
ミラー回路８のトランジスタＱ２に引き込まれる。従っ
て、トランジスタＱ２に（Ｉｃ＋Ｉｄ）の電流が引き込
まれるので、コレクタＣに充電されていた電荷は放電さ
れ、その端子間電圧（Ｖcc−ＶCE(SAT)）の電位は次第
に低下して、約0.2ボルトまで低下する。Next, when the switch 4 is turned off, the current I O flows from the current mirror circuit 6 into the current mirror circuit 8, and the discharge current I d from the capacitor C is drawn into the transistor Q2 of the current mirror circuit 8. at the same time,
The charging current I C from the current mirror circuit 7
It is drawn into the transistor Q2 of the mirror circuit 8. Therefore, since the current of (I c + I d ) is drawn into the transistor Q2, the charge charged in the collector C is discharged, and the potential of the terminal voltage (V cc -V CE (SAT) ) gradually decreases. Drop to about 0.2 volts.
カレント・ミラー回路６，７は、互いにエミッタ面積が
等しく設定され、カレント・ミラー回路８のトランジス
タＱ２のエミッタ面積は、トランジスタＱ１，Ｑ５の略
二倍に設定されている。従って、スイッチ４がオフ状態
にあるときは、トラ１ジスタＱ２のコレクタ電流として
（Ｉｃ＋Ｉｄ）の値の電流が引き込み可能となり、コン
デンサＣへの充電電流Ｉｃと放電電流Ｉｄが略等しい値
となる。また、トランジスタＱ１，Ｑ２のエミッタ面積
比を変えることにより充電時間或いは放電時間を変える
ことが可能であり、又、抵抗Ｒ１，Ｒ２の抵抗値を変え
ることで充放電電流Ｉｃ，Ｉｄの電流値を調整できる。The emitter areas of the current mirror circuits 6 and 7 are set equal to each other, and the emitter area of the transistor Q2 of the current mirror circuit 8 is set to approximately twice that of the transistors Q1 and Q5. Therefore, when the switch 4 is in the OFF state, a current having a value of (I c + I d ) can be drawn as the collector current of the transistor 1 Q2, and the charging current I c and the discharging current I d to the capacitor C are substantially reduced. It becomes equal value. Further, the charging time or the discharging time can be changed by changing the emitter area ratio of the transistors Q1 and Q2, and the charging / discharging currents I c and I d can be changed by changing the resistance values of the resistors R1 and R2. You can adjust the value.
このようにスイッチ１をオン・オフ制御することによっ
てカレント・ミラー回路８に供給される電流Ｉｃを制御
することで、出力端子１から台形波状の出力が得られ
る。By controlling the current I c to be supplied to the current mirror circuit 8 by thus controlling the on-off switch 1, the output of the trapezoidal wave is obtained from the output terminal 1.
第２図の回路図は、本考案の台形波発生回路の出力電圧
の振幅の調整を説明するための参考図である。図に於い
て、ダイオードＤ３とトランジスタＱ５からなるカレン
ト・ミラー回路６は、そのダイオードＤ３のカソードと
トランジスタＱ５のベースとの接続点に定電流源回路１
１が接続されトランジスタＱ５から定電流が出力されて
いる。電圧源９は、カレント・ミラー回路７に電圧を供
給しており、電圧源９は、定電流源回路１３にカソード
が接続されたダイオードと、そのダイオードに並列接続
された直列抵抗から構成され、電圧源９の直列抵抗の接
続点から（Ｖcc−Ｅ１）の電圧が印加されている。電圧
源１０は、定電流源回路１４にアノードが接続されたダ
イオードとそのダイオードに並列接続された直列抵抗か
ら構成され、カレント・ミラー回路８が電圧源１０の直
列抵抗の接続点が接続されて接地されており、この電圧
源１０の電圧はＥ２である。これらの抵抗の端子間に発
生する電圧Ｅ１，Ｅ２は、ダイオードの順方向電圧であ
る約0.7ボルトの分圧電圧となっており、分圧比を可変
することで出力電圧の振幅を調整することが可能であ
る。The circuit diagram of FIG. 2 is a reference diagram for explaining the adjustment of the amplitude of the output voltage of the trapezoidal wave generating circuit of the present invention. In the figure, a current mirror circuit 6 including a diode D3 and a transistor Q5 has a constant current source circuit 1 at a connection point between the cathode of the diode D3 and the base of the transistor Q5.
1 is connected and a constant current is output from the transistor Q5. The voltage source 9 supplies a voltage to the current mirror circuit 7, and the voltage source 9 is composed of a diode whose cathode is connected to the constant current source circuit 13 and a series resistor connected in parallel to the diode. from the connection point of the series resistance of the voltage source 9 voltage (V cc -E 1) it is applied. The voltage source 10 is composed of a diode whose anode is connected to the constant current source circuit 14 and a series resistor connected in parallel to the diode. The current mirror circuit 8 is connected to the connection point of the series resistor of the voltage source 10. It is grounded and the voltage of this voltage source 10 is E 2 . The voltages E 1 and E 2 generated between the terminals of these resistors are the divided voltage of about 0.7 volt which is the forward voltage of the diode, and the amplitude of the output voltage is adjusted by changing the voltage dividing ratio. It is possible.
第３図の電圧波形図で説明するならば、第２図の台形波
発生回路の出力端子１から得られる電圧の可変される範
囲は、電圧Ｅ２からコンデンサＣが充電されて（Ｖcc−
Ｅ１）の電位に達するまでの範囲となる。出力端子１か
ら得られる出力は、Ｅ２から（Ｖcc−Ｅ１）に達するま
での出力波形の立ち上がり時間Ｔ１が充電により、（Ｖ
cc−Ｅ１）からＥ２に至るまでの立ち下がり時間Ｔ２が
放電による。If described in voltage waveform diagram of FIG. 3, the variable is the range of the voltage obtained from the output terminal 1 of the trapezoidal wave generating circuit of Figure 2 is being charged capacitor C from the voltage E 2 (V cc -
It is the range until the potential of E 1 ) is reached. The output obtained from the output terminal 1 has a rising time T 1 of the output waveform from E 2 to reach (V cc −E 1 )
by fall time T 2 is discharged from the cc -E 1) up to E 2.
本考案の台形波発生回路は、カレント・ミラー回路を介
して定電流化された出力電流をコンデンサに流し込み、
或いは引き込むことによってコンデンサの端子間から可
変電圧を得るものであり、出力電圧の立ち上がり、立ち
下がり波形の直線性とタイミングがきめわて精度よくな
し得ると共に、充放電時間Ｔ１，Ｔ２の精度が極めて良
い利点がある。The trapezoidal wave generation circuit of the present invention allows a constant current output current to flow into a capacitor through a current mirror circuit,
Alternatively, since a variable voltage is obtained from between the terminals of the capacitor by pulling in, the linearity and timing of the rising and falling waveforms of the output voltage can be precisely determined, and the accuracy of the charging / discharging time T 1 , T 2 can be improved. Has a very good advantage.
また、本考案の台形波発生回路は、出力電圧の可変範囲
が大きくとれる為に、２ボルト前後の低電圧電源であっ
たとしても十分な可変電圧範囲が設定し得る利点があ
る。Further, the trapezoidal wave generating circuit of the present invention has a large variable range of the output voltage, and therefore has an advantage that a sufficient variable voltage range can be set even with a low voltage power source of about 2 volts.
第１図は、本考案に係る台形波発生回路の一実施例を示
す回路図、第２図は、本考案の台形波発生回路の参考
図、第３図は、第２図の説明の為の電圧波形図、第４図
は、従来の台形波発生回路の一例を示す回路図である。 １：出力端子，２：電源端子， ３：接地端子，４：スイッチ， ５：バイアス回路，６，７，８，：カレント・ミラー回
路， ９，１０：電圧源， １１〜１４：定電流源回路 Ｉｄ：充電電流，Ｉｃ：放電電流FIG. 1 is a circuit diagram showing an embodiment of a trapezoidal wave generating circuit according to the present invention, FIG. 2 is a reference diagram of the trapezoidal wave generating circuit of the present invention, and FIG. 3 is for explaining FIG. FIG. 4 is a circuit diagram showing an example of a conventional trapezoidal wave generation circuit. 1: Output terminal, 2: Power supply terminal, 3: Ground terminal, 4: Switch, 5: Bias circuit, 6, 7, 8, Current mirror circuit, 9, 10: Voltage source, 11-14: Constant current source Circuit I d : charge current, I c : discharge current
Claims (1)
ス回路によってバイアスされている第１と第２のトラン
ジスタと、第１のトランジスタに電流を流し込み、その
電流と等しい値の電流を出力する第１のカレント・ミラ
ー回路と、第２のトランジスタに電流を流し込み、その
電流と等しい値の電流を該コンデンサへ充電電流として
供給する第３のトランジスタを含む第２のカレント・ミ
ラー回路と、第１のカレント・ミラー回路からの電流が
供給されることによって第３のトランジスタから供給さ
れる電流と該コンデンサの充電電荷を放電電流として引
き込む第４のトランジスタを含む第３のカレント・ミラ
ー回路と、第１のカレント・ミラー回路から第３のカレ
ント・ミラー回路へ供給される電流を制御する電子接点
とを含み、前記第３と第４のトランジスタのコレクタの
共通接続点と接地端子間に該コンデンサが接続されてお
り、第３のトランジスタのエミッタ面積に対して第４の
トランジスタのエミッタ面積が略二倍に設定され、該コ
ンデンサの端子間から可変電圧を得ることを特徴とする
台形波発生回路。1. A capacitor, a bias circuit, first and second transistors biased by the bias circuit, and a first current which flows into the first transistor and outputs a current having a value equal to the current. Current mirror circuit, and a second current mirror circuit including a third transistor for feeding a current into the second transistor and supplying a current having a value equal to the current to the capacitor as a charging current; A third current mirror circuit including a current supplied from the third transistor and a fourth transistor that draws in the charge charged in the capacitor as a discharge current by supplying the current from the current mirror circuit; An electronic contact for controlling a current supplied from the current mirror circuit to the third current mirror circuit, And the capacitor is connected between the common connection point of the collectors of the fourth and fourth transistors and the ground terminal, and the emitter area of the fourth transistor is set to approximately twice the emitter area of the third transistor. A trapezoidal wave generation circuit characterized by obtaining a variable voltage from between the terminals of a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125383U JPH063449Y2 (en) | 1983-07-18 | 1983-07-18 | Trapezoidal wave generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125383U JPH063449Y2 (en) | 1983-07-18 | 1983-07-18 | Trapezoidal wave generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020624U JPS6020624U (en) | 1985-02-13 |
| JPH063449Y2 true JPH063449Y2 (en) | 1994-01-26 |
Family
ID=30258400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11125383U Expired - Lifetime JPH063449Y2 (en) | 1983-07-18 | 1983-07-18 | Trapezoidal wave generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063449Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532648B2 (en) * | 1989-03-17 | 1996-09-11 | 株式会社日立製作所 | Power supply voltage controller |
-
1983
- 1983-07-18 JP JP11125383U patent/JPH063449Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020624U (en) | 1985-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693874B2 (en) | Delay pulse generation circuit | |
| JPH063449Y2 (en) | Trapezoidal wave generator | |
| JPH0823780B2 (en) | Transistor circuit | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JP2956781B2 (en) | Emitter-coupled multivibrator circuit | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| US4256981A (en) | Circuit arrangement for generating a pulse with a delayed edge | |
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| JPH0413692Y2 (en) | ||
| JPH0224271Y2 (en) | ||
| KR790001723B1 (en) | Oscillator circuit | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JP3282402B2 (en) | Linear detection circuit | |
| JP2815434B2 (en) | Output circuit device | |
| JPH0413695Y2 (en) | ||
| JPS5829635Y2 (en) | synchronous oscillation circuit | |
| JPH0244174B2 (en) | ||
| JP2520466B2 (en) | Time constant circuit | |
| JPS60245464A (en) | Charge pump type booster circuit | |
| JP3146088B2 (en) | Variable reactance circuit | |
| JP3461879B2 (en) | Semiconductor integrated circuit | |
| JP2702140B2 (en) | Power circuit | |
| JPH0344459B2 (en) | ||
| JPS5911228B2 (en) | vertical deflection circuit | |
| JPH0844441A (en) | Constant voltage circuit |