JPH06342633A - Vacuum sealed field emission cathode device - Google Patents
Vacuum sealed field emission cathode deviceInfo
- Publication number
- JPH06342633A JPH06342633A JP13154493A JP13154493A JPH06342633A JP H06342633 A JPH06342633 A JP H06342633A JP 13154493 A JP13154493 A JP 13154493A JP 13154493 A JP13154493 A JP 13154493A JP H06342633 A JPH06342633 A JP H06342633A
- Authority
- JP
- Japan
- Prior art keywords
- emission cathode
- field emission
- gate electrode
- needle
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、真空封止電界放出陰極
装置に関する。真空中の電子の走行を利用する電子装置
において古くから用いられてきた加熱によって電子を放
出させる熱陰極に代えて、先鋭な針状電界放出陰極の先
端に高電界を発生させて、この電界によって真空中に電
子を放出させる電界放出陰極を用いることは既に提案さ
れている。FIELD OF THE INVENTION The present invention relates to a vacuum sealed field emission cathode device. Instead of a hot cathode that emits electrons by heating, which has been used for a long time in electronic devices that utilize the traveling of electrons in a vacuum, a high electric field is generated at the tip of a sharp needle-shaped field emission cathode, and this electric field causes It has already been proposed to use a field emission cathode that emits electrons in a vacuum.
【０００２】電界放出陰極を用いた電子装置は、半導体
中に伝導する電子やホールを用いる半導体装置に比較し
て電子の移動度が大きく、高温において動作させること
ができ、放射損傷に強いという特徴を有している。電界
放出陰極は、このような特徴を活かして、マイクロ波装
置、超高速演算装置、宇宙、原子炉等の放射線環境下、
高温環境下で用いられる電子装置に応用されることが期
待されている。また、表示装置の電子放出陰極に応用す
ると、高輝度化、低消費電力化することができるものと
期待されている。An electronic device using a field emission cathode has a higher electron mobility than a semiconductor device using electrons or holes conducted in a semiconductor, can be operated at a high temperature, and is resistant to radiation damage. have. The field emission cathode utilizes such characteristics to make it possible to operate in a radiation environment such as a microwave device, an ultra-high speed computing device, space, and a nuclear reactor.
It is expected to be applied to electronic devices used in high temperature environments. Further, when it is applied to an electron emission cathode of a display device, it is expected that high brightness and low power consumption can be achieved.
【０００３】[0003]
【従来の技術】図５は、従来の真空封止電界放出陰極装
置の構成説明図である。この図において、３１は半導体
基板、３２は針状電界放出陰極、３３は絶縁体、３４は
ゲート電極である。2. Description of the Related Art FIG. 5 is a diagram showing the structure of a conventional vacuum sealed field emission cathode device. In this figure, 31 is a semiconductor substrate, 32 is a needle-shaped field emission cathode, 33 is an insulator, and 34 is a gate electrode.
【０００４】従来の真空封止電界放出陰極装置は、例え
ば、マイクロ波真空管に用いられる場合、この図に示さ
れているように、多数の針状電子放出陰極３２を有する
半導体基板３１の上に、この針状電子放出陰極３２を取
り囲む開口を有する絶縁体３３を配置し、この絶縁体３
３の上に、針状電子放出陰極３２の先端に近接する開口
を有するゲート電極３４を配置して構成し、このゲート
電極３４と半導体基板３１の間に、ゲート電極３４が正
になるように電圧を印加して、針状電子放出陰極３２の
先端に生じる高電界によって電子を放出させるようにな
っている。When a conventional vacuum sealed field emission cathode device is used for a microwave vacuum tube, for example, as shown in this figure, it is formed on a semiconductor substrate 31 having a large number of needle-shaped electron emission cathodes 32. An insulator 33 having an opening surrounding the needle-shaped electron emission cathode 32 is arranged, and the insulator 3
3, a gate electrode 34 having an opening close to the tip of the needle-shaped electron emission cathode 32 is arranged, and the gate electrode 34 is positive between the gate electrode 34 and the semiconductor substrate 31. By applying a voltage, electrons are emitted by the high electric field generated at the tip of the needle-shaped electron emission cathode 32.
【０００５】図６は、従来の電界放出陰極を用いたフラ
ットパネル表示装置の構成説明図である。この図におい
て、４１はガラス基板、４２はカソード電極、４３は半
導体基板、４４は針状電子放出陰極、４５は絶縁層、４
６はゲート電極、４７は透明板、４８R ，４８G ，４８
B は蛍光体である。FIG. 6 is a diagram showing the structure of a conventional flat panel display device using a field emission cathode. In this figure, 41 is a glass substrate, 42 is a cathode electrode, 43 is a semiconductor substrate, 44 is a needle-shaped electron emission cathode, 45 is an insulating layer, 4
6 is a gate electrode, 47 is a transparent plate, 48 R , 48 G , 48
B is a phosphor.
【０００６】この従来の電界放出陰極を用いたフラット
パネル表示装置においては、ガラス基板４１の上にスト
ライプ状のカソード電極４２を形成し、その上に針状電
子放出陰極４４を有する半導体基板４３を形成し、その
上に針状電子放出陰極４４を取り囲む開口を有する絶縁
層４５を形成し、その上に、ストライプ状のカソード電
極４２と直交し、針状電子放出陰極４４を取り囲む開口
を有するストライプ状のゲート電極４６を形成し、両者
の交点にある針状電子放出陰極４４とゲート電極４６に
よって電界放出アレイ（ＦＥＡ）を形成し、その上に、
Ｒ，Ｇ，Ｂの蛍光を放射する蛍光体４８R ，４８G ，４
８B を有する透明板４７を貼り付けられている。In this conventional flat panel display device using a field emission cathode, a stripe-shaped cathode electrode 42 is formed on a glass substrate 41, and a semiconductor substrate 43 having a needle-shaped electron emission cathode 44 is formed thereon. An insulating layer 45 having an opening surrounding the needle-shaped electron emission cathode 44 is formed thereon, and a stripe having an opening surrounding the needle-shaped electron emission cathode 44 orthogonal to the stripe-shaped cathode electrode 42 is formed thereon. Forming a gate electrode 46, and forming a field emission array (FEA) by the needle-shaped electron emission cathode 44 and the gate electrode 46 at the intersection of both, and
Phosphors that emit R, G, B fluorescence 48 R , 48 G , 4
A transparent plate 47 having 8 B is attached.
【０００７】このフラットパネル表示装置においては、
ストライプ状のゲート電極４６とストライプ状のカソー
ド電極４２の間に、選択的に特定のゲート電極４５が正
になるように電圧を印加して針状電子放出陰極４４の先
端から電子を電界放出させ、この電子を透明板４７上に
形成されたＲ，Ｇ，Ｂの蛍光を放射する蛍光体４８R，
４８G ，４８B に照射し、その発光によって文字、図形
等のカラー表示をするようになっている。In this flat panel display device,
A voltage is selectively applied between the stripe-shaped gate electrode 46 and the stripe-shaped cathode electrode 42 so that the specific gate electrode 45 becomes positive, and electrons are field-emitted from the tip of the needle-shaped electron emission cathode 44. , A phosphor 48 R that emits R, G, and B fluorescence formed on the transparent plate 47 by the electrons.
It is designed to irradiate 48 G and 48 B and to display characters, figures, etc. in color by the emitted light.
【０００８】このフラットパネル表示装置は真空内に放
出される電子を利用するものであるから、電界放出陰極
と蛍光体４８R ，４８G ，４８B を真空容器中に封止す
ることが必要である。Since this flat panel display device uses electrons emitted in a vacuum, it is necessary to seal the field emission cathode and the phosphors 48 R , 48 G and 48 B in a vacuum container. is there.
【０００９】図７は、従来の真空封止電界放出陰極装置
の封止構造説明図であり、（Ａ）はゲート電極引出し方
向の断面を示し、（Ｂ）はゲート電極引出し方向と直交
する方向の断面を示している。この図において、５１は
シリコン基板、５２は針状電子放出陰極、５３は絶縁
層、５４はゲート電極、５５は透明容器、５６は蛍光体
である。7A and 7B are explanatory views of a sealing structure of a conventional vacuum sealed field emission cathode device. FIG. 7A shows a cross section in the gate electrode drawing direction, and FIG. 7B is a direction orthogonal to the gate electrode drawing direction. The cross section of FIG. In this figure, 51 is a silicon substrate, 52 is a needle-shaped electron emission cathode, 53 is an insulating layer, 54 is a gate electrode, 55 is a transparent container, and 56 is a phosphor.
【００１０】この従来の電界放出陰極を用いたフラット
パネル表示装置においては、針状電子放出陰極５２を有
するシリコン基板５１の上に、絶縁層５３を形成し、そ
の上に、針状電子放出陰極５２の先端を取り囲む開口を
有するストライプ状のゲート電極５４を形成し、シリコ
ン基板５１の針状電子放出陰極５２のマトリクスまたは
アレイの周囲の表面上に、蛍光体５６を有する透明容器
５５を低融点ガラス等を用いて接着して真空封止してい
る。In this conventional flat panel display device using a field emission cathode, an insulating layer 53 is formed on a silicon substrate 51 having a needle-shaped electron emission cathode 52, and the needle-shaped electron emission cathode is formed thereon. A stripe-shaped gate electrode 54 having an opening surrounding the tip of 52 is formed, and a transparent container 55 having a phosphor 56 has a low melting point on the surface around the matrix or array of the needle-shaped electron emission cathodes 52 of the silicon substrate 51. It is adhered using glass or the like and vacuum-sealed.
【００１１】[0011]
【発明が解決しようとする課題】上記の従来の電界放出
陰極を用いたフラットパネル表示装置においては、図７
（Ｂ）に示されるように、ゲート電極５４をシリコン基
板５１の表面上に形成した導体によって外部に引き出さ
れ、その上に透明容器５５を接着して真空封止している
が、この構造を採用すると、シリコン基板５１とゲート
電極５４の引き出し電極との間に段差が生じるため、シ
リコン基板５１と透明容器５５を低融点ガラスを用いて
接着する場合にも、気密性に問題を生じ、量産性のよい
陽極接合を用いる場合は、密着性が悪いため、さらに都
合が悪いという欠点があった。本発明は、フラットパネ
ル表示装置等に用いるための、シリコン基板等の半導体
基板と透明容器を気密性よく接着できる構造を有する電
界放出陰極装置を提供することを目的とする。In the flat panel display device using the conventional field emission cathode described above, as shown in FIG.
As shown in (B), the gate electrode 54 is drawn out by a conductor formed on the surface of the silicon substrate 51, and a transparent container 55 is adhered on the gate electrode 54 for vacuum sealing. If adopted, a step is generated between the silicon substrate 51 and the extraction electrode of the gate electrode 54, and therefore, even when the silicon substrate 51 and the transparent container 55 are adhered using a low melting point glass, a problem occurs in airtightness, and mass production is performed. In the case of using anodic bonding, which has good properties, there is a drawback that it is more inconvenient because of poor adhesion. It is an object of the present invention to provide a field emission cathode device having a structure capable of adhering a semiconductor substrate such as a silicon substrate and a transparent container with good airtightness for use in a flat panel display device or the like.
【００１２】[0012]
【課題を解決するための手段】この発明にかかる真空封
止電界放出陰極装置においては、上記の目的を達成する
ため、半導体基板に形成された針状電子放出陰極と、該
針状電子放出陰極の先端の近くに該針状電子放出陰極か
ら絶縁して配置されたゲート電極と、該針状電子放出陰
極とゲート電極を収容する真空容器を有し、該ゲート電
極が該半導体基板に形成された拡散層を経由して、該半
導体基板と該真空容器の接合部から外部に導出される構
成を採用した。In a vacuum sealed field emission cathode device according to the present invention, in order to achieve the above object, a needle-shaped electron emission cathode formed on a semiconductor substrate and the needle-shaped electron emission cathode. Has a gate electrode disposed near the tip of the needle-shaped electron emission cathode and insulated from the needle-shaped electron emission cathode, and a vacuum container accommodating the needle-shaped electron emission cathode and the gate electrode, and the gate electrode is formed on the semiconductor substrate. A structure is adopted in which the semiconductor substrate and the vacuum container are led out to the outside via the diffusion layer.
【００１３】この場合、半導体基板と真空容器を陽極接
合法によって接合することができるほか、従来から知ら
れている低融点ガラスシール、または、金属封止によっ
て接合することができる。In this case, the semiconductor substrate and the vacuum container can be bonded by the anodic bonding method, or can be bonded by the conventionally known low melting point glass seal or metal sealing.
【００１４】[0014]
【作用】半導体基板と真空容器の接合部分の配線の段差
を無くして平坦化すると上記の問題を解決することがで
きる。本発明のように、基板が半導体であることを利用
して、半導体基板と真空容器の接合部分の配線を基板に
形成した不純物導入層を用いると、接合部分を完全に平
坦化することができ、段差被覆性の悪い結合方法を用い
ることができる。The above problem can be solved by eliminating the step of the wiring at the joint between the semiconductor substrate and the vacuum container and flattening it. As in the present invention, by utilizing the fact that the substrate is a semiconductor and using the impurity introduction layer in which the wiring of the joining portion between the semiconductor substrate and the vacuum container is formed on the substrate, the joining portion can be completely flattened. A coupling method having poor step coverage can be used.
【００１５】[0015]
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１、図２は、第１実施例の真空封止電
界放出陰極装置の製造工程説明図であり、（Ａ）〜
（Ｈ）は各工程を示している。この図において、１はｎ
型Ｓｉ基板、２はレジスト膜、３はボロン、４はｐ型領
域、５は電界放出陰極領域、５E は電界放出陰極、６は
ＳｉＯ2 膜、７はＳｉＯ2 膜、８はＳｉＯ膜、９は端子
を形成する窓、１０はゲート電極用導電膜、１０G はゲ
ート電極である。この製造工程説明図によって一実施例
の真空封止電界放出陰極装置の製造を説明する。EXAMPLES Examples of the present invention will be described below. (First Embodiment) FIGS. 1 and 2 are views for explaining a manufacturing process of a vacuum sealed field emission cathode device according to the first embodiment.
(H) shows each process. In this figure, 1 is n
Type Si substrate, 2 resist film, 3 boron, 4 p-type region, 5 field emission cathode region, 5 E field emission cathode, 6 SiO 2 film, 7 SiO 2 film, 8 SiO film, Reference numeral 9 is a window for forming a terminal, 10 is a conductive film for gate electrode, and 10 G is a gate electrode. Manufacturing of the vacuum-sealed field emission cathode device according to the embodiment will be described with reference to the manufacturing process explanatory diagram.
【００１６】第１工程（図１（Ａ）参照） 抵抗率３０Ωｃｍのｎ型Ｓｉ基板１の全表面にレジスト
膜２を形成し、このレジスト膜２をパターニングして開
口を形成することによって電界放出陰極を形成する領域
以外をマスクする。このレジスト膜２の開口を通してｎ
型Ｓｉ基板１にボロン（Ｂ）３をイオン注入して、ｐ型
領域４を形成する。First step (see FIG. 1 (A)) A resist film 2 is formed on the entire surface of an n-type Si substrate 1 having a resistivity of 30 Ωcm, and the resist film 2 is patterned to form an opening, whereby field emission is performed. The area other than the area for forming the cathode is masked. N through the opening of the resist film 2
Boron (B) 3 is ion-implanted into the type Si substrate 1 to form a p-type region 4.
【００１７】第２工程（図１（Ｂ）参照） 前工程によってｎ型Ｓｉ基板１にボロン（Ｂ）３をイオ
ン注入して形成したｐ型領域４のドライブ拡散を行い電
界放出陰極領域５を形成する。ドライブ拡散した後の接
合の深さは５μｍ程度である。このドライブ拡散を行っ
た後に、ｎ型Ｓｉ基板１の表面を酸化してＳｉＯ2 膜６
を形成する。Second step (see FIG. 1B) Drive diffusion of a p-type region 4 formed by ion-implanting boron (B) 3 into the n-type Si substrate 1 in the previous step is performed to form a field emission cathode region 5. Form. The junction depth after drive diffusion is about 5 μm. After this drive diffusion is performed, the surface of the n-type Si substrate 1 is oxidized to form the SiO 2 film 6
To form.
【００１８】第３工程（図１（Ｃ）参照） この酸化膜６の上の全面にレジスト膜を形成し、このレ
ジスト膜をパターニングして、電界放出陰極を形成する
部分に直径１μｍ程度の円形のレジスト膜を残し、この
円形のレジスト膜をマスクにして、ＲＩＥによってＳｉ
Ｏ2 膜６をパターニングして、直径１μｍ程度の円形の
ＳｉＯ2 膜６を形成する。Third step (see FIG. 1 (C)) A resist film is formed on the entire surface of the oxide film 6, and the resist film is patterned to form a circle having a diameter of about 1 μm at a portion where a field emission cathode is formed. Of the circular resist film is used as a mask, and the RIE is performed.
The O 2 film 6 is patterned to form a circular SiO 2 film 6 having a diameter of about 1 μm.
【００１９】第４工程（図１（Ｄ）参照） 円形のＳｉＯ2 膜６をマスクにして、ｎ型Ｓｉ基板１
を、緩慢な斜面を形成する第１のＲＩＥと、急峻な斜面
を形成する第２のＲＩＥを引き続いて行う２段階エッチ
ングによって、先端が針状で砲弾型の電界放出陰極５E
を形成し、その表面を熱酸化して薄いＳｉＯ2 膜７を形
成することによって、電界放出陰極５E の先端をさらに
先鋭化する。Fourth Step (See FIG. 1D) The n-type Si substrate 1 is formed by using the circular SiO 2 film 6 as a mask.
By a two-step etching in which a first RIE for forming a gentle slope and a second RIE for forming a steep slope are successively performed, and the field emission cathode 5 E having a needle-like tip and a bullet shape.
Is formed and the surface thereof is thermally oxidized to form a thin SiO 2 film 7, whereby the tip of the field emission cathode 5 E is further sharpened.
【００２０】第５工程（図２（Ｅ）参照） ＳｉＯをｎ型Ｓｉ基板１に対して垂直に蒸着して、ｎ型
Ｓｉ基板１上に形成されたＳｉＯ2 膜６の上と、砲弾型
の電界放出陰極５E の上に残っている円形のＳｉＯ2 膜
６の上にＳｉＯ膜８を形成する。Fifth step (see FIG. 2 (E)) SiO is vapor-deposited vertically on the n-type Si substrate 1 to form an SiO 2 film 6 formed on the n-type Si substrate 1 and a shell type. An SiO film 8 is formed on the circular SiO 2 film 6 remaining on the field emission cathode 5 E.
【００２１】第６工程（図２（Ｆ）参照） ＳｉＯ膜８とＳｉＯ2 膜７をフォトリソグラフィー技術
によって選択的にエッチングして、電界放出陰極５E を
外部に引き出すための端子を形成する窓９を開ける。Step 6 (see FIG. 2F) A window for forming a terminal for drawing out the field emission cathode 5 E to the outside by selectively etching the SiO film 8 and the SiO 2 film 7 by a photolithography technique. Open 9
【００２２】第７工程（図２（Ｇ）参照） Ｃｒをｎ型Ｓｉ基板１に対して垂直に蒸着して、ＳｉＯ
膜８の上にゲート電極用導電膜１０を形成する。Seventh step (see FIG. 2G) Cr is vapor-deposited vertically on the n-type Si substrate 1 to form SiO.
A conductive film 10 for a gate electrode is formed on the film 8.
【００２３】第８工程（図２（Ｈ）参照） ｎ型Ｓｉ基板１の上に突出しているＳｉＯ膜８を緩衝フ
ッ酸によってエッチングし、露出している薄いＳｉＯ2
膜７をエッチングし、ゲート電極用導電膜１０をパター
ニングすることによって、ゲート電極１０G を形成す
る。Eighth step (see FIG. 2H) The SiO film 8 protruding above the n-type Si substrate 1 is etched by buffered hydrofluoric acid to expose the exposed thin SiO 2 film.
The gate electrode 10 G is formed by etching the film 7 and patterning the gate electrode conductive film 10.
【００２４】この電界放出陰極装置は真空中で動作する
ため、実際に装置として完成する場合には真空管のよう
に真空封止する必要がある。例えば、フラットパネル表
示装置の場合は、蛍光体を形成したアノードパネルと電
子を放出する多数の電界放出陰極が形成された電子放出
陰極基板の周囲を接合し、あるいは、これらを収容する
容器を電子放出陰極基板に接合して内部を真空排気して
封止することが必要である。Since this field emission cathode device operates in a vacuum, it must be vacuum-sealed like a vacuum tube when it is actually completed as a device. For example, in the case of a flat panel display device, an anode panel formed with a phosphor and an electron emission cathode substrate formed with a large number of field emission cathodes for emitting electrons are bonded to each other, or a container accommodating them is attached to an electronic panel. It is necessary to bond it to the emission cathode substrate and evacuate the inside to seal it.
【００２５】図３は、第１実施例の真空封止電界放出陰
極装置の封止構成説明図である。この図において、１１
はｐ型シリコン基板、１２は針状電界放出陰極、１３は
絶縁膜、１４はゲート電極、１５は透明容器、１６は蛍
光体、アノード等、１７ａ，１７ｂはｎ型領域、１８
ａ，１８ｂはゲート配線、１９ａ，１９ｂはゲート端子
である。FIG. 3 is an explanatory view of the sealing structure of the vacuum sealed field emission cathode device of the first embodiment. In this figure, 11
Is a p-type silicon substrate, 12 is a needle-shaped field emission cathode, 13 is an insulating film, 14 is a gate electrode, 15 is a transparent container, 16 is a phosphor, an anode, etc., 17a and 17b are n-type regions, 18
Reference numerals a and 18b are gate wirings, and 19a and 19b are gate terminals.
【００２６】この図は第１実施例の真空封止電界放出陰
極装置の封止構造を示しているが、ｐ型シリコン基板１
１の中央部の表面に針状電界放出陰極１２を形成し、絶
縁膜１３を介して針状電界放出陰極１２の先端部分に開
口を有するゲート電極１４を形成し、このｐ型シリコン
基板１１の周辺の表面上に、蛍光体、アノード等１６を
有するガラス等の透明容器１５を接合して密封してい
る。This drawing shows the sealing structure of the vacuum sealed field emission cathode device according to the first embodiment.
The needle-shaped field emission cathode 12 is formed on the surface of the central portion of 1 and the gate electrode 14 having an opening is formed at the tip of the needle-shaped field emission cathode 12 through the insulating film 13. On the peripheral surface, a transparent container 15 such as glass having a phosphor, an anode 16 and the like is joined and sealed.
【００２７】そして、この実施例においては、ｐ型シリ
コン基板１１の表面の、透明容器１５が接合される部分
にｎ型領域１７ａ，１７ｂが形成されており、透明容器
１５の内部においてゲート電極１４をゲート配線１８
ａ，１８ｂによってｎ型領域１７ａ，１７ｂの内側に接
続し、透明容器１５の外部に延びるｎ型領域１７ａ，１
７ｂにゲート端子１９ａ，１９ｂが形成されている。In this embodiment, the n-type regions 17a and 17b are formed on the surface of the p-type silicon substrate 11 where the transparent container 15 is joined. Inside the transparent container 15, the gate electrode 14 is formed. Gate wiring 18
n-type regions 17a, 1 connected to the inside of the n-type regions 17a, 17b by a, 18b and extending to the outside of the transparent container 15.
Gate terminals 19a and 19b are formed on 7b.
【００２８】この実施例においては、透明容器１５とｐ
型シリコン基板１１の表面の接合には陽極接合技術を用
いている。陽極結合は、ガラスと、金属または半導体等
を密着させ、加熱して、ガラスに負、金属または半導体
に正の電圧を印加することによって、ガラスと金属また
は半導体の接合を行う技術であり、接合のために接合材
料を一切必要とせず、真空中で接合が可能である等の特
徴がある。そのために、雰囲気等の影響を受けやすい電
界放出陰極の封止方法としては最適の方法である。In this embodiment, the transparent container 15 and p
The anodic bonding technique is used for bonding the surface of the mold silicon substrate 11. Anodic bonding is a technique for bonding glass and a metal or semiconductor by bringing them into close contact with each other and heating them to apply a negative voltage to the glass and a positive voltage to the metal or semiconductor. Therefore, it does not require any joining material and can be joined in vacuum. Therefore, it is an optimal method for sealing the field emission cathode which is easily affected by the atmosphere and the like.
【００２９】従来の真空封止電界放出陰極装置のゲート
電極引き出し構造のように、半導体基板の表面に導出配
線による段差があると陽極接合はできないが、本発明に
よると、接合部分はシリコン等の半導体基板の拡散層で
あり、その面の平坦性は良好であるから陽極接合が可能
である。なお、この実施例ではｐ型の半導体基板に形成
したｎ型領域を用いたが電界放出陰極の特性に応じて他
の組合せを採用することができる。As in the conventional gate electrode extraction structure of the vacuum sealed field emission cathode device, anodic bonding cannot be performed if there is a step due to the lead wiring on the surface of the semiconductor substrate, but according to the present invention, the bonding portion is made of silicon or the like. It is a diffusion layer of a semiconductor substrate, and its flatness is good, so that anodic bonding is possible. Although the n-type region formed on the p-type semiconductor substrate is used in this embodiment, other combinations can be adopted depending on the characteristics of the field emission cathode.
【００３０】図４は、第２実施例の真空封止電界放出陰
極装置の構成説明図である。この図において、２１はｎ
型シリコン基板、２２はｐ型領域、２３はｎ型領域、２
４は針状電界放出陰極、２５は絶縁膜、２６はゲート電
極、２７は透明容器、２８は蛍光体、アノード等、２２
ｗはｐ型領域、２３ｗはｎ型領域、２９はゲート配線、
３０はゲート端子である。FIG. 4 is a diagram showing the construction of the vacuum sealed field emission cathode device of the second embodiment. In this figure, 21 is n
Type silicon substrate, 22 is a p-type region, 23 is an n-type region, 2
4 is a needle-shaped field emission cathode, 25 is an insulating film, 26 is a gate electrode, 27 is a transparent container, 28 is a phosphor, an anode, etc., 22
w is a p-type region, 23w is an n-type region, 29 is a gate wiring,
30 is a gate terminal.
【００３１】この図は第２実施例の真空封止電界放出陰
極装置の封止構造を示しているが、ｎ型シリコン基板２
１の中央部の表面に紙面に垂直な方向に走るストリップ
状のｐ型領域２２とｎ型領域２３を形成し、このｎ型領
域２３に針状電界放出陰極２４を形成し、絶縁膜２５を
介して針状電界放出陰極２４の先端部分に開口を有する
ゲート電極２６を形成し、このｎ型シリコン基板２１の
周辺の表面上に、蛍光体、アノード等２８を有する透明
容器２７を接合して密封している。This drawing shows the sealing structure of the vacuum sealed field emission cathode device of the second embodiment.
A strip-shaped p-type region 22 and an n-type region 23 running in a direction perpendicular to the paper surface are formed on the surface of the central portion of 1, and a needle-shaped field emission cathode 24 is formed in this n-type region 23, and an insulating film 25 is formed. A gate electrode 26 having an opening is formed in the tip portion of the needle-shaped field emission cathode 24 through this, and a transparent container 27 having a phosphor, an anode, etc. 28 is bonded onto the peripheral surface of the n-type silicon substrate 21. It is sealed.
【００３２】そして、この実施例においては、ｎ型シリ
コン基板２１の表面の、透明容器２７が接合される部分
にｐ型領域２２ｗとｎ型領域２３ｗが形成されており、
透明容器２７の内部においてゲート電極２６をゲート配
線２９によってｎ型領域２３ｗの内側に接続し、透明容
器２７の外部に延びるｎ型領域２３ｗにゲート端子３０
が形成されている。In this embodiment, a p-type region 22w and an n-type region 23w are formed on the surface of the n-type silicon substrate 21 where the transparent container 27 is joined.
Inside the transparent container 27, the gate electrode 26 is connected to the inside of the n-type region 23w by the gate wiring 29, and the gate terminal 30 is provided in the n-type region 23w extending outside the transparent container 27.
Are formed.
【００３３】この実施例においては、ｎ型シリコン基板
を用いたときの実施例であるが、ゲート電極２６を正電
位で駆動する場合、針状電界放出陰極２４が形成されて
いるストリップを相互に電気的に分離するためにｎｐ構
造を採用している。In this embodiment, an n-type silicon substrate is used, but when the gate electrode 26 is driven at a positive potential, the strips on which the needle-shaped field emission cathodes 24 are formed are mutually connected. The np structure is adopted for electrical isolation.
【００３４】上記の各実施例では陽極接合による場合を
説明したが、本発明は、陽極接合に対して有効であるだ
けでなく、他の低融点ガラスによる封止、あるいは金属
接合による封止に対しても有効である。In each of the above embodiments, the case of anodic bonding has been described, but the present invention is not only effective for anodic bonding, but also for sealing with other low melting point glass or metal bonding. Also effective.
【００３５】[0035]
【発明の効果】以上説明したように、本発明によると、
半導体基板と真空容器の接合部分の配線を平坦化し、段
差被覆性の悪い結合方法によっても接合することができ
るため、加熱電力が不要で、半導体中の電子やホールの
移動度に比較して大きい移動度を有し、高温における動
作が可能で、放射損傷に強い真空封止電界放出陰極装置
の実用化に寄与するところが大きい。As described above, according to the present invention,
Since the wiring at the junction between the semiconductor substrate and the vacuum container can be flattened and joined by a bonding method with poor step coverage, heating power is not required and it is greater than the mobility of electrons and holes in the semiconductor. It largely contributes to the practical application of a vacuum-sealed field emission cathode device that has mobility, can operate at high temperature, and is resistant to radiation damage.
【図１】第１実施例の真空封止電界放出陰極装置の製造
工程説明図であり、（Ａ）〜（Ｄ）は各工程を示してい
る。FIG. 1 is an explanatory diagram of a manufacturing process of a vacuum sealed field emission cathode device according to a first embodiment, in which (A) to (D) show each process.
【図２】第１実施例の真空封止電界放出陰極装置の製造
工程説明図であり、（Ｅ）〜（Ｈ）は各工程を示してい
る。FIG. 2 is an explanatory view of the manufacturing process of the vacuum sealed field emission cathode device of the first embodiment, in which (E) to (H) show each process.
【図３】第１実施例の真空封止電界放出陰極装置の封止
構成説明図である。FIG. 3 is an explanatory view of the sealing structure of the vacuum sealed field emission cathode device according to the first embodiment.
【図４】第２実施例の真空封止電界放出陰極装置の構成
説明図である。FIG. 4 is a structural explanatory view of a vacuum sealed field emission cathode device according to a second embodiment.
【図５】従来の真空封止電界放出陰極装置の構成説明図
である。FIG. 5 is a structural explanatory view of a conventional vacuum sealed field emission cathode device.
【図６】従来の電界放出陰極を用いたフラットパネル表
示装置の構成説明図である。FIG. 6 is a structural explanatory view of a flat panel display device using a conventional field emission cathode.
【図７】従来の電界放出陰極を用いたフラットパネル表
示装置の真空封止構造の一例の説明図であり、（Ａ）は
ゲート電極引出し方向の断面を示し、（Ｂ）はゲート電
極引出し方向と直交する方向の断面を示している。FIG. 7 is an explanatory view of an example of a vacuum sealing structure of a flat panel display device using a conventional field emission cathode, (A) showing a cross section in the gate electrode drawing direction, and (B) showing the gate electrode drawing direction. The cross section of the direction orthogonal to is shown.
１ ｎ型Ｓｉ基板 ２ レジスト膜 ３ ボロン ４ ｐ型領域 ５ 電界放出陰極領域 ５E 電界放出陰極 ６ ＳｉＯ2 膜 ７ ＳｉＯ2 膜 ８ ＳｉＯ膜 ９ 端子を形成する窓 １０ ゲート電極用導電膜 １０G ゲート電極 １１ ｐ型シリコン基板 １２ 針状電界放出陰極 １３ 絶縁膜 １４ ゲート電極 １５ 透明容器 １６ 蛍光体、アノード等 １７ａ，１７ｂ ｎ型領域 １８ａ，１８ｂ ゲート配線 １９ａ，１９ｂ ゲート端子 ２１ ｎ型シリコン基板 ２２ ｐ型領域 ２３ ｎ型領域 ２４ 針状電界放出陰極 ２５ 絶縁膜 ２６ ゲート電極 ２７ 透明容器 ２８ 蛍光体、アノード等 ２２ｗ ｐ型領域 ２３ｗ ｎ型領域 ２９ ゲート配線 ３０ ゲート端子 ３１ 半導体基板 ３２ 針状電界放出陰極 ３３ 絶縁体 ３４ ゲート電極 ４１ ガラス基板 ４２ カソード電極 ４３ 半導体基板 ４４ 針状電子放出陰極 ４５ 絶縁層 ４６ ゲート電極 ４７ 透明板 ４８R ，４８G ，４８B 蛍光体 ５１ シリコン基板 ５２ 針状電子放出陰極 ５３ 絶縁層 ５４ ゲート電極 ５５ 透明容器 ５６ 蛍光体1 n-type Si substrate 2 resist film 3 boron 4 p-type region 5 field emission cathode region 5 E field emission cathode 6 SiO 2 film 7 SiO 2 film 8 SiO film 9 window for forming a terminal 10 conductive film for gate electrode 10 G gate Electrode 11 p-type silicon substrate 12 needle-shaped field emission cathode 13 insulating film 14 gate electrode 15 transparent container 16 phosphor, anode, etc. 17a, 17b n-type regions 18a, 18b gate wiring 19a, 19b gate terminal 21 n-type silicon substrate 22 p Type region 23 n-type region 24 Needle-shaped field emission cathode 25 Insulating film 26 Gate electrode 27 Transparent container 28 Fluorescent material, anode, etc. 22w p-type region 23w n-type region 29 Gate wiring 30 Gate terminal 31 Semiconductor substrate 32 Needle-shaped field emission cathode 33 Insulator 34 Gate Electrode 41 Glass Substrate 42 Cathode Electrode 43 Semiconductor Substrate 4-needle electron emission cathode 45 insulating layer 46 a gate electrode 47 a transparent plate 48 R, 48 G, 48 B phosphors 51 silicon substrate 52 Needle electron emission cathode 53 insulating layer 54 a gate electrode 55 transparent container 56 phosphor
Claims (4)
極と、該針状電子放出陰極の先端の近くに該針状電子放
出陰極から絶縁して配置されたゲート電極と、該針状電
子放出陰極とゲート電極を収容する真空容器を有し、該
ゲート電極が該半導体基板に形成された拡散層を経由し
て、該半導体基板と該真空容器の接合部から外部に導出
されていることを特徴とする真空封止電界放出陰極装
置。1. A needle-shaped electron emission cathode formed on a semiconductor substrate, a gate electrode disposed near the tip of the needle-shaped electron emission cathode and insulated from the needle-shaped electron emission cathode, and the needle-shaped electron. A vacuum container accommodating the emission cathode and the gate electrode, wherein the gate electrode is led to the outside from the junction of the semiconductor substrate and the vacuum container via the diffusion layer formed on the semiconductor substrate. A vacuum sealed field emission cathode device characterized by:
って接合されていることを特徴とする請求項１に記載さ
れた真空封止電界放出陰極装置。2. The vacuum sealed field emission cathode device according to claim 1, wherein the semiconductor substrate and the vacuum container are bonded by an anodic bonding method.
ールによって接合されていることを特徴とする請求項１
に記載された真空封止電界放出陰極装置。3. The semiconductor substrate and the vacuum container are joined by a low melting point glass seal.
The vacuum sealed field emission cathode device described in 1.
て接合されていることを特徴とする請求項１に記載され
た真空封止電界放出陰極装置。4. The vacuum-sealed field emission cathode device according to claim 1, wherein the semiconductor substrate and the vacuum container are joined by metal sealing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13154493A JPH06342633A (en) | 1993-06-02 | 1993-06-02 | Vacuum sealed field emission cathode device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13154493A JPH06342633A (en) | 1993-06-02 | 1993-06-02 | Vacuum sealed field emission cathode device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342633A true JPH06342633A (en) | 1994-12-13 |
Family
ID=15060565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13154493A Withdrawn JPH06342633A (en) | 1993-06-02 | 1993-06-02 | Vacuum sealed field emission cathode device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342633A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909033A (en) * | 1996-11-11 | 1999-06-01 | Matsushita Electric Industrial Co., Ltd. | Vacuum-sealed field-emission electron source and method of manufacturing the same |
| US7391145B2 (en) | 2003-03-28 | 2008-06-24 | Sumitomo Electric Industries, Ltd. | Cold-cathode electron source, microwave tube using it, and production method thereof |
-
1993
- 1993-06-02 JP JP13154493A patent/JPH06342633A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909033A (en) * | 1996-11-11 | 1999-06-01 | Matsushita Electric Industrial Co., Ltd. | Vacuum-sealed field-emission electron source and method of manufacturing the same |
| KR100485917B1 (en) * | 1996-11-11 | 2005-09-02 | 마츠시타 덴끼 산교 가부시키가이샤 | Vacuum sealed field emission type electron source device and its manufacturing method |
| US7391145B2 (en) | 2003-03-28 | 2008-06-24 | Sumitomo Electric Industries, Ltd. | Cold-cathode electron source, microwave tube using it, and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570697Y2 (en) | Vacuum electronic device and its envelope | |
| JP4865434B2 (en) | Electron emitter for thermionic emission, electron-emitting device including the same, and flat panel display device including the same | |
| US6491561B2 (en) | Conductive spacer for field emission displays and method | |
| US5345141A (en) | Single substrate, vacuum fluorescent display | |
| US5527200A (en) | Method for making a silicon field emission emitter | |
| JP2763248B2 (en) | Method for manufacturing silicon electron-emitting device | |
| TW483015B (en) | Field emission cathode electron emission device and electron emission device manufacturing method | |
| JP2000268704A (en) | Field emission display element and its manufacture | |
| JPH06342633A (en) | Vacuum sealed field emission cathode device | |
| US6750606B2 (en) | Gate-to-electrode connection in a flat panel display | |
| JP2000315468A (en) | Image forming device | |
| JP2004259577A (en) | Flat-plate type image display device | |
| KR100312510B1 (en) | Field Emission Device Using Carbon Nanotube | |
| JP2001043791A (en) | Electrode fixing method, electrode connecting method, electric field radiation cold cathode, and display device | |
| JP2002008569A (en) | Image forming device | |
| US7518303B2 (en) | Electron emission device with plurality of lead lines crossing adhesive film | |
| KR100556745B1 (en) | Field emission device | |
| JP2005317534A (en) | Electron emission display device | |
| KR100285156B1 (en) | Method for fabricating of fluorescent film in field emission display | |
| KR101022656B1 (en) | Electron emission display and the fabrication method thereof | |
| JP2002203469A (en) | Cold cathode electronic device | |
| KR100285316B1 (en) | Large-scaled field emission display device | |
| JPH09231919A (en) | Image display device using electric field emission cold cathode | |
| JPH0917328A (en) | Electric field type vacuum tube, display element using it and magnetic sensor | |
| JP2003059435A (en) | Vessel for display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |