JPH06342421A

JPH06342421A - データ再送方式

Info

Publication number: JPH06342421A
Application number: JP5130399A
Authority: JP
Inventors: Masaru Yokoyama; 勝横山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-06-01
Filing date: 1993-06-01
Publication date: 1994-12-13

Abstract

(57)【要約】【目的】分散処理型電子交換装置におけるプロセッサ
間通信時の受信バッファ・ビジー確率を減らし、プロセ
ッサ間通信時の通信遅延時間を小さくして電子交換装置
の回線制御部の処理能力を上げる。【構成】システム制御部３４は、端末接続状況を監視
するシステム制御回路９１と、各回線制御部３１〜３３
の優先付けを行い各ローカルプロセッサ８１〜８３にプ
ロセッサ番号を付与するプロセッサ番号判断回路９２を
有し、各ローカルプロセッサ８１〜８３は指示されたプ
ロセッサ番号に基づき、プロセッサ間通信時のデータ再
送タイマ値をプロセッサ番号×ｋ（ｋは定数）の値に設
定してデータの再送制御を行う。この方式では、複数あ
るローカルプロセッサ８１〜８３は、各々ユニークな再
送タイマ値を持つことになり、データ再送時の受信バッ
ファ・ビジーの確率は極めて小さくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子交換装置内のプロ
セッサ間データ再送方式に関し、特に、分散処理型電子
交換装置におけるマルチプロセッサ間のデータ再送方式
に関する。

【０００２】

【従来の技術】従来の分散処理型電子交換装置における
マルチプロセッサ間のデータ再送方式は、電子交換装置
の呼処理能力を増加させるために搭載された複数のロー
カルプロセッサ（このプロセッサは、電子交換装置機能
の一部を分散処理する）と、全ローカルプロセッサを制
御し、かつ電子交換装置のシステム制御を行うメインプ
ロセッサにおいて、双方に、共通バスを介した送受信バ
ッファ回路が置かれ、各プロセッサ間通信を送受信バッ
ファ回路を用いて行う方式となっていた。

【０００３】各プロセッサが、共通バスを介して接続さ
れているので、すべてのプロセッサ間通信が可能である
が、このプロセッサ間通信を円滑に（遅延時間を小さく
して）行うために、各プロセッサは、自送受信バッファ
回路を有効利用し、プロセッサ間通信を行う。つまり、
データ送受信の待ち合わせ時間を利用して、各プロセッ
サは、データ送受信以外の処理を行える。このことによ
り、各プロセッサの処理能力は上がる。

【０００４】ここで、各プロセッサが有する送受信バッ
ファ回路の容量は、電子交換装置においては、各プロセ
ッサの通信トラヒックに比例して有するという方式が、
最も有効である。つまり、送受信バッファ回路容量は、
大き過ぎては装置としてコスト高で無駄となり、少な過
ぎてはバッファ・ビジー確率が高くなり、プロセッサ間
通信の遅延時間が増大する。

【０００５】そこで、従来の方式では、各プロセッサ
に、通信トラヒックに見合った送受信バッファ回路を持
たせ、異常トラヒック時のバッファ・ビジーに対して
は、送信プロセッサがデータ送信後、相手受信バッファ
・ビジーを認識してから、一定時間（再送タイマ値）後
に、再び同一データ送信を繰り返すデータ再送方式がと
られていた。

【０００６】従来方式では、再送タイマ値は各プロセッ
サにおいて同一の値であり、通信遅延時間で評価した時
に、許容できる範囲内の値をソフトウェアにより設定し
ていた。

【０００７】

【発明が解決しようとする課題】この従来のデータ再送
方式では、送信プロセッサが、相手先受信バッファ・ビ
ジーを認識してから、再送要求するまでの時間（再送タ
イマ値）が、各プロセッサにおいて同一値であったの
で、以下の様な問題が発生する。

【０００８】電子交換装置内のメインプロセッサとロー
カルプロセッサの間の通信において、ある同一時刻に、
複数のローカルプロセッサがメインプロセッサにデータ
送信要求をした場合、メインプロセッサ側の受信バッフ
ァがビジーとなることがあるが、その時同時送信要求し
たローカルプロセッサ数をｎ、送信データがメインプロ
セッサ側受信バッファに格納されたローカルプロセッサ
数をｍとすると、（ｎ−ｍ）個のローカルプロセッサ
は、一定時間（再送タイマ値）後、データを再送するこ
とになる。

【０００９】しかし、この（ｎ−ｍ）個の送信要求も、
再送タイマ値が一定であれば、また、時間的に重複する
ことになる。この動作がｔ回繰り返されれば、あるロー
カルプロセッサでは、再送タイマ値×ｔ時間のプロセッ
サ間通信遅延が発生し、プロセッサ処理能力が、大幅に
低下するという問題があった。

【００１０】本発明の目的は、このような問題を解決
し、分散処理型電子交換装置におけるプロセッサ間通信
時の受信バッファ・ビジー確率を減らし、プロセッサ間
通信時の通信遅延時間を小さくして電子交換装置の回線
制御部の処理能力を上げるデータ再送方式を提供するこ
とにある。

【００１１】

【課題を解決するための手段】本発明のデータ再送方式
は、各ローカルプロセッサの回線制御部の優先付けを行
い、各ローカルプロセッサにプロセッサ番号を付与する
プロセッサ番号判断回路を有するシステム制御部と、シ
ステム制御部から指示されたプロセッサ番号に基づき、
プロセッサ間通信時のデータ再送タイマ値をプロセッサ
番号×ｋ（ｋは定数）の値に設定してデータの再送制御
を行う複数のローカルプロセッサと、を有することを特
徴とする。

【００１２】

【実施例】次に、本発明の実施例について、図面を参照
して説明する。

【００１３】図１は、本発明の一実施例を示すブロック
図である。分散処理型電子交換装置の回線制御部３１〜
３３には、それぞれ、端末回線２１〜２６を介して、端
末１１〜１６が収容されている。システム制御部３４内
のシステム制御回路９１は、メインプロセッサ８４，各
ローカルプロセッサ８１〜８３を介して、回線制御部３
１〜３３内の端末インタフェース回路４１〜４３を監視
していて、どの様な種別の端末が接続されたかを認識す
る。

【００１４】そして、その後、プロセッサ番号判断回路
９２に、端末接続情報を指示する。プロセッサ番号判断
回路９２は、システム制御回路９１から、現状の端末接
続状況を教えられると、複数あるローカルプロセッサ８
１〜８３に対して、優先付けを行い、優先度の高い順
に、プロセッサ番号をメインプロセッサ８４，共通バス
インタフェース回路７１〜７４，共通バス１００を介し
て、ローカルプロセッサ８１〜８３に付与する。

【００１５】例えば、端末１１が最も優先度の高い端
末、順次１２〜１６が優先度が高いと仮定すると、ロー
カルプロセッサ８１〜８３に対して、ローカルプロセッ
サ８１がＮｏ．１，ローカルプロセッサ８２がＮｏ．
２，ローカルプロセッサ８３がＮｏ．３と言う番号が付
与される。

【００１６】メインプロセッサ８４とローカルプロセッ
サ８１〜８３は、プロセッサ間通信をバッファ・メモリ
６１〜６４、及び、共通バスインタフェース７１〜７
４、及び、共通バス１００を介して行うが、この時、各
バッファ・メモリ６１〜６４がバッファ・ビジーとなる
確率が高いのは、１つのプロセッサに対して複数のプロ
セッサの通信要求が重複した時で、分散処理型電子交換
装置においては、メインプロセッサ８４から、ローカル
プロセッサ８１〜８３への同報通信（１対ｎの通信）を
行った時の、各ローカルプロセッサ８１〜８３からの応
答通信（ＡＣＫ通信）がそれにあたる。

【００１７】この場合、各ローカルプロセッサ８１〜８
３は、同時に送信要求をするため、ローカルプロセッサ
８１〜８３の数が増加すると、メインプロセッサ８４側
の受信バッファ・メモリ６１が、バッファ・ビジーとな
る。そこで、自分の転送が受信バッファ・ビジーにより
失敗したローカルプロセッサは、一定時間後に再送要求
することになる。

【００１８】ここで、各ローカルプロセッサ８１〜８３
が用いる再送タイマ値は、システム制御部３４内のプロ
セッサ番号判断回路９２から指示されたプロセッサ番号
を用いて、再送タイマ値＝プロセッサ番号×ｋ（ｋは定
数）である。プロセッサ番号は、もちろん各プロセッサ
でユニークであるため、各ローカルプロセッサ８１〜８
３の再送タイマ値はそれぞれ異った値となる。メインプ
ロセッサ８４からの同報通信に対する応答通信時のメイ
ンプロセッサ８４側のバッファ・メモリ６１のバッファ
・ビジーは避けられないが、データ再送時のバッファ・
ビジーは確率的に避けることができる。つまり、データ
の再送に対しての再送は、確率が非常に小さくなる。

【００１９】

【発明の効果】以上説明したように、本発明のデータ再
送方式は、分散処理型電子交換装置のプロセッサ間通信
において、各ローカルプロセッサの優先付けを行い、各
ローカルプロセッサに対して、ユニークなプロセッサ番
号を付与して、受信バッファ・ビジーによるデータ再送
時の再送タイマ値を、プロセッサ番号×ｋ（ｋは定数）
としたので、１つのプロセッサに対して、複数のプロセ
ッサからの送信要求が時間的に重なった場合でも、１回
の再送で送信処理が完了することが多いため、プロセッ
サ間通信における通信遅延時間を少なくして、円滑なプ
ロセッサ間通信が行える様になり、結果として分散処理
型電子交換装置における回線制御部の処理能力が上が
る。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【符号の説明】

１１〜１６通信端末２１〜２６端末回線３１〜３３回線制御部３４システム制御部４１〜４３端末インタフェース回路５１〜５４プロセッサ周辺回路６１〜６４バッファ・メモリ７１〜７４共通バスインタフェース回路８１〜８３ローカルプロセッサ８４メインプロセッサ９１システム制御回路９２プロセッサ番号判断回路１００共通バス

Claims

【特許請求の範囲】

【請求項１】各ローカルプロセッサの回線制御部の優先
付けを行い、各ローカルプロセッサにプロセッサ番号を
付与するプロセッサ番号判断回路を有するシステム制御
部と、システム制御部から指示されたプロセッサ番号に基づ
き、プロセッサ間通信時のデータ再送タイマ値をプロセ
ッサ番号×ｋ（ｋは定数）の値に設定してデータの再送
制御を行う複数のローカルプロセッサと、を有するデー
タ再送方式。
【請求項２】分散処理型電子交換装置の回線制御部の、
端末接続状況を監視するシステム制御部と、システム制御部からの指示により、複数存在する回線制
御プロセッサに対して、優先付けを行い、優先度の高い
順に、ユニークなプロセッサ番号を付与するプロセッサ
番号判断回路と、プロセッサ間通信を円滑に行うために、各プロセッサ毎
に設置されたバッファ・メモリと、各プロセッサが、通信時に共通に使用する共有バス、及
び、共有バスと各プロセッサ間のインタフェースを行う
共有バス・インタフェース回路と、プロセッサ間通信におけるデータ再送時の再送タイマ値
を、プロセッサ番号判断回路から指示されたプロセッサ
番号を用いて、再送タイマ値＝プロセッサ番号×ｋ（ｋ
は定数）の値に、設定して再送制御を行うローカルプロ
セッサと、を有するデータ再送方式。