JPH06342421A - データ再送方式 - Google Patents
データ再送方式Info
- Publication number
- JPH06342421A JPH06342421A JP5130399A JP13039993A JPH06342421A JP H06342421 A JPH06342421 A JP H06342421A JP 5130399 A JP5130399 A JP 5130399A JP 13039993 A JP13039993 A JP 13039993A JP H06342421 A JPH06342421 A JP H06342421A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- communication
- processors
- local
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 分散処理型電子交換装置におけるプロセッサ
間通信時の受信バッファ・ビジー確率を減らし、プロセ
ッサ間通信時の通信遅延時間を小さくして電子交換装置
の回線制御部の処理能力を上げる。 【構成】 システム制御部34は、端末接続状況を監視
するシステム制御回路91と、各回線制御部31〜33
の優先付けを行い各ローカルプロセッサ81〜83にプ
ロセッサ番号を付与するプロセッサ番号判断回路92を
有し、各ローカルプロセッサ81〜83は指示されたプ
ロセッサ番号に基づき、プロセッサ間通信時のデータ再
送タイマ値をプロセッサ番号×k(kは定数)の値に設
定してデータの再送制御を行う。この方式では、複数あ
るローカルプロセッサ81〜83は、各々ユニークな再
送タイマ値を持つことになり、データ再送時の受信バッ
ファ・ビジーの確率は極めて小さくなる。
間通信時の受信バッファ・ビジー確率を減らし、プロセ
ッサ間通信時の通信遅延時間を小さくして電子交換装置
の回線制御部の処理能力を上げる。 【構成】 システム制御部34は、端末接続状況を監視
するシステム制御回路91と、各回線制御部31〜33
の優先付けを行い各ローカルプロセッサ81〜83にプ
ロセッサ番号を付与するプロセッサ番号判断回路92を
有し、各ローカルプロセッサ81〜83は指示されたプ
ロセッサ番号に基づき、プロセッサ間通信時のデータ再
送タイマ値をプロセッサ番号×k(kは定数)の値に設
定してデータの再送制御を行う。この方式では、複数あ
るローカルプロセッサ81〜83は、各々ユニークな再
送タイマ値を持つことになり、データ再送時の受信バッ
ファ・ビジーの確率は極めて小さくなる。
Description
【0001】
【産業上の利用分野】本発明は、電子交換装置内のプロ
セッサ間データ再送方式に関し、特に、分散処理型電子
交換装置におけるマルチプロセッサ間のデータ再送方式
に関する。
セッサ間データ再送方式に関し、特に、分散処理型電子
交換装置におけるマルチプロセッサ間のデータ再送方式
に関する。
【0002】
【従来の技術】従来の分散処理型電子交換装置における
マルチプロセッサ間のデータ再送方式は、電子交換装置
の呼処理能力を増加させるために搭載された複数のロー
カルプロセッサ(このプロセッサは、電子交換装置機能
の一部を分散処理する)と、全ローカルプロセッサを制
御し、かつ電子交換装置のシステム制御を行うメインプ
ロセッサにおいて、双方に、共通バスを介した送受信バ
ッファ回路が置かれ、各プロセッサ間通信を送受信バッ
ファ回路を用いて行う方式となっていた。
マルチプロセッサ間のデータ再送方式は、電子交換装置
の呼処理能力を増加させるために搭載された複数のロー
カルプロセッサ(このプロセッサは、電子交換装置機能
の一部を分散処理する)と、全ローカルプロセッサを制
御し、かつ電子交換装置のシステム制御を行うメインプ
ロセッサにおいて、双方に、共通バスを介した送受信バ
ッファ回路が置かれ、各プロセッサ間通信を送受信バッ
ファ回路を用いて行う方式となっていた。
【0003】各プロセッサが、共通バスを介して接続さ
れているので、すべてのプロセッサ間通信が可能である
が、このプロセッサ間通信を円滑に(遅延時間を小さく
して)行うために、各プロセッサは、自送受信バッファ
回路を有効利用し、プロセッサ間通信を行う。つまり、
データ送受信の待ち合わせ時間を利用して、各プロセッ
サは、データ送受信以外の処理を行える。このことによ
り、各プロセッサの処理能力は上がる。
れているので、すべてのプロセッサ間通信が可能である
が、このプロセッサ間通信を円滑に(遅延時間を小さく
して)行うために、各プロセッサは、自送受信バッファ
回路を有効利用し、プロセッサ間通信を行う。つまり、
データ送受信の待ち合わせ時間を利用して、各プロセッ
サは、データ送受信以外の処理を行える。このことによ
り、各プロセッサの処理能力は上がる。
【0004】ここで、各プロセッサが有する送受信バッ
ファ回路の容量は、電子交換装置においては、各プロセ
ッサの通信トラヒックに比例して有するという方式が、
最も有効である。つまり、送受信バッファ回路容量は、
大き過ぎては装置としてコスト高で無駄となり、少な過
ぎてはバッファ・ビジー確率が高くなり、プロセッサ間
通信の遅延時間が増大する。
ファ回路の容量は、電子交換装置においては、各プロセ
ッサの通信トラヒックに比例して有するという方式が、
最も有効である。つまり、送受信バッファ回路容量は、
大き過ぎては装置としてコスト高で無駄となり、少な過
ぎてはバッファ・ビジー確率が高くなり、プロセッサ間
通信の遅延時間が増大する。
【0005】そこで、従来の方式では、各プロセッサ
に、通信トラヒックに見合った送受信バッファ回路を持
たせ、異常トラヒック時のバッファ・ビジーに対して
は、送信プロセッサがデータ送信後、相手受信バッファ
・ビジーを認識してから、一定時間(再送タイマ値)後
に、再び同一データ送信を繰り返すデータ再送方式がと
られていた。
に、通信トラヒックに見合った送受信バッファ回路を持
たせ、異常トラヒック時のバッファ・ビジーに対して
は、送信プロセッサがデータ送信後、相手受信バッファ
・ビジーを認識してから、一定時間(再送タイマ値)後
に、再び同一データ送信を繰り返すデータ再送方式がと
られていた。
【0006】従来方式では、再送タイマ値は各プロセッ
サにおいて同一の値であり、通信遅延時間で評価した時
に、許容できる範囲内の値をソフトウェアにより設定し
ていた。
サにおいて同一の値であり、通信遅延時間で評価した時
に、許容できる範囲内の値をソフトウェアにより設定し
ていた。
【0007】
【発明が解決しようとする課題】この従来のデータ再送
方式では、送信プロセッサが、相手先受信バッファ・ビ
ジーを認識してから、再送要求するまでの時間(再送タ
イマ値)が、各プロセッサにおいて同一値であったの
で、以下の様な問題が発生する。
方式では、送信プロセッサが、相手先受信バッファ・ビ
ジーを認識してから、再送要求するまでの時間(再送タ
イマ値)が、各プロセッサにおいて同一値であったの
で、以下の様な問題が発生する。
【0008】電子交換装置内のメインプロセッサとロー
カルプロセッサの間の通信において、ある同一時刻に、
複数のローカルプロセッサがメインプロセッサにデータ
送信要求をした場合、メインプロセッサ側の受信バッフ
ァがビジーとなることがあるが、その時同時送信要求し
たローカルプロセッサ数をn、送信データがメインプロ
セッサ側受信バッファに格納されたローカルプロセッサ
数をmとすると、(n−m)個のローカルプロセッサ
は、一定時間(再送タイマ値)後、データを再送するこ
とになる。
カルプロセッサの間の通信において、ある同一時刻に、
複数のローカルプロセッサがメインプロセッサにデータ
送信要求をした場合、メインプロセッサ側の受信バッフ
ァがビジーとなることがあるが、その時同時送信要求し
たローカルプロセッサ数をn、送信データがメインプロ
セッサ側受信バッファに格納されたローカルプロセッサ
数をmとすると、(n−m)個のローカルプロセッサ
は、一定時間(再送タイマ値)後、データを再送するこ
とになる。
【0009】しかし、この(n−m)個の送信要求も、
再送タイマ値が一定であれば、また、時間的に重複する
ことになる。この動作がt回繰り返されれば、あるロー
カルプロセッサでは、再送タイマ値×t時間のプロセッ
サ間通信遅延が発生し、プロセッサ処理能力が、大幅に
低下するという問題があった。
再送タイマ値が一定であれば、また、時間的に重複する
ことになる。この動作がt回繰り返されれば、あるロー
カルプロセッサでは、再送タイマ値×t時間のプロセッ
サ間通信遅延が発生し、プロセッサ処理能力が、大幅に
低下するという問題があった。
【0010】本発明の目的は、このような問題を解決
し、分散処理型電子交換装置におけるプロセッサ間通信
時の受信バッファ・ビジー確率を減らし、プロセッサ間
通信時の通信遅延時間を小さくして電子交換装置の回線
制御部の処理能力を上げるデータ再送方式を提供するこ
とにある。
し、分散処理型電子交換装置におけるプロセッサ間通信
時の受信バッファ・ビジー確率を減らし、プロセッサ間
通信時の通信遅延時間を小さくして電子交換装置の回線
制御部の処理能力を上げるデータ再送方式を提供するこ
とにある。
【0011】
【課題を解決するための手段】本発明のデータ再送方式
は、各ローカルプロセッサの回線制御部の優先付けを行
い、各ローカルプロセッサにプロセッサ番号を付与する
プロセッサ番号判断回路を有するシステム制御部と、シ
ステム制御部から指示されたプロセッサ番号に基づき、
プロセッサ間通信時のデータ再送タイマ値をプロセッサ
番号×k(kは定数)の値に設定してデータの再送制御
を行う複数のローカルプロセッサと、を有することを特
徴とする。
は、各ローカルプロセッサの回線制御部の優先付けを行
い、各ローカルプロセッサにプロセッサ番号を付与する
プロセッサ番号判断回路を有するシステム制御部と、シ
ステム制御部から指示されたプロセッサ番号に基づき、
プロセッサ間通信時のデータ再送タイマ値をプロセッサ
番号×k(kは定数)の値に設定してデータの再送制御
を行う複数のローカルプロセッサと、を有することを特
徴とする。
【0012】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【0013】図1は、本発明の一実施例を示すブロック
図である。分散処理型電子交換装置の回線制御部31〜
33には、それぞれ、端末回線21〜26を介して、端
末11〜16が収容されている。システム制御部34内
のシステム制御回路91は、メインプロセッサ84,各
ローカルプロセッサ81〜83を介して、回線制御部3
1〜33内の端末インタフェース回路41〜43を監視
していて、どの様な種別の端末が接続されたかを認識す
る。
図である。分散処理型電子交換装置の回線制御部31〜
33には、それぞれ、端末回線21〜26を介して、端
末11〜16が収容されている。システム制御部34内
のシステム制御回路91は、メインプロセッサ84,各
ローカルプロセッサ81〜83を介して、回線制御部3
1〜33内の端末インタフェース回路41〜43を監視
していて、どの様な種別の端末が接続されたかを認識す
る。
【0014】そして、その後、プロセッサ番号判断回路
92に、端末接続情報を指示する。プロセッサ番号判断
回路92は、システム制御回路91から、現状の端末接
続状況を教えられると、複数あるローカルプロセッサ8
1〜83に対して、優先付けを行い、優先度の高い順
に、プロセッサ番号をメインプロセッサ84,共通バス
インタフェース回路71〜74,共通バス100を介し
て、ローカルプロセッサ81〜83に付与する。
92に、端末接続情報を指示する。プロセッサ番号判断
回路92は、システム制御回路91から、現状の端末接
続状況を教えられると、複数あるローカルプロセッサ8
1〜83に対して、優先付けを行い、優先度の高い順
に、プロセッサ番号をメインプロセッサ84,共通バス
インタフェース回路71〜74,共通バス100を介し
て、ローカルプロセッサ81〜83に付与する。
【0015】例えば、端末11が最も優先度の高い端
末、順次12〜16が優先度が高いと仮定すると、ロー
カルプロセッサ81〜83に対して、ローカルプロセッ
サ81がNo.1,ローカルプロセッサ82がNo.
2,ローカルプロセッサ83がNo.3と言う番号が付
与される。
末、順次12〜16が優先度が高いと仮定すると、ロー
カルプロセッサ81〜83に対して、ローカルプロセッ
サ81がNo.1,ローカルプロセッサ82がNo.
2,ローカルプロセッサ83がNo.3と言う番号が付
与される。
【0016】メインプロセッサ84とローカルプロセッ
サ81〜83は、プロセッサ間通信をバッファ・メモリ
61〜64、及び、共通バスインタフェース71〜7
4、及び、共通バス100を介して行うが、この時、各
バッファ・メモリ61〜64がバッファ・ビジーとなる
確率が高いのは、1つのプロセッサに対して複数のプロ
セッサの通信要求が重複した時で、分散処理型電子交換
装置においては、メインプロセッサ84から、ローカル
プロセッサ81〜83への同報通信(1対nの通信)を
行った時の、各ローカルプロセッサ81〜83からの応
答通信(ACK通信)がそれにあたる。
サ81〜83は、プロセッサ間通信をバッファ・メモリ
61〜64、及び、共通バスインタフェース71〜7
4、及び、共通バス100を介して行うが、この時、各
バッファ・メモリ61〜64がバッファ・ビジーとなる
確率が高いのは、1つのプロセッサに対して複数のプロ
セッサの通信要求が重複した時で、分散処理型電子交換
装置においては、メインプロセッサ84から、ローカル
プロセッサ81〜83への同報通信(1対nの通信)を
行った時の、各ローカルプロセッサ81〜83からの応
答通信(ACK通信)がそれにあたる。
【0017】この場合、各ローカルプロセッサ81〜8
3は、同時に送信要求をするため、ローカルプロセッサ
81〜83の数が増加すると、メインプロセッサ84側
の受信バッファ・メモリ61が、バッファ・ビジーとな
る。そこで、自分の転送が受信バッファ・ビジーにより
失敗したローカルプロセッサは、一定時間後に再送要求
することになる。
3は、同時に送信要求をするため、ローカルプロセッサ
81〜83の数が増加すると、メインプロセッサ84側
の受信バッファ・メモリ61が、バッファ・ビジーとな
る。そこで、自分の転送が受信バッファ・ビジーにより
失敗したローカルプロセッサは、一定時間後に再送要求
することになる。
【0018】ここで、各ローカルプロセッサ81〜83
が用いる再送タイマ値は、システム制御部34内のプロ
セッサ番号判断回路92から指示されたプロセッサ番号
を用いて、再送タイマ値=プロセッサ番号×k(kは定
数)である。プロセッサ番号は、もちろん各プロセッサ
でユニークであるため、各ローカルプロセッサ81〜8
3の再送タイマ値はそれぞれ異った値となる。メインプ
ロセッサ84からの同報通信に対する応答通信時のメイ
ンプロセッサ84側のバッファ・メモリ61のバッファ
・ビジーは避けられないが、データ再送時のバッファ・
ビジーは確率的に避けることができる。つまり、データ
の再送に対しての再送は、確率が非常に小さくなる。
が用いる再送タイマ値は、システム制御部34内のプロ
セッサ番号判断回路92から指示されたプロセッサ番号
を用いて、再送タイマ値=プロセッサ番号×k(kは定
数)である。プロセッサ番号は、もちろん各プロセッサ
でユニークであるため、各ローカルプロセッサ81〜8
3の再送タイマ値はそれぞれ異った値となる。メインプ
ロセッサ84からの同報通信に対する応答通信時のメイ
ンプロセッサ84側のバッファ・メモリ61のバッファ
・ビジーは避けられないが、データ再送時のバッファ・
ビジーは確率的に避けることができる。つまり、データ
の再送に対しての再送は、確率が非常に小さくなる。
【0019】
【発明の効果】以上説明したように、本発明のデータ再
送方式は、分散処理型電子交換装置のプロセッサ間通信
において、各ローカルプロセッサの優先付けを行い、各
ローカルプロセッサに対して、ユニークなプロセッサ番
号を付与して、受信バッファ・ビジーによるデータ再送
時の再送タイマ値を、プロセッサ番号×k(kは定数)
としたので、1つのプロセッサに対して、複数のプロセ
ッサからの送信要求が時間的に重なった場合でも、1回
の再送で送信処理が完了することが多いため、プロセッ
サ間通信における通信遅延時間を少なくして、円滑なプ
ロセッサ間通信が行える様になり、結果として分散処理
型電子交換装置における回線制御部の処理能力が上が
る。
送方式は、分散処理型電子交換装置のプロセッサ間通信
において、各ローカルプロセッサの優先付けを行い、各
ローカルプロセッサに対して、ユニークなプロセッサ番
号を付与して、受信バッファ・ビジーによるデータ再送
時の再送タイマ値を、プロセッサ番号×k(kは定数)
としたので、1つのプロセッサに対して、複数のプロセ
ッサからの送信要求が時間的に重なった場合でも、1回
の再送で送信処理が完了することが多いため、プロセッ
サ間通信における通信遅延時間を少なくして、円滑なプ
ロセッサ間通信が行える様になり、結果として分散処理
型電子交換装置における回線制御部の処理能力が上が
る。
【図1】本発明の一実施例のブロック図である。
11〜16 通信端末 21〜26 端末回線 31〜33 回線制御部 34 システム制御部 41〜43 端末インタフェース回路 51〜54 プロセッサ周辺回路 61〜64 バッファ・メモリ 71〜74 共通バスインタフェース回路 81〜83 ローカルプロセッサ 84 メインプロセッサ 91 システム制御回路 92 プロセッサ番号判断回路 100 共通バス
Claims (2)
- 【請求項1】各ローカルプロセッサの回線制御部の優先
付けを行い、各ローカルプロセッサにプロセッサ番号を
付与するプロセッサ番号判断回路を有するシステム制御
部と、 システム制御部から指示されたプロセッサ番号に基づ
き、プロセッサ間通信時のデータ再送タイマ値をプロセ
ッサ番号×k(kは定数)の値に設定してデータの再送
制御を行う複数のローカルプロセッサと、を有するデー
タ再送方式。 - 【請求項2】分散処理型電子交換装置の回線制御部の、
端末接続状況を監視するシステム制御部と、 システム制御部からの指示により、複数存在する回線制
御プロセッサに対して、優先付けを行い、優先度の高い
順に、ユニークなプロセッサ番号を付与するプロセッサ
番号判断回路と、 プロセッサ間通信を円滑に行うために、各プロセッサ毎
に設置されたバッファ・メモリと、 各プロセッサが、通信時に共通に使用する共有バス、及
び、共有バスと各プロセッサ間のインタフェースを行う
共有バス・インタフェース回路と、 プロセッサ間通信におけるデータ再送時の再送タイマ値
を、プロセッサ番号判断回路から指示されたプロセッサ
番号を用いて、再送タイマ値=プロセッサ番号×k(k
は定数)の値に、設定して再送制御を行うローカルプロ
セッサと、を有するデータ再送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5130399A JPH06342421A (ja) | 1993-06-01 | 1993-06-01 | データ再送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5130399A JPH06342421A (ja) | 1993-06-01 | 1993-06-01 | データ再送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06342421A true JPH06342421A (ja) | 1994-12-13 |
Family
ID=15033373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5130399A Pending JPH06342421A (ja) | 1993-06-01 | 1993-06-01 | データ再送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06342421A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61265937A (ja) * | 1985-05-20 | 1986-11-25 | Oki Electric Ind Co Ltd | ロ−カルネツトワ−クの呼の衝突回避方法 |
JPH036944A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | 制御バスライン衝突防止装置 |
JPH04123628A (ja) * | 1990-09-14 | 1992-04-23 | Shikoku Nippon Denki Software Kk | Csma/cd方式ノードステーション |
-
1993
- 1993-06-01 JP JP5130399A patent/JPH06342421A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61265937A (ja) * | 1985-05-20 | 1986-11-25 | Oki Electric Ind Co Ltd | ロ−カルネツトワ−クの呼の衝突回避方法 |
JPH036944A (ja) * | 1989-06-02 | 1991-01-14 | Matsushita Electric Ind Co Ltd | 制御バスライン衝突防止装置 |
JPH04123628A (ja) * | 1990-09-14 | 1992-04-23 | Shikoku Nippon Denki Software Kk | Csma/cd方式ノードステーション |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1126400A (zh) | 用于噪声通信信道的信令规程 | |
JPH06342421A (ja) | データ再送方式 | |
JP3341276B2 (ja) | 通信制御装置 | |
KR100206991B1 (ko) | 통신 프로토콜 처리방법 | |
KR950010483B1 (ko) | 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법 | |
JP3566057B2 (ja) | 監視制御装置 | |
KR0143970B1 (ko) | 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치 | |
JP2523184B2 (ja) | デ―タ転送装置 | |
JPS63246055A (ja) | パケツト送受信装置 | |
JPH06120985A (ja) | パケット回線バックアップ方式 | |
JPH07281975A (ja) | データ送受信バッファビジーリトライ方法 | |
JP2656977B2 (ja) | データ処理プログラムと端末との間の接続切換方式 | |
JPS59177638A (ja) | メツセ−ジ優先送出制御方式 | |
JPH06208520A (ja) | マルチプロセッサ・システム | |
JPH0581213A (ja) | 分散処理システム | |
JP2655680B2 (ja) | レベル付け通信制御方式 | |
JPH02222247A (ja) | 通信制御方式 | |
JPS6119057B2 (ja) | ||
JPH0525419B2 (ja) | ||
JPH04312049A (ja) | パケット転送制御方式 | |
JPH07135525A (ja) | ネットワ−ク管理装置の通信制御方法 | |
JPH0319057A (ja) | 通信制御装置におけるヘルスチェック信号の送出制御方式 | |
JPH03208131A (ja) | オペレーティングシステムのタスク制御方式 | |
JPH07121492A (ja) | 分散処理システム | |
JPS60245329A (ja) | 半二重通信制御方式 |