JPH06338759A - Filter circuit - Google Patents
Filter circuitInfo
- Publication number
- JPH06338759A JPH06338759A JP12886893A JP12886893A JPH06338759A JP H06338759 A JPH06338759 A JP H06338759A JP 12886893 A JP12886893 A JP 12886893A JP 12886893 A JP12886893 A JP 12886893A JP H06338759 A JPH06338759 A JP H06338759A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- signal
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、電気回路、電子回
路、集積回路（ＩＣ）等で使用される特性可変可能なフ
ィルタ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a filter circuit having variable characteristics which is used in electric circuits, electronic circuits, integrated circuits (ICs) and the like.
【０００２】[0002]
【従来の技術】例えば、アナログ方式のビデオテープレ
コーダ（以下ＶＴＲと記す）には、画質調整回路が設け
られている。図３はこの画質調整回路である。入力端子
１１には、映像信号が入力される。映像信号は、第１の
コンダクタンス増幅器（以下第１のｇｍ増幅器と言う）
１２の正極性入力端子に供給されるとと共に、第１の可
変利得増幅器１３に入力される。第１のｇｍ増幅器１２
の出力は、第２のｇｍ増幅器１４の正極性入力端子に供
給される。第２のｇｍ増幅器１４の出力は、出力端子１
５に導出されるとともに、第２の可変利得増幅器１６、
第２の容量Ｃ２、及びバッファ増幅器１７に供給され
る。第１の可変利得増幅器１３の負極性出力と、第２の
可変利得増幅器１６の出力とは、加算器１８において加
算され、第１の容量Ｃ１を介して第２のｇｍ増幅器１４
の正極性入力端子に帰還されている。また先の第２の容
量Ｃ２の出力は、入力端子１１に帰還されている。更に
また、先のバッファ増幅器１７の出力は、第１及び第２
のｇｍ増幅器１２、１４の負極性入力端子に帰還されて
いる。2. Description of the Related Art For example, an analog video tape recorder (hereinafter referred to as VTR) is provided with an image quality adjusting circuit. FIG. 3 shows this image quality adjustment circuit. A video signal is input to the input terminal 11. The video signal is the first conductance amplifier (hereinafter referred to as the first gm amplifier).
It is supplied to the positive input terminal 12 of 12 and is also input to the first variable gain amplifier 13. First gm amplifier 12
Is supplied to the positive input terminal of the second gm amplifier 14. The output of the second gm amplifier 14 is output terminal 1
5 and the second variable gain amplifier 16,
It is supplied to the second capacitor C2 and the buffer amplifier 17. The negative output of the first variable gain amplifier 13 and the output of the second variable gain amplifier 16 are added in the adder 18, and the second gm amplifier 14 is added via the first capacitance C1.
Is fed back to the positive input terminal of. The output of the second capacitance C2 is fed back to the input terminal 11. Furthermore, the output of the previous buffer amplifier 17 is the first and second
Are fed back to the negative input terminals of the gm amplifiers 12 and 14.
【０００３】先の第１、第２のｇｍ増幅器１２、１４の
増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力信
号をＸ、出力信号Ｙ、第１のｇｍ増幅器１２での出力端
での信号をＺとすると、次の（１）式が成立する。Ｍは
第１の可変利得増幅器１３の利得、Ｎは第２の可変利得
増幅器１６の利得、Ｃ１、Ｃ２はそれぞれ容量Ｃ１、Ｃ
２の値である。Let the incremental transfer conductances of the first and second gm amplifiers 12 and 14 be gm1 and gm2, the input signal is X, the output signal Y, and the signal at the output end of the first gm amplifier 12 is Z. Then, the following expression (1) is established. M is the gain of the first variable gain amplifier 13, N is the gain of the second variable gain amplifier 16, and C1 and C2 are capacitors C1 and C, respectively.
It has a value of 2.
【０００４】[0004]
【数１】 [Equation 1]
【０００５】[0005]
【数２】 [Equation 2]
【０００６】上記の回路において、Ｎ＝０、Ｍ＝１とす
ると回路は、位相等化（ＥＱ）特性となる。またＭ＝１
で０＜Ｎ＜０．５に可変とすると、ピークゲインが０dB
〜６dBの強調回路（ピーク特性）となる。さらにＮ＝０
で０．５＜Ｍ＜１に可変とすると、ピークゲインが０dB
〜−６dBの抑圧回路（ボトム特性）となる。一方では、
この回路には次のような問題がある。即ち、この回路の
低域の群遅延に注目し、式（３）でＷ＝０とおくと、In the above circuit, when N = 0 and M = 1, the circuit has a phase equalization (EQ) characteristic. Also, M = 1
If the variable is 0 <N <0.5, the peak gain is 0 dB.
It becomes an emphasis circuit (peak characteristic) of up to 6 dB. Furthermore, N = 0
If 0.5 <M <1, the peak gain is 0 dB.
It becomes a suppression circuit (bottom characteristic) of -6 dB. on the one hand,
This circuit has the following problems. That is, paying attention to the low-frequency group delay of this circuit and setting W = 0 in the equation (3),
【０００７】[0007]
【数３】 が得られ、位相ＥＱ特性、ピーク特性、ボトム特性の時
の値を求めると、 Ｎ＝０、Ｍ＝１のときは、 Ｔ(0) ＝２＊Ｔ0 Ｍ＝１、０＜Ｎ＜０．５のときは、Ｔ(0) ＝（２−Ｎ）
＊Ｔ0 Ｎ＝０、０．５＜Ｍ＜１のときは、Ｔ(0) ＝（１＋Ｍ）
＊Ｔ0 となり、ＮあるいはＭを可変すると、低域の群遅延特性
Ｔ(0) も変化していることがわかる。ただし、Ｔ0 ＝１
／Ｗ0 ／ＱでＣ１、Ｃ２、ｇｍ１、ｇｍ２だけで決まる
定数である。[Equation 3] Then, the values at the time of the phase EQ characteristic, the peak characteristic, and the bottom characteristic are obtained. When N = 0 and M = 1, T (0) = 2 * T0 M = 1, 0 <N <0. When 5, T (0) = (2-N)
* When T0 N = 0 and 0.5 <M <1, T (0) = (1 + M)
It becomes * T0, and it can be seen that when N or M is changed, the low-frequency group delay characteristic T (0) also changes. However, T0 = 1
/ W0 / Q is a constant determined only by C1, C2, gm1 and gm2.
【０００８】一般に、回路の遅延時間を考えた場合、単
一周波数の正弦波信号（角周波数Ｗ）では信号の遅延時
間ＤＴは、ＤＴ＝Ｐ（Ｗ）／Ｗで表される。ここでＰ
（Ｗ）は、角周波数Ｗでの遅延位相であり、群遅延特性
Ｔ（Ｗ）を角周波数０ＨｚからＷまで積分した値として
表現できる。よって、角周波数０Ｈｚでの群遅延の値Ｔ
(0) は、回路に信号を入力した時の遅延時間を定める主
要因となっており、Ｔ(0) が変化すると、回路の遅延時
間が変動するという不具合が生じる。Generally, when considering the delay time of the circuit, the delay time DT of a single frequency sine wave signal (angular frequency W) is represented by DT = P (W) / W. Where P
(W) is a delay phase at the angular frequency W, and can be expressed as a value obtained by integrating the group delay characteristic T (W) from the angular frequency 0 Hz to W. Therefore, the group delay value T at an angular frequency of 0 Hz
(0) is the main factor that determines the delay time when a signal is input to the circuit, and if T (0) changes, the delay time of the circuit changes.
【０００９】特に、ＶＴＲにおいては、画質調整回路の
出力信号は、さらに再生時のクロマ信号（Ｃ信号ともい
う）と混合して最終ビデオ信号となるものであり、クロ
マ信号との混合のタイミングがずれると、画面上の色ず
れが発生するという問題がある。In particular, in the VTR, the output signal of the image quality adjusting circuit is further mixed with the chroma signal (also referred to as C signal) at the time of reproduction to be the final video signal, and the timing of mixing with the chroma signal is different. If they are misaligned, there is a problem that color misregistration occurs on the screen.
【００１０】[0010]
【発明が解決しようとする課題】以上説明したように、
従来のフィルタ回路では、特性調整を行うと回路の群遅
延特性が変化し、回路の遅延時間に変化をきたしてしま
うという問題がある。特にＶＴＲのような２信号を混合
するシステムにおいて片側にだけ信号調整を行うと２信
号混合の時間的ずれが発生し、画質を損なうことにな
る。そこでこの発明は、特性の調整をおこなっても遅延
時間がほとんど変化しないようにしたフィルタ回路を提
供することを目的とする。As described above,
The conventional filter circuit has a problem that when the characteristic is adjusted, the group delay characteristic of the circuit changes, which causes a change in the delay time of the circuit. Particularly, in a system such as a VTR that mixes two signals, if signal adjustment is performed on only one side, a time lag occurs in mixing two signals, resulting in a loss of image quality. Therefore, an object of the present invention is to provide a filter circuit in which the delay time hardly changes even if the characteristics are adjusted.
【００１１】[0011]
【課題を解決するための手段】この発明は、第１の入力
端子が信号入力端子接続された第１の３端子回路ユニッ
トと、前記第１の３端子回路ユニットの出力端子が第１
の入力端子に接続された第２の３端子回路ユニットと、
前記第１の３端子回路ユニットの出力端子に第１の信号
（ｓｉｇ１）を供給する第１の容量と、前記第２の３端
子回路ユニットの出力端子に入力端子が接続されて、出
力端子が前記第１の３端子回路ユニットの第２の入力端
子に帰還接続されたバッファ増幅器と、前記入力端子が
入力端子に接続され、出力端子が第２の容量を介して前
記第２の３端子回路ユニットの出力端子に接続された可
変利得増幅器と、前記第２の３端子回路ユニットの第２
の入力端子に第２の信号（ｓｉｇ２）を供給する回路
と、前記第１の３端子回路ユニットの第１の入力端子に
供給される信号を入力信号（ＩＮ）、前記第２の３端子
回路ユニットの出力端子に導出される信号を出力信号
（ＯＵＴ）として、前記第１、第２の信号ｓｉｇ１、ｓ
ｉｇ２をｓｉｇ１−ｓｉｇ２＝［（ＯＵＴ−ＩＮ）に比
例した信号］−［ＯＵＴに比例した信号］となる関係に
設定する手段とを備えるものである。According to the present invention, a first three-terminal circuit unit having a first input terminal connected to a signal input terminal and an output terminal of the first three-terminal circuit unit is first.
A second three-terminal circuit unit connected to the input terminal of
A first capacitor that supplies a first signal (sig1) to the output terminal of the first three-terminal circuit unit and an input terminal are connected to the output terminal of the second three-terminal circuit unit, and the output terminal is A buffer amplifier feedback-connected to the second input terminal of the first three-terminal circuit unit, the input terminal connected to the input terminal, and the output terminal connected to the second three-terminal circuit via the second capacitor. A variable gain amplifier connected to the output terminal of the unit, and a second of the second three-terminal circuit unit
A circuit for supplying a second signal (sig2) to the input terminal of the input terminal, and a signal supplied to the first input terminal of the first three-terminal circuit unit for the input signal (IN) and the second three-terminal circuit. The signal derived at the output terminal of the unit is used as an output signal (OUT), and the first and second signals sig1 and s
ig2 is set to a relationship of sig1-sig2 = [signal proportional to (OUT-IN)]-[signal proportional to OUT].
【００１２】[0012]
【作用】上記の手段により、信号の遅延時間を決める最
大の要因である０周波数での群遅延量（群遅延特性の周
波数０Ｈｚでの遅延量）を理論的に一定になるように回
路が構成されされており、調整をおこなっても回路の遅
延時間を一定に保つことができる。By the above means, the circuit is constructed so that the group delay amount at 0 frequency (the delay amount at the frequency of 0 Hz of the group delay characteristic), which is the largest factor determining the signal delay time, is theoretically constant. The delay time of the circuit can be kept constant even if adjustment is performed.
【００１３】[0013]
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。まずこの発
明の実施例を説明する前に、この発明の考え方を説明す
ることにする。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the present invention. First, the concept of the present invention will be described before describing the embodiments of the present invention.
【００１４】従来回路の問題点を考えた場合、式（４）
におけるＮとＭの値を独立に可変していることが要因と
なっている。そこで、ＮとＭの値をＭ−Ｎ＝Ａ＝一定値
の関係を維持したまま連動して変化させれば、式（４）
はＴ(0) ＝（１＋Ａ）＊Ｔ0となり、０周波数での群遅
延はＮ、Ｍによらず常に一定値となる。この関係を実現
するためには、フィルタ回路の伝達関数が、Considering the problems of the conventional circuit, the equation (4)
The factor is that the values of N and M in (4) are independently changed. Therefore, if the values of N and M are changed in conjunction while maintaining the relationship of M−N = A = constant value, equation (4)
Becomes T (0) = (1 + A) * T0, and the group delay at 0 frequency is always a constant value regardless of N and M. In order to realize this relationship, the transfer function of the filter circuit is
【００１５】[0015]
【数４】 となるように回路を構成すればよい。式（５）と式
（４）の伝達関数は若干異なるものの、ほぼ同等の信号
調整特性を得ることは可能であり、便宜上Ａ＝１として
説明すると、Ｍ＝１で位相ＥＱ特性を得、１＜Ｍ＜４／
３で０dB〜６dBのピーク特性を得、２／３＜Ｍ＜１で０
dB〜−６dBのボトム特性を得ることができる。[Equation 4] The circuit may be configured so that Although the transfer functions of the equations (5) and (4) are slightly different, it is possible to obtain almost the same signal adjustment characteristics. For convenience, when A = 1 is explained, the phase EQ characteristic is obtained when M = 1. <M <4 /
A peak characteristic of 0 dB to 6 dB is obtained at 3, and 0 at 2/3 <M <1.
A bottom characteristic of dB to -6 dB can be obtained.
【００１６】次に、図１のこの発明の実施例について説
明する。入力端子２１には入力信号が導入される。この
入力信号は、３端子回路ユニット、例えば第１のｇｍ増
幅器２２の正極入力端子及び第１の可変利得増幅器２３
に供給される。第１のｇｍ増幅器２２の出力端子は、第
１の容量Ｃ１を介して第１の信号（ｓｉｇ１）の入力端
子２４に接続されるとともに、第２のｇｍ増幅器２５の
正極入力端子に接続されている。この第２のｇｍ増幅器
２５の負極入力端子には、端子２６から第２の信号（ｓ
ｉｇ２）が供給される。第２のｇｍ増幅器２５の出力端
子は、信号出力端子２７に接続されるとともに、バッフ
ァ増幅器２８を介して第１のｇｍ増幅器２２の負極入力
端子に帰還路として接続されている。また第２のｇｍ増
幅器２５の出力端子には、先の可変増幅器２３の出力端
子が第２の容量Ｃ２を介して接続されている。Next, the embodiment of the present invention shown in FIG. 1 will be described. An input signal is introduced to the input terminal 21. This input signal is a three-terminal circuit unit, for example, the positive input terminal of the first gm amplifier 22 and the first variable gain amplifier 23.
Is supplied to. The output terminal of the first gm amplifier 22 is connected to the input terminal 24 of the first signal (sig1) via the first capacitor C1 and the positive input terminal of the second gm amplifier 25. There is. The negative input terminal of the second gm amplifier 25 is connected to the second signal (s
ig2) is supplied. The output terminal of the second gm amplifier 25 is connected to the signal output terminal 27, and is also connected as a feedback path to the negative input terminal of the first gm amplifier 22 via the buffer amplifier 28. The output terminal of the variable amplifier 23 is connected to the output terminal of the second gm amplifier 25 via the second capacitor C2.
【００１７】ここで第１、第２のｇｍ増幅器２２、２５
の増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力
信号をＸ、出力信号をＹとし、第２の容量Ｃ２に与える
信号をＮ＊Ｘ、第１のｇｍ増幅器２２の出力端での信号
をＺとすると次式が成立する。Here, the first and second gm amplifiers 22 and 25 are provided.
Let gm1 and gm2 be the incremental transfer conductances of the input signal, X be the input signal, Y be the output signal, N * X be the signal applied to the second capacitor C2, and Z be the signal at the output end of the first gm amplifier 22. The following equation holds.
【００１８】[0018]
【数５】 [Equation 5]
【００１９】[0019]
【数６】 となり、可変量Ｎ、Ｍの値によらず、常に一定値となり
目的の特性が得られている。ここで可変量Ｎは、フィル
タ回路の高域特性を決める項であり、特にＮ＝１としＡ
をＡ＋１と置き換えると、式（８）は式（５）に一致す
る。[Equation 6] Therefore, regardless of the values of the variable amounts N and M, a constant value is always obtained and the target characteristic is obtained. Here, the variable amount N is a term that determines the high frequency characteristic of the filter circuit, and in particular N = 1 and A
Replacing with A + 1, equation (8) matches equation (5).
【００２０】さらに、ｓｉｇ１とｓｉｇ２の作成手段と
しては様々な方法が可能である。図２（Ａ）は１つの例
を示している。図１と同一部分には同一符号を付してい
る。図１と異なる部分を説明する。バッファ増幅器２８
の出力が係数器３１を介して第２のｇｍ増幅器２５の負
極入力端子に接続されている。第２のｇｍ増幅器２５の
出力が差動増幅器３２の正極入力端子に接続され、この
差動増幅器３２の負極入力端子には入力端子２１が接続
され、差動増幅器３２の出力端子が第１の容量Ｃ１を介
して第１のｇｍ増幅器２２の出力端子に接続されてい
る。係数器２６の出力には、第２の信号（ｓｉｇ２）が
現れ、差動増幅器３２の出力には第１の信号（ｓｉｇ
１）が現れるようになっている。即ち、ｓｉｇ１＝Ｍ＊
（Ｙ−Ｘ）、 ｓｉｇ２＝２＊Ｙ であり、ｓｉｇ１
−ｓｉｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなる。この関係
は、先の式（７）を満足していることになり、０周波数
での群遅延が一定となるフィルタの伝達関数式（５）を
実現することになる。Further, various methods are possible as means for creating sig1 and sig2. FIG. 2A shows one example. The same parts as those in FIG. 1 are designated by the same reference numerals. Portions different from FIG. 1 will be described. Buffer amplifier 28
Is connected to the negative input terminal of the second gm amplifier 25 via the coefficient unit 31. The output of the second gm amplifier 25 is connected to the positive input terminal of the differential amplifier 32, the input terminal 21 is connected to the negative input terminal of the differential amplifier 32, and the output terminal of the differential amplifier 32 is the first output terminal. It is connected to the output terminal of the first gm amplifier 22 via the capacitor C1. A second signal (sig2) appears at the output of the coefficient multiplier 26, and a first signal (sig2) appears at the output of the differential amplifier 32.
1) appears. That is, sig1 = M *
(Y−X), sig2 = 2 * Y, and sig1
-Sig2 = M * (Y-X) -2 * Y. This relationship satisfies the above equation (7), and realizes the transfer function equation (5) of the filter in which the group delay at the 0 frequency is constant.
【００２１】図２（Ｂ）はさらに他の実施例である。図
２（Ａ）と同一部分には同一符号を付して、図２（Ａ）
と異なる部分を説明する。この実施例では、バッファ増
幅器２８の出力が、直接ｓｉｇ２として使用される。次
にｓｉｇ１は、加算器３３から得られている。加算器３
３は、第２のｇｍ増幅器２５の出力を反転器３４で反転
した信号と、差動増幅器３２の出力を加算して作成して
いる。この回路によると、ｓｉｇ１＝Ｍ＊（Ｙ−Ｘ）−
Ｙ、 ｓｉｇ２＝Ｙ であり、よってｓｉｇ１−ｓｉ
ｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなり、式（７）を満足
し、０周波数での群遅延が一定となるフィルタの伝達関
数式（５）を実現することになる。ｓｉｇ１、ｓｉｇ２
の作成手段は、そのほか種々の実施例が可能であり、式
（７）を満足するものであればよい。FIG. 2B shows still another embodiment. The same parts as those in FIG.
The part different from is explained. In this embodiment, the output of buffer amplifier 28 is used directly as sig2. Next, sig1 is obtained from the adder 33. Adder 3
3 is created by adding the signal obtained by inverting the output of the second gm amplifier 25 by the inverter 34 and the output of the differential amplifier 32. According to this circuit, sig1 = M * (Y−X) −
Y, sig2 = Y, so sig1-si
g2 = M * (Y−X) −2 * Y, which satisfies the expression (7) and realizes the filter transfer function expression (5) in which the group delay at the 0 frequency is constant. sig1, sig2
Various other examples are possible as the creating means of, and any means may be used as long as the expression (7) is satisfied.
【００２２】[0022]
【発明の効果】上述したようにこの発明の回路によれ
ば、特性の調整をおこなっても回路の遅延時間がほとん
ど変化しない。特に、アナログＶＴＲの画質調整回路と
して用いた場合、画質調整による輝度、色信号間の時間
的ずれが生じないようにする点では極めて有効である。
また、関連性をもつ２系統（複数系統）の信号にそれぞ
れ異なる信号処理を施し、最終的には合成して用いるよ
うな場合、それぞれの系統の信号間で時間的ずれが生じ
るのを抑える場合有効である。As described above, according to the circuit of the present invention, the delay time of the circuit hardly changes even when the characteristics are adjusted. In particular, when it is used as an image quality adjusting circuit of an analog VTR, it is extremely effective in preventing a time lag between luminance and color signals due to image quality adjustment.
Further, in the case of performing different signal processing on signals of two related systems (a plurality of systems) and finally combining them for use, when suppressing a time lag between the signals of the respective systems. It is valid.
【図１】この発明の一実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】この発明の他の実施例を示す回路図。FIG. 2 is a circuit diagram showing another embodiment of the present invention.
【図３】従来のフィルタ回路を示す図。FIG. 3 is a diagram showing a conventional filter circuit.
２２、２５…ｇｍ増幅器、２３…可変利得増幅器、２８
…バッファ増幅器、３１…係数器、３２…差動増幅器、
３３…加算器、３４…反転器。22, 25 ... Gm amplifier, 23 ... Variable gain amplifier, 28
... buffer amplifier, 31 ... coefficient unit, 32 ... differential amplifier,
33 ... Adder, 34 ... Inverter.
Claims (4)
れた第１の３端子回路ユニットと、 前記第１の３端子回路ユニットの出力端子が第１の入力
端子に接続された第２の３端子回路ユニットと、 前記第１の３端子回路ユニットの出力端子に第１の信号
（ｓｉｇ１）を供給する第１の容量と、 前記第２の３端子回路ユニットの出力端子に入力端子が
接続されて、出力端子が前記第１の３端子回路ユニット
の第２の入力端子に帰還接続されたバッファ増幅器と、 前記入力端子が入力端子に接続され、出力端子が第２の
容量を介して前記第２の３端子回路ユニットの出力端子
に接続された可変利得増幅器と、 前記第２の３端子回路ユニットの第２の入力端子に第２
の信号（ｓｉｇ２）を供給する回路と、 前記第１の３端子回路ユニットの第１の入力端子に供給
される信号を入力信号（ＩＮ）、前記第２の３端子回路
ユニットの出力端子に導出される信号を出力信号（ＯＵ
Ｔ）として、前記第１、第２の信号ｓｉｇ１、ｓｉｇ２
を ｓｉｇ１−ｓｉｇ２＝［（ＯＵＴ−ＩＮ）に比例した信
号］−［ＯＵＴに比例した信号］ となる関係に設定する設定手段とを具備したことを特徴
とするフィルタ回路。1. A first three-terminal circuit unit having a first input terminal connected to a signal input terminal, and a second three-terminal circuit unit having an output terminal connected to the first input terminal. A three-terminal circuit unit, a first capacitor for supplying a first signal (sig1) to an output terminal of the first three-terminal circuit unit, and an input terminal for an output terminal of the second three-terminal circuit unit. A buffer amplifier connected and having an output terminal feedback-connected to a second input terminal of the first three-terminal circuit unit; and the input terminal connected to the input terminal and the output terminal via a second capacitor. A variable gain amplifier connected to the output terminal of the second three-terminal circuit unit; and a second input terminal of the second three-terminal circuit unit having a second input terminal
And a signal that is supplied to the first input terminal of the first three-terminal circuit unit, and a signal that is supplied to the output terminal of the second three-terminal circuit unit. Output signal (OU
T), the first and second signals sig1 and sig2
And a setting means for setting a relation of sig1-sig2 = [signal proportional to (OUT-IN)]-[signal proportional to OUT].
ＵＴ）に比例した信号を入力する係数手段と、 前記第１の容量に前記（ＯＵＴ）と（ＩＮ）の差に比例
した信号を供給する差動増幅器手段とを具備したことを
特徴とする請求項１記載のフィルタ回路。2. The setting means applies (O) to a second input terminal of the second three-terminal circuit unit.
UT) and a differential amplifier means for supplying a signal proportional to the difference between (OUT) and (IN) to the first capacitor, and a coefficient means for inputting a signal proportional to UT). Item 1. The filter circuit according to Item 1.
バッファ増幅器の出力を導入する手段と、 前記（ＯＵＴ）と（ＩＮ）の差に比例した信号を得る差
動増幅器手段と前記（ＯＵＴ）の反転を得る反転増幅器
手段と、 前記反転増幅器手段の出力と前記差動増幅器手段の出力
を合成して［（ＯＵＴ−ＩＮ）に比例した信号］−［Ｏ
ＵＴに比例した信号］を作成し、前記第１の容量に供給
する加算手段とを具備したことを特徴とする請求項１記
載のフィルタ回路。3. The setting means introduces the output of the buffer amplifier to the second input terminal of the second three-terminal circuit unit, and a signal proportional to the difference between (OUT) and (IN). [A signal proportional to (OUT-IN)] by synthesizing the output of the inverting amplifier means and the output of the differential amplifier means. [O
A signal proportional to UT] and supplying the first capacitance to the first capacitor. 4. The filter circuit according to claim 1, further comprising:
は、コンダクタンス増幅器であることを特徴とする請求
項１記載のフィルタ回路。4. The filter circuit according to claim 1, wherein the first and second three-terminal circuit units are conductance amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12886893A JP3349550B2 (en) | 1993-05-31 | 1993-05-31 | Filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12886893A JP3349550B2 (en) | 1993-05-31 | 1993-05-31 | Filter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338759A true JPH06338759A (en) | 1994-12-06 |
| JP3349550B2 JP3349550B2 (en) | 2002-11-25 |
Family
ID=14995351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12886893A Expired - Fee Related JP3349550B2 (en) | 1993-05-31 | 1993-05-31 | Filter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349550B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703523A (en) * | 1995-04-26 | 1997-12-30 | Kabushiki Kaisha Toshiba | Filter circuit |
| US8446138B2 (en) | 2008-09-02 | 2013-05-21 | Samsung Electronics Co., Ltd. | Stability compensation circuit and DC-DC converter including the same |
-
1993
- 1993-05-31 JP JP12886893A patent/JP3349550B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703523A (en) * | 1995-04-26 | 1997-12-30 | Kabushiki Kaisha Toshiba | Filter circuit |
| US8446138B2 (en) | 2008-09-02 | 2013-05-21 | Samsung Electronics Co., Ltd. | Stability compensation circuit and DC-DC converter including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3349550B2 (en) | 2002-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121831A (en) | Apparatus and method for removing offset in a gain circuit | |
| JP2830087B2 (en) | Frequency characteristic correction circuit | |
| KR910006508B1 (en) | Active filter type signal control circuit | |
| JP3465951B2 (en) | Inverting delay circuit | |
| US4071782A (en) | Phaseless equalizer | |
| US5258716A (en) | All-pass filter | |
| JPH06338759A (en) | Filter circuit | |
| JPH0683111B2 (en) | ▲ √f ▼ Automatic gain control amplifier | |
| JP2963709B2 (en) | Analog filter circuit | |
| JP3151376B2 (en) | Filter circuit | |
| JPH0626297B2 (en) | Second-order active phase equalizer | |
| EP0178936B1 (en) | Variable emphasis circuit | |
| JP2932534B2 (en) | State variable circuit | |
| US6816005B2 (en) | All pass filter | |
| US4926473A (en) | Longitudinal balance system | |
| KR0135829B1 (en) | Digital nonlinear emphasis circuit | |
| JP3300453B2 (en) | Image quality adjustment device | |
| JPH0832369A (en) | Current output amplifier and active filter using it | |
| JP2937653B2 (en) | Frequency characteristic adjustment circuit | |
| JP3148458B2 (en) | Active filter | |
| JPH0367364B2 (en) | ||
| JPS6210043B2 (en) | ||
| JP3041871B2 (en) | Signal correction circuit | |
| JP3427647B2 (en) | Sound quality adjustment circuit | |
| JPH0695625B2 (en) | First-order active phase equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070913 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |