JPH06319268A - インバータ駆動制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＧＴＯサイリスタ等のスイッチング素子から
なるインバータ回路における短絡電流遮断時の誤動作防
止。 【構成】 スナバ回路８ａが並列接続されたＧＴＯサイ
リスタ７ａの複数をブリッジ接続した直流スイッチ２付
インバータの駆動制御装置で、直流過電流検出判定回路
３１にスナバ回路８ａの充電電流を過電流と判定しない
ようにしたマスキング回路３２を付設し、制御回路２０
からの制御信号がマスキング回路３２のマスキング時間
内でオフするタイミングをマスキング時間経過以降まで
遅らせるオフタイミングコントロール回路２４をインタ
ーフェイス回路２１に付設する。ブリッジ回路１４に短
絡電流が流れて、マスキング時間内で制御回路２０の制
御信号がオフになっても、オフタイミングコントロール
回路２４でＧＴＯサイリスタ７ａがオフに向うのを防止
し、ＧＴＯサイリスタ７ａの破壊を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＧＴＯ（ゲートター
ンオフ）サイリスタやパワートランジスタ等のスイッチ
ング素子の複数をブリッジ型に接続した単相あるいは多
相のインバータ回路の駆動制御装置に関するものであ
る。

【０００２】

【従来の技術】図５にＧＴＯサイリスタのスイッチング
素子を使用した単相の直流スイッチ付インバータ回路を
示す。図５のインバータ回路は、第１〜第４の電力変換
用ＧＴＯサイリスタ７ａ〜７ｄをブリッジ型に接続した
ブリッジ回路１４と、その直流電源１と、直流電源１か
らブリッジ回路１４への給電路中に挿入接続された直流
スイッチ２、及び、短絡時の直流電流上昇率抑制用の限
流リアクトル５を備える。

【０００３】ブリッジ回路１４は、例えば一対の第１と
第２のＧＴＯサイリスタ７ａ、７ｂの直列回路と、一対
の第３と第４のＧＴＯサイリスタ７ｃ、７ｄの直列回路
を並列接続し、その各直列回路のＧＴＯサイリスタ接続
点間に負荷１３を接続して構成される。各ＧＴＯサイリ
スタ７ａ〜７ｄには、それぞれにスナバ回路８ａ〜８ｄ
が並列接続され、還流ダイオード９ａ〜９ｄが逆並列接
続される。各スナバ回路８ａ〜８ｄは、例えばスナバコ
ンデンサ１０ａ〜１０ｄとダイオード１１ａ〜１１ｄを
直列接続し、各ダイオード１１ａ〜１１ｄに抵抗１２ａ
〜１２ｄを並列接続して構成される。なお、図５のＬａ
〜Ｌｄは、各ＧＴＯサイリスタ７ａ〜７ｄのアノードリ
アクトルである。

【０００４】直流スイッチ２はＧＴＯサイリスタで、こ
れにもスナバ回路３が並列接続され、還流ダイオード４
が逆並列接続される。直流スイッチ２は、ブリッジ回路
１４に短絡電流が流れたときにオフ動作をして、ブリッ
ジ回路１４を保護する。直流リアクトル５は、ブリッジ
回路１４に流れる短絡電流の上昇率を低く抑えて、短絡
電流の遮断が安全なレベルで行えるようにするもので、
これには還流ダイオード６が逆並列接続される。

【０００５】ブリッジ回路１４の第１と第２のＧＴＯサ
イリスタ７ａ、７ｂが交互にオンオフし、第３と第４の
ＧＴＯサイリスタ７ｃ、７ｄが交互にオンオフするよう
に、各ＧＴＯサイリスタ７ａ〜７ｄをスイッチングさせ
ることにより、負荷１３に交流電力が供給される。各Ｇ
ＴＯサイリスタ７ａ〜７ｄのスイッチングによる電力変
換動作は周知ゆえ、詳細な説明は省略する。

【０００６】各ＧＴＯサイリスタ７ａ〜７ｄが正常にオ
ンするときには、その各々のスナバ回路８ａ〜８ｄの充
電電流が、半波状の過電流として急激に流れ、同時に正
常な通常スイッチング電流が流れる。また、インバータ
回路のインバータ動作時に、何らかの原因で、例えば一
対のＧＴＯサイリスタ７ａ、７ｂが同時オンすると急激
な立ち上がりで短絡電流（過電流）が流れる。かかる充
電電流や短絡電流の過電流に対してインバータ回路を保
護した経済的設備のインバータ駆動制御装置として、本
発明者は図６に示すインバータ駆動制御装置を先に開発
した。

【０００７】図６の装置は、外部の制御回路２０からの
制御信号に基づいて各ＧＴＯサイリスタ７ａ〜７ｄをオ
ンオフ駆動させるインターフェイス回路２１と、各ＧＴ
Ｏサイリスタ７ａ〜７ｄと直流スイッチ２に対応するド
ライブ回路２２と、インバータ回路に流れる過電流を検
出してインターフェイス回路２１を制御する直流過電流
検出装置２３を備える。インターフェイス回路２１は、
制御回路２０からの制御信号をパルス整形などして各Ｇ
ＴＯサイリスタ７ａ〜７ｄと直流スイッチ２のゲートに
オンオフ駆動信号を出力するもので、第１と第２のＧＴ
Ｏサイリスタ７ａ、７ｂ、及び、第３と第４のＧＴＯサ
イリスタ７ｃ、７ｄの同時オンを避けるためのデッドタ
イム形成回路２５と、直流スイッチ２のスイッチゲート
パルス形成回路２６と、各スイッチング素子のゲートブ
ロック回路２７と、全ＧＴＯサイリスタ７ａ〜７ｄを同
時にオンさせるための全点弧パルス形成回路２８を有す
る。

【０００８】直流過電流検出装置２３は、直流電流検出
器３０、直流過電流検出判定回路３１、マスキング回路
３２、ラッチ回路３３を備える。直流電流検出器３０
は、ブリッジ回路１４に流れる電流を逐一検出して直流
過電流検出判定回路３１に出力する。直流過電流検出判
定回路３１は、直流電流検出器３０で検出された電流が
所定レベル以上の過電流と判定すると、図７（ｂ）の過
電流信号をマスキング回路３２に出力する。マスキング
回路３２は、各ＧＴＯサイリスタ７ａ〜７ｄのスナバ回
路８ａ〜８ｄの充電時間に相当する一定時間（以下、マ
スキング時間と称する）Ｔｍだけ直流過電流検出判定回
路３１の出力を遮断する。直流過電流検出判定回路３１
の過電流信号がマスキング時間Ｔｍの経過後も出力され
ると、マスキング時間Ｔｍを経過した時点の過電流信号
がインターフェイス回路２１の全点弧パルス形成回路２
８に全点弧指令信号として出力され、また、ラッチ回路
３３でラッチされてゲートブロック回路２７に直流スイ
ッチ２のオフ指令信号として出力される。

【０００９】図７は、各ＧＴＯサイリスタ７ａ〜７ｄが
正常にオンオフ動作するときのタイムチャートが示され
る。図７（ａ）の制御回路２０からの制御信号で例えば
ＧＴＯサイリスタ７ａが正常にオンすると、図７（ｇ）
に示される半波状の充電電流Ｉ₁が流れると同時に、正
常な通常スイッチング電流Ｉ₂が流れる。充電電流Ｉ
₁は、スナバ回路８ａのスナバコンデンサ１０ｂと直流
回路のインダクタンスで決まる時定数で流れ、そのピー
ク値は通常スイッチング電流Ｉ₂のピーク値より数段に
大きく、ＧＴＯサイリスタ７ａの可制御電流値（トラン
ジスタにおけるコレクタ電流の最大定格値に相当）Ａ₂
に近いか、それを超える場合もある。充電電流Ｉ₁と通
常スイッチング電流Ｉ₂が直流電流検出器３０で検出さ
れ、直流過電流検出判定回路３１の過電流設定電流値Ａ
1と比較されて過電流か否かが判定される。

【００１０】直流過電流検出判定回路３１の過電流設定
電流値Ａ₁は、後述する理由で充電電流Ｉ₁のピーク値よ
り十分に小さく、通常スイッチング電流Ｉ₂のピーク値
の１１０〜１２０％程度に設定される。したがって、充
電電流Ｉ₁が過電流設定電流値Ａ₁を超える時間帯で、直
流過電流検出判定回路３１から図７（ｂ）に示す過電流
信号が出力される。この過電流信号の立ち上がりでマス
キング回路３２が作動して、図７（ｄ）に示すマスキン
グ信号で一定のマスキング時間Ｔｍだけ直流過電流検出
判定回路３１の出力を遮断する。ここで過電流信号のオ
ン時間がマスキング時間Ｔｍより小さいので、結果的に
過電流信号はラッチ回路３３とインターフェイス回路２
１に出力されず、図６の装置は充電電流Ｉ₁により動作
することは無い。

【００１１】なお、ＧＴＯサイリスタ７ａ〜７ｄに逆並
列接続された還流ダイオード９ａ〜９ｄには、ＧＴＯサ
イリスタ７ａ〜７ｄのオン時に瞬間的にリカバリー電流
が流れるが、このリカバリー電流はスナバ回路８ａ〜８
ｄの充電電流Ｉ₁に含まれ、充電電流Ｉ₁と同様にマスキ
ング回路３２でマスキング処理されて問題とならない。

【００１２】図８は、ブリッジ回路１４に図８（ｇ）に
示す短絡電流Ｉ₃がマスキング時間Ｔｍを超えて流れた
ときのタイムチャートが示される。この場合、充電電流
Ｉ₁と短絡電流Ｉ₃で図８（ｂ）の過電流信号が出力さ
れ、マスキング時間Ｔｍを経過した時点の過電流信号
が、インターフェイス回路２１の全点弧パルス形成回路
２８に図８（ｅ）の全点弧指令信号として出力され、ま
た、ラッチ回路３３を介してゲートブロック回路２７に
図８（ｆ）の直流スイッチオフ指令信号として出力され
る。その結果、ブリッジ回路１４の各ＧＴＯサイリスタ
７ａ〜７ｄがオンに向かい、直流スイッチ２がオフに向
って動作して、インバータ回路が短絡電流Ｉ₃から保護
される。

【００１３】以上のように直流過電流検出判定回路３１
の出力側にマスキング回路３２を付設することで、過電
流設定電流値Ａ1を充電電流Ｉ₁のピーク値に関係無くＧ
ＴＯサイリスタ７ａ〜７ｄの通常スイッチング電流Ｉ₂
に近いレベルまで低くすることができる。その結果、ブ
リッジ回路１４の各ＧＴＯサイリスタ７ａ〜７ｄとその
スナバ回路８ａ〜８ｄに可電流制御値Ａ₂、電流遮断能
力の小さい、小形で低コストのものが使用できるように
なる。

【００１４】

【発明が解決しようとする課題】ところが、図６装置に
おいては、制御回路２０の誤動作などでブリッジ回路１
４に短絡電流Ｉ₃が流れて、マスキング回路３２がマス
キング動作している間に、制御回路２０の制御信号がオ
フになると、各ＧＴＯサイリスタ７ａ〜７ｄが破壊され
ることがある。これを図９のタイムチャートを参照して
説明する。

【００１５】図９（ｇ）に示すようにブリッジ回路１４
に充電電流Ｉ₁と短絡電流Ｉ₃が流れ、直流過電流検出判
定回路３１が図９（ｂ）の過電流信号を出力し、その出
力をマスキング回路３２の図９（ｄ）のマスキング信号
で一定のマスキング時間Ｔｍだけ遮断している間に、図
９（ａ）の制御信号がノイズなどでオフ（この場合は誤
信号）になったとする。すると図９（ｅ）の全点弧指令
信号や図９（ｆ）のスイッチオフ指令信号が出力される
前に、図９（ａ）の誤制御信号のオフで対応するＧＴＯ
サイリスタ７ａ〜７ｄがオフ動作に向う。しかし、この
オフ時の短絡電流Ｉ₃が可制御電流値Ａ2を超えている
と、図９（ｇ）の×印のところでＧＴＯサイリスタ７ａ
〜７ｄが短絡電流Ｉ3の遮断に失敗して破壊されること
がある。

【００１６】それ故に、この発明の目的は、ＧＴＯサイ
リスタやパワートランジスタ等のスイッチング素子から
なる直流スイッチ付インバータの保護対策をより確実に
し、設備の経済性を高めたインバータ駆動制御装置を提
供することにある。

【００１７】

【課題を解決するための手段】この発明は、それぞれに
スナバ回路、及び又は、還流ダイオードが並列接続され
た電力変換用スイッチング素子の複数を接続したブリッ
ジ回路と、このブリッジ回路のスイッチング素子接続点
間に接続された負荷と、前記ブリッジ回路に接続された
直流電源と、この直流電源からブリッジ回路への給電路
中に挿入接続された半導体の短絡電流遮断用直流スイッ
チとを有するインバータ回路の駆動制御装置であって、
外部の制御回路からの制御信号をスイッチング素子と直
流スイッチのオンオフ駆動信号に変換するインターフェ
イス回路と、ブロック回路に流れる電流を検出する直流
電流検出器と、この直流電流検出器で検出した電流がス
イッチング素子の正常なときの通常スイッチング電流を
超える所定レベル以上のときに過電流信号を、インター
フェイス回路に全スイッチング素子を同時オンさせる全
点弧信号、及び、直流スイッチをオフさせるスイッチオ
フ信号として出力する直流過電流検出判定回路と、この
直流過電流検出判定回路が過電流を検出した時点から直
流過電流検出判定回路の出力を、スイッチング素子がオ
ンしたときのスイッチング素子のスナバ回路の充電時間
に相当する一定時間だけ遮断するマスキング回路とを備
える。

【００１８】この発明の特徴とするところは、インター
フェイス回路に、マスキング回路が作動する一定時間内
で制御回路の制御信号がオフするタイミングを、実質上
にマスキング回路の作動する一定時間経過以降まで遅ら
せるオフタイミングコントロール回路を付設したことで
ある。

【００１９】

【作用】スイッチング素子のスナバ回路の充電時間相当
だけ直流過電流検出判定回路の出力を遮断するマスキン
グ回路の付設で、充電電流などの正常時の過電流検出値
に達する電流に関係無くして過電流検出レベルが低く設
定され、また、マスキング回路が作動しているマスキン
グ時間内で、制御回路の制御信号が誤ってオフとなって
も、このオフタイミングをインターフェイス回路のオフ
タイミングコントロール回路が遅らせて、マスキング時
間内でブリッジ回路のスイッチング素子がその可制御電
流値を超える短絡電流を遮断するオフ動作に移行するの
を防止し、スイッチング素子の破壊を防止する。

【００２０】また、ブリッジ回路に短絡電流が流れて全
スイッチング素子がオンに向うときにオフして短絡電流
を遮断する直流スイッチには、短絡電流を遮断できる可
制御電流値の大きなものが使用されるが、直流スイッチ
は常時スイッチング動作をしないので、スナバコンデン
サ容量を大きくでき、可制御電流値の大きなものでも安
価なものが使用できる。また、直流スイッチの可制御電
流値を十分に大きく設定し、その最終遮断電流値を上げ
ると、短絡電流の上昇率を抑制する限流リアクトルにイ
ンダクタンスの小さな小形で安価のものが使用でき、直
流回路のインダクタンスを適切に設定すれば場合によっ
ては限流リアクトルが省略できる。

【００２１】

【実施例】以下、一実施例について図１乃至図４を参照
して説明する。図１のインバータ駆動制御装置は、図６
の装置に適用したもので、図６と同一、または、相当部
分には同一符号が付してある。

【００２２】図１のインバータ駆動制御装置は、インタ
ーフェイス回路２１の入力側に次のオフタイミングコン
トロール回路２４を追加付設したことを特徴とする。オ
フタイミングコントロール回路２４は、制御回路２０の
制御信号がマスキング回路３２のマスキング時間Ｔｍ内
でオフするタイミングを、実質上にマスキング回路３２
の作動するマスキング時間Ｔｍ以上に遅らせる回路であ
る。換言すると、オフタイミングコントロール回路２４
は、直流過電流検出判定回路３１から過電流信号が出力
され、マスキング回路３２が作動しているタイミングで
ＧＴＯサイリスタ７ａ〜７ｄがオフ動作するのを防止す
る回路である。

【００２３】オフタイミングコントロール回路２４の具
体例を図２に示し説明すると、これはＧＴＯサイリスタ
７ａ〜７ｄに対応した複数の回路で、それぞれにラッチ
回路３４とオア回路３５を備える。ラッチ回路３４のＳ
入力端子に制御回路２０からの制御信号が入力され、Ｒ
入力端子にＮＯＲ回路３５の出力が接続される。ＮＯＲ
回路３５に制御回路２０の制御信号と直流過電流検出判
定回路３１からの過電流信号が入力される。ラッチ回路
３４のＱ出力端子がデッドタイム形成回路２５に接続さ
れる。したがって、オフタイミングコントロール回路２
４の出力信号は、図３（ｃ）又は図４（ｃ）に示すよう
になって、後述のように短絡電流遮断動作を安全確実に
行わしめる。

【００２４】図３は、インバータ回路が正常にスイッチ
ング動作しているときのタイムチャートが示される。こ
の場合、図３（ａ）の正常な制御信号で例えばＧＴＯサ
イリスタ７ａがオンして充電電流Ｉ₁が流れ、直流過電
流検出判定回路３１が図３（ｂ）の過電流信号を出力
し、マスキング回路３２が図３（ｄ）のマスキング信号
を一定のマスキング時間Ｔｍだけ出力する。マスキング
時間Ｔｍ内で過電流信号がオフするため、制御回路２０
の制御信号はそのままオフタイミングコントロール回路
２４の出力となってデッドタイム形成回路２５に入力さ
れる。つまり、通常スイッチング動作時のオフタイミン
グコントロール回路２４は、不応動状態と同等に置かれ
て各種信号に何ら影響を及ぼさない。

【００２５】図４はインバータ回路に短絡電流Ｉ3が流
れた場合のタイムチャートが示される。短絡電流Ｉ₃で
図４（ｂ）の過電流信号が図４（ｄ）のマスキング信号
のマスキング時間Ｔｍ以上の時間帯で出力され、図４
（ａ）の制御信号がマスキング時間Ｔｍ内でオフとなる
誤信号のとき、この誤信号がオフとなるタイミングでオ
フタイミングコントロール回路２４のラッチ回路３４が
制御信号をラッチして、図４（ｃ）のオフタイミングコ
ントロール信号がデッドタイム形成回路２５に送られ
る。図４（ｃ）のオフタイミングコントロール信号は、
図４（ａ）の誤制御信号のオフタイミングを図４（ｂ）
の過電流信号がオフするまで遅らせたものである。

【００２６】したがって、マスキング時間Ｔｍ内で制御
信号がオフとなっても、インターフェイス回路２１が各
ＧＴＯサイリスタ７ａ〜７ｄをオフに向わせる誤動作を
する心配が皆無となる。図４の場合、マスキング時間Ｔ
ｍが経過した時点で、図４（ｂ）の過電流信号でインタ
ーフェイス回路２１に図４（ｅ）の全点弧指令信号と図
４（ｆ）のスイッチオフ指令信号が出力されて、各サイ
リスタ７ａ〜７ｄがオンし、直流スイッチ２がオフして
短絡電流Ｉ₃の遮断が行われる。

【００２７】短絡電流Ｉ₃を遮断する直流スイッチ２
は、通常においてスイッチング動作を行わないので、そ
の可制御電流値を変換用ＧＴＯサイリスタ７ａ〜７ｄの
可制御電流値Ａ₂より十分に大きく設定してもコスト
的、設備的に問題無い。したがって、直流スイッチ２に
可制御電流値の大きな、最終遮断電流値を大きくとれる
ものを使用すると、短絡電流Ｉ₃の上昇率を抑制する限
流リアクトル５にはインダクタンスの小さい電流上昇抑
制率の小さな、小形で安価のものを使用することができ
るようになる。また、場合によっては、インバータ直流
回路の配線のインダクタンスを配線設計すれば、限流リ
アクトル５とこれに付随する還流ダイオード６が省略で
きる。

【００２８】なお、この発明は、ＧＴＯサイリスタ以外
のパワートランジスタなどのスイッチング素子を使用し
たインバータ回路の駆動制御装置にも適用できる。例え
ばパワートランジスタをスイッチング素子に使用したイ
ンバータ回路においては、パワートランジスタに逆並列
接続されている還流ダイオードに瞬間的に流れるリカバ
リー電流が、上記ＧＴＯサイリスタの充電電流と同じよ
うな問題を引き起こすが、この問題が上記実施例と同様
のマスキング動作やオフタイミングコントロール動作で
解決される。

【００２９】

【発明の効果】この発明によれば、ブリッジ回路に短絡
電流が流れてマスキング回路が作動しているマスキング
時間内で、制御回路の制御信号が誤ってオフとなって
も、このオフタイミングをインターフェイス回路のオフ
タイミングコントロール回路がマスキング時間以降まで
遅らせるので、マスキング時間内でブリッジ回路のスイ
ッチング素子がその可制御電流値を超える短絡電流を遮
断するオフ動作に移行せず、誤動作による短絡電流に対
するスイッチング素子の安全対策に優れた、高信頼性の
インバータ駆動制御装置が提供できる。

【００３０】また、ブリッジ回路に流れる短絡電流を遮
断する直流スイッチに、大きな短絡電流を遮断できる可
制御電流値の大きなものを使用してもコスト的に問題無
く、このような可制御電流値の大きな直流スイッチの使
用で、ブリッジ回路での短絡電流の上昇率を抑制する限
流リアクトルに低インダクタンスの小形で安価のものが
使用でき、場合によっては限流リアクトルやその付属品
が省略できて、インバータの低コスト化、小形化が図れ
る。

【図面の簡単な説明】

【図１】この発明の一実施例のインバータ駆動制御装置
のブロック図である。

【図２】図１装置におけるオフタイミングコントロール
回路の具体例を示すブロック図である。

【図３】図１装置の通常スイッチング時のタイムチャー
トである。

【図４】図１装置の短絡電流遮断時のタイムチャートで
ある。

【図５】ＧＴＯサイリスタをスイッチング素子に使用し
た直流スイッチ付インバータの回路図である。

【図６】この発明の前提となるインバータ駆動制御装置
のブロック図である。

【図７】図６装置の通常スイッチング時のタイムチャー
トである。

【図８】図６装置の短絡電流遮断時のタイムチャートで
ある。

【図９】図６装置の誤動作時のタイムチャートである。

【符号の説明】

１ 直流電源 ２ 直流スイッチ ７ａ〜７ｄ スイッチング素子（ＧＴＯサイリスタ） ８ａ〜８ｄ スナバ回路 ９ａ〜９ｄ 還流ダイオード １３ 負荷 １４ ブリッジ回路 ２０ 制御回路 ２１ インターフェイス回路 ２４ オフタイミングコントロール回路 ３０ 直流電流検出器 ３１ 直流過電流検出判定回路 ３２ マスキング回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 それぞれにスナバ回路、及び又は、還流
   ダイオードが並列接続された電力変換用スイッチング素
   子の複数を接続したブリッジ回路と、このブリッジ回路
   のスイッチング素子接続点間に接続された負荷と、前記
   ブリッジ回路に接続された直流電源と、この直流電源か
   らブリッジ回路への給電路中に挿入接続された半導体の
   短絡電流遮断用直流スイッチとを有するインバータ回路
   の駆動制御装置であって、 外部の制御回路からの制御信号を前記スイッチング素子
   と直流スイッチのオンオフ駆動信号に変換するインター
   フェイス回路と、 前記ブロック回路に流れる電流を検出する直流電流検出
   器と、 この直流電流検出器で検出した電流がスイッチング素子
   の正常なときの通常スイッチング電流を超える所定レベ
   ル以上のときに過電流信号を、前記インターフェイス回
   路に全スイッチング素子を同時オンさせる全点弧信号と
   して、かつ、直流スイッチをオフさせるスイッチオフ信
   号として出力する直流過電流検出判定回路と、 この直流過電流検出判定回路が過電流を検出した時点か
   ら直流過電流検出判定回路の出力を、スイッチング素子
   がオンしたときのスイッチング素子のスナバ回路の充電
   時間に相当する一定時間だけ遮断するマスキング回路と
   を備え、 前記インターフェイス回路は、前記マスキング回路が作
   動する一定時間内で制御回路の制御信号がオフするタイ
   ミングを、実質上にマスキング回路の作動が終了する一
   定時間経過以降まで遅らせるオフタイミングコントロー
   ル回路を有することを特徴とするインバータ駆動制御装
   置。