JPH06318576A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH06318576A JPH06318576A JP12830993A JP12830993A JPH06318576A JP H06318576 A JPH06318576 A JP H06318576A JP 12830993 A JP12830993 A JP 12830993A JP 12830993 A JP12830993 A JP 12830993A JP H06318576 A JPH06318576 A JP H06318576A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- polysilicon film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 段差を有するポリシリコン膜を膜残りなくし
かも精度良くドライエッチングする。 【構成】 半導体基板１０の上面において段差を有する
形状に成膜されたポリシリコン膜１２をドライエッチン
グする方法であって、第１の工程では、半導体基板１０
の表面に対して垂直方向にのみ成長させる異方性成膜に
よって、ポリシリコン膜１２の表面にシリコン酸化膜１
３を成膜する。第２の工程では、シリコン酸化膜１３の
上面の必要部分にレジスト膜１４を形成すると共に、シ
リコン酸化膜１３をマスクにしてポリシリコン膜１２の
露出部分を選択的に等方性エッチングする。第３の工程
ではレジスト膜１４をマスクにして、シリコン酸化膜１
３とポリシリコン膜１２とを異方性エッチングする。
かも精度良くドライエッチングする。 【構成】 半導体基板１０の上面において段差を有する
形状に成膜されたポリシリコン膜１２をドライエッチン
グする方法であって、第１の工程では、半導体基板１０
の表面に対して垂直方向にのみ成長させる異方性成膜に
よって、ポリシリコン膜１２の表面にシリコン酸化膜１
３を成膜する。第２の工程では、シリコン酸化膜１３の
上面の必要部分にレジスト膜１４を形成すると共に、シ
リコン酸化膜１３をマスクにしてポリシリコン膜１２の
露出部分を選択的に等方性エッチングする。第３の工程
ではレジスト膜１４をマスクにして、シリコン酸化膜１
３とポリシリコン膜１２とを異方性エッチングする。
Description
【０００１】
【産業上の利用分野】本発明は、ドライエッチング方法
に関し、特には半導体装置の製造工程において段差を有
するポリシリコン膜をドライエッチングする方法に関す
るものである。
に関し、特には半導体装置の製造工程において段差を有
するポリシリコン膜をドライエッチングする方法に関す
るものである。
【０００２】
【従来の技術】近年、デバイスの高集積化に伴い、デバ
イス構造の多層化が進んでいる。これによって、ウエハ
表面の段差アスペクト比はますます高くなる傾向にあ
る。したがって、半導体装置の製造工程においては、高
アスペクト比の段差が形成されたウエハの上面に、ポリ
シリコン等のパターンを精度良く形成する技術が求めら
れている。
イス構造の多層化が進んでいる。これによって、ウエハ
表面の段差アスペクト比はますます高くなる傾向にあ
る。したがって、半導体装置の製造工程においては、高
アスペクト比の段差が形成されたウエハの上面に、ポリ
シリコン等のパターンを精度良く形成する技術が求めら
れている。
【０００３】以下、下地に段差を有するポリシリコン膜
のドライエッチングを説明する。図２に示すように、ウ
エハ２には、段差を有する状態に形成された酸化膜２１
の上面にポリシリコン膜２２が成膜されている。
のドライエッチングを説明する。図２に示すように、ウ
エハ２には、段差を有する状態に形成された酸化膜２１
の上面にポリシリコン膜２２が成膜されている。
【０００４】上記のように構成されたウエハ２におい
て、ポリシリコン膜２２をドライエッチングする場合、
ポリシリコン膜２２の上面にレジスト膜２３のパターン
を形成する。そして、パターン化したレジスト膜２３を
マスクにして、ポリシリコン膜２２をドライエッチング
する。
て、ポリシリコン膜２２をドライエッチングする場合、
ポリシリコン膜２２の上面にレジスト膜２３のパターン
を形成する。そして、パターン化したレジスト膜２３を
マスクにして、ポリシリコン膜２２をドライエッチング
する。
【０００５】上記ドライエッチングを異方性の強い条件
で行った場合には、図３に示すようにレジスト膜２３下
のポリシリコン膜２２は、寸法変換差を抑えて良い垂直
形状を得る。但し、上記の場合には異方性の強い条件で
あるため、通常のエッチング時間では段差の側壁部分の
ポリシリコン膜２２がエッチング除去されずに、膜残り
２２ａが発生する。そこで、エッチング時間を長くする
ことによって、上記膜残り２２ａを除去している。
で行った場合には、図３に示すようにレジスト膜２３下
のポリシリコン膜２２は、寸法変換差を抑えて良い垂直
形状を得る。但し、上記の場合には異方性の強い条件で
あるため、通常のエッチング時間では段差の側壁部分の
ポリシリコン膜２２がエッチング除去されずに、膜残り
２２ａが発生する。そこで、エッチング時間を長くする
ことによって、上記膜残り２２ａを除去している。
【０００６】また、図２のポリシリコン膜２２のエッチ
ングを等方的に行ったた場合には、図４に示すように段
差の側壁部分のポリシリコン膜２２も完全にエッチング
除去される。
ングを等方的に行ったた場合には、図４に示すように段
差の側壁部分のポリシリコン膜２２も完全にエッチング
除去される。
【０００７】
【発明が解決しようとする課題】しかし、上記のドライ
エッチング方法には、以下のような課題があった。すな
わち、ポリシリコン膜２２のドライエッチングを異方性
の強い条件で行った場合には、膜残り２２ａを除去する
ためにエッチング時間を長くするが、これによって下地
の酸化膜２１にもエッチングの影響が及び、酸化膜２１
の膜厚が薄くなってしまう。あるいは、エッチング時間
を長くすることによって、レジスト膜２３がエッチング
され、ポリシリコン膜２２のパターンに目標寸法が得ら
れない。
エッチング方法には、以下のような課題があった。すな
わち、ポリシリコン膜２２のドライエッチングを異方性
の強い条件で行った場合には、膜残り２２ａを除去する
ためにエッチング時間を長くするが、これによって下地
の酸化膜２１にもエッチングの影響が及び、酸化膜２１
の膜厚が薄くなってしまう。あるいは、エッチング時間
を長くすることによって、レジスト膜２３がエッチング
され、ポリシリコン膜２２のパターンに目標寸法が得ら
れない。
【０００８】また、ポリシリコン膜２２を等方的にドラ
イエッチングする場合には、サイドエッチングによりレ
ジスト膜２３の下方のポリシリコン膜２２にまでエッチ
ングが及び、ポリシリコン膜２２のパターン寸法がレジ
スト膜２３より小さくなる。さらに、エッチングによる
ポリシリコン膜２２の形状がテーパー状になり、良い異
方性形状が得られない。
イエッチングする場合には、サイドエッチングによりレ
ジスト膜２３の下方のポリシリコン膜２２にまでエッチ
ングが及び、ポリシリコン膜２２のパターン寸法がレジ
スト膜２３より小さくなる。さらに、エッチングによる
ポリシリコン膜２２の形状がテーパー状になり、良い異
方性形状が得られない。
【０００９】そこで、本発明では上記の課題を解決する
ドライエッチング方法を提供し、半導体装置の信頼性を
向上させることを目的とする。
ドライエッチング方法を提供し、半導体装置の信頼性を
向上させることを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のドライエッチング方法は、半導体基板の上
面において段差を有する形状に成膜されたポリシリコン
膜をドライエッチングする方法であって、以下の手順に
したがって行う。先ず、第１の工程では、上記半導体基
板の表面に対して垂直方向にのみ成長させる異方性成膜
によって、上記ポリシリコン膜の表面にシリコン酸化膜
を成膜する。次いで、第２の工程では、上記シリコン酸
化膜の上面の必要部分にレジスト膜を形成し、その後上
記シリコン酸化膜をマスクにして上記ポリシリコン膜の
露出部分を選択的に等方性エッチングするか、あるいは
上記シリコン酸化膜をマスクにして上記ポリシリコン膜
の露出部分を選択的に等方性エッチングし、その後上記
シリコン酸化膜の上面の必要部分にレジスト膜を形成す
る。そして、第３の工程では上記レジスト膜をマスクに
して、上記シリコン酸化膜と上記ポリシリコン膜とを異
方性エッチングする。また、上記のドライエッチング方
法において、上記シリコン酸化膜の異方性成膜は、上記
ポリシリコン膜への酸素イオンの注入によることを特徴
とする。さらに、上記のドライエッチング方法におい
て、上記シリコン酸化膜の異方性成膜は、上記ポリシリ
コン膜への酸素プラズマのＣＶＤによることを特徴とす
る。
めの本発明のドライエッチング方法は、半導体基板の上
面において段差を有する形状に成膜されたポリシリコン
膜をドライエッチングする方法であって、以下の手順に
したがって行う。先ず、第１の工程では、上記半導体基
板の表面に対して垂直方向にのみ成長させる異方性成膜
によって、上記ポリシリコン膜の表面にシリコン酸化膜
を成膜する。次いで、第２の工程では、上記シリコン酸
化膜の上面の必要部分にレジスト膜を形成し、その後上
記シリコン酸化膜をマスクにして上記ポリシリコン膜の
露出部分を選択的に等方性エッチングするか、あるいは
上記シリコン酸化膜をマスクにして上記ポリシリコン膜
の露出部分を選択的に等方性エッチングし、その後上記
シリコン酸化膜の上面の必要部分にレジスト膜を形成す
る。そして、第３の工程では上記レジスト膜をマスクに
して、上記シリコン酸化膜と上記ポリシリコン膜とを異
方性エッチングする。また、上記のドライエッチング方
法において、上記シリコン酸化膜の異方性成膜は、上記
ポリシリコン膜への酸素イオンの注入によることを特徴
とする。さらに、上記のドライエッチング方法におい
て、上記シリコン酸化膜の異方性成膜は、上記ポリシリ
コン膜への酸素プラズマのＣＶＤによることを特徴とす
る。
【００１１】
【作用】第１の工程では、半導体基板の表面に対して垂
直方向にのみ成長する異方性成膜技術によって、ポリシ
リコン膜の表面にシリコン酸化膜を成膜する。このた
め、段差の側壁部分にはシリコン酸化膜は成膜されずポ
リシリコン膜が露出した状態になる。したがって、第２
の工程でポリシリコン膜に対して選択的かつ異方的エッ
チングを行うと、上記シリコン酸化膜をマスクにして側
壁部分に露出しているポリシリコン膜がエッチング除去
される。そして、第３の工程では、異方性エッチングに
よってシリコン酸化膜とポリシリコン膜がエッチングさ
れるため、レジスト膜の下方のポリシリコン膜は良い異
方性形状が得られる。また、ポリシリコン膜への酸素イ
オンの注入では、注入するイオンは一定方向に向かって
照射されるため、その照射方向にのみ酸素イオンが注入
されシリコン酸化膜が異方的に成長する。さらに、ポリ
シリコン膜への酸素プラズマのＣＶＤでは、酸素プラズ
マ中に存在する酸素イオンが一定方向に向かって照射さ
れるため、その照射方向にのみ酸素イオンが注入されシ
リコン酸化膜が異方的に成長する。
直方向にのみ成長する異方性成膜技術によって、ポリシ
リコン膜の表面にシリコン酸化膜を成膜する。このた
め、段差の側壁部分にはシリコン酸化膜は成膜されずポ
リシリコン膜が露出した状態になる。したがって、第２
の工程でポリシリコン膜に対して選択的かつ異方的エッ
チングを行うと、上記シリコン酸化膜をマスクにして側
壁部分に露出しているポリシリコン膜がエッチング除去
される。そして、第３の工程では、異方性エッチングに
よってシリコン酸化膜とポリシリコン膜がエッチングさ
れるため、レジスト膜の下方のポリシリコン膜は良い異
方性形状が得られる。また、ポリシリコン膜への酸素イ
オンの注入では、注入するイオンは一定方向に向かって
照射されるため、その照射方向にのみ酸素イオンが注入
されシリコン酸化膜が異方的に成長する。さらに、ポリ
シリコン膜への酸素プラズマのＣＶＤでは、酸素プラズ
マ中に存在する酸素イオンが一定方向に向かって照射さ
れるため、その照射方向にのみ酸素イオンが注入されシ
リコン酸化膜が異方的に成長する。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本実施例を説明するウエハの要部断面図
である。ドライエッチングを行うウエハ１は、半導体基
板１０の上面に酸化膜１１が形成されている。この酸化
膜１１の表面は、半導体基板１０の上面に形成された配
線パターン（図示せず）等によって段差が形成されてい
る。そして、この酸化膜１１の上面には、所定膜厚のポ
リシリコン膜１２が成膜されており、下地の酸化膜１１
の段差の影響によって、当該ポリシリコン膜１２も段差
を有する形状になっている。ここで、ポリシリコン膜１
２の膜厚は例えば１０００Åとする。
する。図１は、本実施例を説明するウエハの要部断面図
である。ドライエッチングを行うウエハ１は、半導体基
板１０の上面に酸化膜１１が形成されている。この酸化
膜１１の表面は、半導体基板１０の上面に形成された配
線パターン（図示せず）等によって段差が形成されてい
る。そして、この酸化膜１１の上面には、所定膜厚のポ
リシリコン膜１２が成膜されており、下地の酸化膜１１
の段差の影響によって、当該ポリシリコン膜１２も段差
を有する形状になっている。ここで、ポリシリコン膜１
２の膜厚は例えば１０００Åとする。
【００１３】上記のように段差を有するポリシリコン膜
１２のドライエッチングは、以下の手順にしたがって行
う。先ず、ポリシリコン膜１２の上面に、例えば２００
Åのシリコン酸化膜１３を異方性成膜する。上記のシリ
コン酸化膜１３の異方性成膜は、イオンインプラ装置を
用いたイオン注入法によって行う。この場合、半導体基
板１０の表面に対して酸素イオンを垂直に打ち込み、酸
素イオンが注入された領域のポリシリコン膜１２の表面
層にシリコン酸化膜１３を形成する。
１２のドライエッチングは、以下の手順にしたがって行
う。先ず、ポリシリコン膜１２の上面に、例えば２００
Åのシリコン酸化膜１３を異方性成膜する。上記のシリ
コン酸化膜１３の異方性成膜は、イオンインプラ装置を
用いたイオン注入法によって行う。この場合、半導体基
板１０の表面に対して酸素イオンを垂直に打ち込み、酸
素イオンが注入された領域のポリシリコン膜１２の表面
層にシリコン酸化膜１３を形成する。
【００１４】次いで、図１（２）に示すように、シリコ
ン酸化膜１３の上面にレジスト膜１４をパターン形成
し、その後、シリコン酸化膜１３をマスクにして表面に
露出しているポリシリコン膜１２を選択的に異方性エッ
チングする。上記レジスト膜１４は、ホトリソ工程によ
ってシリコン酸化膜１３上の必要部分にパターン形成す
る。また、上記ポリシリコン膜１２の選択的な異方性エ
ッチングは、有磁場マイクロプラズマエッチング装置を
用い、エッチングガスに例えばＳＦ6 を使用して行う。
エッチング条件の一例としては、エッチングガス流量＝
１００ＳＣＣＭ（Standard Cubic CM ／Min ），チャン
バ内ガス圧力＝１００ｍＴｏｒｒ，マイクロ波パワー＝
４００Ｗ，ＲＦパワー＝０Ｗに設定し、１０秒間放電を
行う。
ン酸化膜１３の上面にレジスト膜１４をパターン形成
し、その後、シリコン酸化膜１３をマスクにして表面に
露出しているポリシリコン膜１２を選択的に異方性エッ
チングする。上記レジスト膜１４は、ホトリソ工程によ
ってシリコン酸化膜１３上の必要部分にパターン形成す
る。また、上記ポリシリコン膜１２の選択的な異方性エ
ッチングは、有磁場マイクロプラズマエッチング装置を
用い、エッチングガスに例えばＳＦ6 を使用して行う。
エッチング条件の一例としては、エッチングガス流量＝
１００ＳＣＣＭ（Standard Cubic CM ／Min ），チャン
バ内ガス圧力＝１００ｍＴｏｒｒ，マイクロ波パワー＝
４００Ｗ，ＲＦパワー＝０Ｗに設定し、１０秒間放電を
行う。
【００１５】上記エッチングの後、図１（３）に示すよ
うに、レジスト膜１４をマスクにしてシリコン酸化膜１
３とポリシリコン膜１２とを異方性エッチングする。こ
の異方性エッチングは、上記に引き続いて、有磁場マイ
クロプラズマエッチング装置を用い、エッチングガスを
ＳＦ6 とＣＨ2 Ｆ2 の混合ガスに切り換えて行う。エッ
チング条件の一例としては、ＳＦ6 ガス流量＝４０ＳＣ
ＣＭ，ＣＨ2 Ｆ2ガス流量＝６０ＳＣＣＭ，チャンバ内
ガス圧力＝１０ｍＴｏｒｒ，マイクロ波パワー＝４００
Ｗ，ＲＦパワー＝３０Ｗに設定する。
うに、レジスト膜１４をマスクにしてシリコン酸化膜１
３とポリシリコン膜１２とを異方性エッチングする。こ
の異方性エッチングは、上記に引き続いて、有磁場マイ
クロプラズマエッチング装置を用い、エッチングガスを
ＳＦ6 とＣＨ2 Ｆ2 の混合ガスに切り換えて行う。エッ
チング条件の一例としては、ＳＦ6 ガス流量＝４０ＳＣ
ＣＭ，ＣＨ2 Ｆ2ガス流量＝６０ＳＣＣＭ，チャンバ内
ガス圧力＝１０ｍＴｏｒｒ，マイクロ波パワー＝４００
Ｗ，ＲＦパワー＝３０Ｗに設定する。
【００１６】上記手順によれば、以下のようにドライエ
ッチングが進行する。先ず、図１（１）に示したポリシ
リコン膜１２の表面に対するシリコン酸化膜１３の異方
性成膜では、半導体基板１０に対して垂直に酸素イオン
を打ち込むことによって、段差の側壁部分のポリシリコ
ン膜１２へ酸素イオンが注入されないようにしている。
これによって、段差の側壁部分ではシリコン酸化膜１３
が成膜されず、当該側壁部分のポリシリコン膜１２が露
出した状態になる。
ッチングが進行する。先ず、図１（１）に示したポリシ
リコン膜１２の表面に対するシリコン酸化膜１３の異方
性成膜では、半導体基板１０に対して垂直に酸素イオン
を打ち込むことによって、段差の側壁部分のポリシリコ
ン膜１２へ酸素イオンが注入されないようにしている。
これによって、段差の側壁部分ではシリコン酸化膜１３
が成膜されず、当該側壁部分のポリシリコン膜１２が露
出した状態になる。
【００１７】上記の状態のウエハ１に対して、ポリシリ
コン膜１２の選択的な等方性エッチングを施すが、こで
は、エッチングガスにＳＦ6 を使用することによって、
シリコン酸化膜１３に対するポリシリコン膜１２のエッ
チング選択性を得ている。また、ＲＦパワーを０Ｗにし
てエッチングを行うことによって、ウエハ１へのイオン
の照射エネルギーを抑えてエッチングの等方性を得てい
る。これによって、図１（２）に示したようにシリコン
酸化膜１３をマスクにして、段差の側壁部分に露出して
いるポリシリコン膜１２がエッチング除去された状態に
なる。
コン膜１２の選択的な等方性エッチングを施すが、こで
は、エッチングガスにＳＦ6 を使用することによって、
シリコン酸化膜１３に対するポリシリコン膜１２のエッ
チング選択性を得ている。また、ＲＦパワーを０Ｗにし
てエッチングを行うことによって、ウエハ１へのイオン
の照射エネルギーを抑えてエッチングの等方性を得てい
る。これによって、図１（２）に示したようにシリコン
酸化膜１３をマスクにして、段差の側壁部分に露出して
いるポリシリコン膜１２がエッチング除去された状態に
なる。
【００１８】次いで行うシリコン酸化膜１３とポリシリ
コン膜１２の異方性エッチングでは、エッチングガスに
ＳＦ6 とＣＨ2 Ｆ2 の混合ガスを使用することによっ
て、シリコン酸化膜１３とポリシリコン膜１２とをエッ
チングする。また、ＲＦパワーを３０Ｗにしてエッチン
グを行うことによって、ウエハ１へのイオンの照射エネ
ルギーを上げてエッチングの異方性を得ている。これに
よって、図１（３）に示したようにレジスト膜１４をマ
スクにてエッチングされるシリコン酸化膜１３とポリシ
リコン膜１２とに良い異方性形状が得られる。
コン膜１２の異方性エッチングでは、エッチングガスに
ＳＦ6 とＣＨ2 Ｆ2 の混合ガスを使用することによっ
て、シリコン酸化膜１３とポリシリコン膜１２とをエッ
チングする。また、ＲＦパワーを３０Ｗにしてエッチン
グを行うことによって、ウエハ１へのイオンの照射エネ
ルギーを上げてエッチングの異方性を得ている。これに
よって、図１（３）に示したようにレジスト膜１４をマ
スクにてエッチングされるシリコン酸化膜１３とポリシ
リコン膜１２とに良い異方性形状が得られる。
【００１９】次に、本発明の他の実施例を、上記実施例
と同様の図１を用いて説明する。この実施例は、上記の
実施例におけるシリコン酸化膜１３の異方性成膜を、プ
ラズマ生成装置を用いた酸素プラズマのＣＶＤにて行う
ものである。
と同様の図１を用いて説明する。この実施例は、上記の
実施例におけるシリコン酸化膜１３の異方性成膜を、プ
ラズマ生成装置を用いた酸素プラズマのＣＶＤにて行う
ものである。
【００２０】上記の異方性成膜では、放電条件を、Ｏ2
ガス流量＝５０ＳＣＣＭ，チャンバ内ガス圧力＝１ｍＴ
ｏｒｒ，マイクロ波パワー＝５００Ｗ，ＲＦパワー＝５
０Ｗに設定してシリコン酸化膜１３の成膜を行う。
ガス流量＝５０ＳＣＣＭ，チャンバ内ガス圧力＝１ｍＴ
ｏｒｒ，マイクロ波パワー＝５００Ｗ，ＲＦパワー＝５
０Ｗに設定してシリコン酸化膜１３の成膜を行う。
【００２１】上記のように、シリコン酸化膜１３を成膜
した後、上記実施例と同様の手順でポリシリコン膜１２
のドライエッチングを行う。
した後、上記実施例と同様の手順でポリシリコン膜１２
のドライエッチングを行う。
【００２２】上記手順によれば、ポリシリコン膜１２へ
の酸素プラズマのＣＶＤにおいて、酸素プラズマ中に存
在する酸素イオンが半導体基板１０に対して垂直に入射
するため、段差の側壁部分にはシリコン酸化膜１３が成
膜されず、上記実施例と同様にポリシリコン膜１２が露
出した状態になる。そしてこの状態のウエハ１に対し
て、上記実施例と同様のドライエッチングを行うため、
段差の側壁部分のポリシリコン膜１２はエッチング除去
され、かつシリコン酸化膜１３とポリシリコン膜１２と
は、レジスト膜１４をマスクにした良い異方性形状が得
られる。
の酸素プラズマのＣＶＤにおいて、酸素プラズマ中に存
在する酸素イオンが半導体基板１０に対して垂直に入射
するため、段差の側壁部分にはシリコン酸化膜１３が成
膜されず、上記実施例と同様にポリシリコン膜１２が露
出した状態になる。そしてこの状態のウエハ１に対し
て、上記実施例と同様のドライエッチングを行うため、
段差の側壁部分のポリシリコン膜１２はエッチング除去
され、かつシリコン酸化膜１３とポリシリコン膜１２と
は、レジスト膜１４をマスクにした良い異方性形状が得
られる。
【００２３】上記で説明した２つの実施例においては、
シリコン酸化膜１３の上面にレジスト膜１４を形成した
後に、当該シリコン酸化膜１３をマスクにしてポリシリ
コン膜１２を選択的に等方性エッチングする場合を説明
した。しかし、本発明は、シリコン酸化膜１３をマスク
にしてポリシリコン膜１２を選択的に等方性エッチング
した後に、シリコン酸化膜１３の上面にレジスト膜１４
を形成しても良い。
シリコン酸化膜１３の上面にレジスト膜１４を形成した
後に、当該シリコン酸化膜１３をマスクにしてポリシリ
コン膜１２を選択的に等方性エッチングする場合を説明
した。しかし、本発明は、シリコン酸化膜１３をマスク
にしてポリシリコン膜１２を選択的に等方性エッチング
した後に、シリコン酸化膜１３の上面にレジスト膜１４
を形成しても良い。
【００２４】また、シリコン酸化膜１３の成膜条件は、
上記の２つの実施例で示した条件に限るものではなく、
シリコン酸化膜１３が異方的に成膜される条件であれば
良い。さらに、ポリシリコン膜１２及びシリコン酸化膜
１３のエッチング条件に関しても、上記の設定に限るも
のではなく、工程によって異方性エッチングあるいは等
方性エッチングされる条件であれば良い。
上記の２つの実施例で示した条件に限るものではなく、
シリコン酸化膜１３が異方的に成膜される条件であれば
良い。さらに、ポリシリコン膜１２及びシリコン酸化膜
１３のエッチング条件に関しても、上記の設定に限るも
のではなく、工程によって異方性エッチングあるいは等
方性エッチングされる条件であれば良い。
【００２５】
【発明の効果】以上実施例で説明したように、本発明に
よれば段差を有するポリシリコン膜のドライエッチング
において、異方的に成膜したシリコン酸化膜をマスクに
してポリシリコン膜を選択的に等方性エッチングし、そ
の後にレジスト膜をマスクにしてシリコン酸化膜とポリ
シリコン膜を異方性エッチングする。このため、段差の
側壁部分のポリシリコン膜がエッチング除去され、しか
もエッチングによって形成されたポリシリコン膜のパタ
ーンに良い異方性形状が得られる。したがって、段差の
側壁部分に膜残りもなく、精度良くポリシリコン膜のパ
ターンを形成することができるため、半導体装置の信頼
性の向上が期待される。また、酸素イオンの注入によっ
て、ポリシリコン膜の表面にシリコン酸化膜が異方性成
膜されるため、段差を有するポリシリコン膜を膜残りな
くしかも良い異方性形状にドライエッチングすることが
できる。さらに、酸素プラズマのＣＶＤによって、ポリ
シリコン膜の表面にシリコン酸化膜が異方性成膜される
ため、上記と同様に段差を有するポリシリコン膜をドラ
イエッチングすることができる。
よれば段差を有するポリシリコン膜のドライエッチング
において、異方的に成膜したシリコン酸化膜をマスクに
してポリシリコン膜を選択的に等方性エッチングし、そ
の後にレジスト膜をマスクにしてシリコン酸化膜とポリ
シリコン膜を異方性エッチングする。このため、段差の
側壁部分のポリシリコン膜がエッチング除去され、しか
もエッチングによって形成されたポリシリコン膜のパタ
ーンに良い異方性形状が得られる。したがって、段差の
側壁部分に膜残りもなく、精度良くポリシリコン膜のパ
ターンを形成することができるため、半導体装置の信頼
性の向上が期待される。また、酸素イオンの注入によっ
て、ポリシリコン膜の表面にシリコン酸化膜が異方性成
膜されるため、段差を有するポリシリコン膜を膜残りな
くしかも良い異方性形状にドライエッチングすることが
できる。さらに、酸素プラズマのＣＶＤによって、ポリ
シリコン膜の表面にシリコン酸化膜が異方性成膜される
ため、上記と同様に段差を有するポリシリコン膜をドラ
イエッチングすることができる。
【図１】実施例を説明する図である。
【図２】従来例を説明する図である。
【図３】従来例を説明する図である。
【図４】従来例を説明する図である。
１０ 半導体基板 １２ ポリシリコン膜 １３ シリコン酸化膜 １４ レジスト膜
Claims (3)
- 【請求項１】 半導体基板の上面において段差を有する
形状に成膜されたポリシリコン膜をドライエッチングす
る方法であって、 前記半導体基板の表面に対して垂直方向にのみ成長させ
る異方性成膜によって、前記ポリシリコン膜の表面にシ
リコン酸化膜を成膜する第１の工程と、 前記シリコン酸化膜の上面の必要部分にレジスト膜を形
成し、その後前記シリコン酸化膜をマスクにして前記ポ
リシリコン膜の露出部分を選択的に等方性エッチングす
るか、あるいは前記シリコン酸化膜をマスクにして前記
ポリシリコン膜の露出部分を選択的に等方性エッチング
し、その後前記シリコン酸化膜の上面の必要部分にレジ
スト膜を形成する第２の工程と、 前記レジスト膜をマスクにして、前記シリコン酸化膜と
前記ポリシリコン膜とを異方性エッチングする第３の工
程とを行うことを特徴とするポリシリコンのドライエッ
チング方法。 - 【請求項２】 前記請求項１記載のドライエッチング方
法において、前記シリコン酸化膜の異方性成膜は、前記
ポリシリコン膜への酸素イオンの注入によることを特徴
とするドライエッチング方法。 - 【請求項３】 前記請求項２記載のドライエッチング方
法において、前記シリコン酸化膜の異方性成膜は、前記
ポリシリコン膜への酸素プラズマのＣＶＤによることを
特徴とするドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12830993A JPH06318576A (ja) | 1993-04-30 | 1993-04-30 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12830993A JPH06318576A (ja) | 1993-04-30 | 1993-04-30 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318576A true JPH06318576A (ja) | 1994-11-15 |
Family
ID=14981593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12830993A Pending JPH06318576A (ja) | 1993-04-30 | 1993-04-30 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766441A (en) * | 1995-03-29 | 1998-06-16 | Robert Bosch Gmbh | Method for manfacturing an orifice plate |
| JP2018182103A (ja) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2018182104A (ja) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | 成膜方法 |
-
1993
- 1993-04-30 JP JP12830993A patent/JPH06318576A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766441A (en) * | 1995-03-29 | 1998-06-16 | Robert Bosch Gmbh | Method for manfacturing an orifice plate |
| US5976342A (en) * | 1995-03-29 | 1999-11-02 | Robert Bosch Gmbh | Method for manufacturing an orifice plate |
| JP2018182103A (ja) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2018182104A (ja) * | 2017-04-14 | 2018-11-15 | 東京エレクトロン株式会社 | 成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US5470781A (en) | Method to reduce stress from trench structure on SOI wafer | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| US6071793A (en) | Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect | |
| US6831348B2 (en) | Integrated circuit isolation system | |
| JPH06318576A (ja) | ドライエッチング方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US20050042837A1 (en) | Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JPH0629252A (ja) | 半導体装置の製造方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JP2006032801A (ja) | 半導体装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| JPH10223756A (ja) | コンタクトホールの形成方法 | |
| JPH0613473A (ja) | 半導体装置とその製造方法 | |
| JP2004134521A (ja) | 半導体装置の製造方法 | |
| JPH0613354A (ja) | 半導体装置とその製造方法 |