JP2004134521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004134521A JP2004134521A JP2002296478A JP2002296478A JP2004134521A JP 2004134521 A JP2004134521 A JP 2004134521A JP 2002296478 A JP2002296478 A JP 2002296478A JP 2002296478 A JP2002296478 A JP 2002296478A JP 2004134521 A JP2004134521 A JP 2004134521A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- etching step
- oxide film
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 166
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000008961 swelling Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】エッチング残渣の残留を低減し、高精度でかつ微細なパターンを得ることができるエッチング方法を提供する。
【解決手段】極薄の誘電体膜上で粒界をもつ導電性膜をパターニングするに際し、平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含むことを特徴とする。
【選択図】 図１
【解決手段】極薄の誘電体膜上で粒界をもつ導電性膜をパターニングするに際し、平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含むことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、５ｎｍ以下の薄い誘電体膜上への導電性膜パターン形成のためのエッチング方法に関する。
【０００２】
【従来の技術】
近年半導体装置の微細化、高集積化は進む一方であり、サブクオータミクロンの加工を高精度かつ再現性よく行う技術が必要となってきている。
【０００３】
例えば、誘電体膜であるゲート酸化膜上の多結晶シリコン膜を精度よく形成する事を目的とし、エッチング速度の速い第１のエッチング方法と、下地の酸化膜の損傷を考慮して酸化膜に対する選択比の大きい第２のエッチング方法とを用いる方法が提案されている（特許文献１参照）。
【０００４】
この方法では、下層の絶縁層をエッチングすることなく垂直なエッチング形状を得ることができ、しかも段差部で残渣を皆無にすることができるとしている。この場合はせいぜい厚さ２０ｎｍ程度のゲート酸化膜の場合であった。
【０００５】
しかしながら、ゲート酸化膜は薄くなる一方であり、なかでも最近では５ｎｍ以下のものも提案されている。このような薄いゲート酸化膜を用いてＭＯＳＦＥＴを形成する場合、この上層に形成した多結晶シリコン膜などのシリコン系導電性膜をパターニングし、これによってゲート電極を形成する。そしてこのゲート電極をマスクとしてソース・ドレイン領域形成のための不純物イオンの注入がなされる。
【０００６】
従来このような多結晶シリコン膜のパターニングのためのエッチング工程は、図１に示すようなＥＣＲプラズマエッチング装置を用いて実行される。
このＥＣＲプラズマエッチング装置は、チャンバー１０１内の上部に取り付けられた石英窓、被処理基板が設置される下部電極１０３と、チャンバー１０１内を真空排気する真空ポンプ（図示せず）と、チャンバー１０１内に所望の反応性ガスを供給するガス供給系（図示せず）とを具備してなるものである。プラズマは、石英窓１０２を介してチャンバー内部に導入された２．４５ＧＨｚのマイクロ波により生成される。１０４及び１０５は、電子サイクロトロン共鳴により高密度なプラズマを生成するために設置されたコイルである。生成されたプラズマ中の正イオンは、下部電極１０３に高周波整合器１０８を介して高周波電源１０７から供給された高周波より下部電極に誘起される自己バイアス電圧によって被処理基板にほぼ垂直に入射する。これにより、垂直なパターン加工が可能になる。
【０００７】
このようなＥＣＲプラズマエッチング装置を用い、反応性ガスとしてＣｌ２／Ｏ２ガスを用いて多結晶シリコン膜をパターニングした場合のエッチング表面のＴＥＭ写真を図５に示す。この多結晶シリコン膜は、膜厚２．７５ｎｍの酸化シリコン膜からなるゲート酸化膜上に形成されたものである。またこの時の多結晶シリコン膜表面およびゲート酸化膜表面の拡大写真を図６（ａ）および（ｂ）に夫々示す。
【０００８】
【発明が解決しようとする課題】
この場合、図５および６から明らかなように、表面に波状の模様を描くようにエッチング残渣が残り、表面が凹凸形状をなす。
このような表面の凹凸は後続工程に種々の影響を及ぼす事がわかっている。
【０００９】
例えば、特に浅いソース・ドレイン領域を形成する場合、あるいは超浅の拡散深さをもつＬＤＤ構造のソース・ドレイン領域を形成する場合など、複雑な不純物拡散プロファイルを形成しようとする場合は、マスクから露呈する基板表面の表面状態が、注入されるイオンのプロファイルに大きな影響を与え、特性にばらつきを生ぜしめることがある。
【００１０】
また、このようにして形成されたゲート酸化膜の上層にアモルファスシリコン膜あるいは多結晶シリコン膜を形成し、この多結晶シリコン膜やアモルファスシリコン膜をアニールし、一部に形成した窓から露呈するシリコン基板をシードとして、再結晶化を行うことにより、単結晶層を形成し、この単結晶層内にデバイスを形成した多層構造デバイスも提案されている。しかしながら、凹凸のある表面に形成された多結晶シリコン膜はその表面の状態をそのまま引き継いでしまうことになり、膜質の良好な単結晶層を形成するのは極めて困難であった。
【００１１】
このように、薄い誘電体膜上に形成された膜をパターニングする場合、下地に形成された誘電体膜の表面が荒れを生じるという問題があり、これがデバイス形成においてさまざまな問題を引き起こすことがあった。
【００１２】
そこで種々の実験及び検討を重ねた結果、このような誘電体膜の上層に多結晶シリコン膜など粒界を有するシリコン系導電性膜をパターニングする場合、上層のシリコン系導電膜粒界直下の酸化シリコン表面に酸化シリコンの突出部（酸化シリコン膨れ）が形成されることがわかった。
【００１３】
酸化シリコン膜の膨れが生じる機構を図７に示した。多結晶シリコンの粒界部分Ｇでは、表面が凹になっているために、多結晶シリコン膜が基板表面から消失する直前でゲート酸化膜が局所的に薄くなる（局所的薄膜化領域Ｌの形成、図７（ａ））。シリコン基板表面の自然酸化膜成長に関するＣａｂｒｅｒａ−Ｍｏｔｔのモデル（非特許文献１および２参照）によれば、酸化膜の成長速度は酸化膜の両端に発生する電位差に依存し、酸化膜厚の増大と共に急激に低下する。これは、イオン化した酸化種または基板を構成する原子が酸化膜内部へドリフトして酸化膜が形成されるからである。
【００１４】
したがって、酸化膜厚が薄くなったウイークスポットＷ（ｗｅａｋ ｓｐｏｔ）においては、他の箇所より基板の酸化速度が速く、図７（ｃ）のように酸化シリコンの島Ｉが形成される。これが、酸化シリコン膜の膨れであると考えられる。Ｃｌ２／Ｏ２プラズマの代わりに、酸素プラズマを用いると酸化シリコン膜の膨れは、発生しないが、Ｏ２に対し２１％の割合でＣｌ２を添加すると酸化シリコン膜の膨れが形成される。そして、Ｃｌ２濃度の増大とともに酸化シリコン膜の膨れも顕著になることがわかった。
【００１５】
このときの、酸化シリコン膜の膜厚を変化させてこの表面の酸化シリコン膜の膜厚の増大量を測定した結果を図８に示す。ここで酸化シリコン膜の膜厚の増大量、最終的な酸化シリコン膜の膜厚をそれぞれ曲線ａ、ｂで示す。横軸は酸化シリコン膜の初期膜厚である。この結果から、初期の膜厚が４ｎｍから薄くなるに従い、酸化シリコン膜の膜厚の増大は大きくなっていることがわかる。
【００１６】
また、第１のエッチング工程で酸化シリコン膜の一部が（局所的に）薄くなった場合、当該箇所における酸化膜厚の増大が大きくなり、酸化膜が島状に成長することもこの図から容易に推定できる。
【００１７】
このような表面の荒れは、前述したように、デバイス特性に悪影響を与えることが多く、表面の平滑化を行うことができるとともにパターン精度の良好なエッチングを行うことのできるエッチング方法が望まれていた。
【００１８】
【特許文献１】
特開平９−６９５１１号公報、段落１５など
【非特許文献１】
野村 滋、 福田 永 著、株式会社リアライズ社
極薄シリコン酸化膜の形成と界面評価技術
【非特許文献２】
Ｎ． Ｃａｂｒｅｒａ ａｎｄ Ｎ． Ｆ． Ｍｏｔｔ， Ｒｅｐ． Ｐｒｏｇ． Ｐｈｙｓ．， １２， １６３ （１９４９）．
【００１９】
本発明は前記実情に鑑みてなされたもので、エッチング残渣の残留を低減し、高精度でかつ微細なパターンを得ることができるエッチング方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
そこで本発明では、極薄の誘電体膜上で粒界をもつ導電性膜をパターニングするに際し、平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを、酸化種が基板との界面に達しない程度に保持できるように、前記導電性膜を残留せしめた状態で、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含むことを特徴とする。
【００２１】
かかる構成によれば、まず酸化種が基板との界面に損傷を与えない程度に前記導電性膜を残留せしめた状態まで、異方性エッチングを行い、効率よく高精度のパターン形成を行うとともに、前記誘電体膜に対する選択性の高いガスを用いて不要部の前記導電性膜をエッチングするようにしているため、エッチング残渣が表面に残ることなく良好なパターン形成を効率よく行うことができる。第２のエッチング工程では、基板表面に誘電体膜を成長させた後、誘電体膜に対する選択比を高めて、イオン化した酸化種または基板を構成する原子が誘電体膜内部へドリフトして誘電体膜（酸化膜）が形成されることのないように誘電体膜厚を維持できるので、第１のエッチング工程で誘電体膜の一部に損傷が与えられたとしても、局所的な酸化を生じ基板が盛り上がることはない。
【００２２】
前述のように第２のエッチング工程は、ガス組成、チャンバー内圧力等のプロセスパラメータを選択することにより、当該工程の初期には、前記酸化種と前記基板との反応により酸化シリコンを成長させつつエッチングを行い、酸化膜厚が一定の厚さに達した後は、酸化膜をほとんどエッチングしないようにできるために残渣の発生を防ぐことができるだけでなく、誘電体膜の膜減りなしに、高精度のパターンを形成することが可能になる。
【００２３】
また、第２のエッチング工程を、前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行するようにすれば、第１のエッチング工程では異方性を高めたパターニングを行い、第２のエッチング工程では、より選択性の高いエッチングを行うことができ、残渣のない、信頼性の高い表面を得ることが可能となる。
【００２４】
通常の場合、第２のエッチング工程を、前記第１のエッチング工程よりも、酸素濃度が高くなるようなガス雰囲気下で実行するようにすれば良好なプロファイルを得ることができる。
【００２５】
また、チッ化種は基板表面を不導態化するため、第２のエッチング工程を、前記第１のエッチング工程よりも、チッ化種の濃度が高くなるようなガス雰囲気下で実行するように、２ステップエッチングのエッチングガス種を選択するようにしても良好なプロファイルを得ることができる。
【００２６】
また、第２のエッチング工程を第１のエッチング工程よりもより低圧下で実行するようにすれば、平均自由工程も長くなり、基板表面の薄い誘電体膜を保護しつつエッチングを行うことが可能となる。
【００２７】
さらにまた、第２のエッチング工程はチャンバー内圧力が２ｍＴｏｒｒ以下で実行されるようにすれば、プラズマ密度が低下し、基板表面へのダメージは低減されるため、表面保護性は向上する。
【００２８】
また、理由は明らかではないが、この方法は、種々の実験結果から、誘電体膜が、膜厚５ｎｍ以下の酸化シリコン膜である場合に特に有効である。
【００２９】
さらにまたこの導電性膜は、シリコン系導電性膜であるのが望ましい。
また、シリコン系導電性膜は、多結晶シリコン膜であるのが望ましい。
【００３０】
また、この第１および第２のエッチング工程はＥＣＲプラズマエッチング工程である場合に特に有効である。
また、この他、ヘリコン波プラズマエッチング装置などにも有効であり、もっぱら、低圧下でエッチング処理を行う場合に特に有効である。
【００３１】
さらにまた、前記第２のエッチング工程においては、ＨＢｒ／Ｃｌ２／Ｏ２プラズマを用いることにより、ＨＢｒの添加により、酸化シリコン膜等の誘電体膜に対する選択性が向上し、誘電体膜に損傷を与えることなくエッチングを行うことができる。
【００３２】
また第１のエッチング工程は、Ｃｌ２／Ｏ２プラズマを用いたエッチング工程を用いることにより、効率よく異方性エッチングを行うことができる。
また、第１および第２のエッチング工程で、ＨＢｒ／Ｃｌ２／Ｏ２プラズマを使用し、酸素濃度を第２のエッチング工程で用いられるプラズマよりも酸素プラズマ濃度よりも小さくすることによっても有効である。
【００３３】
またこの誘電体膜はゲート酸化膜であり、前記導電性膜は、ゲート電極である場合、後続工程において、この導電性膜をマスクとしてソース・ドレイン拡散層形成のためのイオン注入を行うような場合にもエッチング残渣のない平滑な表面を得ることができるため、均一に不純物を打ち込むことができ、高精度の拡散プロファイルを得ることが可能となる。
【００３４】
また、極薄ゲート酸化膜上の多結晶シリコンゲート電極をエッチングするに際し、第１のエッチング工程と、前記第１のエッチング工程後、臭化水素（ＨＢｒ）／Ｃｌ２／Ｏ２プラズマを用いた第２のエッチング工程とを含むようにすれば、第２のエッチング工程では、ゲート酸化膜と基板との界面に酸化シリコン膜を形成しながらパターニングを行うことができるため、ゲート酸化膜が極薄である場合にも膜減りもなく平滑なゲート酸化膜表面を維持しつつゲート電極のパターン形成を行うことが可能となる。なお、ハロゲン化水素（ＨＸ）とハロゲン（Ｘ２）と酸素との混合プラズマによっても同様の効果を奏功させることが可能である。
なお、ここでエッチング残渣とは、エッチング中に生成された酸化シリコン膜の不規則な盛り上がりなどエッチング生成物をも含むものとする。
【００３５】
【発明の実施の形態】
次に本発明の実施形態について図面を参照しつつ詳細に説明する。
まず、図１に示すように、ＥＣＲプラズマエッチング装置を用いる。装置構造としては前述した通りである。図２（ａ）乃至（ｃ）はこの装置を用いたゲートパターンの形成工程を示す図である。
【００３６】
そして、図２（ａ）素子分離領域の形成された８インチのシリコン基板１表面に膜厚２ｎｍ〜５ｎｍの熱酸化膜からなるゲート酸化膜を形成するとともに、この上層に膜厚１５０ｎｍのノンドープの多結晶シリコン膜３を形成し、この上層に反射防止膜（図示せず）を介して膜厚５００ｎｍのレジストパターンＲを形成する。ここでは、この反射防止膜は４０ｎｍのＴＩＮ層と、この上層に形成された膜厚６０ｎｍの有機反射防止膜とで構成されている。
【００３７】
そしてこの装置のチャンバー１０１内の下部電極１０３上に被処理基板１０６としてこの基板を真空チャックで固定するように載置する。そしてチャンバー内を、３０００ｌ／ｓのターボポンプを用いて真空排気し、チャンバー上部に設けられた窓から２．４５ＧＨｚのマイクロ波を導入し、以下の条件で５ステップエッチングを行う。
【００３８】
まず以下の条件でステップ１のエッチングを行う。そしてガスおよび圧力を調整し、順次ステップ２から５のエッチングを行う。
【００３９】
ステップ１：圧力＝１ ｍＴｏｒｒ、 ソースパワー（マイクロ波）＝１０００Ｗ、 バイアスパワー＝７０Ｗで、Ｃｌ２／Ｏ２の混合ガスを用いて、まず有機系反射防止膜のエッチングを行う。
【００４０】
ステップ２：圧力＝圧力＝０．５〜１ ｍＴｏｒｒ、 ソースパワー＝１０００〜１４００Ｗ、バイアスパワー＝５０〜７０Ｗで、Ｃｌ２ガスを用いて、ＴｉＮ反射防止膜のエッチングを行う。ここではＴＩＮのエッチングがなされる。
【００４１】
ステップ３：圧力＝１〜２ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、 バイアスパワー＝２３〜３０Ｗ、ＨＢｒ／Ｃｌ２／Ｏ２の混合ガスを用いて、多結晶シリコンのエッチングを行う。ここでＯ２の流量比は、５％以下に設定する。
【００４２】
ステップ４：圧力＝２〜４ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、 バイアスパワー＝２３〜３０Ｗ、ＨＢｒ／５％Ｏ２の混合ガスを用いて、多結晶シリコンのオーバーエッチングを行う。
【００４３】
ステップ５：圧力＝１〜２ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、バイアスパワー＝２０〜４０Ｗ、ＨＢｒ／Ｃｌ２／２４％Ｏ２の混合ガスを用いて、多結晶シリコンのオーバーエッチングを行う。本ステップのＯ２流量比は、ＳｉＯ２に対する選択性を高くするために、ステップ３やステップ４より高めに設定すべきであり、１５％以上にするのが好ましい。
【００４４】
このようにして得られたエッチング形状を図２（ｂ）及び図２（ｃ）に示す。ステップ３では、ゲート酸化膜の一部が露出し始めるまでエッチングを行うため、本ステップ終了時には基板表面の大部分の箇所で、図２（ｂ）に示したように前記多結晶シリコン（シリコン系導電性膜）が残存している。
そしてステップ４及び５では図２（ｃ）に示すように、ゲート酸化膜に対する選択比を大きくとれるような上記条件でエッチングを行い、残存した多結晶シリコン膜を除去しゲート酸化膜を露呈せしめる。
第４のエッチングステップは、ノンドープ多結晶シリコン膜、ｐ＋多結晶シリコン膜、あるいはｎ型多結晶シリコン膜であってｎ型不純物濃度の低いものなどのシリコン系導電性膜のエッチング断面形状を矩形に仕上げるために導入するステップであって、エッチング形状の調整が必要なければ省略してよい。
【００４５】
図３は、このようにしてゲート電極パターンの形成された膜厚２ｎｍのゲート酸化膜部分のＴＥＭ写真である。残渣もなく平滑な表面状態を得ることができるとともに、２ｎｍという本来の膜厚も維持されていることがわかる。ちなみに図４は、従来のようにステップ５をＣｌ２／Ｏ２で終点までエッチングしたあとのゲート酸化膜部分のＴＥＭ写真である。これら図４と図３の比較からあきらかなように本発明によれば、ゲート酸化膜の膜減りもなく、平滑な表面を得ることができているの対し、従来の方法で形成したゲート酸化膜表面には残渣が残っている。
【００４６】
前記第３のエッチングステップについては、ＨＢｒ、Ｃｌ２およびＯ２の混合ガスに限定されることなく、適宜異方性をもつようなガス比を選択するようにするのが望ましい。
【００４７】
第４及び第５のエッチングステップにおけるガスの組み合わせは、下表１のガス系から任意の組み合わせを選択することができる。第５のステップは、Ｃｌ２など酸化膜に対する選択比を低下させる可能性のあるガスを含有するため、それらのガスを含有していても酸化膜に対する選択比が低下しないように、第４のステップに比べて酸素流量を多めにする必要がある。第４のステップ及び第５のステップにおける、望ましい酸素流量割合は、酸素流量以外の設定条件にも依存するが、それぞれ、３％〜１０％ 及び １０％〜２８％と考えられる。
【００４８】
【表１】
【００４９】
次に、ゲート酸化膜の膜厚を２〜５ｎｍまで変化させて、ゲート酸化膜表面の状態を測定した。
その結果本発明のように異方性エッチングプロセスと、酸化種を高めた選択エッチングプロセスとの２ステップエッチング（第１のエッチング工程と第２のエッチング工程を組み合わせたエッチング方法）で多結晶シリコン膜をエッチングすることにより、エッチング残渣もなく平滑で良好なゲート酸化膜表面を得ることが可能となる。
【００５０】
従って、このようにして形成されたゲート電極のパターンをマスクとして、超浅のソース・ドレイン拡散領域を形成する場合にも均一に不純物を打ち込むことができ、良好な不純物プロファイルを得ることが可能となる。
【００５１】
これに対し、ＨＢｒを添加することなくＣｌ２＋Ｏ２のみで最後までエッチングを行った場合には、多結晶シリコンの粒界に相当する部分で酸化シリコン膜の膨れが生じた。
【００５２】
なお、２ステップエッチングの圧力条件についても、同じ圧力下でもよいが、良好なエッチングを行うには、最初の異方性エッチング時よりも後の選択性エッチングにおける圧力を低くするようにしてもよい。
【００５３】
このように、前記実施の形態では第５のエッチングステップ（多結晶シリコンのエッチングステップとしては第２のエッチングステップ）でＨＢｒを添加しているため、ＳｉＯ２、Ｓｉ３Ｎ４あるいはレジストに対する選択比が向上し、多結晶シリコン膜のみが良好にエッチングされ、残渣の発生を防止することが可能となる。
【００５４】
なお、異方性エッチングから選択性エッチングに切り換えるときの残留多結晶シリコン膜の膜厚Ｄは、異方性エッチング（第１のエッチング工程）の終点検出のタイミングにより決まるが、Ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ Ｅｎｄｐｏｉｎｔ Ｐｒｅｄｉｃｔｉｏｎ 法を用いて、粒界部においてゲート酸化膜が露出しないように早めにエッチング終点を決定すれば、より良好な残渣やゲート酸化膜突き抜けの無いエッチングが可能になる。
【００５５】
さらに図９は、シリコン基板をＣｌ２／Ｏ２プラズマで酸化したときの酸化膜厚を放電時間に対してプロットしたものである。酸化膜厚が約５ｎｍに達すると、もはや酸化膜厚は増加しなくなることがわかる。酸化膜表面は、イオン衝撃によってエッチングされるはずであるから、図９は酸化膜エッチング速度と基板の酸化速度が、酸化膜厚５ｎｍ付近で等しくなって、見かけ上、基板の酸化も酸化膜のエッチングも進行しなくなったように見えることを示している。
【００５６】
なお、第２のエッチング工程において、酸化シリコンのエッチング速度が低くなるようにすれば、前述のような残渣は発生しなくなる。図１０は、Ｃｌ２／Ｏ２におけるＣｌ２の一部をＨＢｒに置き換えていった時の、酸化シリコン膜のエッチング速度と、極薄シリコン酸化膜直下のシリコンの消費速度（酸化速度）の変化の様子を示している。酸化シリコン膜のエッチング速度、シリコンの消費速度共に、ＨＢｒ流量の増加に従って低下していくことがわかる。
【００５７】
このように、第２のエッチング工程において酸化シリコンのエッチング速度を低下させれば、極薄シリコン酸化膜直下のシリコン消費速度も低下するということができる。すなわち、第２のエッチング工程の酸化シリコンエッチング速度を低く抑えることによりシリコン基板の消費が抑制されて残渣が発生しなくなるのである。
【００５８】
なお、ソースパワーはイオン電流密度が基板上で０．５−３ｍＡ／ｃｍ２となるようなパワー、バイアスパワーは、基板設置電極におけるＶｐｐが４０Ｖ以上又はＶｄｃが２０ｅＶ以上となるパワーを選択する。ここでＶｄｃを２０ｅＶ以上としたのは、Ｓｉ−Ｓｉ結合をきるのに２０ｅＶ以上のイオンエネルギーが必要であるからである。また、イオン電流密度を０．５−３ｍＡとしたが、高すぎるとエッチング選択性が低下したり、電子遮蔽ダメージが増大するという問題がある）
【００５９】
また前記実施の形態では、ゲート電極として多結晶シリコン膜を用いた例について説明したが、これに限定されることなく、他の導電性膜のパターニングにも適用可能である。
【００６０】
また、誘電体膜についても酸化シリコン膜に限定されることなく、窒化シリコン膜、窒化シリコン膜と酸化シリコン膜との２層構造膜（ＮＯ膜）、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との３層構造膜（ＯＮＯ膜）などを用いた場合にも適用可能である。
【００６１】
【発明の効果】
以上説明してきたように、本発明によれば、下地膜が超薄膜である場合にも、エッチング残渣もなく平滑な下地表面状態を維持しつつ、高精度で微細なパターン形成を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態で用いられるＥＣＲエッチング装置を示す図
【図２】本発明の一実施の形態によるパターン形成工程を示す図
【図３】同工程で得られたパターンの下地表面の構造を示すＴＥＭ写真
【図４】従来例の工程で得られたパターン下地表面の構造を示すＴＥＭ写真
【図５】従来のゲート電極パターン形成後のＴＥＭ写真
【図６】従来の方法によるエッチング過程を示す説明図
【図７】従来のエッチング工程における表面状態変化を示す図
【図８】従来のエッチング工程における初期の酸化シリコン膜の膜厚に対するとエッチング終了後の膜厚及び膜厚増大分を示す図である。
【図９】第２のエッチング工程後の酸化シリコン膜の膜厚の放電時間依存性を示す図である。
【図１０】酸化シリコン膜のエッチング速度とシリコンの消費速度とのＨＢｒ流量依存性を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 多結晶シリコン膜
Ｒ レジスト
１０１ チャンバー
１０２ 石英窓
１０３ 下部電極
１０４ 第１のコイル
１０５ 第２のコイル
１０６ 被処理基板
１０７ 高周波電源
１０８ 整合器
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、５ｎｍ以下の薄い誘電体膜上への導電性膜パターン形成のためのエッチング方法に関する。
【０００２】
【従来の技術】
近年半導体装置の微細化、高集積化は進む一方であり、サブクオータミクロンの加工を高精度かつ再現性よく行う技術が必要となってきている。
【０００３】
例えば、誘電体膜であるゲート酸化膜上の多結晶シリコン膜を精度よく形成する事を目的とし、エッチング速度の速い第１のエッチング方法と、下地の酸化膜の損傷を考慮して酸化膜に対する選択比の大きい第２のエッチング方法とを用いる方法が提案されている（特許文献１参照）。
【０００４】
この方法では、下層の絶縁層をエッチングすることなく垂直なエッチング形状を得ることができ、しかも段差部で残渣を皆無にすることができるとしている。この場合はせいぜい厚さ２０ｎｍ程度のゲート酸化膜の場合であった。
【０００５】
しかしながら、ゲート酸化膜は薄くなる一方であり、なかでも最近では５ｎｍ以下のものも提案されている。このような薄いゲート酸化膜を用いてＭＯＳＦＥＴを形成する場合、この上層に形成した多結晶シリコン膜などのシリコン系導電性膜をパターニングし、これによってゲート電極を形成する。そしてこのゲート電極をマスクとしてソース・ドレイン領域形成のための不純物イオンの注入がなされる。
【０００６】
従来このような多結晶シリコン膜のパターニングのためのエッチング工程は、図１に示すようなＥＣＲプラズマエッチング装置を用いて実行される。
このＥＣＲプラズマエッチング装置は、チャンバー１０１内の上部に取り付けられた石英窓、被処理基板が設置される下部電極１０３と、チャンバー１０１内を真空排気する真空ポンプ（図示せず）と、チャンバー１０１内に所望の反応性ガスを供給するガス供給系（図示せず）とを具備してなるものである。プラズマは、石英窓１０２を介してチャンバー内部に導入された２．４５ＧＨｚのマイクロ波により生成される。１０４及び１０５は、電子サイクロトロン共鳴により高密度なプラズマを生成するために設置されたコイルである。生成されたプラズマ中の正イオンは、下部電極１０３に高周波整合器１０８を介して高周波電源１０７から供給された高周波より下部電極に誘起される自己バイアス電圧によって被処理基板にほぼ垂直に入射する。これにより、垂直なパターン加工が可能になる。
【０００７】
このようなＥＣＲプラズマエッチング装置を用い、反応性ガスとしてＣｌ２／Ｏ２ガスを用いて多結晶シリコン膜をパターニングした場合のエッチング表面のＴＥＭ写真を図５に示す。この多結晶シリコン膜は、膜厚２．７５ｎｍの酸化シリコン膜からなるゲート酸化膜上に形成されたものである。またこの時の多結晶シリコン膜表面およびゲート酸化膜表面の拡大写真を図６（ａ）および（ｂ）に夫々示す。
【０００８】
【発明が解決しようとする課題】
この場合、図５および６から明らかなように、表面に波状の模様を描くようにエッチング残渣が残り、表面が凹凸形状をなす。
このような表面の凹凸は後続工程に種々の影響を及ぼす事がわかっている。
【０００９】
例えば、特に浅いソース・ドレイン領域を形成する場合、あるいは超浅の拡散深さをもつＬＤＤ構造のソース・ドレイン領域を形成する場合など、複雑な不純物拡散プロファイルを形成しようとする場合は、マスクから露呈する基板表面の表面状態が、注入されるイオンのプロファイルに大きな影響を与え、特性にばらつきを生ぜしめることがある。
【００１０】
また、このようにして形成されたゲート酸化膜の上層にアモルファスシリコン膜あるいは多結晶シリコン膜を形成し、この多結晶シリコン膜やアモルファスシリコン膜をアニールし、一部に形成した窓から露呈するシリコン基板をシードとして、再結晶化を行うことにより、単結晶層を形成し、この単結晶層内にデバイスを形成した多層構造デバイスも提案されている。しかしながら、凹凸のある表面に形成された多結晶シリコン膜はその表面の状態をそのまま引き継いでしまうことになり、膜質の良好な単結晶層を形成するのは極めて困難であった。
【００１１】
このように、薄い誘電体膜上に形成された膜をパターニングする場合、下地に形成された誘電体膜の表面が荒れを生じるという問題があり、これがデバイス形成においてさまざまな問題を引き起こすことがあった。
【００１２】
そこで種々の実験及び検討を重ねた結果、このような誘電体膜の上層に多結晶シリコン膜など粒界を有するシリコン系導電性膜をパターニングする場合、上層のシリコン系導電膜粒界直下の酸化シリコン表面に酸化シリコンの突出部（酸化シリコン膨れ）が形成されることがわかった。
【００１３】
酸化シリコン膜の膨れが生じる機構を図７に示した。多結晶シリコンの粒界部分Ｇでは、表面が凹になっているために、多結晶シリコン膜が基板表面から消失する直前でゲート酸化膜が局所的に薄くなる（局所的薄膜化領域Ｌの形成、図７（ａ））。シリコン基板表面の自然酸化膜成長に関するＣａｂｒｅｒａ−Ｍｏｔｔのモデル（非特許文献１および２参照）によれば、酸化膜の成長速度は酸化膜の両端に発生する電位差に依存し、酸化膜厚の増大と共に急激に低下する。これは、イオン化した酸化種または基板を構成する原子が酸化膜内部へドリフトして酸化膜が形成されるからである。
【００１４】
したがって、酸化膜厚が薄くなったウイークスポットＷ（ｗｅａｋ ｓｐｏｔ）においては、他の箇所より基板の酸化速度が速く、図７（ｃ）のように酸化シリコンの島Ｉが形成される。これが、酸化シリコン膜の膨れであると考えられる。Ｃｌ２／Ｏ２プラズマの代わりに、酸素プラズマを用いると酸化シリコン膜の膨れは、発生しないが、Ｏ２に対し２１％の割合でＣｌ２を添加すると酸化シリコン膜の膨れが形成される。そして、Ｃｌ２濃度の増大とともに酸化シリコン膜の膨れも顕著になることがわかった。
【００１５】
このときの、酸化シリコン膜の膜厚を変化させてこの表面の酸化シリコン膜の膜厚の増大量を測定した結果を図８に示す。ここで酸化シリコン膜の膜厚の増大量、最終的な酸化シリコン膜の膜厚をそれぞれ曲線ａ、ｂで示す。横軸は酸化シリコン膜の初期膜厚である。この結果から、初期の膜厚が４ｎｍから薄くなるに従い、酸化シリコン膜の膜厚の増大は大きくなっていることがわかる。
【００１６】
また、第１のエッチング工程で酸化シリコン膜の一部が（局所的に）薄くなった場合、当該箇所における酸化膜厚の増大が大きくなり、酸化膜が島状に成長することもこの図から容易に推定できる。
【００１７】
このような表面の荒れは、前述したように、デバイス特性に悪影響を与えることが多く、表面の平滑化を行うことができるとともにパターン精度の良好なエッチングを行うことのできるエッチング方法が望まれていた。
【００１８】
【特許文献１】
特開平９−６９５１１号公報、段落１５など
【非特許文献１】
野村 滋、 福田 永 著、株式会社リアライズ社
極薄シリコン酸化膜の形成と界面評価技術
【非特許文献２】
Ｎ． Ｃａｂｒｅｒａ ａｎｄ Ｎ． Ｆ． Ｍｏｔｔ， Ｒｅｐ． Ｐｒｏｇ． Ｐｈｙｓ．， １２， １６３ （１９４９）．
【００１９】
本発明は前記実情に鑑みてなされたもので、エッチング残渣の残留を低減し、高精度でかつ微細なパターンを得ることができるエッチング方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
そこで本発明では、極薄の誘電体膜上で粒界をもつ導電性膜をパターニングするに際し、平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを、酸化種が基板との界面に達しない程度に保持できるように、前記導電性膜を残留せしめた状態で、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含むことを特徴とする。
【００２１】
かかる構成によれば、まず酸化種が基板との界面に損傷を与えない程度に前記導電性膜を残留せしめた状態まで、異方性エッチングを行い、効率よく高精度のパターン形成を行うとともに、前記誘電体膜に対する選択性の高いガスを用いて不要部の前記導電性膜をエッチングするようにしているため、エッチング残渣が表面に残ることなく良好なパターン形成を効率よく行うことができる。第２のエッチング工程では、基板表面に誘電体膜を成長させた後、誘電体膜に対する選択比を高めて、イオン化した酸化種または基板を構成する原子が誘電体膜内部へドリフトして誘電体膜（酸化膜）が形成されることのないように誘電体膜厚を維持できるので、第１のエッチング工程で誘電体膜の一部に損傷が与えられたとしても、局所的な酸化を生じ基板が盛り上がることはない。
【００２２】
前述のように第２のエッチング工程は、ガス組成、チャンバー内圧力等のプロセスパラメータを選択することにより、当該工程の初期には、前記酸化種と前記基板との反応により酸化シリコンを成長させつつエッチングを行い、酸化膜厚が一定の厚さに達した後は、酸化膜をほとんどエッチングしないようにできるために残渣の発生を防ぐことができるだけでなく、誘電体膜の膜減りなしに、高精度のパターンを形成することが可能になる。
【００２３】
また、第２のエッチング工程を、前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行するようにすれば、第１のエッチング工程では異方性を高めたパターニングを行い、第２のエッチング工程では、より選択性の高いエッチングを行うことができ、残渣のない、信頼性の高い表面を得ることが可能となる。
【００２４】
通常の場合、第２のエッチング工程を、前記第１のエッチング工程よりも、酸素濃度が高くなるようなガス雰囲気下で実行するようにすれば良好なプロファイルを得ることができる。
【００２５】
また、チッ化種は基板表面を不導態化するため、第２のエッチング工程を、前記第１のエッチング工程よりも、チッ化種の濃度が高くなるようなガス雰囲気下で実行するように、２ステップエッチングのエッチングガス種を選択するようにしても良好なプロファイルを得ることができる。
【００２６】
また、第２のエッチング工程を第１のエッチング工程よりもより低圧下で実行するようにすれば、平均自由工程も長くなり、基板表面の薄い誘電体膜を保護しつつエッチングを行うことが可能となる。
【００２７】
さらにまた、第２のエッチング工程はチャンバー内圧力が２ｍＴｏｒｒ以下で実行されるようにすれば、プラズマ密度が低下し、基板表面へのダメージは低減されるため、表面保護性は向上する。
【００２８】
また、理由は明らかではないが、この方法は、種々の実験結果から、誘電体膜が、膜厚５ｎｍ以下の酸化シリコン膜である場合に特に有効である。
【００２９】
さらにまたこの導電性膜は、シリコン系導電性膜であるのが望ましい。
また、シリコン系導電性膜は、多結晶シリコン膜であるのが望ましい。
【００３０】
また、この第１および第２のエッチング工程はＥＣＲプラズマエッチング工程である場合に特に有効である。
また、この他、ヘリコン波プラズマエッチング装置などにも有効であり、もっぱら、低圧下でエッチング処理を行う場合に特に有効である。
【００３１】
さらにまた、前記第２のエッチング工程においては、ＨＢｒ／Ｃｌ２／Ｏ２プラズマを用いることにより、ＨＢｒの添加により、酸化シリコン膜等の誘電体膜に対する選択性が向上し、誘電体膜に損傷を与えることなくエッチングを行うことができる。
【００３２】
また第１のエッチング工程は、Ｃｌ２／Ｏ２プラズマを用いたエッチング工程を用いることにより、効率よく異方性エッチングを行うことができる。
また、第１および第２のエッチング工程で、ＨＢｒ／Ｃｌ２／Ｏ２プラズマを使用し、酸素濃度を第２のエッチング工程で用いられるプラズマよりも酸素プラズマ濃度よりも小さくすることによっても有効である。
【００３３】
またこの誘電体膜はゲート酸化膜であり、前記導電性膜は、ゲート電極である場合、後続工程において、この導電性膜をマスクとしてソース・ドレイン拡散層形成のためのイオン注入を行うような場合にもエッチング残渣のない平滑な表面を得ることができるため、均一に不純物を打ち込むことができ、高精度の拡散プロファイルを得ることが可能となる。
【００３４】
また、極薄ゲート酸化膜上の多結晶シリコンゲート電極をエッチングするに際し、第１のエッチング工程と、前記第１のエッチング工程後、臭化水素（ＨＢｒ）／Ｃｌ２／Ｏ２プラズマを用いた第２のエッチング工程とを含むようにすれば、第２のエッチング工程では、ゲート酸化膜と基板との界面に酸化シリコン膜を形成しながらパターニングを行うことができるため、ゲート酸化膜が極薄である場合にも膜減りもなく平滑なゲート酸化膜表面を維持しつつゲート電極のパターン形成を行うことが可能となる。なお、ハロゲン化水素（ＨＸ）とハロゲン（Ｘ２）と酸素との混合プラズマによっても同様の効果を奏功させることが可能である。
なお、ここでエッチング残渣とは、エッチング中に生成された酸化シリコン膜の不規則な盛り上がりなどエッチング生成物をも含むものとする。
【００３５】
【発明の実施の形態】
次に本発明の実施形態について図面を参照しつつ詳細に説明する。
まず、図１に示すように、ＥＣＲプラズマエッチング装置を用いる。装置構造としては前述した通りである。図２（ａ）乃至（ｃ）はこの装置を用いたゲートパターンの形成工程を示す図である。
【００３６】
そして、図２（ａ）素子分離領域の形成された８インチのシリコン基板１表面に膜厚２ｎｍ〜５ｎｍの熱酸化膜からなるゲート酸化膜を形成するとともに、この上層に膜厚１５０ｎｍのノンドープの多結晶シリコン膜３を形成し、この上層に反射防止膜（図示せず）を介して膜厚５００ｎｍのレジストパターンＲを形成する。ここでは、この反射防止膜は４０ｎｍのＴＩＮ層と、この上層に形成された膜厚６０ｎｍの有機反射防止膜とで構成されている。
【００３７】
そしてこの装置のチャンバー１０１内の下部電極１０３上に被処理基板１０６としてこの基板を真空チャックで固定するように載置する。そしてチャンバー内を、３０００ｌ／ｓのターボポンプを用いて真空排気し、チャンバー上部に設けられた窓から２．４５ＧＨｚのマイクロ波を導入し、以下の条件で５ステップエッチングを行う。
【００３８】
まず以下の条件でステップ１のエッチングを行う。そしてガスおよび圧力を調整し、順次ステップ２から５のエッチングを行う。
【００３９】
ステップ１：圧力＝１ ｍＴｏｒｒ、 ソースパワー（マイクロ波）＝１０００Ｗ、 バイアスパワー＝７０Ｗで、Ｃｌ２／Ｏ２の混合ガスを用いて、まず有機系反射防止膜のエッチングを行う。
【００４０】
ステップ２：圧力＝圧力＝０．５〜１ ｍＴｏｒｒ、 ソースパワー＝１０００〜１４００Ｗ、バイアスパワー＝５０〜７０Ｗで、Ｃｌ２ガスを用いて、ＴｉＮ反射防止膜のエッチングを行う。ここではＴＩＮのエッチングがなされる。
【００４１】
ステップ３：圧力＝１〜２ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、 バイアスパワー＝２３〜３０Ｗ、ＨＢｒ／Ｃｌ２／Ｏ２の混合ガスを用いて、多結晶シリコンのエッチングを行う。ここでＯ２の流量比は、５％以下に設定する。
【００４２】
ステップ４：圧力＝２〜４ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、 バイアスパワー＝２３〜３０Ｗ、ＨＢｒ／５％Ｏ２の混合ガスを用いて、多結晶シリコンのオーバーエッチングを行う。
【００４３】
ステップ５：圧力＝１〜２ ｍＴｏｒｒ、 ソースパワー＝６００〜８００Ｗ、バイアスパワー＝２０〜４０Ｗ、ＨＢｒ／Ｃｌ２／２４％Ｏ２の混合ガスを用いて、多結晶シリコンのオーバーエッチングを行う。本ステップのＯ２流量比は、ＳｉＯ２に対する選択性を高くするために、ステップ３やステップ４より高めに設定すべきであり、１５％以上にするのが好ましい。
【００４４】
このようにして得られたエッチング形状を図２（ｂ）及び図２（ｃ）に示す。ステップ３では、ゲート酸化膜の一部が露出し始めるまでエッチングを行うため、本ステップ終了時には基板表面の大部分の箇所で、図２（ｂ）に示したように前記多結晶シリコン（シリコン系導電性膜）が残存している。
そしてステップ４及び５では図２（ｃ）に示すように、ゲート酸化膜に対する選択比を大きくとれるような上記条件でエッチングを行い、残存した多結晶シリコン膜を除去しゲート酸化膜を露呈せしめる。
第４のエッチングステップは、ノンドープ多結晶シリコン膜、ｐ＋多結晶シリコン膜、あるいはｎ型多結晶シリコン膜であってｎ型不純物濃度の低いものなどのシリコン系導電性膜のエッチング断面形状を矩形に仕上げるために導入するステップであって、エッチング形状の調整が必要なければ省略してよい。
【００４５】
図３は、このようにしてゲート電極パターンの形成された膜厚２ｎｍのゲート酸化膜部分のＴＥＭ写真である。残渣もなく平滑な表面状態を得ることができるとともに、２ｎｍという本来の膜厚も維持されていることがわかる。ちなみに図４は、従来のようにステップ５をＣｌ２／Ｏ２で終点までエッチングしたあとのゲート酸化膜部分のＴＥＭ写真である。これら図４と図３の比較からあきらかなように本発明によれば、ゲート酸化膜の膜減りもなく、平滑な表面を得ることができているの対し、従来の方法で形成したゲート酸化膜表面には残渣が残っている。
【００４６】
前記第３のエッチングステップについては、ＨＢｒ、Ｃｌ２およびＯ２の混合ガスに限定されることなく、適宜異方性をもつようなガス比を選択するようにするのが望ましい。
【００４７】
第４及び第５のエッチングステップにおけるガスの組み合わせは、下表１のガス系から任意の組み合わせを選択することができる。第５のステップは、Ｃｌ２など酸化膜に対する選択比を低下させる可能性のあるガスを含有するため、それらのガスを含有していても酸化膜に対する選択比が低下しないように、第４のステップに比べて酸素流量を多めにする必要がある。第４のステップ及び第５のステップにおける、望ましい酸素流量割合は、酸素流量以外の設定条件にも依存するが、それぞれ、３％〜１０％ 及び １０％〜２８％と考えられる。
【００４８】
【表１】
次に、ゲート酸化膜の膜厚を２〜５ｎｍまで変化させて、ゲート酸化膜表面の状態を測定した。
その結果本発明のように異方性エッチングプロセスと、酸化種を高めた選択エッチングプロセスとの２ステップエッチング（第１のエッチング工程と第２のエッチング工程を組み合わせたエッチング方法）で多結晶シリコン膜をエッチングすることにより、エッチング残渣もなく平滑で良好なゲート酸化膜表面を得ることが可能となる。
【００５０】
従って、このようにして形成されたゲート電極のパターンをマスクとして、超浅のソース・ドレイン拡散領域を形成する場合にも均一に不純物を打ち込むことができ、良好な不純物プロファイルを得ることが可能となる。
【００５１】
これに対し、ＨＢｒを添加することなくＣｌ２＋Ｏ２のみで最後までエッチングを行った場合には、多結晶シリコンの粒界に相当する部分で酸化シリコン膜の膨れが生じた。
【００５２】
なお、２ステップエッチングの圧力条件についても、同じ圧力下でもよいが、良好なエッチングを行うには、最初の異方性エッチング時よりも後の選択性エッチングにおける圧力を低くするようにしてもよい。
【００５３】
このように、前記実施の形態では第５のエッチングステップ（多結晶シリコンのエッチングステップとしては第２のエッチングステップ）でＨＢｒを添加しているため、ＳｉＯ２、Ｓｉ３Ｎ４あるいはレジストに対する選択比が向上し、多結晶シリコン膜のみが良好にエッチングされ、残渣の発生を防止することが可能となる。
【００５４】
なお、異方性エッチングから選択性エッチングに切り換えるときの残留多結晶シリコン膜の膜厚Ｄは、異方性エッチング（第１のエッチング工程）の終点検出のタイミングにより決まるが、Ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ Ｅｎｄｐｏｉｎｔ Ｐｒｅｄｉｃｔｉｏｎ 法を用いて、粒界部においてゲート酸化膜が露出しないように早めにエッチング終点を決定すれば、より良好な残渣やゲート酸化膜突き抜けの無いエッチングが可能になる。
【００５５】
さらに図９は、シリコン基板をＣｌ２／Ｏ２プラズマで酸化したときの酸化膜厚を放電時間に対してプロットしたものである。酸化膜厚が約５ｎｍに達すると、もはや酸化膜厚は増加しなくなることがわかる。酸化膜表面は、イオン衝撃によってエッチングされるはずであるから、図９は酸化膜エッチング速度と基板の酸化速度が、酸化膜厚５ｎｍ付近で等しくなって、見かけ上、基板の酸化も酸化膜のエッチングも進行しなくなったように見えることを示している。
【００５６】
なお、第２のエッチング工程において、酸化シリコンのエッチング速度が低くなるようにすれば、前述のような残渣は発生しなくなる。図１０は、Ｃｌ２／Ｏ２におけるＣｌ２の一部をＨＢｒに置き換えていった時の、酸化シリコン膜のエッチング速度と、極薄シリコン酸化膜直下のシリコンの消費速度（酸化速度）の変化の様子を示している。酸化シリコン膜のエッチング速度、シリコンの消費速度共に、ＨＢｒ流量の増加に従って低下していくことがわかる。
【００５７】
このように、第２のエッチング工程において酸化シリコンのエッチング速度を低下させれば、極薄シリコン酸化膜直下のシリコン消費速度も低下するということができる。すなわち、第２のエッチング工程の酸化シリコンエッチング速度を低く抑えることによりシリコン基板の消費が抑制されて残渣が発生しなくなるのである。
【００５８】
なお、ソースパワーはイオン電流密度が基板上で０．５−３ｍＡ／ｃｍ２となるようなパワー、バイアスパワーは、基板設置電極におけるＶｐｐが４０Ｖ以上又はＶｄｃが２０ｅＶ以上となるパワーを選択する。ここでＶｄｃを２０ｅＶ以上としたのは、Ｓｉ−Ｓｉ結合をきるのに２０ｅＶ以上のイオンエネルギーが必要であるからである。また、イオン電流密度を０．５−３ｍＡとしたが、高すぎるとエッチング選択性が低下したり、電子遮蔽ダメージが増大するという問題がある）
【００５９】
また前記実施の形態では、ゲート電極として多結晶シリコン膜を用いた例について説明したが、これに限定されることなく、他の導電性膜のパターニングにも適用可能である。
【００６０】
また、誘電体膜についても酸化シリコン膜に限定されることなく、窒化シリコン膜、窒化シリコン膜と酸化シリコン膜との２層構造膜（ＮＯ膜）、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との３層構造膜（ＯＮＯ膜）などを用いた場合にも適用可能である。
【００６１】
【発明の効果】
以上説明してきたように、本発明によれば、下地膜が超薄膜である場合にも、エッチング残渣もなく平滑な下地表面状態を維持しつつ、高精度で微細なパターン形成を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態で用いられるＥＣＲエッチング装置を示す図
【図２】本発明の一実施の形態によるパターン形成工程を示す図
【図３】同工程で得られたパターンの下地表面の構造を示すＴＥＭ写真
【図４】従来例の工程で得られたパターン下地表面の構造を示すＴＥＭ写真
【図５】従来のゲート電極パターン形成後のＴＥＭ写真
【図６】従来の方法によるエッチング過程を示す説明図
【図７】従来のエッチング工程における表面状態変化を示す図
【図８】従来のエッチング工程における初期の酸化シリコン膜の膜厚に対するとエッチング終了後の膜厚及び膜厚増大分を示す図である。
【図９】第２のエッチング工程後の酸化シリコン膜の膜厚の放電時間依存性を示す図である。
【図１０】酸化シリコン膜のエッチング速度とシリコンの消費速度とのＨＢｒ流量依存性を示す図である。
【符号の説明】
１ シリコン基板
２ ゲート酸化膜
３ 多結晶シリコン膜
Ｒ レジスト
１０１ チャンバー
１０２ 石英窓
１０３ 下部電極
１０４ 第１のコイル
１０５ 第２のコイル
１０６ 被処理基板
１０７ 高周波電源
１０８ 整合器
Claims (12)
- 極薄の誘電体膜上で粒界をもつ導電性膜をパターニングするに際し、
平坦部の前記導電性膜の大部分が消失するまで異方性エッチングを行う第１のエッチング工程と、
前記第１のエッチング工程後、粒界直下の前記誘電体膜の厚さを酸化種が基板との界面に達しない程度に保持できるように、前記導電性膜を残留せしめた状態で、前記誘電体膜に対する選択比を高めて不要部の前記導電性膜をエッチングする第２のエッチング工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第２のエッチング工程は、前記酸化種と前記基板との反応により酸化シリコン膜を成長させつつエッチングを行う工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２のエッチング工程は、前記第１のエッチング工程よりも、酸化種濃度が高くなるようなガス雰囲気下で実行される工程であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記第２のエッチング工程はチャンバー内圧力が２ｍＴｏｒｒ以下で実行される工程であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
- 前記誘電体膜は、膜厚５ｎｍ以下の酸化シリコン膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導電性膜は、シリコン系導電性膜であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
- 前記シリコン系導電性膜は、多結晶シリコン膜であることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第１および第２のエッチング工程はＥＣＲプラズマエッチング工程であることを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
- 前記第２のエッチング工程は、臭化水素（ＨＢｒ）／Ｃｌ２／Ｏ２プラズマを用いたエッチング工程であることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第１のエッチング工程は、臭化水素（ＨＢｒ）／Ｃｌ２／Ｏ２プラズマを用いたエッチング工程であり、
前記第２のエッチング工程における酸素濃度は、前記第１のエッチング工程における酸素濃度よりも大きいことを特徴とする請求項９に記載の半導体装置の製造方法。 - 前記第１のエッチング工程は、Ｃｌ２／Ｏ２プラズマを用いたエッチング工程であることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記誘電体膜はゲート酸化膜であり、前記導電性膜は、ゲート電極であることを特徴とする請求項１乃至１１のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296478A JP2004134521A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置の製造方法 |
| US10/682,229 US7265058B2 (en) | 2002-10-09 | 2003-10-08 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296478A JP2004134521A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134521A true JP2004134521A (ja) | 2004-04-30 |
Family
ID=32104961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002296478A Pending JP2004134521A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7265058B2 (ja) |
| JP (1) | JP2004134521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190910A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100880746B1 (ko) | 2006-03-29 | 2009-02-02 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789426A (en) * | 1987-01-06 | 1988-12-06 | Harris Corp. | Process for performing variable selectivity polysilicon etch |
| US5466636A (en) * | 1992-09-17 | 1995-11-14 | International Business Machines Corporation | Method of forming borderless contacts using a removable mandrel |
| JP2822952B2 (ja) | 1995-08-30 | 1998-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
| JPH11220123A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | 半導体装置の製造方法 |
| JPH11260799A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜の微細加工方法 |
| US5948703A (en) * | 1998-06-08 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of soft-landing gate etching to prevent gate oxide damage |
| JP4641573B2 (ja) | 1999-06-21 | 2011-03-02 | ヤマハ株式会社 | ドライエッチング方法 |
| US6380031B1 (en) * | 1999-09-08 | 2002-04-30 | Texas Instruments Incorporated | Method to form an embedded flash memory circuit with reduced process steps |
| JP2002043284A (ja) | 2000-07-19 | 2002-02-08 | Hitachi Ltd | 堆積膜表面処理方法 |
| US6551941B2 (en) * | 2001-02-22 | 2003-04-22 | Applied Materials, Inc. | Method of forming a notched silicon-containing gate structure |
| JP3760843B2 (ja) | 2001-11-16 | 2006-03-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US6703269B2 (en) * | 2002-04-02 | 2004-03-09 | International Business Machines Corporation | Method to form gate conductor structures of dual doped polysilicon |
-
2002
- 2002-10-09 JP JP2002296478A patent/JP2004134521A/ja active Pending
-
2003
- 2003-10-08 US US10/682,229 patent/US7265058B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190910A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100880746B1 (ko) | 2006-03-29 | 2009-02-02 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040082172A1 (en) | 2004-04-29 |
| US7265058B2 (en) | 2007-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| US7015124B1 (en) | Use of amorphous carbon for gate patterning | |
| JP4849881B2 (ja) | プラズマエッチング方法 | |
| KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| JPH08306672A (ja) | 垂直側壁を形成する方法 | |
| US20040002223A1 (en) | Method for plasma etching of high-K dielectric materials | |
| US6855643B2 (en) | Method for fabricating a gate structure | |
| US5354421A (en) | Dry etching method | |
| KR100291154B1 (ko) | 폴리사이드막의드라이에칭방법 | |
| US6746925B1 (en) | High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation | |
| JP2008515220A (ja) | Ｈｉｇｈ−ｋ層内に形態を形成する方法及びシステム | |
| US20040152331A1 (en) | Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness | |
| US6651678B2 (en) | Method of manufacturing semiconductor device | |
| JP5058406B2 (ja) | 半導体装置の製造方法 | |
| KR0166205B1 (ko) | 반도체장치의 폴리사이드 게이트 형성방법 | |
| CN105336602A (zh) | 控制多晶硅刻蚀侧壁角度的方法 | |
| JP2004134521A (ja) | 半導体装置の製造方法 | |
| JP2006080355A (ja) | 半導体装置の製造方法 | |
| US10229838B2 (en) | Plasma etching method | |
| JPH053178A (ja) | 半導体装置の製造方法 | |
| JP3305270B2 (ja) | 半導体装置の製造方法 | |
| JP2010062212A (ja) | 半導体装置の製造方法 | |
| CN113597662A (zh) | 等离子体处理方法 | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051007 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |