JPH06310458A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JPH06310458A JPH06310458A JP9343793A JP9343793A JPH06310458A JP H06310458 A JPH06310458 A JP H06310458A JP 9343793 A JP9343793 A JP 9343793A JP 9343793 A JP9343793 A JP 9343793A JP H06310458 A JPH06310458 A JP H06310458A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- plug
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】コンタクトホールを埋めて平坦化する多結晶シ
リコンプラグを下地拡散層の種類とは無関係に低コンタ
クト化した半導体素子を提供する。 【構成】多結晶シリコンプラグにりんおよびAlを含有さ
せることにより金属化し、下地層の性質と無関係に低コ
ンタクトを得る。このような多結晶シリコンプラグは、
コンタクトホールをりんドープ多結晶シリコンで充填し
たのち、その上にAl配線を接触させ、アニールしてAlを
拡散させることにより容易に形成できる。
リコンプラグを下地拡散層の種類とは無関係に低コンタ
クト化した半導体素子を提供する。 【構成】多結晶シリコンプラグにりんおよびAlを含有さ
せることにより金属化し、下地層の性質と無関係に低コ
ンタクトを得る。このような多結晶シリコンプラグは、
コンタクトホールをりんドープ多結晶シリコンで充填し
たのち、その上にAl配線を接触させ、アニールしてAlを
拡散させることにより容易に形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体の所定の領
域に、あるいは下層配線に絶縁膜に開けられた接触孔内
でアルミニウムからなる配線を接続する半導体素子およ
びその製造方法に関する。
域に、あるいは下層配線に絶縁膜に開けられた接触孔内
でアルミニウムからなる配線を接続する半導体素子およ
びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子における配線接続は、
図２に示すようにｐ形シリコン基板11の上の表面保護膜
としてのSiＯ2 膜２に接触孔 (コンタクトホール) ３を
開け、そのコンタクトホール内でｎ+ 拡散層４にAl配線
５を接触させることでｎ+ 領域４と配線５との接続を行
ってきた。同様にして図３に示すように層間絶縁膜６に
開けたコンタクトホール３で上層配線52と下層配線51と
の接続を行う。近年、半導体素子の微細化が著しく進展
し、それに伴ってコンタクトホールの径はますます小さ
くなるとともに形状も高アスペクト比になってきてい
る。アスペクト比が高くなると、図２、図３に示すよう
に配線５の表面に段差ｈが生じ、その上の層の段差被覆
性不良の不具合が発生しやすい。さらに、図４に示すよ
うにアスペクト比ｂ／ａが高くなると、配線５の段切れ
が発生する。このためコンタクトホールを穴埋めする技
術が必要となってきた。穴埋め技術としては、選択タン
グステン、ブランケットタングステンのように金属で埋
め込む方法、あるいは長友らが第49回応用物理学会講演
会 (秋) 、6p−Ａ−13、14(1988)p.654 に報告している
多結晶シリコンを堆積後エッチバックしてプラグを完成
する方法、佐々木らが第32回応用物理学会講演会 (春)
、3p−Ｐ−12(1985)p.517 に報告している選択多結晶
シリコンを用いる方法がある。しかし、それぞれの技術
に一長一短があり、量産に耐えうるレベルに達していな
い。
図２に示すようにｐ形シリコン基板11の上の表面保護膜
としてのSiＯ2 膜２に接触孔 (コンタクトホール) ３を
開け、そのコンタクトホール内でｎ+ 拡散層４にAl配線
５を接触させることでｎ+ 領域４と配線５との接続を行
ってきた。同様にして図３に示すように層間絶縁膜６に
開けたコンタクトホール３で上層配線52と下層配線51と
の接続を行う。近年、半導体素子の微細化が著しく進展
し、それに伴ってコンタクトホールの径はますます小さ
くなるとともに形状も高アスペクト比になってきてい
る。アスペクト比が高くなると、図２、図３に示すよう
に配線５の表面に段差ｈが生じ、その上の層の段差被覆
性不良の不具合が発生しやすい。さらに、図４に示すよ
うにアスペクト比ｂ／ａが高くなると、配線５の段切れ
が発生する。このためコンタクトホールを穴埋めする技
術が必要となってきた。穴埋め技術としては、選択タン
グステン、ブランケットタングステンのように金属で埋
め込む方法、あるいは長友らが第49回応用物理学会講演
会 (秋) 、6p−Ａ−13、14(1988)p.654 に報告している
多結晶シリコンを堆積後エッチバックしてプラグを完成
する方法、佐々木らが第32回応用物理学会講演会 (春)
、3p−Ｐ−12(1985)p.517 に報告している選択多結晶
シリコンを用いる方法がある。しかし、それぞれの技術
に一長一短があり、量産に耐えうるレベルに達していな
い。
【０００３】最近、濱島らにより雑誌「セミコンダクタ
・ワールド」1989.12.p103に報告されているように、多
結晶シリコンプラグを用いた低抵抗コンタクト技術が開
発された。この技術は、(1) 下地拡散層の種類に応じて
コンタクトホールに堆積した多結晶シリコンプラグに
ｎ、ｐ別々の不純物をイオン注入する、(2) 拡散層の活
性化と多結晶シリコンプラグ中の不純物の活性化を同時
にかつ、例えば1000℃、10sec の短時間アニールで行
う、(3) イオン注入不純物の種類を、ｎ形ではＰ+ 、ｐ
形ではＢ+ のように選択する、などの方法を採用するこ
とにより、0.８μｍ厚、0.６μｍ径のコンタクトホール
でも、ｎ形プラグで約60Ω、ｐ形プラグで約120 Ωの低
コンタクト抵抗が得られたとの報告がある。
・ワールド」1989.12.p103に報告されているように、多
結晶シリコンプラグを用いた低抵抗コンタクト技術が開
発された。この技術は、(1) 下地拡散層の種類に応じて
コンタクトホールに堆積した多結晶シリコンプラグに
ｎ、ｐ別々の不純物をイオン注入する、(2) 拡散層の活
性化と多結晶シリコンプラグ中の不純物の活性化を同時
にかつ、例えば1000℃、10sec の短時間アニールで行
う、(3) イオン注入不純物の種類を、ｎ形ではＰ+ 、ｐ
形ではＢ+ のように選択する、などの方法を採用するこ
とにより、0.８μｍ厚、0.６μｍ径のコンタクトホール
でも、ｎ形プラグで約60Ω、ｐ形プラグで約120 Ωの低
コンタクト抵抗が得られたとの報告がある。
【０００４】
【発明が解決しようとする課題】しかし、上述の多結晶
シリコンプラグを用いた低抵抗コンタクト技術も、下地
拡散層の種類に応じてｎ、ｐ別々の不純物をイオン注入
することになるため、工程が増えることは避けられな
い。本発明の目的は、上述の欠点を除去し、高アスペク
ト比のコンタクトホールにおける多結晶シリコンプラグ
の低抵抗コンタクトを、工程数も増やすことなく形成す
る半導体素子およびその製造方法を提供することにあ
る。
シリコンプラグを用いた低抵抗コンタクト技術も、下地
拡散層の種類に応じてｎ、ｐ別々の不純物をイオン注入
することになるため、工程が増えることは避けられな
い。本発明の目的は、上述の欠点を除去し、高アスペク
ト比のコンタクトホールにおける多結晶シリコンプラグ
の低抵抗コンタクトを、工程数も増やすことなく形成す
る半導体素子およびその製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子は、絶縁膜に開けられた接触
孔がりんおよびアルミニウムを含有する多結晶シリコン
によって充填されたものとする。接触孔は、半導体基板
上の絶縁膜に開けられていても下層配線上の絶縁膜に開
けられてもよい。そして、そのような半導体素子の製造
方法は、接触孔をりんを添加した多結晶シリコンで充填
したのち、その接触孔を充填する多結晶シリコンにAl配
線を接触させ、さらにアニールするものとする。
めに、本発明の半導体素子は、絶縁膜に開けられた接触
孔がりんおよびアルミニウムを含有する多結晶シリコン
によって充填されたものとする。接触孔は、半導体基板
上の絶縁膜に開けられていても下層配線上の絶縁膜に開
けられてもよい。そして、そのような半導体素子の製造
方法は、接触孔をりんを添加した多結晶シリコンで充填
したのち、その接触孔を充填する多結晶シリコンにAl配
線を接触させ、さらにアニールするものとする。
【０００６】
【作用】接触孔に充填された多結晶シリコン、すなわち
多結晶シリコンには、りんとAlが含有されているため、
電気的には金属プラグとして働き、下地拡散層の種類に
関係なく低抵抗コンタクトとして使用できる。しかも、
このような多結晶シリコンプラグは、多結晶シリコン中
に予めりんをドープしておき、その上に接触させた配線
のAlをアニールによって拡散させることにより容易に得
られる。
多結晶シリコンには、りんとAlが含有されているため、
電気的には金属プラグとして働き、下地拡散層の種類に
関係なく低抵抗コンタクトとして使用できる。しかも、
このような多結晶シリコンプラグは、多結晶シリコン中
に予めりんをドープしておき、その上に接触させた配線
のAlをアニールによって拡散させることにより容易に得
られる。
【０００７】
【実施例】以下、図２と共通の部分に同一の符号を付し
た図１(a) 〜(d) を引用して本発明のＣＭＯＳにおける
実施例の多結晶シリコンプラグ形成工程について説明す
る。ｎ形シリコン基板１には、ＰチャネルＭＯＳＦＥＴ
のｐ+ ソース・ドレイン領域41、ＮチャネルＭＯＳＦＥ
Ｔのｐウエル42およびその表面層のｎ+ ソース・ドレイ
ン領域43が既に形成されており、その上の多結晶シリコ
ンからなるゲート電極７を含む0.８μｍの厚さのSiＯ2
膜２に0.６μｍ径のコンタクトホール３を形成する〔図
１(a) 〕。次に、SiＨ4 を1.５ｌ／mm、ＰＨ3 を0.25ｌ
／min の流量で流し、真空度2.５mbar、堆積温度600 ℃
での減圧ＣＶＤ法により、りん濃度７mol ％のりんドー
プ多結晶シリコン膜80を、2.５Ｈの堆積時間で１μｍの
厚さに形成し、表面を平坦にする〔図１(b) 〕。その
後、エッチバック法によりコンタクトホール３部のみに
多結晶シリコンプラグ８が残るまでエッチングして表面
全体を平坦にする〔図１(c) 〕。次に、通常の１μｍ厚
さのAl蒸着 (１μｍ厚) とフォトプロセスを経てAl配線
５が形成される〔図１(d) 〕。このあと、Ｎ2 雰囲気中
での450 ℃、30分のAlのアニールを行うことで一連のプ
ロセスは完了する。Alのアニールにより多結晶シリコン
中にAlが拡散するため、ポリシリコンプラグ８上のAl配
線５の膜厚は最終的に0.５μｍと薄くなる。この時のプ
ラグ８のコンタクト抵抗は、Ｎチャネル、Ｐチャネルい
ずれにおいても約100 Ωで、低抵抗コンタクトが得られ
た。
た図１(a) 〜(d) を引用して本発明のＣＭＯＳにおける
実施例の多結晶シリコンプラグ形成工程について説明す
る。ｎ形シリコン基板１には、ＰチャネルＭＯＳＦＥＴ
のｐ+ ソース・ドレイン領域41、ＮチャネルＭＯＳＦＥ
Ｔのｐウエル42およびその表面層のｎ+ ソース・ドレイ
ン領域43が既に形成されており、その上の多結晶シリコ
ンからなるゲート電極７を含む0.８μｍの厚さのSiＯ2
膜２に0.６μｍ径のコンタクトホール３を形成する〔図
１(a) 〕。次に、SiＨ4 を1.５ｌ／mm、ＰＨ3 を0.25ｌ
／min の流量で流し、真空度2.５mbar、堆積温度600 ℃
での減圧ＣＶＤ法により、りん濃度７mol ％のりんドー
プ多結晶シリコン膜80を、2.５Ｈの堆積時間で１μｍの
厚さに形成し、表面を平坦にする〔図１(b) 〕。その
後、エッチバック法によりコンタクトホール３部のみに
多結晶シリコンプラグ８が残るまでエッチングして表面
全体を平坦にする〔図１(c) 〕。次に、通常の１μｍ厚
さのAl蒸着 (１μｍ厚) とフォトプロセスを経てAl配線
５が形成される〔図１(d) 〕。このあと、Ｎ2 雰囲気中
での450 ℃、30分のAlのアニールを行うことで一連のプ
ロセスは完了する。Alのアニールにより多結晶シリコン
中にAlが拡散するため、ポリシリコンプラグ８上のAl配
線５の膜厚は最終的に0.５μｍと薄くなる。この時のプ
ラグ８のコンタクト抵抗は、Ｎチャネル、Ｐチャネルい
ずれにおいても約100 Ωで、低抵抗コンタクトが得られ
た。
【０００８】同様な方法で層間絶縁膜に開けたコンタク
トホールを埋める多結晶シリコンプラグを形成すること
により、下層Al配線と上層Al配線の間の接続の低抵抗コ
ンタクト化を達成できた。
トホールを埋める多結晶シリコンプラグを形成すること
により、下層Al配線と上層Al配線の間の接続の低抵抗コ
ンタクト化を達成できた。
【０００９】
【発明の効果】本発明によれば、コンタクトホールを埋
めて平坦化する多結晶シリコンプラグにりんおよびAlを
含有させて金属化することにより、下地拡散層の種類に
関係なく安定な低抵抗コンタクト形成可能となり、しか
もAl配線のアニールを利用することで余分な工程を増や
す必要もない。これにより半導体素子の微細化に対応す
ることができる。
めて平坦化する多結晶シリコンプラグにりんおよびAlを
含有させて金属化することにより、下地拡散層の種類に
関係なく安定な低抵抗コンタクト形成可能となり、しか
もAl配線のアニールを利用することで余分な工程を増や
す必要もない。これにより半導体素子の微細化に対応す
ることができる。
【図１】本発明の一実施例における多結晶シリコンプラ
グ形成工程を(a) ないし(d) の順に示す断面図
グ形成工程を(a) ないし(d) の順に示す断面図
【図２】従来の一層配線の接続部分の断面図
【図３】従来の二層配線の接続部分の断面図
【図４】高アスペクト比のコンタクトホールに生ずる欠
陥の断面図
陥の断面図
１ ｎ形シリコン基板 ２ SiＯ2 膜 ３ コンタクトホール ４１、４３ ソース・ドレイン領域 ４２ ｐウエル ５ Al配線 ７ ゲート電極 ８ 多結晶シリコンプラグ ８０ 多結晶シリコン膜
Claims (4)
- 【請求項１】絶縁膜に開けられた接触孔がりんおよびア
ルミニウムを含有する多結晶シリコンによって充填され
たことを特徴とする半導体素子。 - 【請求項２】接触孔が半導体基板上の絶縁膜に開けられ
たことを特徴とする請求項１記載の半導体素子。 - 【請求項３】接触孔が下層配線上の絶縁膜に開けられた
ことを特徴とする請求項１記載の半導体素子。 - 【請求項４】接触孔をりんを添加した多結晶シリコンで
充填したのち、その接触孔を充填する多結晶シリコンに
アルミニウム配線を接触させ、さらにアニールすること
を特徴とする１、２あるいは３のいずれかに記載の半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343793A JPH06310458A (ja) | 1993-04-21 | 1993-04-21 | 半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343793A JPH06310458A (ja) | 1993-04-21 | 1993-04-21 | 半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310458A true JPH06310458A (ja) | 1994-11-04 |
Family
ID=14082300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9343793A Pending JPH06310458A (ja) | 1993-04-21 | 1993-04-21 | 半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310458A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366634B1 (ko) * | 2000-10-27 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| KR100376977B1 (ko) * | 2000-06-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2006005125A (ja) * | 2004-06-17 | 2006-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100583099B1 (ko) * | 1999-12-24 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
-
1993
- 1993-04-21 JP JP9343793A patent/JPH06310458A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583099B1 (ko) * | 1999-12-24 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100376977B1 (ko) * | 2000-06-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100366634B1 (ko) * | 2000-10-27 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| JP2006005125A (ja) * | 2004-06-17 | 2006-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7700431B2 (en) | 2004-06-17 | 2010-04-20 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device having polysilicon plugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020543B2 (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
| EP0225920B1 (en) | Process for forming contacts and interconnects for integrated circuits | |
| KR100768642B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5994749A (en) | Semiconductor device having a gate electrode film containing nitrogen | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| US5346860A (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| US5518961A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
| US20030157757A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US6200871B1 (en) | High performance self-aligned silicide process for sub-half-micron semiconductor technologies | |
| US6166395A (en) | Amorphous silicon interconnect with multiple silicon layers | |
| US5192713A (en) | Method of manufacturing semiconductor devices having multi-layered structure | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JPH06310458A (ja) | 半導体素子およびその製造方法 | |
| JP3282172B2 (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| KR0140720B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| US5234863A (en) | Method of manufacturing doped contacts to semiconductor devices | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH05109648A (ja) | 半導体装置の製造方法 | |
| KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| JPH02281654A (ja) | 半導体記憶装置 | |
| JPH05166943A (ja) | 半導体装置の製造方法 |