JPH06303590A - Encoding method and decoding method for parallel processing picture - Google Patents
Encoding method and decoding method for parallel processing pictureInfo
- Publication number
- JPH06303590A JPH06303590A JP8593393A JP8593393A JPH06303590A JP H06303590 A JPH06303590 A JP H06303590A JP 8593393 A JP8593393 A JP 8593393A JP 8593393 A JP8593393 A JP 8593393A JP H06303590 A JPH06303590 A JP H06303590A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- parallel processing
- encoding
- decoding
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、画像信号の蓄積、伝送
に鑑み、画像信号を効率良く符号化して伝送するための
並列処理画像符号化方法及び復号化方法に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel processing image coding method and a decoding method for efficiently coding and transmitting an image signal in view of storage and transmission of the image signal.
【０００２】[0002]
【従来の技術】画像データは情報量が多く、データの蓄
積伝送においてコストアップ要因になるため、信号を高
能率に符号化し、低速で蓄積または伝送するための符号
化装置の開発が進められている。これらの符号化装置の
なかに、例えば画像データの信号処理量の多さによる装
置の負担を並列処理により回避する並列処理画像符号化
装置がある。2. Description of the Related Art Since image data has a large amount of information, which causes a cost increase in data storage and transmission, development of a coding device for highly efficient signal coding and storing or transmitting at low speed has been advanced. There is. Among these encoding devices, there is a parallel processing image encoding device that avoids the burden on the device due to the large amount of signal processing of image data by parallel processing.
【０００３】従来例として、複数のプロセッサによる画
像の並列符号化装置について説明する。図５は並列画像
符号化装置のブロック図である。図５において、601は
符号化処理を実行するプロセッサ群、602、603はフレ−
ムメモリ、604は制御回路、605は入力データ、606は符
号化データである。入力データ605はフレ−ムメモリ602
に書き込まれ、制御回路604によってプロセッサ群601に
送られる。一方、符号化され、さらに局部復号化された
データはフレ−ム間予測のためにフレ−ムメモリ603に
書き込まれ、フレ−ムメモリ602の出力である現フレ−
ムデータの予測信号として使われる。この時制御回路60
4は動的にプロセッサ群601の空き状態を管理し、さらに
フレ−ムメモリ602、603の書き込み読みだしの調停も行
う（例えば、特開平２−２４４９９１号公報など）。As a conventional example, an image parallel encoding apparatus using a plurality of processors will be described. FIG. 5 is a block diagram of a parallel image encoding device. In FIG. 5, 601 is a processor group that executes encoding processing, and 602 and 603 are frames.
Memory, 604 is a control circuit, 605 is input data, and 606 is encoded data. Input data 605 is frame memory 602
And is sent to the processor group 601 by the control circuit 604. On the other hand, the coded data and the locally decoded data are written to the frame memory 603 for inter-frame prediction, and the current frame output from the frame memory 602 is output.
It is used as a prediction signal for the data. At this time the control circuit 60
4 dynamically manages the free state of the processor group 601, and also arbitrates the writing and reading of the frame memories 602 and 603 (for example, Japanese Patent Laid-Open No. 2-244991).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら上記の様
な構成ではフレ−ムメモリが共用であるため、制御回路
がメモリのアクセスの調停をしなければならないし、ま
た調停時には非優先のプロセッサが待たされ処理時間の
無駄が生じるという問題点がある。また、メモリを分割
して分割メモリを各プロセッサに受け持たせた場合で
も、動き補償を行うフレ−ム間予測符号化では、メモリ
アクセスは分割メモリ間にまたがるために、やはり調停
を必要とする。However, since the frame memory is shared in the above-mentioned configuration, the control circuit must arbitrate access to the memory, and a non-priority processor is kept waiting during arbitration. There is a problem that processing time is wasted. Even when the memory is divided and the divided memories are assigned to the respective processors, in the inter-frame predictive coding for motion compensation, since the memory access spans the divided memories, arbitration is still required. .
【０００５】本発明は上記問題点に鑑み、共有メモリの
調停を必要としない、また符号化処理部が待たされるこ
とのない画像符号化方法及び復号化方法を提供するもの
である。In view of the above problems, the present invention provides an image coding method and a decoding method that do not require arbitration of a shared memory and do not cause the coding processing unit to wait.
【０００６】[0006]
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、画像信号を複数の空間領域に分割し、各
分割領域を動き補償付きのフレ−ム間予測符号化する方
法であって、入力画像信号をＮ個の領域（Ｎは２以上の
整数）に分割し、各分割領域を同時に並列に符号化処理
するに際し、同時刻の各並列処理の動き補償予測対象ブ
ロックが常に互いに動きベクトルのサーチ範囲以上離れ
た空間上の位置になるように配置し、動き補償のために
他の並列処理領域の信号を必要とする場合も、同時に同
じメモリ領域を読みだすことがない様にしたものであ
る。In order to solve the above problems, the present invention provides a method of dividing an image signal into a plurality of spatial regions and performing interframe predictive coding with motion compensation on each divided region. Therefore, when the input image signal is divided into N areas (N is an integer of 2 or more) and the divided areas are simultaneously encoded in parallel, the motion compensation prediction target block of each parallel processing at the same time is always Even if signals are placed in other parallel processing areas for motion compensation by arranging them so that they are located in a space apart from each other by more than the motion vector search range, the same memory area will not be read at the same time. It is the one.
【０００７】[0007]
【作用】本発明は上記した構成により、ある並列処理符
号化復号化部は動き補償のために他の並列符号化復号化
処理部のメモリ領域をアクセスすることがあるが、処理
ブロック同士はサーチ範囲以上離れているために、相互
アクセスする可能性のあるメモリ領域を物理的にメモリ
を分離しておくことにより同じメモリをアクセスする可
能性がなく、したがってメモリバスの調停の必要がなく
なる。According to the present invention, according to the above configuration, one parallel processing encoding / decoding unit may access the memory area of another parallel encoding / decoding processing unit for motion compensation, but the processing blocks are searched. Since they are separated by more than the range, there is no possibility of accessing the same memory by physically separating the memory areas that may possibly access each other, and therefore the arbitration of the memory bus is eliminated.
【０００８】[0008]
【実施例】以下、本発明の画像符号化方法を具現化した
一実施例の画像符号化装置について図面を参照しながら
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An image coding apparatus of an embodiment embodying the image coding method of the present invention will be described below with reference to the drawings.
【０００９】図１は本発明による画像符号化装置の一実
施例を示すブロック図である。図１において、101は並
列化手段、102は第１の符号化手段、103は第２の符号化
手段、104は第３の符号化手段、105は第４の符号化手
段、106、107、108、109、110、111、112は動き補償の
ために前フレ−ムのデータを保持するメモリ、113は動
きベクトル検出手段、201は入力データ、202、203、20
4、205は並列化されたデータ、206、207、208、209は符
号化手段のメモリバス、210は動きベクトルである。FIG. 1 is a block diagram showing an embodiment of an image coding apparatus according to the present invention. In FIG. 1, 101 is a parallelizing means, 102 is a first encoding means, 103 is a second encoding means, 104 is a third encoding means, 105 is a fourth encoding means, 106, 107, 108, 109, 110, 111, 112 are memories for holding the data of the previous frame for motion compensation, 113 is a motion vector detecting means, 201 is input data, 202, 203, 20
4, 205 are parallelized data, 206, 207, 208, 209 are memory buses of encoding means, and 210 is a motion vector.
【００１０】このように構成された画像符号化装置につ
いてその動作を説明する。入力データ201は、並列化手
段101で図２に示すように領域(1)、(2)、(3)、(4)に分割さ
れそれぞれ並列化されたデータ202、203、204、205とし
て出力され、第１から第４の符号化手段102、103、10
4、105に入力される。また入力データは動きベクトル検
出手段113にも入力され、所定の大きさのブロックに対
するフレ−ム間の動きベクトルが求められ、それぞれ対
応する領域に対する動きベクトル210が符号化手段102、
103、104、105に送られる。符号化手段102、103、104、
105はそれぞれの領域に対する動き補償付きのフレ−ム
間予測符号化を行う。The operation of the image coding apparatus thus configured will be described. The input data 201 is divided into regions (1), (2), (3) and (4) by the parallelizing means 101 as shown in FIG. 2 and output as parallelized data 202, 203, 204 and 205, respectively. The first to fourth encoding means 102, 103, 10
Input to 4, 105. The input data is also input to the motion vector detecting means 113, the motion vectors between frames for blocks of a predetermined size are obtained, and the motion vector 210 for the corresponding area is encoded by the encoding means 102,
Sent to 103, 104, 105. Encoding means 102, 103, 104,
105 performs interframe predictive coding with motion compensation for each region.
【００１１】この時、例えば第１の符号化手段102はメ
モリバス206を通じてメモリ106とメモリ107をアクセス
する。図３に示すように、メモリ106は第１の符号化手
段102からしかアクセスできないが、メモリ107は領域
(1)と領域(2)の境界のブロック分のメモリで第１の符号
化手段102と第２の符号化手段103の両方からアクセスで
きる。同様にメモリ108は第２の符号化手段103からしか
アクセスできないメモリ、メモリ109は第２の符号化手
段103と第３の符号化手段104からアクセスできるメモ
リ、メモリ110は第３の符号化手段104からしかアクセス
できないメモリ、メモリ111は第３の符号化手段104と第
４の符号化手段105からアクセスできるメモリ、メモリ1
12は第４の符号化手段105からしかアクセスできないメ
モリである。At this time, for example, the first encoding means 102 accesses the memory 106 and the memory 107 through the memory bus 206. As shown in FIG. 3, the memory 106 can be accessed only by the first encoding means 102, but the memory 107 is an area.
The memory for the block at the boundary between (1) and the area (2) can be accessed from both the first encoding means 102 and the second encoding means 103. Similarly, the memory 108 is a memory accessible only by the second encoding means 103, the memory 109 is a memory accessible by the second encoding means 103 and the third encoding means 104, and the memory 110 is the third encoding means. A memory that can be accessed only from 104, a memory 111 is a memory that can be accessed from the third encoding means 104 and the fourth encoding means 105, and a memory 1
Reference numeral 12 is a memory that can be accessed only by the fourth encoding means 105.
【００１２】このような構成の元で例えば、領域(2)と
領域(3)の動作、すなわち第２の符号化手段103と第３の
符号化手段104に注目してみる。各領域の符号化の開始
が同時であるとすると、第２の符号化手段103は領域(2)
の一番上のブロックに対する動き補償されたブロックを
読みだすが、そのメモリ領域はメモリ107かメモリ108に
なる。第３の符号化手段104は、領域(3)の一番上のブロ
ックに対する動き補償されたブロックを読みだし、その
メモリ領域はメモリ109かメモリ110になる。また、第２
の符号化手段103は領域(2)を順番に符号化して、一番下
のブロックに対して符号化するとき、読みだすメモリ領
域はメモリ108かメモリ109になる。そのとき、第３の符
号化手段104はメモリ110かメモリ111をアクセスするこ
とになる。Under such a configuration, for example, the operation of the areas (2) and (3), that is, the second coding means 103 and the third coding means 104 will be focused on. Assuming that the coding of each area is started at the same time, the second coding means 103 determines the area (2)
The motion-compensated block for the uppermost block of is read out, and its memory area is the memory 107 or 108. The third encoding means 104 reads out the motion-compensated block for the top block of the area (3), and its memory area becomes the memory 109 or the memory 110. Also, the second
When the encoding means 103 encodes the area (2) in order and encodes the bottom block, the memory area to be read is the memory 108 or the memory 109. At that time, the third encoding means 104 will access the memory 110 or the memory 111.
【００１３】つまり第２の符号化手段103と第３の符号
化手段104は動き補償のために符号化領域以外のメモリ
領域をアクセスしなければならないが、かならず同じメ
モリを同時にアクセスすることがないために、メモリバ
スの調停を行う必要がない。これは第１の符号化手段10
2と第２の符号化手段103との間、また第３の符号化手段
104と第４の符号化手段105の間についても同様になる。That is, the second coding means 103 and the third coding means 104 must access a memory area other than the coding area for motion compensation, but they must not access the same memory at the same time. Therefore, it is not necessary to arbitrate the memory bus. This is the first encoding means 10
Between the second encoding means 103 and the third encoding means 103
The same applies between 104 and the fourth encoding means 105.
【００１４】尚、本実施例では画像並列化のための分割
数を４としたが、本発明はこの値に限るものではなく、
２以上の任意の整数値をとりうる。Although the number of divisions for image parallelization is 4 in this embodiment, the present invention is not limited to this value.
It can take any integer value of 2 or more.
【００１５】また、本実施例では画像を水平に分割した
が、分割方法はこれに限るものではなく、例えば垂直に
分割しても本発明の範囲を越えるものではない。Further, although the image is divided horizontally in the present embodiment, the dividing method is not limited to this. For example, dividing vertically does not exceed the scope of the present invention.
【００１６】次に、本発明の画像復号化方法を具現化し
た一実施例の画像復号化装置について図面を参照しなが
ら説明する。Next, an image decoding apparatus of one embodiment which embodies the image decoding method of the present invention will be described with reference to the drawings.
【００１７】図４は本発明による画像復号化装置の一実
施例を示すブロック図である。図４において、401は分
割手段、402は第１の復号化手段、403は第２の復号化手
段、404は第３の復号化手段、405は第４の復号化手段、
406、407、408、409、410、411、412は動き補償のため
に前フレ−ムのデータを保持するメモリ、501は入力ビ
ットストリーム、502、503、504、505は並列化されたデ
ータ、506、507、508、509は復号化手段のメモリバスで
ある。FIG. 4 is a block diagram showing an embodiment of the image decoding apparatus according to the present invention. In FIG. 4, 401 is a dividing means, 402 is a first decoding means, 403 is a second decoding means, 404 is a third decoding means, 405 is a fourth decoding means,
406, 407, 408, 409, 410, 411, 412 are memories for holding the data of the previous frame for motion compensation, 501 is an input bit stream, 502, 503, 504, 505 are parallelized data, 506, 507, 508, 509 are memory buses of the decoding means.
【００１８】このように構成された画像復号化装置につ
いてその動作を説明する。入力ビットストリーム501
は、分割手段401で図２に示すように領域(1)、(2)、(3)、
(4)に分割されそれぞれ並列化されたデータ502、503、5
04、505として出力され、第１から第４の復号化手段40
2、403、404、405に入力される。復号化手段402、403、
404、405はそれぞれの領域に対する動き補償フレ−ム間
復号化を行う。この時、例えば第１の復号化手段402
は、メモリバス506を通じてメモリ406とメモリ407をア
クセスする。図３に示すように、メモリ406は第１の復
号化手段402からしかアクセスできないが、メモリ407は
領域(1)と領域(2)の境界のブロック分のメモリで第１の
復号化手段402と第２の復号化手段403の両方からアクセ
スできる。The operation of the image decoding apparatus thus configured will be described. Input bitstream 501
Is divided into areas (1), (2), (3), as shown in FIG.
Data 502, 503, 5 divided into (4) and parallelized respectively
It is output as 04 and 505, and the first to fourth decoding means 40
Input to 2, 403, 404, 405. Decoding means 402, 403,
Reference numerals 404 and 405 perform motion compensation interframe decoding for each area. At this time, for example, the first decoding means 402
Accesses the memory 406 and the memory 407 through the memory bus 506. As shown in FIG. 3, the memory 406 can be accessed only by the first decoding means 402, but the memory 407 is a memory for blocks at the boundary between the area (1) and the area (2). And can be accessed from both the second decryption means 403.
【００１９】同様に、メモリ408は第２の復号化手段403
からしかアクセスできないメモリ、メモリ409は第２の
復号化手段403と第３の復号化手段404からアクセスでき
るメモリ、メモリ410は第３の復号化手段404からしかア
クセスできないメモリ、メモリ411は第３の復号化手段4
04と第４の復号化手段405からアクセスできるメモリ、
メモリ412は第４の復号化手段405からしかアクセスでき
ないメモリである。Similarly, the memory 408 has a second decoding means 403.
A memory that can be accessed only from the memory 409, a memory 409 that can be accessed from the second decoding means 403 and the third decoding means 404, a memory 410 that can only be accessed from the third decoding means 404, and a memory 411 that is the third memory. Decoding means 4
Memory accessible from 04 and the fourth decryption means 405,
The memory 412 is a memory that can be accessed only by the fourth decoding means 405.
【００２０】このような構成の元で例えば、領域(2)と
領域(3)の動作すなわち第２の復号化手段403と第３の復
号化手段404に注目してみる。各領域の復号化の開始が
同時であるとすると、第２の復号化手段403は領域(2)の
一番上のブロックに対する動き補償されたブロックを読
みだすがそのメモリ領域はメモリ407かメモリ408にな
る。第３の復号化手段404は領域(3)の一番上のブロック
に対する動き補償されたブロックを読みだし、そのメモ
リ領域はメモリ409かメモリ410になる。また、第２の復
号化手段403は領域(2)を順番に復号化して一番下のブロ
ックに対して復号化するとき読みだすメモリ領域はメモ
リ408かメモリ409になる。そのとき第３の復号化手段40
4はメモリ410かメモリ411をアクセスすることになる。Under such a structure, for example, the operation of the areas (2) and (3), that is, the second decoding means 403 and the third decoding means 404 will be focused on. Assuming that the decoding of each area is started at the same time, the second decoding means 403 reads out the motion-compensated block for the top block of the area (2), and its memory area is the memory 407 or the memory. It will be 408. The third decoding means 404 reads the motion-compensated block for the top block of the area (3), and its memory area becomes the memory 409 or the memory 410. Further, the second decoding means 403 decodes the area (2) in order, and the memory area to be read when the decoding is performed on the bottom block is the memory 408 or the memory 409. At that time, the third decryption means 40
4 accesses the memory 410 or the memory 411.
【００２１】つまり第２の復号化手段403と第３の復号
化手段404は動き補償のために復号化領域以外のメモリ
領域をアクセスしなければならないが、かならず同じメ
モリを同時にアクセスすることがないために、メモリバ
スの調停を行う必要がない。これは第１の復号化手段40
2と第２の復号化手段403との間、また第３の復号化手段
404と第４の復号化手段405の間についても同様になる。That is, the second decoding means 403 and the third decoding means 404 must access memory areas other than the decoding area for motion compensation, but they must not access the same memory at the same time. Therefore, it is not necessary to arbitrate the memory bus. This is the first decryption means 40
Between the second decoding means 403 and the second decoding means 403, and the third decoding means
The same applies between 404 and the fourth decoding means 405.
【００２２】尚、本実施例では復号の並列化のための分
割数を４としたが、本発明はこの値に限るものではな
く、２以上の任意の整数値をとりうる。In this embodiment, the number of divisions for parallelization of decoding is set to 4. However, the present invention is not limited to this value and can take any integer value of 2 or more.
【００２３】また、本実施例では画像を水平に分割した
が、分割方法はこれに限るものではなく、例えば垂直に
分割しても本発明の範囲を越えるものではない。Further, in the present embodiment, the image is divided horizontally, but the dividing method is not limited to this. For example, dividing vertically does not exceed the scope of the present invention.
【００２４】[0024]
【発明の効果】以上の様に本発明は、並列処理間のメモ
リの相互アクセスがあっても、２つの符号化または復号
化手段から同時に同じ物理メモリにアクセスすることが
ないような方法を提供しているために、メモリバスの調
停を行わなくても良いという多大な効果がある。As described above, the present invention provides a method in which two encoding or decoding means do not simultaneously access the same physical memory even if there is mutual access to the memory during parallel processing. Therefore, there is a great effect that it is not necessary to arbitrate the memory bus.
【００２５】また、各符号化または復号化手段がメモリ
バスの調停の結果処理を待たされることが発生しないと
いう付随的な効果もある。Further, there is an additional effect that each encoding or decoding means does not have to wait for processing as a result of arbitration of the memory bus.
【図１】本発明の一実施例の並列処理画像符号化方法を
示すブロック構成図FIG. 1 is a block diagram showing a parallel processing image encoding method according to an embodiment of the present invention.
【図２】図１、図４の説明のための画像フレ−ムの分割
構成図FIG. 2 is a diagram showing a divided configuration of an image frame for explaining FIGS. 1 and 4.
【図３】図１、図４の説明のためのメモリ構成図FIG. 3 is a memory configuration diagram for explaining FIGS. 1 and 4;
【図４】本発明の一実施例の並列処理画像復号化方法を
示すブロック構成図FIG. 4 is a block diagram showing a parallel processing image decoding method according to an embodiment of the present invention.
【図５】従来例のブロック図FIG. 5 is a block diagram of a conventional example.
101 並列化手段 102〜105 符号化手段 106〜112 メモリ 113 動きベクトル検出手段 401 分割手段 402〜405 復号化手段 406〜412 メモリ 101 parallelizing means 102 to 105 encoding means 106 to 112 memory 113 motion vector detecting means 401 dividing means 402 to 405 decoding means 406 to 412 memory
Claims (2)
割領域を動き補償付きのフレ−ム間予測符号化する方法
であって、入力画像信号をＮ個の領域（Ｎは２以上の整
数）に分割し、各分割領域を同時に並列に符号化処理す
るに際し、同時刻の各並列処理の動き補償予測対象ブロ
ックが常に互いに動きベクトルのサーチ範囲以上離れた
空間上の位置になるように配置し、動き補償のために他
の並列処理領域の信号を必要とする場合も、同時に同じ
メモリ領域を読みだすことがない様にしたことを特徴と
する並列処理画像符号化方法。1. A method of dividing an image signal into a plurality of spatial regions and performing inter-frame predictive coding with motion compensation in each divided region, wherein an input image signal is divided into N regions (N is 2 or more). When the divided regions are simultaneously encoded in parallel, the motion-compensated prediction target blocks of the parallel processes at the same time are always located in a space apart from each other by a motion vector search range or more. A parallel processing image coding method, which is arranged so that the same memory area is not read at the same time even when a signal of another parallel processing area is required for motion compensation.
化された画像信号のデータを復号化する方法であって、
入力ビットストリームの画像フレ−ム階層をＮ個（Ｎは
２以上の整数）の領域に分割し、各分割領域を同時に並
列に復号化処理するに際し、同時刻の各並列処理の動き
補償対象ブロックが常に互いに動きベクトルのサーチ範
囲以上離れた空間上の位置になるように配置し、動き補
償のために他の並列処理領域の信号を必要とする場合
も、同時に同じメモリ領域を読みだすことがない様にし
たことを特徴とする並列処理画像復号化方法。2. A method for decoding data of an image signal encoded by inter-frame prediction with motion compensation, comprising:
The image frame layer of the input bit stream is divided into N (N is an integer of 2 or more) areas, and when the divided areas are simultaneously decoded in parallel, motion compensation target blocks of each parallel processing at the same time. Can be read at the same memory area at the same time even when the signals in other parallel processing areas are needed for motion compensation. A parallel processing image decoding method characterized in that it is not provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8593393A JPH06303590A (en) | 1993-04-13 | 1993-04-13 | Encoding method and decoding method for parallel processing picture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8593393A JPH06303590A (en) | 1993-04-13 | 1993-04-13 | Encoding method and decoding method for parallel processing picture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303590A true JPH06303590A (en) | 1994-10-28 |
Family
ID=13872568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8593393A Pending JPH06303590A (en) | 1993-04-13 | 1993-04-13 | Encoding method and decoding method for parallel processing picture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303590A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929939A (en) * | 1995-04-18 | 1999-07-27 | Matsushita Electric Industrial Co., Ltd. | Correlation degree operation apparatus, parallel correlation degree operation apparatus and correlation degree operation method |
| GB2344954B (en) * | 1998-09-25 | 2003-04-09 | Nippon Telegraph & Telephone | Apparatus and method for encoding moving images and recording medium containing computer-readable encoding program |
| WO2008102446A1 (en) * | 2007-02-22 | 2008-08-28 | Fujitsu Limited | Dynamic image coding device and dynamic image coding method |
| WO2009142003A1 (en) * | 2008-05-20 | 2009-11-26 | パナソニック株式会社 | Image coding device and image coding method |
| JP2014150308A (en) * | 2013-01-31 | 2014-08-21 | Jvc Kenwood Corp | Image signal processing device and method |
-
1993
- 1993-04-13 JP JP8593393A patent/JPH06303590A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929939A (en) * | 1995-04-18 | 1999-07-27 | Matsushita Electric Industrial Co., Ltd. | Correlation degree operation apparatus, parallel correlation degree operation apparatus and correlation degree operation method |
| GB2344954B (en) * | 1998-09-25 | 2003-04-09 | Nippon Telegraph & Telephone | Apparatus and method for encoding moving images and recording medium containing computer-readable encoding program |
| WO2008102446A1 (en) * | 2007-02-22 | 2008-08-28 | Fujitsu Limited | Dynamic image coding device and dynamic image coding method |
| WO2009142003A1 (en) * | 2008-05-20 | 2009-11-26 | パナソニック株式会社 | Image coding device and image coding method |
| JP5340172B2 (en) * | 2008-05-20 | 2013-11-13 | パナソニック株式会社 | Image coding apparatus and image coding method |
| US8654850B2 (en) | 2008-05-20 | 2014-02-18 | Panasonic Corporation | Image coding device and image coding method |
| JP2014150308A (en) * | 2013-01-31 | 2014-08-21 | Jvc Kenwood Corp | Image signal processing device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8731044B2 (en) | Moving-picture processing apparatus | |
| US7016418B2 (en) | Tiled memory configuration for mapping video data and method thereof | |
| US7898547B2 (en) | Memory controller for handling multiple clients and method thereof | |
| KR100267476B1 (en) | Method for reading and setting up macroblock | |
| EP0710029B1 (en) | Signal processor for encoding and decoding | |
| WO2005109205A1 (en) | Burst memory access method to rectangular area | |
| JPH05268590A (en) | Moving picture coding decoding circuit | |
| JPH08123953A (en) | Picture processor | |
| JP2009267837A (en) | Decoding device | |
| EP0602642B1 (en) | Moving picture decoding system | |
| JPH06303590A (en) | Encoding method and decoding method for parallel processing picture | |
| CN108156460B (en) | Video decoding system, video decoding method, and computer storage medium therefor | |
| JP3702630B2 (en) | Memory access control apparatus and method | |
| JP2836902B2 (en) | Multiprocessor video coding apparatus and bus control method | |
| JPWO2008117440A1 (en) | Decoding method and decoding apparatus | |
| JP2878394B2 (en) | Multiple image decoding device | |
| JP4383367B2 (en) | Motion vector detection device | |
| JP2963269B2 (en) | Motion compensation prediction device | |
| JP5265984B2 (en) | Image encoding apparatus and decoding apparatus | |
| KR100779498B1 (en) | Memory access apparatus and method for video codec | |
| JP2005244844A (en) | Moving image coding device | |
| JP4983160B2 (en) | Moving image processing device | |
| JPH0955940A (en) | Motion compensation module | |
| JPH06243031A (en) | Data processor | |
| US6889274B2 (en) | Signal processing circuit |