JPH06303461A - Clamping circuit for video camera - Google Patents

Abstract

PURPOSE:To improve the processing accuracy and the converging accuracy of a clamping circuit without increasing the cost nor requiring any offset control by inhibiting the supply of the output of a D/A converter to a sample holding/ integrating circuit when the correction is not needed for the output code of a clip circuit or a code converter. CONSTITUTION:An amplifier circuit 2 is prepared to amplify the output signal of a CCD, together with an A/D converter 3 which converts the output signal of the circuit 2 into a digital signal, a synchronizing adder circuit 16 which synchronously adds together the signals of the clamping section of the output signal of the converter 3, a subtractor circuit 20 which performs the subtraction between the output signal of the circuit 16 and a digital code signal showing a reference level, a clip circuit 21 which converts the output signal of the circuit 20 into a 3-bit code, a code converter 22 which converts the output of the circuit 21 into a 3-bit code, a D/A converter 8 which converts the output of the circuit 22 into an analog signal, a switch 25 which gates the output signal of the converter 8, a comparison control circuit 30, and a sample holding/integrating circuit 9 which integrates the output of the circuit 30.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えばビデオカメラ等
に適用して好適なビデオカメラのクランプ回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit for a video camera, which is suitable for application to, for example, a video camera.

【０００２】[0002]

【従来の技術】従来、例えばカラービデオカメラ等にお
いては、クランプ回路が使用されている。2. Description of the Related Art Conventionally, a clamp circuit has been used in, for example, a color video camera.

【０００３】ビデオカメラは例えば光学系からの光の
赤、緑、青の成分を夫々受け持つ３つのＣＣＤ（チャー
ジ・カップルド・デバイス）から供給される信号をプリ
アンプで増幅し、更にこれら赤、緑、青の映像信号をビ
デオアンプ、イメージエンハンサ、プロセスアンプで夫
々増幅処理した後に、ガンマ補正等の各種処理を施して
エンコーダに供給して例えばＮＴＳＣ方式のカラー映像
信号に変換し、これを出力するようにしている。A video camera, for example, amplifies signals supplied from three CCDs (charge coupled devices), which respectively handle red, green, and blue components of light from an optical system, and further amplifies the signals. , A blue video signal is amplified by a video amplifier, an image enhancer, and a process amplifier, respectively, and then subjected to various processes such as gamma correction, supplied to an encoder, converted into, for example, an NTSC system color video signal, and output. I am trying.

【０００４】上述のクランプ回路は、ホワイトバランス
調整や利得調整等の行えるビデオアンプやガンマ補正回
路等と共にビデオアンプ内に配される。The above-mentioned clamp circuit is arranged in the video amplifier together with a video amplifier, a gamma correction circuit and the like capable of white balance adjustment and gain adjustment.

【０００５】ホワイトバランス調整や利得調整等を行う
と、映像信号の基準黒レベルが変動し、これにより画面
上での黒の部分のバランスがくずれて画質が劣化する等
の弊害が起こりうる。When white balance adjustment or gain adjustment is performed, the reference black level of the video signal fluctuates, which may cause a problem such that the black portion on the screen is out of balance and the image quality is deteriorated.

【０００６】クランプ回路はこのような弊害が生じない
ようにするために、映像信号の波形の一点を一定の電位
に固定する役割を果たすようになされている。In order to prevent such adverse effects, the clamp circuit plays a role of fixing one point of the waveform of the video signal to a constant potential.

【０００７】このクランプ回路として、本出願人は先
に、Ａ−Ｄ変換された撮像素子の出力信号と基準レベル
を示すディジタルコード信号とを減算し、この信号を複
数ビットの誤差信号に変換してＤ−Ａ変換した後に積分
して利得制御信号としてＡ−Ｄ変換器の前段の可変増幅
回路に供給するようにしたクランプ回路（特願平３−３
１２５３２号）、Ａ−Ｄ変換された撮像素子の出力信号
の内所定の区間の信号を同期加算し、この同期加算した
信号と基準レベルを示すディジタルコード信号とを減算
し、この信号をＤ−Ａ変換した後に積分して利得制御信
号としてＡ−Ｄ変換器の前段の可変増幅回路に供給する
ようにしたクランプ回路（特願平３−３１２５３３
号）、Ａ−Ｄ変換されたＣＣＤの出力信号と基準レベル
を減算し、この信号をＤ−Ａ変換した後に積分して利得
制御信号としてＡ−Ｄ変換器の前段の可変増幅回路に供
給するようにしたクランプ回路において、Ａ−Ｄ変換器
の出力信号が第２の基準レベルよりも大きいときに積分
回路の積分値を急速に大きくするスピードアップ手段を
設けたクランプ回路（特願平３−３１２５３４号）、Ａ
−Ｄ変換された撮像素子の出力信号と基準レベルとを減
算し、この信号を複数ビットの誤差信号に変換してＤ−
Ａ変換した後に積分して利得制御信号としてＡ−Ｄ変換
器の前段の可変増幅回路に供給すると共に、映像信号期
間は積分値が変化しないようにしたクランプ回路（特願
平３−３１２５３５号）を提案している。As this clamp circuit, the present applicant has previously subtracted the A-D converted output signal of the image pickup device and the digital code signal indicating the reference level and converting this signal into a multi-bit error signal. Clamp circuit for performing D / A conversion after the D / A conversion and then integrating the gain control signal and supplying the gain control signal to the variable amplification circuit in the preceding stage of the A / D converter (Japanese Patent Application No. 3-3.
No. 12532), a signal in a predetermined section of the A-D converted output signal of the image pickup device is synchronously added, and the synchronously added signal and a digital code signal indicating a reference level are subtracted, and this signal is D- A clamp circuit which is A-converted and then integrated and supplied as a gain control signal to a variable amplifier circuit in the preceding stage of the A-D converter (Japanese Patent Application No. 3-312533).
No.), the A-D converted CCD output signal and the reference level are subtracted, this signal is D-A converted and then integrated to be supplied as a gain control signal to the variable amplification circuit in the preceding stage of the A-D converter. In such a clamp circuit, a clamp circuit provided with speed-up means for rapidly increasing the integral value of the integrator circuit when the output signal of the AD converter is larger than the second reference level (Japanese Patent Application No. 312534), A
-The D-converted output signal of the image sensor and the reference level are subtracted, and this signal is converted into a multi-bit error signal and D-
A clamp circuit which is integrated after A conversion and supplied as a gain control signal to the variable amplification circuit in the preceding stage of the AD converter, and the integration value is kept unchanged during the video signal period (Japanese Patent Application No. 3-315535). Is proposed.

【０００８】図３にこのクランプ回路の例を示し、以下
このクランプ回路について説明する。FIG. 3 shows an example of this clamp circuit, and this clamp circuit will be described below.

【０００９】この図３に示すクランプ回路は、撮像素子
で撮像して得た映像信号の基準黒レベル（図４Ａ及び図
４Ｂ参照）を水平周期で４サンプルして、そのコードを
“０２０Ｈ”または“０４０Ｈ”にクランプする回路で
ある。The clamp circuit shown in FIG. 3 samples four reference black levels (see FIGS. 4A and 4B) of a video signal obtained by imaging with an image sensor in a horizontal cycle, and codes the code as "020H" or This is a circuit that clamps to "040H".

【００１０】この図３において、１は図示を省略した
赤、緑または青用撮像素子からの映像信号が供給される
入力端子で、この入力端子１を介して撮像された映像信
号（図２Ａ参照）が増幅回路２の非反転入力端子（＋）
に供給される。In FIG. 3, reference numeral 1 is an input terminal to which a video signal from a red, green or blue image pickup device (not shown) is supplied, and a video signal imaged through the input terminal 1 (see FIG. 2A). ) Is the non-inverting input terminal (+) of the amplifier circuit 2.
Is supplied to.

【００１１】この増幅回路２からの出力映像信号は、Ａ
−Ｄコンバータ３に供給される。The output video signal from the amplifier circuit 2 is A
It is supplied to the -D converter 3.

【００１２】Ａ−Ｄコンバータ３に供給された入力映像
信号は、このＡ−Ｄコンバータ３により、図４Ｃに示す
サンプリングクロックによりサンプリングされてディジ
タル映像信号（図４Ｄ参照）になされた後、出力端子５
を介して図示しないビデオカメラのディジタルプロセス
回路に供給される。The input video signal supplied to the A / D converter 3 is sampled by the A / D converter 3 by the sampling clock shown in FIG. 4C to be a digital video signal (see FIG. 4D), and then output terminal. 5
Is supplied to a digital process circuit of a video camera (not shown).

【００１３】そしてこのディジタルプロセス回路（図示
を省略する）を経たディジタル映像信号は、例えばＮＴ
ＳＣエンコーダ（図示を省略する）により、ＮＴＳＣ方
式のカラー映像信号になされて、外部に出力される。The digital video signal passed through this digital process circuit (not shown) is, for example, NT.
An SC encoder (not shown) converts the color signal into an NTSC color video signal and outputs it to the outside.

【００１４】一方、Ａ−Ｄコンバータ３からのディジタ
ル映像信号は同期加算回路１６にも供給される。On the other hand, the digital video signal from the A / D converter 3 is also supplied to the synchronous adder circuit 16.

【００１５】この同期加算回路１６は、加算回路１７及
びＤ型フリップ・フロップ回路１８で構成される。The synchronous adder circuit 16 comprises an adder circuit 17 and a D-type flip-flop circuit 18.

【００１６】Ａ−Ｄコンバータ３からの１０ビットのデ
ータ列とされたディジタル映像信号がこの同期加算回路
１６の加算回路１７に供給され、この加算回路１７にお
いて、１０ビットのデータ列が次々に、例えば４回加算
され、１２ビットのデータ列とされてＤ型フリップ・フ
ロップ回路１８に供給される。The digital video signal in the form of a 10-bit data string from the A / D converter 3 is supplied to the adder circuit 17 of the synchronous adder circuit 16. In the adder circuit 17, the 10-bit data string is successively output. For example, it is added four times to form a 12-bit data string and supplied to the D-type flip-flop circuit 18.

【００１７】このＤ型フリップ・フロップ回路１８は図
示を省略したビデオカメラの制御部からのクロック信号
（図４Ｅ参照）に基いて１２ビットのデータ列をラッチ
する。The D-type flip-flop circuit 18 latches a 12-bit data string based on a clock signal (see FIG. 4E) from the control unit of the video camera (not shown).

【００１８】このＤ型フリップ・フロップ回路１８から
の出力信号は減算回路２０、コンパレータ１２及び加算
回路１７に夫々供給される。The output signal from the D-type flip-flop circuit 18 is supplied to the subtracting circuit 20, the comparator 12 and the adding circuit 17, respectively.

【００１９】このＤ型フリップ・フロップ回路１８にお
いては、例えば１つのコードだけをもってくるとノイズ
が乗るので、いくつかのコードをとってこれらの平均を
得るようにしている。In the D-type flip-flop circuit 18, for example, if only one code is brought, noise is added. Therefore, several codes are taken to obtain the average of them.

【００２０】さて減算回路２０に供給された１２ビット
のディジタル信号は、入力端子１９からの、図示を省略
したビデオカメラの制御部からのディジタル制御信号、
例えば“０２０Ｈ×４”や“０４０Ｈ×４”の１６進の
データ信号と減算処理される。The 12-bit digital signal supplied to the subtraction circuit 20 is a digital control signal from the control unit of the video camera (not shown) from the input terminal 19,
For example, the subtraction process is performed with a hexadecimal data signal of “020H × 4” or “040H × 4”.

【００２１】この減算処理された結果得られた１２ビッ
トのディジタル信号はクリップ回路２１に供給される。The 12-bit digital signal obtained as a result of this subtraction processing is supplied to the clipping circuit 21.

【００２２】このクリップ回路２１は、ディジタルクリ
ップ回路であって、減算回路２０からの１２ビットのデ
ィジタル信号をクリップして３ビットのディジタル信
号、即ち、３ビットで１２ビットの値を示せる信号にな
す。The clipping circuit 21 is a digital clipping circuit, which clips the 12-bit digital signal from the subtraction circuit 20 into a 3-bit digital signal, that is, a signal which indicates a 12-bit value with 3 bits. .

【００２３】このクリップ回路２１からの３ビットの出
力信号はコード変換回路２２に供給される。The 3-bit output signal from the clip circuit 21 is supplied to the code conversion circuit 22.

【００２４】このコード変換回路２２は、クリップ回路
２１からの３ビットのディジタル信号をＤ−Ａコンバー
タ８用の信号に変換する。The code conversion circuit 22 converts the 3-bit digital signal from the clipping circuit 21 into a signal for the DA converter 8.

【００２５】即ち、クリップ回路２１からの３ビットの
ディジタル信号が“１００（＋４に対応する）”のとき
には”１１１”に変換し、クリップ回路２１からの３ビ
ットのディジタル信号が“０１１（＋３に対応する）”
のときには”１１０”に変換し、クリップ回路２１から
の３ビットのディジタル信号が“０１０”（＋２に対応
する）”のときには”１０１”に変換し、クリップ回路
２１からの３ビットのディジタル信号が“００１（＋１
に対応する）”のときには”１００”に変換し、クリッ
プ回路２１からの３ビットのディジタル信号が“０００
（０に対応する）”のときには”０１１”に変換し、ク
リップ回路２１からの３ビットのディジタル信号が“１
１１（−１に対応する）”のときには”０１０”に変換
し、クリップ回路２１からの３ビットのディジタル信号
が“１１０（−２に対応する）”のときには”００１”
に変換し、クリップ回路２１からの３ビットのディジタ
ル信号が“１０１（−３に対応する）”のときには”０
００”に変換する。That is, when the 3-bit digital signal from the clipping circuit 21 is "100 (corresponding to +4)", it is converted into "111", and the 3-bit digital signal from the clipping circuit 21 is changed to "011 (+3)". Corresponding) ”
When it is, it is converted to "110", and when the 3-bit digital signal from the clipping circuit 21 is "010" (corresponding to +2), it is converted to "101", and the 3-bit digital signal from the clipping circuit 21 is converted. "001 (+1
(Corresponding to)), it is converted into "100" and the 3-bit digital signal from the clipping circuit 21 is converted into "000".
If it is "(corresponding to 0)", it is converted into "011", and the 3-bit digital signal from the clipping circuit 21 becomes "1".
11 (corresponding to -1) "is converted to" 010 ", and when the 3-bit digital signal from the clipping circuit 21 is" 110 (corresponding to -2) "," 001 "
When the 3-bit digital signal from the clipping circuit 21 is "101 (corresponding to -3)", it is converted to "0".
00 ".

【００２６】さて、このコード変換回路２２からの３ビ
ットの変換出力（図４Ｆ及び図４Ｇ参照）はＤ−Ａコン
バータ８によりアナログ信号（図４Ｈ参照）になされ、
これがゲート回路２３に供給される。The 3-bit conversion output (see FIGS. 4F and 4G) from the code conversion circuit 22 is converted into an analog signal (see FIG. 4H) by the DA converter 8.
This is supplied to the gate circuit 23.

【００２７】このゲート回路２３は入力端子２４を介し
て供給される、図示を省略したビデオカメラの制御部か
らのスイッチングパルス（図４Ｊ参照）によりスイッチ
２５のオン／オフを行い、図４Ｈに示す如きＤ−Ａコン
バータ８の出力信号をゲートする。This gate circuit 23 turns on / off the switch 25 by a switching pulse (see FIG. 4J) supplied from an input terminal 24 from a controller of a video camera (not shown), and is shown in FIG. 4H. The output signal of the DA converter 8 is gated.

【００２８】このスイッチングパルスはクランプ部分に
対応している。いいかえれば、補正量を捕らえることの
できる位置を示す信号で、この信号により、図４Ｂに示
す基準黒レベル期間のみの映像信号を補正することがで
きる。This switching pulse corresponds to the clamp portion. In other words, the signal indicating the position where the correction amount can be captured can be used to correct the video signal only in the reference black level period shown in FIG. 4B.

【００２９】即ち、ゲート回路２３がない場合には、図
４Ｉに示すように、映像信号の映像期間にもＤ−Ａコン
バータ８によってアナログ信号とされた信号がサンプル
ホールド及び積分回路９に供給されてしまい、この場
合、積分の時定数をクランプ周期よりもかなり長くしな
いと、クランプ直前とクランプ直後のＤＣレベル差が大
きくなってしまう。That is, in the case where the gate circuit 23 is not provided, as shown in FIG. 4I, the signal converted into the analog signal by the DA converter 8 is supplied to the sample hold and integration circuit 9 during the video period of the video signal. In this case, unless the integration time constant is made considerably longer than the clamp cycle, the DC level difference immediately before and immediately after the clamp becomes large.

【００３０】しかしながら、時定数を大きく設定する
と、クランプが１度外れ、再びもとの安定動作レベルと
なるまでに時間がかかってしまう。However, if the time constant is set to a large value, it will take some time for the clamp to come off once and to reach the original stable operation level again.

【００３１】そこで、ゲート回路２３により映像信号の
映像部分のＤＣレベルの変動を少なくするようにしてい
る。Therefore, the gate circuit 23 reduces the fluctuation of the DC level of the video portion of the video signal.

【００３２】このゲート回路２３でゲートされた信号は
サンプルホールド及び積分回路９に供給される。The signal gated by the gate circuit 23 is supplied to the sample hold and integration circuit 9.

【００３３】このサンプルホールド及び積分回路９は、
この図に示すように、抵抗器９ａ及びコンデンサ９ｂか
ら構成されている。The sample and hold and integration circuit 9 has
As shown in this figure, it is composed of a resistor 9a and a capacitor 9b.

【００３４】このサンプルホールド及び積分回路９から
の出力は制御信号（図４Ｋ参照）として増幅回路２の反
転入力端子（−）に供給される。The output from the sample and hold and integration circuit 9 is supplied to the inverting input terminal (-) of the amplifier circuit 2 as a control signal (see FIG. 4K).

【００３５】即ち、図４Ｋに示すように、ゲート回路２
３によるゲート処理により、映像信号の映像部分のＤＣ
レベルの変動の少ない制御信号がサンプルホールド及び
積分回路９より出力される。That is, as shown in FIG. 4K, the gate circuit 2
DC of the video part of the video signal by the gate processing by 3
A control signal with little level fluctuation is output from the sample hold and integration circuit 9.

【００３６】この制御信号による増幅回路２の制御動作
は、サンプルホールド及び積分回路９の抵抗器９ａ及び
コンデンサ９ｂの時定数により決定される。The control operation of the amplifier circuit 2 by this control signal is determined by the time constants of the resistor 9a and the capacitor 9b of the sample hold and integration circuit 9.

【００３７】増幅回路２にこの制御信号が供給される
と、この制御信号のレベルに応じて入力端子１より供給
される映像信号のレベルが可変される。When this control signal is supplied to the amplifier circuit 2, the level of the video signal supplied from the input terminal 1 is changed according to the level of this control signal.

【００３８】即ち、Ａ−Ｄコンバータ３から出力された
映像コードを図４Ｃに示す如きクロックで４回加算す
る。これを４で割れば平均値を得られるが、サンプリン
グ数が分かっているので、４倍したコードと比較を行え
ば良い。That is, the video code output from the AD converter 3 is added four times with the clock shown in FIG. 4C. An average value can be obtained by dividing this by 4, but since the number of samplings is known, it is sufficient to compare with a code multiplied by 4.

【００３９】従って、加算したコードからクランプしよ
うとするコード、即ち、“０２０Ｈ”または“０４０
Ｈ”の４倍を減算し、これを３ビットデータにするため
に、高域部分をクリップし、更にＤ−Ａコンバータ８用
にコード変換を行う。Therefore, the code to be clamped from the added code, that is, "020H" or "040"
4 times of H ″ is subtracted, the high-frequency part is clipped in order to convert this into 3-bit data, and code conversion is further performed for the DA converter 8.

【００４０】これをＤ−Ａコンバータ８によりアナログ
信号にした後に、ゲート処理し、更に積分を行うことに
より、ＤＣクランプをかけている。After this is converted into an analog signal by the D / A converter 8, it is gated and further integrated to perform DC clamp.

【００４１】一方、速度上昇回路１０を構成するコンパ
レータ１２に１２ビットのディジタル信号が供給される
と、入力端子１１を介して、図示を省略したビデオカメ
ラの制御部からの例えば基準コード等と比較を行い、そ
の比較結果をスイッチ１４のスイッチングパルスとして
出力する。On the other hand, when a 12-bit digital signal is supplied to the comparator 12 which constitutes the speed increasing circuit 10, it is compared with a reference code or the like from the controller of the video camera (not shown) via the input terminal 11. And outputs the comparison result as a switching pulse of the switch 14.

【００４２】この基準信号は可変可能であり、例えば１
６進コードの“０Ａ０Ｈ×４”で、コンパレータはこの
コード及び１２ビットのディジタル信号のレベル差を
得、このレベル差が大きいときには、スイッチ１４に供
給するスイッチングパルスを例えばハイレベル“１”に
し、スイッチを閉成させる。This reference signal is variable, for example 1
With the hexadecimal code “0A0H × 4”, the comparator obtains the level difference between this code and the 12-bit digital signal. When this level difference is large, the switching pulse supplied to the switch 14 is set to, for example, a high level “1”, Close the switch.

【００４３】さてこのスイッチ１４の一方の固定接点に
は例えば正の電源が供給される端子１３に接続され、他
方の固定接点は抵抗器１５を介してサンプルホールド及
び積分回路９を構成するコンデンサ９ｂに直列に接続さ
れている。Now, one fixed contact of the switch 14 is connected to, for example, a terminal 13 to which a positive power is supplied, and the other fixed contact is connected via a resistor 15 to a capacitor 9b constituting a sample hold and integration circuit 9. Are connected in series.

【００４４】スイッチ１４がオンのときには、このスイ
ッチ１４及び抵抗器１５を介して電源端子１３からの電
流がコンデンサ９ｂに流れ込み、この電流がコンデンサ
９ｂに充電される。When the switch 14 is on, the current from the power supply terminal 13 flows into the capacitor 9b via the switch 14 and the resistor 15, and this current is charged in the capacitor 9b.

【００４５】従って、スイッチ１４がオンのときには、
コンデンサ９ｂに電源端子１３からの電流及び入力信号
電流の充電がなされるので、ゲート回路２３からの制御
信号は抵抗器９ａ及びコンデンサ９ｂの時定数に依らず
に増幅回路２に供給される。Therefore, when the switch 14 is on,
Since the capacitor 9b is charged with the current from the power supply terminal 13 and the input signal current, the control signal from the gate circuit 23 is supplied to the amplifier circuit 2 regardless of the time constants of the resistor 9a and the capacitor 9b.

【００４６】即ち、増幅回路２においては、入力映像信
号に対して素早くレベルの制御処理を行うことができ
る。That is, in the amplifier circuit 2, the level control processing can be quickly performed on the input video signal.

【００４７】これについて図６を参照して説明が、説明
の都合上、図３の回路において、ゲート回路２３を除い
た場合で説明する。This will be described with reference to FIG. 6, but for convenience of explanation, the case where the gate circuit 23 is omitted from the circuit of FIG. 3 will be described.

【００４８】この図６に示すように、ゲート回路２３が
ない場合は、サンプルホールド及び積分回路９の出力は
安定動作時で、例えばこの図６Ａに示すような信号とな
っている。As shown in FIG. 6, when the gate circuit 23 is not provided, the output of the sample hold and integration circuit 9 is a signal as shown in FIG. 6A, for example, during stable operation.

【００４９】この図６において、Δｔは変化する時間、
ΔＦＢＬは変化量である。In FIG. 6, Δt is the changing time,
ΔFBL is the amount of change.

【００５０】この図６Ａに示すように、変化の度合、即
ち、ΔＦＢＬ／Δｔの傾きを以て安定動作を保っている
ことが分かる。As shown in FIG. 6A, it is understood that the stable operation is maintained with the degree of change, that is, the inclination of ΔFBL / Δt.

【００５１】しかしながら、電源の投入時等には、制御
信号のレベルが図６Ｂに示すように、略グランドレベル
となっているので、上述の安定状態のレベルとなるま
で、安定レベルの場合と同様の傾きでレベルが上昇する
こととなる。However, when the power is turned on or the like, the level of the control signal is substantially the ground level as shown in FIG. 6B. Therefore, the level is the same as that in the stable level until it reaches the level in the stable state. The level increases with the inclination of.

【００５２】従って、電源投入時等には、制御信号が安
定レベルとなるまでに時間がかかる。Therefore, when the power is turned on, it takes time for the control signal to reach a stable level.

【００５３】従って、上述のようにコンパレータ１２に
おいてレベル差が大とされたときには、スイッチ１４が
オンとなり、コンデンサ９ｂに電源端子１３からの電流
が流れ込み、これにより傾きを大として安定状態レベル
に達する速度を上昇させるようにしている。Therefore, when the level difference in the comparator 12 is large as described above, the switch 14 is turned on and the current from the power supply terminal 13 flows into the capacitor 9b, thereby increasing the slope and reaching the stable state level. I try to increase the speed.

【００５４】ここで、図３に示すように、スイッチ１４
のオン時に抵抗器１５を流れる電流をｉｓ、抵抗器９ａ
を流れる電流をｉ、コンデンサ９ｂに流れ込む電流をｉ
ｃとすると、安定状態は、電流ｉｓがオフなので電流ｉ
ｃ＝電流ｉとなり、ΔＦＢＬ／Δｔの傾きは通常の傾き
となり、この傾きを以て制御信号のレベルが上昇する。Here, as shown in FIG.
Is on, the current flowing through the resistor 15 is
Is the current flowing through the capacitor 9b, and the current flowing into the capacitor 9b is i.
In the stable state, the current i is off and the current i is
c = current i, the slope of ΔFBL / Δt becomes a normal slope, and the level of the control signal rises with this slope.

【００５５】一方、スイッチ１４のクランプが大きく外
れている場合（電源投入時等）スイッチ１４がオンとな
り、電流ｉｃ＝電流ｉｓ＋電流ｉとなるのでΔＦＢＬ／
Δｔの傾きが大となり、収束が速くなる。On the other hand, when the clamp of the switch 14 is largely disengaged (when the power is turned on, etc.), the switch 14 is turned on and the current ic = the current is + the current i, so ΔFBL /
The gradient of Δt becomes large, and the convergence becomes faster.

【００５６】ここで、図３に示したクランプ回路を簡略
化したブロック図（図３に示したゲート回路２３は除か
れているものとする）を図５に示し、以下これについて
説明する。Here, a simplified block diagram of the clamp circuit shown in FIG. 3 (assuming that the gate circuit 23 shown in FIG. 3 is omitted) is shown in FIG. 5, which will be described below.

【００５７】この図５に示すように、この例において
は、入力端子１に供給された映像信号をＡ−Ｄコンバー
タ３でディジタルデータになし、これを出力端子５を介
して図示を省略したビデオカメラのディジタルプロセス
回路に供給すると共に、エラー検出回路７（即ち、図３
においては同期加算回路１６からコード変換回路までで
ある）によりディジタル映像信号を３ビットのディジタ
ル信号になし、これをＤ−Ａコンバータ８によりアナロ
グ信号にし、このアナログ信号を積分回路９により積分
するようにしている。As shown in FIG. 5, in this example, the video signal supplied to the input terminal 1 is converted into digital data by the A / D converter 3, and the video signal (not shown) is output via the output terminal 5. The error detection circuit 7 (that is, FIG.
In the above, from the synchronous addition circuit 16 to the code conversion circuit), the digital video signal is converted into a 3-bit digital signal, the DA signal is converted into an analog signal, and the analog signal is integrated by the integration circuit 9. I have to.

【００５８】図３を簡略化して示したこの図５に示すク
ランプ回路以外の、例えばアナログ制御信号とする前の
ディジタルデータの時点で１ビットのデータ列しかない
他のクランプ回路では、エラー検出回路からの出力信号
のレベルは“１”か“０”であり、従ってそのようなク
ランプ回路の積分回路から出力される制御信号の傾き、
即ち、変化量ΔＦＢＬ／時間Δｔは比較的大きなものと
なる。Other than the clamp circuit shown in FIG. 5 which is a simplified version of FIG. 3, in other clamp circuits having only a 1-bit data string at the time of digital data before being converted into an analog control signal, an error detection circuit is used. The level of the output signal from is either "1" or "0", so the slope of the control signal output from the integrating circuit of such a clamp circuit,
That is, the amount of change ΔFBL / time Δt becomes relatively large.

【００５９】しかしながら、この傾きを大きくするとク
ランプ直後と次のクランプの直前のＤＣレベルの差が大
となるので、積分回路６の時定数等を変えて傾きを小さ
くしていた。However, if the slope is increased, the difference between the DC levels immediately after the clamp and immediately before the next clamp becomes large. Therefore, the slope is reduced by changing the time constant of the integrating circuit 6.

【００６０】ところが、例えば電源投入時等のように、
クランプが大きく外れた場合には、傾きが小さいことに
起因して、収束までに時間がかかってしまう。However, for example, when the power is turned on,
When the clamp is largely disengaged, it takes time to converge due to the small inclination.

【００６１】従ってこの例においては、図５及び図７に
示すように、３ビットのディジタル制御信号をアナログ
変換した後に積分し、増幅回路２の制御用の信号として
出力するようにしている。Therefore, in this example, as shown in FIGS. 5 and 7, the 3-bit digital control signal is converted into an analog signal, integrated, and output as a signal for controlling the amplifier circuit 2.

【００６２】この図７Ｅに示すように、図５において、
Ｄ−Ａコンバータ８に供給される信号ｐ３は複数の電位
を持った信号となるので、これを積分した出力ｐ４は図
７Ｆに示すようになる。As shown in FIG. 7E, in FIG.
Since the signal p3 supplied to the D-A converter 8 is a signal having a plurality of potentials, the integrated output p4 is as shown in FIG. 7F.

【００６３】例えば、下位１ビットが変化したときのΔ
ＦＢＬを、１ビット時と同様に設定すると、最もクラン
プが外れている場合に、１ビット時の±４倍の利得を得
ることができる。For example, Δ when the lower 1 bit changes
When FBL is set in the same manner as in 1 bit, a gain of ± 4 times that in 1 bit can be obtained when the clamp is most off.

【００６４】即ち、図６に示すように、例えば図６Ｃに
示すようなＤ−Ａコンバータ８の出力があった場合は、
上述した他のクランプ回路においては図６Ｄにｐｙで示
す如き傾きで安定動作レベルに収束し、この例のクラン
プ回路にあっては、図６Ｄにｐｘで示す如き傾き（信号
ｐｙと比較して上下に４つずつの傾きを選択できる）で
安定動作レベルに収束する。That is, as shown in FIG. 6, for example, when there is an output from the DA converter 8 as shown in FIG. 6C,
The other clamp circuit described above converges to a stable operation level with a slope as shown by py in FIG. 6D, and the clamp circuit of this example has a slope as shown by px in FIG. It is possible to select four slopes for each) and converge to a stable operation level.

【００６５】この図６Ｄで明らかなように、エラー検出
回路７からのエラー信号を１ビットから３ビットにする
だけで、１ビットの場合と比較して±４倍の利得を得る
ことができ、ノイズの影響を受けにくく、信号の切り替
わり時等にも有効となり、収束が格段に速くなる。As is apparent from FIG. 6D, only by changing the error signal from the error detection circuit 7 from 1 bit to 3 bits, a gain of ± 4 times that in the case of 1 bit can be obtained. It is less susceptible to noise, is effective even when switching signals, and converges significantly faster.

【００６６】即ち、多ビット化すればする程、そのエラ
ー分に応じたΔＦＢＬ／Δｔが得られるので、発振を防
止すると共に収束時間を短くして、精度の良いフィード
バッククランプを行うことができる。That is, as the number of bits is increased, ΔFBL / Δt corresponding to the error is obtained, so that oscillation can be prevented, the convergence time can be shortened, and accurate feedback clamp can be performed.

【００６７】[0067]

【発明が解決しようとする課題】ところで、図３を参照
して説明したクランプ回路では、Ｄ−Ａコンバータ８及
びゲート回路２３間にＤＣ（直流）のオフセット調整回
路が実用上必要となる。In the clamp circuit described with reference to FIG. 3, a DC (direct current) offset adjustment circuit is practically required between the DA converter 8 and the gate circuit 23.

【００６８】これについて図８を参照して説明する。こ
の図８は図３に示したクランプ回路の一部及び、これに
更に追加すべきオフセット調整回路２６を示した構成図
である。This will be described with reference to FIG. FIG. 8 is a configuration diagram showing a part of the clamp circuit shown in FIG. 3 and an offset adjusting circuit 26 to be added to the clamp circuit.

【００６９】これは、図３に示したクリップ回路２１の
出力が“０００”（コード変換回路２２の出力は“０１
１”となる）となるクランプ区間のコードが基準レベル
と同じ、且つ、誤差が“０”のとき（尚、コード変換回
路２２における変換の基準を変えれば“１００”或いは
“０１０”にもなるのでコード変換回路２２の出力の値
そのものは問題ではない）に変換、即ち、補正を必要と
しないときに、もし、図８に示すようなオフセット調整
回路２６がないと、Ａ−Ｄコンバータ８の分解能に応じ
たオフセット電圧がＡ−Ｄコンバータ８の出力に含まれ
るからである。The output of the clip circuit 21 shown in FIG. 3 is "000" (the output of the code conversion circuit 22 is "01".
When the code of the clamp section that becomes 1 ”is the same as the reference level and the error is“ 0 ”(note that if the conversion reference in the code conversion circuit 22 is changed, it becomes“ 100 ”or“ 010 ”). Therefore, the value itself of the output of the code conversion circuit 22 does not matter), that is, when correction is not required, if the offset adjustment circuit 26 as shown in FIG. This is because the offset voltage according to the resolution is included in the output of the AD converter 8.

【００７０】ここで、図８に示す各ポイントａ、ｂ及び
ｃの電圧の関係を図９を参照して説明する。図９におい
て縦軸は電圧を示し、この図９に示すように、ポイント
ａの電圧をＶａ、ポイントｂの電圧をＶｂ、ポイントＶ
ｃの電圧をＶｃとする。Here, the relationship between the voltages at the points a, b and c shown in FIG. 8 will be described with reference to FIG. In FIG. 9, the vertical axis represents the voltage. As shown in FIG. 9, the voltage at the point a is Va, the voltage at the point b is Vb, and the point V.
The voltage of c is Vc.

【００７１】つまりこの図９に示すように、動作が安定
しているときのサンプルホールド及び積分回路９の出力
電圧をＶａで示す電圧とした場合に、Ｄ−Ａコンバータ
８の出力電圧Ｖｃはその分解能に応じたオフセットを含
む電圧である。That is, as shown in FIG. 9, when the output voltage of the sample hold and integration circuit 9 when the operation is stable is set to a voltage indicated by Va, the output voltage Vc of the DA converter 8 is It is a voltage including an offset according to the resolution.

【００７２】従って、図８に示すようなオフセット調整
回路２６を追加し、Ｄ−Ａコンバータ８からの出力電圧
Ｖｃがオフセットを含んだ電圧であっても、サンプルホ
ールド及び積分回路９の出力電圧ＶａのＤＣレベルが変
動しないように、オフセット調整回路２６によりＤ−Ａ
コンバータ８の出力電圧Ｖｃを或いは正方向にシフトし
てサンプルホールド及び積分回路９の出力電圧（ホール
ド電圧）と等しくなるようにする必要がある。尚、図に
おいては電圧Ｖｃはオフセットにより高くなっているの
で、この場合のシフト方向は負方向となる。Therefore, an offset adjusting circuit 26 as shown in FIG. 8 is added, and even if the output voltage Vc from the DA converter 8 is a voltage including an offset, the output voltage Va of the sample hold and integration circuit 9 is increased. Of the offset adjustment circuit 26 so that the DC level of
It is necessary to shift the output voltage Vc of the converter 8 in the positive direction or to make it equal to the output voltage (hold voltage) of the sample hold and integration circuit 9. In the figure, since the voltage Vc is high due to the offset, the shift direction in this case is the negative direction.

【００７３】もし、図８に示すようなオフセット調整回
路２６を使用しないと、補正を行わなくても良いときに
補正を行うという動作を何度も繰り返し、結果的に動作
が安定しなくなってしまう。If the offset adjusting circuit 26 as shown in FIG. 8 is not used, the operation of performing the correction when it is not necessary to perform the correction is repeated many times, and as a result, the operation becomes unstable. .

【００７４】また、オフセット調整回路２６を用いない
で、Ｄ−Ａコンバータ８の分解能を高くすることも考え
られるがその場合、Ｄ−Ａコンバータ８の価格が非常に
高価となるだけでなく、分解能の高いＤ−Ａコンバータ
８を用いてもオフセットレベルが小さくなるだけで、基
本的にはオフセット電圧が出力電圧に含まれなくなるこ
とはない。It is also conceivable to increase the resolution of the DA converter 8 without using the offset adjusting circuit 26. In that case, not only the price of the DA converter 8 becomes very expensive, but also the resolution is high. Even if a high D / A converter 8 is used, the offset level only decreases, and basically the offset voltage does not disappear from the output voltage.

【００７５】さて、図８に示すような直流オフセット回
路２６を用いるようにした場合、一般的にはボリウムを
接続し、このボリウムを手動で調整することによってオ
フセット調整回路２６での電圧シフト量を調整すること
になる。Now, when the DC offset circuit 26 as shown in FIG. 8 is used, a volume is generally connected and the voltage shift amount in the offset adjustment circuit 26 is adjusted by manually adjusting the volume. It will be adjusted.

【００７６】しかしながら、オフセット調整回路２６で
１回調整を行ったからといってその１回の調整だけでオ
フセット調整回路２６が以降確実に動作し、適切にオフ
セットの調整を行うことは厳密に言えば有り得ない。However, strictly speaking, even if the offset adjustment circuit 26 makes one adjustment, the offset adjustment circuit 26 will operate reliably thereafter and the offset adjustment will be properly performed by only one adjustment. Impossible.

【００７７】このクランプ回路が搭載されるビデオカメ
ラは様々な条件の場所で使用されると共に、使用時間は
決して短くない。つまり、いくらオフセット調整を行っ
ても、その後の環境変化、或いは回路系に電源を供給し
ている時間によって回路の各構成要素、例えば図３に示
した増幅回路２、Ａ−Ｄコンバータ３、Ｄ−Ａコンバー
タ８においてＤＣ変動を発生するからである。A video camera equipped with this clamp circuit is used under various conditions, and the usage time is not short. That is, no matter how much the offset is adjusted, each component of the circuit, for example, the amplification circuit 2, the A / D converter 3, and the D shown in FIG. 3 may be changed depending on the subsequent environmental change or the time when the power is supplied to the circuit system. This is because DC fluctuation occurs in the A converter 8.

【００７８】本発明はこのような点を考慮してなされた
もので、回路のコストを上昇させることなく、且つ、オ
フセット調整を行うことなく収束精度を向上できるビデ
オカメラのクランプ回路を提案しようとするものであ
る。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a clamp circuit for a video camera which can improve the convergence accuracy without increasing the cost of the circuit and without adjusting the offset. To do.

【００７９】[0079]

【課題を解決するための手段】本発明は、撮像素子の出
力信号を増幅する可変増幅手段２と、この可変増幅手段
２の出力信号をディジタル信号に変換するＡ−Ｄ変換器
３と、このＡ−Ｄ変換器３の出力信号の所定の区間の信
号を同期加算する同期加算手段１６と、この同期加算手
段１６の出力信号と基準レベルを示すディジタルコード
信号とを減算する減算手段２０と、この減算手段２０の
出力信号をアナログ信号に変換するＤ−Ａ変換器８と、
このＤ−Ａ変換器８の出力信号をゲートするゲート手段
２５、３０と、このゲート手段２５、３０からの出力を
積分する積分手段９とを有し、この積分手段９の出力信
号を可変増幅手段２に供給するようにしたものである。According to the present invention, there is provided a variable amplification means 2 for amplifying an output signal of an image pickup device, an AD converter 3 for converting the output signal of the variable amplification means 2 into a digital signal, and A synchronous adder 16 for synchronously adding signals in a predetermined section of the output signal of the AD converter 3, and a subtractor 20 for subtracting the output signal of the synchronous adder 16 and the digital code signal indicating the reference level, A DA converter 8 for converting the output signal of the subtraction means 20 into an analog signal;
It has gate means 25 and 30 for gating the output signal of the DA converter 8 and integrating means 9 for integrating the outputs from the gate means 25 and 30, and the output signal of the integrating means 9 is variably amplified. It is adapted to be supplied to the means 2.

【００８０】更に上述において本発明は、ゲート手段２
５、３０において減算手段２０からの出力信号を所定値
と比較し、その比較の結果に基いてビデオカメラ本体回
路からの制御信号によるゲート動作の制御を行うように
したものである。Further, in the above description, the present invention provides the gate means 2
5 and 30, the output signal from the subtracting means 20 is compared with a predetermined value, and the gate operation is controlled by the control signal from the video camera body circuit based on the comparison result.

【００８１】[0081]

【作用】上述せる本発明によれば、撮像素子の出力信号
を可変増幅手段２で増幅し、この可変増幅手段２の出力
信号をＡ−Ｄ変換器３でディジタル信号に変換し、この
Ａ−Ｄ変換器３の出力信号の所定の区間の信号を同期加
算手段１６で同期加算し、この同期加算手段１６の出力
信号と基準レベルを示すディジタルコード信号とを減算
手段２０で減算し、この減算手段２０の出力信号をＤ−
Ａ変換器８でアナログ信号に変換し、このＤ−Ａ変換器
８の出力信号をゲート手段２５、３０でゲートし、この
ゲート手段２５、３０からの出力を積分手段９で積分
し、この積分手段９の出力信号を可変増幅回路２に供給
する。According to the present invention described above, the output signal of the image pickup device is amplified by the variable amplification means 2, the output signal of the variable amplification means 2 is converted into a digital signal by the AD converter 3, and this A- The signal of a predetermined section of the output signal of the D converter 3 is synchronously added by the synchronous addition means 16, and the output signal of the synchronous addition means 16 and the digital code signal indicating the reference level are subtracted by the subtraction means 20, and this subtraction is performed. The output signal of the means 20 is D-
The A converter 8 converts the analog signal into an analog signal, the output signals of the D-A converter 8 are gated by the gate means 25 and 30, the outputs from the gate means 25 and 30 are integrated by the integrating means 9, and the integration is performed. The output signal of the means 9 is supplied to the variable amplifier circuit 2.

【００８２】更に上述において本発明の構成によれば、
ゲート手段２５、３０において減算手段２０からの出力
信号を所定値と比較し、その比較の結果に基いてビデオ
カメラ本体回路からの制御信号によるゲート動作の制御
を行う。Further, according to the configuration of the present invention described above,
The gate means 25, 30 compares the output signal from the subtraction means 20 with a predetermined value, and controls the gate operation by a control signal from the video camera main body circuit based on the comparison result.

【００８３】[0083]

【実施例】以下に、図１を参照して本発明ビデオカメラ
のクランプ回路の一実施例について詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the clamp circuit of the video camera of the present invention will be described in detail below with reference to FIG.

【００８４】この図１において、図３と対応する部分に
は同一符号を付してその詳細説明を省略する。In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.

【００８５】この図１に示すビデオカメラのクランプ回
路は、図３に示したクランプ回路と同様、撮像素子で撮
像して得た映像信号の基準黒レベル（図４Ａ及び図４Ｂ
参照）を水平周期で４サンプルして、そのコードを“０
２０Ｈ”または“０４０Ｈ”にクランプする回路であ
る。尚、説明の便宜上、図３に示した速度上昇回路１０
の図示及びその説明を省略する（但し、速度上昇回路１
０を含む構成あっても、含まない構成であっても良
い）。Like the clamp circuit shown in FIG. 3, the clamp circuit of the video camera shown in FIG. 1 has the reference black level (FIGS. 4A and 4B) of the video signal obtained by the image pickup device.
4) in the horizontal cycle, and the code is “0
20H "or" 040H ". For convenience of explanation, the speed increasing circuit 10 shown in FIG.
Illustration and description thereof are omitted (however, the speed increasing circuit 1
It may or may not include 0).

【００８６】この図１において、３０は比較制御回路
で、スイッチ３２及びコンパレータ３３で構成する。こ
の比較制御回路３０の入力端子３１には、図３に示した
入力端子２４と同様に、図示しないビデオカメラの制御
部からのスイッチングパルスが供給される。In FIG. 1, reference numeral 30 is a comparison control circuit, which is composed of a switch 32 and a comparator 33. Similar to the input terminal 24 shown in FIG. 3, a switching pulse is supplied from an unillustrated controller of the video camera to the input terminal 31 of the comparison control circuit 30.

【００８７】図に示すように、入力端子３１をスイッチ
３２の一方の接点に接続し、コンパレータ３３の出力で
このスイッチ３２のスイッチングを行うようにすると共
に、このスイッチ３２の他方の端子から出力する信号、
即ち、入力端子３１からのスイッチングパルスでスイッ
チ２５をスイッチングするようにする。As shown in the figure, the input terminal 31 is connected to one contact of the switch 32 so that the output of the comparator 33 switches the switch 32, and the other terminal of the switch 32 outputs the output. signal,
That is, the switch 25 is switched by the switching pulse from the input terminal 31.

【００８８】つまり、入力端子３１を介して供給される
スイッチングパルスのスイッチ２５への制御用としての
供給を、コンパレータ３３の比較結果に基いて制御しよ
うとするものである。That is, the control pulse supply of the switching pulse supplied through the input terminal 31 to the switch 25 is controlled based on the comparison result of the comparator 33.

【００８９】コンパレータ３３はクリップ回路２１から
の３ビットのコードが補正をしなくても良いことを示す
コード（“０００”）、即ち、クランプ区間のコードが
基準レベルと同じ場合には、スイッチ３２をオフにして
入力端子３１を介して供給されるスイッチングパルスが
制御用としてスイッチ２５に供給されないようにする。The comparator 33 switches the switch 32 when the code (“000”) indicating that the 3-bit code from the clipping circuit 21 does not need to be corrected, that is, the code in the clamp section is the same as the reference level. Is turned off so that the switching pulse supplied through the input terminal 31 is not supplied to the switch 25 for control.

【００９０】つまり、補正の必要がない場合には、スイ
ッチ２５はオフのままであるので、このときはＤ−Ａコ
ンバータ８からの出力はサンプルホールド及び積分回路
９には供給されない。従って、上述したようなＤ−Ａコ
ンバータ８のオフセットによる影響を受けないようにす
ることができる。That is, when the correction is not necessary, the switch 25 remains off, so that the output from the DA converter 8 is not supplied to the sample hold and integration circuit 9 at this time. Therefore, it is possible to prevent the influence of the offset of the D-A converter 8 as described above.

【００９１】コンパレータ３３に補正をしなくても良い
場合のコード“０００”を記憶させておけば、クリップ
回路２１から供給されるコードと比較するという簡単な
動作だけでスイッチ２５の制御を行うことができる。If the code "000" used when the correction is not necessary is stored in the comparator 33, the switch 25 can be controlled only by the simple operation of comparing with the code supplied from the clip circuit 21. You can

【００９２】基準黒レベルはＣＣＤの内上端部分及び右
端部分（例えば５６セル分）の光を入射させないように
した部分の出力で得る。しかしながら実際にはその領域
に光を入射しないようにしても微小電流が出力されてし
まい、本来の黒レベルを得られなくなるため、クランプ
する必要が生じるわけである。従って、入力端子３１に
供給されるスイッチングパルスがハイレベル“１”のと
きがＣＣＤの右端５６セルに対応したクランプ期間とす
ると、このクランプ期間に補正をしなくても良い場合に
Ｄ−Ａコンバータ８のオフセット、或いは増幅回路２、
Ａ−Ｄコンバータ３やＤ−Ａコンバータ８の環境変化等
によるＤＣ変動によってオフセットが出力されると基準
黒レベルをクランプできなくなってしまう。そこで、本
例のように、補正をしなくてもよいことを示すコード
（“０００”）がクリップ回路２１から供給されたとき
はスイッチングパルスによるスイッチ２５のオン（閉
成）をキャンセルさせ、サンプルホールド及び積分回路
９に前の電圧をホールドさせ、クランプ動作を安定させ
るようにするのである。The reference black level can be obtained by the output of the upper end portion and the right end portion (for example, 56 cells) of the CCD where the light is prevented from entering. However, in reality, even if the light is not made incident on the area, a minute current is output, and the original black level cannot be obtained. Therefore, it is necessary to clamp. Therefore, assuming that the clamp period corresponding to the rightmost 56 cells of the CCD is when the switching pulse supplied to the input terminal 31 is at the high level "1", the DA converter can be used when no correction is required during this clamp period. 8 offset or amplifier circuit 2,
If the offset is output due to the DC fluctuation due to the environmental change of the AD converter 3 or the DA converter 8, the reference black level cannot be clamped. Therefore, when a code (“000”) indicating that correction is not necessary is supplied from the clip circuit 21 as in this example, the switch 25 is turned on (closed) by a switching pulse and canceled. The hold and integrator circuit 9 holds the previous voltage to stabilize the clamp operation.

【００９３】尚、比較の対象としてはコード変換回路２
２の出力を用いても同じことである。この場合、補正を
する必要のないことを示すコードとしては、例えば次に
示すようにコード変換回路２２における変換の基準で変
わる。The code conversion circuit 2 is to be compared.
The same is true with the output of 2. In this case, the code indicating that it is not necessary to make a correction changes according to the conversion standard in the code conversion circuit 22, for example, as shown below.

【００９４】例えばコード変換回路２２が、変換クリッ
プ回路２１からの３ビットのディジタル信号が“１００
（＋４に対応する）”のときに“１１１”に変換し、ク
リップ回路２１からの３ビットのディジタル信号が“０
１１（＋３に対応する）”のときに“１１０”に変換
し、クリップ回路２１からの３ビットのディジタル信号
が“０１０（＋２に対応する）”のときに“１０１”に
変換し、クリップ回路２１からの３ビットのディジタル
信号が“００１（＋１に対応する）”のときに“１０
０”に変換し、クリップ回路２１からの３ビットのディ
ジタル信号が“０００（０に対応する）”のときに“０
１１”に変換し、クリップ回路２１からの３ビットのデ
ィジタル信号が“１１１（−１に対応する）”のときに
“０１０”に変換し、クリップ回路２１からの３ビット
のディジタル信号が“１１０（−２に対応する）”のと
きに“００１”に変換し、クリップ回路２１からの３ビ
ットのディジタル信号が“１０１（−３に対応する）”
のときに“０００”に変換するように設定した場合、補
正をしなくても良いコードは“０１１”となる。For example, in the code conversion circuit 22, the 3-bit digital signal from the conversion clip circuit 21 is "100".
(Corresponding to +4) ", it is converted into" 111 ", and the 3-bit digital signal from the clipping circuit 21 becomes" 0 ".
11 (corresponding to +3) "is converted to" 110 ", and when the 3-bit digital signal from the clipping circuit 21 is" 010 (corresponding to +2) ", it is converted to" 101 ". When the 3-bit digital signal from 21 is "001 (corresponding to +1)", "10"
When the 3-bit digital signal from the clip circuit 21 is "000 (corresponding to 0)", it is converted to "0".
11 ", and when the 3-bit digital signal from the clipping circuit 21 is" 111 (corresponding to -1) ", it is converted to" 010 ", and the 3-bit digital signal from the clipping circuit 21 is" 110 ". (Corresponding to −2) ”is converted into“ 001 ”, and the 3-bit digital signal from the clipping circuit 21 becomes“ 101 (corresponding to −3) ”.
In case of setting to convert to “000” at the time, the code that does not need to be corrected is “011”.

【００９５】また、コード変換回路２２が、変換クリッ
プ回路２１からの３ビットのディジタル信号が“０１１
（＋３以上に対応する）”のときに“１１１”に変換
し、クリップ回路２１からの３ビットのディジタル信号
が“０１０（＋２に対応する）”のときに“１１０”に
変換し、クリップ回路２１からの３ビットのディジタル
信号が“００１（＋１に対応する）”のときに“１０
１”に変換し、クリップ回路２１からの３ビットのディ
ジタル信号が“０００（０に対応する）”のときに“１
００”に変換し、クリップ回路２１からの３ビットのデ
ィジタル信号が“１１１（−１に対応する）”のときに
“０１１”に変換し、クリップ回路２１からの３ビット
のディジタル信号が“０１０（−２に対応する）”のと
きに“００１”に変換し、クリップ回路２１からの３ビ
ットのディジタル信号が“１０１（−３に対応する）”
のときに“００１”に変換し、クリップ回路２１からの
３ビットのディジタル信号が“１００（−４以下に対応
する）”のときに“０００”に変換するように設定した
場合、補正をしなくても良いコードは“１００”とな
る。Further, the code conversion circuit 22 receives the 3-bit digital signal from the conversion clip circuit 21 as "011".
(Corresponding to +3 or more) "is converted to" 111 ", and when the 3-bit digital signal from the clipping circuit 21 is" 010 (corresponding to +2) ", it is converted to" 110 ". When the 3-bit digital signal from 21 is "001 (corresponding to +1)", "10"
1 "when the 3-bit digital signal from the clip circuit 21 is" 000 (corresponding to 0) ".
00 ", and when the 3-bit digital signal from the clipping circuit 21 is" 111 (corresponding to -1) ", it is converted to" 011 ", and the 3-bit digital signal from the clipping circuit 21 is" 010 ". (Corresponding to −2) ”is converted into“ 001 ”, and the 3-bit digital signal from the clipping circuit 21 becomes“ 101 (corresponding to −3) ”.
When it is set to be converted to “001” at the time of, and to be converted to “000” when the 3-bit digital signal from the clip circuit 21 is “100 (corresponding to −4 or less)”, the correction is performed. The code that does not need to be "100".

【００９６】従って、コンパレータ３３に補正をしなく
ても良い場合のコード“０１１”や“１００”等を記憶
させておけば、コード変換回路２２から供給されるコー
ドと比較するという簡単な動作だけでスイッチ２５の制
御を行うことができる。Therefore, by storing the codes "011", "100", etc., which need not be corrected in the comparator 33, only a simple operation of comparing with the code supplied from the code conversion circuit 22. The switch 25 can be controlled with.

【００９７】ところで、上述した比較制御回路３０は例
えば補正をしなくても良いコードを“１００”（コード
変換回路２２の出力）と設定した場合、図２Ｂに示すよ
うに、その前後のコード“１０１”及び“０１１”（補
正をしなくても良いコードを“０１１”とその前後のコ
ードは“１００”及び“０１０”となる）、即ち、最も
補正量の小さいコードのときにＤ−Ａコンバータ８が出
力する電圧範囲（図２Ａにおいて斜線で示す範囲）であ
れば、図２Ａに示すように、サンプルホールド及び積分
回路９の出力電圧を変化させることができ、これによっ
て、この電圧に相当するＡ−Ｄコンバータ３の出力コー
ドまでクランプレベルを自由に設定することができる。By the way, when the above-mentioned comparison control circuit 30 sets, for example, a code which does not need to be corrected to "100" (the output of the code conversion circuit 22), as shown in FIG. 101 "and" 011 "(the code that does not need to be corrected is" 011 "and the codes before and after it are" 100 "and" 010 "), that is, D-A when the code has the smallest correction amount. Within the voltage range output by the converter 8 (the range indicated by the diagonal lines in FIG. 2A), the output voltage of the sample-hold and integrator circuit 9 can be changed as shown in FIG. 2A, which corresponds to this voltage. The clamp level can be freely set up to the output code of the A / D converter 3.

【００９８】次に、図１に示したビデオカメラのクラン
プ回路の動作について説明する。但し、この動作説明で
は、図１に示したように、クリップ回路２１の出力コー
ドをコンパレータ３３が比較してスイッチ３２を通じて
スイッチ２５を制御する場合について説明する。Next, the operation of the clamp circuit of the video camera shown in FIG. 1 will be described. However, in this operation description, as shown in FIG. 1, the case where the comparator 33 compares the output code of the clip circuit 21 and controls the switch 25 through the switch 32 will be described.

【００９９】入力端子１を介して撮像された映像信号が
増幅回路２の非反転入力端子（＋）に供給される。この
増幅回路２からの出力映像信号は、Ａ−Ｄコンバータ３
に供給される。Ａ−Ｄコンバータ３に供給された入力映
像信号は、このＡ−Ｄコンバータ３においてサンプリン
グクロックによりサンプリングされてディジタル映像信
号に変換された後、出力端子５を介して図示しないビデ
オカメラのディジタルプロセス回路に供給される。The video signal picked up through the input terminal 1 is supplied to the non-inverting input terminal (+) of the amplifier circuit 2. The output video signal from the amplifier circuit 2 is supplied to the A / D converter 3
Is supplied to. The input video signal supplied to the A / D converter 3 is sampled by the sampling clock in the A / D converter 3 and converted into a digital video signal, and then, via the output terminal 5, a digital process circuit of a video camera (not shown). Is supplied to.

【０１００】そしてこのディジタルプロセス回路（図示
を省略する）を経たディジタル映像信号は、例えばＮＴ
ＳＣエンコーダ（図示を省略する）により、ＮＴＳＣ方
式のカラー映像信号になされて、外部に出力される。The digital video signal passed through this digital process circuit (not shown) is, for example, NT.
An SC encoder (not shown) converts the color signal into an NTSC color video signal and outputs it to the outside.

【０１０１】一方、Ａ−Ｄコンバータ３からのディジタ
ル映像信号は同期加算回路１６にも供給される。Ａ−Ｄ
コンバータ３からの１０ビットのデータ列とされたディ
ジタル映像信号がこの同期加算回路１６の加算回路１７
に供給され、この加算回路１７において、１０ビットの
データ列が次々に、例えば４回加算され、１２ビットの
データ列とされてＤ型フリップ・フロップ回路１８に供
給される。On the other hand, the digital video signal from the AD converter 3 is also supplied to the synchronous addition circuit 16. A-D
The digital video signal from the converter 3 in the form of a 10-bit data string is added by the addition circuit 17 of the synchronous addition circuit 16.
The 10-bit data string is successively added in the adder circuit 17, for example, four times to be a 12-bit data string, which is then supplied to the D-type flip-flop circuit 18.

【０１０２】このＤ型フリップ・フロップ回路１８は図
示を省略したビデオカメラの制御部からのクロック信号
に基いて１２ビットのデータ列をラッチする。このＤ型
フリップ・フロップ回路１８からの出力信号は減算回路
２０、コンパレータ１２及び加算回路１７に夫々供給さ
れる。このＤ型フリップ・フロップ回路１８において
は、例えば１つのコードだけをもってくるとノイズが乗
るので、いくつかのコードをとってこれらの平均を得る
ようにしている。The D-type flip-flop circuit 18 latches a 12-bit data string based on a clock signal from a control unit of a video camera (not shown). The output signal from the D-type flip-flop circuit 18 is supplied to the subtracting circuit 20, the comparator 12, and the adding circuit 17, respectively. In the D-type flip-flop circuit 18, for example, if only one code is brought, noise will be added, so several codes are taken and the average thereof is obtained.

【０１０３】さて減算回路２０に供給された１２ビット
のディジタル信号は、入力端子１９からの、図示を省略
したビデオカメラの制御部からのディジタル制御信号、
例えば“０２０Ｈ×４”や“０４０Ｈ×４”の１６進の
データ信号と減算処理される。この減算処理された結果
得られた１２ビットのディジタル信号はクリップ回路２
１に供給される。The 12-bit digital signal supplied to the subtraction circuit 20 is the digital control signal from the control unit of the video camera (not shown) from the input terminal 19,
For example, the subtraction process is performed with a hexadecimal data signal of “020H × 4” or “040H × 4”. The 12-bit digital signal obtained as a result of this subtraction processing is the clipping circuit 2
1 is supplied.

【０１０４】このクリップ回路２１は、ディジタルクリ
ップ回路であって、減算回路２０からの１２ビットのデ
ィジタル信号をクリップして３ビットのディジタル信
号、即ち、３ビットで１２ビットの値を示せる信号にす
る。The clip circuit 21 is a digital clip circuit, and clips the 12-bit digital signal from the subtraction circuit 20 into a 3-bit digital signal, that is, a signal that can indicate a 12-bit value with 3 bits. .

【０１０５】この３ビットのコードはコード変換回路２
２の他に、上述した比較制御回路３０に供給され、内部
のコンパレータ３３によって例えば補正をしなくても良
い場合のコード“０００”と比較される。コンパレータ
３３はクリップ回路２１からのコードと予め記憶してあ
る基準値“０００”が同一でないと判断した場合はスイ
ッチ３２をオン（閉成）にし、同一であると判断した場
合はスイッチ３２をオフ（開成）にする。従ってスイッ
チ３２がオンの場合には入力端子３１を介して供給され
るスイッチングパルスがスイッチ２５に供給され、これ
によってスイッチ２５がスイッチングパルスに応じてオ
ンまたはオフする。一方、スイッチ３２がオフにされた
場合は、入力端子３１に供給されるスイッチングパルス
はスイッチ２５に供給されないので、スイッチ２５がオ
フとなり、この場合このスイッチ２５は開成したままと
なるので、Ｄ−Ａコンバータ８の出力は次段に供給され
ない。This 3-bit code is the code conversion circuit 2
In addition to 2, it is supplied to the above-mentioned comparison control circuit 30 and is compared with the code “000” by the internal comparator 33 when, for example, no correction is required. The comparator 33 turns on (closes) the switch 32 when it judges that the code from the clip circuit 21 and the previously stored reference value “000” are not the same, and when it judges that they are the same, it turns off the switch 32. (Open) Therefore, when the switch 32 is on, the switching pulse supplied via the input terminal 31 is supplied to the switch 25, which turns the switch 25 on or off according to the switching pulse. On the other hand, when the switch 32 is turned off, the switching pulse supplied to the input terminal 31 is not supplied to the switch 25, so that the switch 25 is turned off. In this case, the switch 25 remains open, so that D- The output of the A converter 8 is not supplied to the next stage.

【０１０６】クリップ回路２１からの３ビットの出力信
号はコード変換回路２２に供給される。このコード変換
回路２２は、クリップ回路２１からの３ビットのディジ
タル信号をＤ−Ａコンバータ８用の信号に変換する。The 3-bit output signal from the clip circuit 21 is supplied to the code conversion circuit 22. The code conversion circuit 22 converts the 3-bit digital signal from the clipping circuit 21 into a signal for the DA converter 8.

【０１０７】即ち、クリップ回路２１からの３ビットの
ディジタル信号が“０１１（＋３以上に対応する）”の
ときには“１１１”に変換し、クリップ回路２１からの
３ビットのディジタル信号が“０１０（＋２に対応す
る）”のときには“１１０”に変換し、クリップ回路２
１からの３ビットのディジタル信号が“００１（＋１に
対応する）”のときには“１０１”に変換し、クリップ
回路２１からの３ビットのディジタル信号が“０００
（０に対応する）”のときには“１００”に変換し、ク
リップ回路２１からの３ビットのディジタル信号が“１
１１（−１に対応する）”のときには“０１１”に変換
し、クリップ回路２１からの３ビットのディジタル信号
が“０１０（−２に対応する）”のときには“００１”
に変換し、クリップ回路２１からの３ビットのディジタ
ル信号が“１０１（−３に対応する）”のときには“０
０１”に変換し、クリップ回路２１からの３ビットのデ
ィジタル信号が“１００（−４以下に対応する）”のと
きには“０００”に変換する。That is, when the 3-bit digital signal from the clipping circuit 21 is "011 (corresponding to +3 or more)", it is converted into "111", and the 3-bit digital signal from the clipping circuit 21 is "010 (+2)". (Corresponding to)), it is converted to “110” and the clipping circuit 2
When the 3-bit digital signal from 1 is "001 (corresponding to +1)", it is converted into "101", and the 3-bit digital signal from the clip circuit 21 is converted into "000".
When it is "(corresponding to 0)", it is converted into "100", and the 3-bit digital signal from the clipping circuit 21 becomes "1".
11 (corresponding to -1) "is converted to" 011 ", and when the 3-bit digital signal from the clipping circuit 21 is" 010 (corresponding to -2) "," 001 "
When the 3-bit digital signal from the clipping circuit 21 is "101 (corresponding to -3)", it is converted to "0".
01 ", and when the 3-bit digital signal from the clipping circuit 21 is" 100 (corresponding to -4 or less) ", it is converted to" 000 ".

【０１０８】さて、このコード変換回路２２からの３ビ
ットの変換出力はＤ−Ａコンバータ８によりアナログ信
号に変換され、これがスイッチ２５に供給される。この
スイッチ２５は入力端子３１及びスイッチ３２を介して
供給される、図示を省略したビデオカメラの制御部から
のスイッチングパルスによりオン、オフされ、これによ
って、Ｄ−Ａコンバータ８の出力信号がゲートされる。The 3-bit conversion output from the code conversion circuit 22 is converted into an analog signal by the DA converter 8, and this is supplied to the switch 25. The switch 25 is turned on / off by a switching pulse supplied from an input terminal 31 and a switch 32 from a control unit of a video camera (not shown), and thereby an output signal of the DA converter 8 is gated. It

【０１０９】このスイッチングパルスは上述したよう
に、クランプ部分に対応している。いいかえれば、補正
量を捕らえることのできる位置を示す信号で、この信号
により、上述した基準黒レベル期間のみの映像信号を補
正することができる。This switching pulse corresponds to the clamp portion as described above. In other words, the signal indicating the position where the correction amount can be captured can be used to correct the video signal only in the reference black level period described above.

【０１１０】このゲート回路２３でゲートされた信号は
サンプルホールド及び積分回路９に供給される。このサ
ンプルホールド及び積分回路９の出力は制御信号として
増幅回路２の反転入力端子（−）に供給される。即ち、
スイッチ２５によるゲート処理により、映像信号の映像
部分のＤＣレベルの変動の少ない制御信号がサンプルホ
ールド及び積分回路９から出力される。The signal gated by the gate circuit 23 is supplied to the sample hold and integration circuit 9. The output of the sample and hold and integration circuit 9 is supplied to the inverting input terminal (-) of the amplification circuit 2 as a control signal. That is,
The gate processing by the switch 25 causes the sample-hold and integrator circuit 9 to output a control signal in which the DC level of the video portion of the video signal varies little.

【０１１１】この制御信号による増幅回路２の制御動作
は、サンプルホールド及び積分回路９の抵抗器９ａ及び
コンデンサ９ｂの時定数により決定される。従って、増
幅回路２にこの制御信号が供給されると、この制御信号
のレベルに応じて入力端子１より供給される映像信号の
レベルが可変される。The control operation of the amplifier circuit 2 by this control signal is determined by the time constants of the resistor 9a and the capacitor 9b of the sample hold and integration circuit 9. Therefore, when the control signal is supplied to the amplifier circuit 2, the level of the video signal supplied from the input terminal 1 is changed according to the level of the control signal.

【０１１２】即ち、Ａ−Ｄコンバータ３から出力された
映像コードをクロックで４回加算する。これを４で割れ
ば平均値を得られるが、サンプリング数が分かっている
ので、４倍したコードと比較を行えば良い。従って、加
算したコードからクランプしようとするコード、即ち、
“０２０Ｈ”または“０４０Ｈ”の４倍を減算し、これ
を３ビットデータにするために、高域部分をクリップ
し、更にＤ−Ａコンバータ８用にコード変換を行う。そ
して、これをＤ−Ａコンバータ８によりアナログ信号に
した後に、ゲート処理し、更に積分を行うことにより、
ＤＣクランプをかける。That is, the video code output from the AD converter 3 is added four times with the clock. An average value can be obtained by dividing this by 4, but since the number of samplings is known, it is sufficient to compare with a code multiplied by 4. Therefore, the code to be clamped from the added code, that is,
4 times of "020H" or "040H" is subtracted, the high-frequency part is clipped in order to make it 3-bit data, and code conversion is further performed for the DA converter 8. Then, after this is converted into an analog signal by the D-A converter 8, gate processing is performed and integration is further performed.
Apply DC clamp.

【０１１３】このように本例においては、クリップ回路
２１の出力、或いはコード変換回路２２の出力が補正を
しなくても良いことを示すコードの場合に入力端子３１
に供給されるスイッチング信号をスイッチ２５に供給し
ないようにしたので、Ｄ−Ａコンバータ８のオフセット
によるクランプ動作の収束精度への影響防止でき、これ
によって良好なクランプ回路を得ることができる。更
に、環境変化等によるオフセットにも対応できるので、
信頼性の高いクランプ回路を得ることができる。As described above, in this example, when the output of the clip circuit 21 or the output of the code conversion circuit 22 is a code indicating that correction is not necessary, the input terminal 31 is used.
Since the switching signal supplied to the switch 25 is not supplied to the switch 25, it is possible to prevent the influence of the offset of the DA converter 8 on the convergence accuracy of the clamp operation, and thereby to obtain a good clamp circuit. Furthermore, because it can respond to offset due to environmental changes,
A highly reliable clamp circuit can be obtained.

【０１１４】尚、上述の例においてはクリップ回路２１
或いはコード変換回路２２の出力をコンパレータ３３に
供給し、比較させるようにした例について説明したが、
例えば減算回路２０の出力、或いはＤ−Ａコンバータ８
の出力をコンパレータ３３に供給し、比較させるように
しても良い。この場合も回路構成が異なるものの得られ
る効果は上述と同様となる。In the above example, the clipping circuit 21
Alternatively, an example has been described in which the output of the code conversion circuit 22 is supplied to the comparator 33 for comparison.
For example, the output of the subtraction circuit 20 or the DA converter 8
The output of the above may be supplied to the comparator 33 for comparison. Also in this case, the effect obtained is the same as that described above although the circuit configuration is different.

【０１１５】また、上述の実施例は本発明の一例であ
り、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得ることは勿論である。The above-described embodiment is an example of the present invention, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

【０１１６】[0116]

【発明の効果】上述せる本発明によれば、撮像素子の出
力信号を可変増幅手段で増幅し、この可変増幅手段２の
出力信号をＡ−Ｄ変換器でディジタル信号に変換し、こ
のＡ−Ｄ変換器の出力信号の所定の区間の信号を同期加
算手段で同期加算し、この同期加算手段の出力信号と基
準レベルを示すディジタルコード信号とを減算手段で減
算し、この減算手段の出力信号をＤ−Ａ変換器でアナロ
グ信号に変換し、このＤ−Ａ変換器の出力信号をゲート
手段でゲートし、このゲート手段からの出力を積分手段
で積分し、この積分手段の出力信号を可変増幅回路に供
給するようにしたので、回路のコストを上昇させること
なく、且つ、オフセット調整を行うことなく精度の高い
処理を実現し、これによって収束精度を向上させること
ができる。According to the present invention described above, the output signal of the image pickup device is amplified by the variable amplification means, the output signal of this variable amplification means 2 is converted into a digital signal by the AD converter, and this A- The signal in the predetermined section of the output signal of the D converter is synchronously added by the synchronous addition means, the output signal of the synchronous addition means and the digital code signal indicating the reference level are subtracted by the subtraction means, and the output signal of the subtraction means. Is converted into an analog signal by the D / A converter, the output signal of the D / A converter is gated by the gate means, the output from the gate means is integrated by the integrating means, and the output signal of the integrating means is varied. Since the power is supplied to the amplifier circuit, highly accurate processing can be realized without increasing the cost of the circuit and without performing the offset adjustment, thereby improving the convergence accuracy.

【０１１７】更に上述において本発明によれば、ゲート
手段において減算手段からの出力信号を所定値と比較
し、その比較の結果に基いてビデオカメラ本体回路から
の制御信号によるゲート動作の制御を行うようにしたの
で、上述の効果に加え、制御信号によるゲート動作の有
効、無効を指定でき、これによって良好な制御を行うこ
とができ、更にクランプレベルの設定を行うことができ
る。Further, according to the present invention as described above, the gate means compares the output signal from the subtracting means with a predetermined value, and controls the gate operation by the control signal from the video camera main body circuit based on the result of the comparison. With this configuration, in addition to the above-described effects, it is possible to specify whether the gate operation is valid or invalid by the control signal, which allows good control and further clamp level setting.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明クランプ回路の一実施例を示す構成図で
ある。FIG. 1 is a configuration diagram showing an embodiment of a clamp circuit according to the present invention.

【図２】本発明クランプ回路の一実施例の説明に供する
ディジタル−アナログ変換の動作を説明するための説明
図である。FIG. 2 is an explanatory diagram for explaining an operation of digital-analog conversion provided for explaining one embodiment of the clamp circuit of the present invention.

【図３】従来のクランプ回路の例を示す構成図である。FIG. 3 is a configuration diagram showing an example of a conventional clamp circuit.

【図４】従来のクランプ回路の説明に供するタイミング
チャートである。FIG. 4 is a timing chart provided for explaining a conventional clamp circuit.

【図５】従来のクランプ回路の説明に供する構成図であ
る。FIG. 5 is a configuration diagram for explaining a conventional clamp circuit.

【図６】従来のクランプ回路の説明に供する説明図であ
る。FIG. 6 is an explanatory diagram for explaining a conventional clamp circuit.

【図７】従来のクランプ回路の例の説明に供するタイミ
ングチャートである。FIG. 7 is a timing chart for explaining an example of a conventional clamp circuit.

【図８】従来のクランプ回路の説明に供する構成図であ
る。FIG. 8 is a configuration diagram for explaining a conventional clamp circuit.

【図９】従来のクランプ回路の説明に供するＤ−Ａコン
バータの出力特性を示す説明図である。FIG. 9 is an explanatory diagram showing an output characteristic of a DA converter, which is used for explaining a conventional clamp circuit.

【符号の説明】[Explanation of symbols]

２ 増幅回路 ３ Ａ−Ｄコンバータ ８ Ｄ−Ａコンバータ ９ サンプルホールド及び積分回路 １６ 同期加算回路 ２０ 減算回路 ２１ クリップ回路 ２２ コード変換回路 ２５、３２ スイッチ ３０ 比較制御回路 ３３ コンパレータ 2 amplification circuit 3 A-D converter 8 D-A converter 9 sample hold and integration circuit 16 synchronous addition circuit 20 subtraction circuit 21 clip circuit 22 code conversion circuit 25, 32 switch 30 comparison control circuit 33 comparator

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 撮像素子の出力信号を増幅する可変増幅
手段と、 この可変増幅手段の出力信号をディジタル信号に変換す
るＡ−Ｄ変換器と、 このＡ−Ｄ変換器の出力信号の所定の区間の信号を同期
加算する同期加算手段と、 この同期加算手段の出力信号と基準レベルを示すディジ
タルコード信号とを減算する減算手段と、 この減算手段の出力信号をアナログ信号に変換するＤ−
Ａ変換器と、 このＤ−Ａ変換器の出力信号をゲートするゲート手段
と、 上記このゲート手段からの出力を積分する積分手段とを
有し、 この積分手段の出力信号を上記可変増幅手段に供給する
ようにしたことを特徴とするビデオカメラのクランプ回
路。1. A variable amplification means for amplifying an output signal of an image pickup device, an AD converter for converting an output signal of the variable amplification means into a digital signal, and a predetermined output signal of the AD converter. Synchronous addition means for synchronously adding the signals in the section, subtraction means for subtracting the output signal of the synchronous addition means and the digital code signal indicating the reference level, and D- for converting the output signal of the subtraction means into an analog signal.
It has an A converter, a gate means for gating the output signal of the DA converter, and an integrating means for integrating the output from the gate means. The output signal of the integrating means is fed to the variable amplifying means. A clamp circuit for a video camera characterized by being supplied. 【請求項２】 上記ゲート手段は上記減算手段からの出
力信号を所定値と比較し、その比較の結果に基いてビデ
オカメラ本体回路からの制御信号によるゲート動作の制
御を行うようにしたことを特徴とする請求項１記載のビ
デオカメラのクランプ回路。2. The gate means compares the output signal from the subtraction means with a predetermined value, and controls the gate operation by a control signal from the video camera main body circuit based on the result of the comparison. The clamp circuit for a video camera according to claim 1, wherein the clamp circuit is a clamp circuit.