JPH06303222A - Digital data transmission method - Google Patents

Abstract

PURPOSE:To transmit digital data without adding additional information for protecting data of a parity code, CRC and ECC or the like which raise cost, and to take measures against noise without increasing a circuit scale at all. CONSTITUTION:In a digital data transmission method for transmitting a parameter corresponding to an instruction by following instruction data transmission from a transmission-side and transmitting instruction data and the parameter from a reception-side to the transmission-side as echo back, instruction data setting an address and the address as the parameter are transmitted from the transmission-side before write instruction data is transmitted, and address setting instruction data and the address are transmitted from the reception-side as echo back. The transmission-side compares whether the transmitted address coincides with the received address or not so as to recognize whether the address is accurately transmitted or not.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、送信側デバイスと受信
側デバイスとの間でデジタルデータが伝送されるデジタ
ルデータ伝送方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data transmission method for transmitting digital data between a transmission side device and a reception side device.

【０００２】[0002]

【従来の技術】一般にデータ伝送においてはデジタル信
号が用いられる。このようなデジタル伝送では、いわゆ
るＣＲＣやパリティコード等の付加によってその信頼性
を向上させることが行われており、また１つのラインを
複数の機器で共用するバスライン方式なども実施されて
いる。2. Description of the Related Art Generally, digital signals are used in data transmission. In such digital transmission, so-called CRC or parity code is added to improve the reliability, and a bus line system in which one line is shared by a plurality of devices is also implemented.

【０００３】しかしながら、このいわゆるＣＲＣやパリ
ティコード等の付加は、回路規模の増大を招き、コスト
アップの要因となる。従って小規模なデータ通信を行う
メモリＩＣ等の場合には、通常このような付加情報は採
用されない。また、機器内部で用いられるマイコンのバ
スラインも、汎用バス、汎用性のないバスに関わらず、
このような理由により採用されていないのが一般的であ
る。However, the addition of so-called CRC, parity code, etc. causes an increase in the circuit scale and causes a cost increase. Therefore, such additional information is usually not adopted in the case of a memory IC that performs small-scale data communication. In addition, the bus line of the microcomputer used inside the device, regardless of whether it is a general-purpose bus or a non-general-purpose bus,
For this reason, it is generally not adopted.

【０００４】さて一例として、近年ＶＴＲ、携帯電話等
の電気製品に多数組み込まれるようになったＥＥＰＲＯ
Ｍ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍｍａｂｌｅ ＲＯＭ）について述べる。ＥＥＰ
ＲＯＭは、電気的に消去可能なので通常使用時にはＲＡ
Ｍのように使え、書き込んだ後電源を落としてもその内
容が保持されているという便利なＲＯＭである。すなわ
ち図２２において、マイクコンピュータ１にＥＥＰＲＯ
Ｍ２が接続されている。近年の組み込み用マイクロコン
ピュータには、シリアル通信Ｉ／Ｏが内蔵されたものが
多く、実際ＶＴＲ等では常識的にこのＩ／Ｏが備わった
マイコンを商品に用いている。Now, as an example, EEPRO has been incorporated in a large number of electric products such as VTRs and mobile phones in recent years.
M (Electrical Erasable Pro)
(grammable ROM) will be described. EEP
The ROM is electrically erasable, so the RA is normally used.
It is a convenient ROM that can be used like M and retains its contents even if the power is turned off after writing. That is, in FIG. 22, the microphone computer 1 has EEPRO.
M2 is connected. In recent years, many embedded microcomputers have a built-in serial communication I / O, and in fact, a VTR or the like commonly uses a microcomputer equipped with this I / O for its products.

【０００５】同図、シリアルクロックＳＣＫはＥＥＰＲ
ＯＭ２のクロック入力ｎＣＫへ、シリアルデータ出力Ｓ
ＯＵＴはデータ入力ＤＩへ、シリアルデータ入力ＳＩＮ
はデータ出力ＤＯへつながれている。ＥＥＰＲＯＭ２の
チップセレクトｎＣＳ、リセット入力ＲＳ、レディ／ビ
ジィー出力Ｒ／ｎＢは、それぞれマイコンのＩ／Ｏ端子
に接続される。In the figure, the serial clock SCK is EEPR.
Serial data output S to clock input nCK of OM2
OUT is data input DI, serial data input SIN
Is connected to the data output DO. The chip select nCS, the reset input RS, and the ready / busy output R / nB of the EEPROM 2 are connected to the I / O terminals of the microcomputer, respectively.

【０００６】そしてマイコン１は、例えば図２３のよう
な命令コードをＥＥＰＲＯＭ２にシリアル転送し、デー
タを入出力する。命令は、開始ビット、命令コード、ア
ドレス、データの順に構成される。すなわち、読出し命
令は、 １０１０ １０００ Ａ０〜Ａ６ を送ると、その後に指定したアドレスのデータがシリア
ルで受信される。また書き込み命令は、 １０１０ ０１００ Ｄ０〜Ｄ１５ により、既に指定してあるアドレスにＤ０〜Ｄ１５の１
６ビットのデータが書き込まれる。The microcomputer 1 serially transfers an instruction code as shown in FIG. 23 to the EEPROM 2 and inputs / outputs data. The instruction is composed of a start bit, an instruction code, an address, and data in this order. That is, when the read command sends 1010 1000 A0 to A6, the data of the designated address is received serially thereafter. In addition, the write command is 1010 0100 D0 to D15, and 1 of D0 to D15 is added to the already specified address.
6-bit data is written.

【０００７】このように一般の商品で用いられているメ
モリ等は、このような単純な方法で通信を行い、いわゆ
るＣＲＣやパリティコード等の付加は行われていない。
ところが、やはりコストダウンとの見返りとして、ノイ
ズ等によりデータの信頼性が損なわれる事が多い。As described above, the memory and the like used in general products perform communication by such a simple method, and so-called CRC, parity code and the like are not added.
However, in return for cost reduction, the reliability of data is often impaired due to noise or the like.

【０００８】ところで本願出願人は先に、ＶＴＲの磁気
テープカセットにメモリＩＣが搭載されると共に接点の
形成された回路基板を設け、このカセットがＶＴＲに装
着されると、接点がＶＴＲ側の検出端子に接触されて、
メモリＩＣに記憶されたカセットの固有の情報（テープ
の長さ、残量、使用回数、レンタルテープであるか否
か、あるいは記録内容に関する情報＝ＴＯＣ：テーブル
・オブ・コンテンツ等）がＶＴＲ側から読み出され、こ
の情報の表示や動作の制御が行われるようにした装置を
提案した（特願平４−１６５４４４号）。この例のよう
に、接点を介した通信の場合には、接触不良や接点のチ
ャタリング等、通常のワイヤー結線に比べ不安定要因が
さらに多くなり、通信の信頼性はますます損なわれる事
になる。By the way, the applicant of the present application has previously provided a circuit board on which a memory IC is mounted on a magnetic tape cassette of a VTR and contacts are formed. When this cassette is mounted on the VTR, the contacts are detected on the VTR side. Touched the terminals,
The information unique to the cassette stored in the memory IC (tape length, remaining amount, number of times of use, whether or not it is a rental tape, or information regarding recorded contents = TOC: table of contents, etc.) is from the VTR side. We have proposed a device for reading out this information and controlling its operation (Japanese Patent Application No. 4-165444). In the case of communication via contacts like this example, there are more instability factors than normal wire connection such as poor contact and chattering of contacts, and communication reliability will be further impaired. .

【０００９】しかしながら、ＣＲＣ等を付加することに
よるコストアップは、大量生産をするコンシューマー製
品にとっては避けなければならないことである。However, the increase in cost due to the addition of CRC or the like must be avoided for mass-produced consumer products.

【００１０】また近年、特にメモリ容量の増加が急であ
るが、シリアル通信においてはその転送時間が問題にな
って来ている。そこで転送クロックのスピードを速める
処理が行われるが、メモリ本体の処理速度は物理的に限
界がある。そこで回路的にＦＩＦＯやシフトレジスタ、
ラッチ等を用いて、時間稼ぎを行うが、この場合従来か
ら用いている通信プロトコルでは対応取れないことがあ
る。すなわち読み出しコマンド転送後、１クロック後に
データが出力される事が前提で通信プロトコルが作られ
ていたとする。ここでクロック速度を上げるために、上
記のハード的な対応を取り、なんとか１クロック内にデ
ータが出力されるようにできる。ところが、さらに例え
ば１０倍の高速性を要求されたとすると、もうこのよう
な対応では、要求を満たすことが不可能となる。そこ
で、いままで使っていた通信プロトコルを諦めて、別の
方式を探すことになるが、通信プロトコルを変えるとい
うことは、古い機械と新しい機械とで互換性がなくなる
ことであり、メーカーとしては無責任な対応である。こ
の出願はこのような点に鑑みて成されたものである。In recent years, the increase in memory capacity has been particularly rapid, but the transfer time has become a problem in serial communication. Therefore, processing for increasing the speed of the transfer clock is performed, but the processing speed of the memory body is physically limited. So, in terms of circuit, FIFO, shift register,
Time is earned by using a latch or the like, but in this case, the communication protocol conventionally used may not be able to cope. That is, it is assumed that the communication protocol was created on the assumption that the data will be output one clock after the read command is transferred. Here, in order to increase the clock speed, it is possible to take the above hardware-like correspondence and manage to output the data within one clock. However, if, for example, 10 times higher speed is required, it becomes impossible to meet the demand by such measures. Therefore, I will give up the communication protocol I have been using until now and look for another method, but changing the communication protocol means that the old machine and the new machine will not be compatible, and as a manufacturer it is irresponsible It is a correspondence. This application is made in view of such a point.

【００１１】[0011]

【発明が解決しようとする課題】本出願が解決しようと
する問題点は、回路規模が増え、すなわちコストアップ
を招くパリティコード、ＣＲＣ、ＥＣＣ等のデータ保護
のための付加情報をつけずにデータ伝送を行うと、ノイ
ズ等の不安定要因に対し弱く伝送の信頼性が劣る点にあ
る。それをなんら回路規模を増大させずに、ノイズ対策
を行うようにすることである。The problem to be solved by the present application is that data is added without adding additional information for data protection such as a parity code, CRC, ECC, etc., which causes an increase in circuit scale, that is, an increase in cost. When transmission is performed, it is weak against instability factors such as noise and the reliability of transmission is poor. It is to take measures against noise without increasing the circuit scale.

【００１２】また、将来的に転送クロックの速度が上が
っても同じ通信プロトコルで対応がとれるようにするも
のである。Further, even if the transfer clock speed increases in the future, the same communication protocol can be used.

【００１３】[0013]

【課題を解決するための方法】本発明による第１の方法
は、送信側からの命令デ−タ伝送に続いて、この命令に
応じたパラメ−タが伝送され、受信側から上記命令デ−
タとパラメ−タとを送信側にエコ−バックとして伝送す
るようにしたデジタルデータ伝送方法において、書き込
み命令データを伝送する前に、上記送信側からアドレス
を設定する命令データとパラメータとしてアドレス番地
とを伝送し、上記受信側から上記アドレス設定命令デー
タと上記アドレス番地とをエコ−バックとして伝送し、
送信側で伝送したアドレス番地と受信したアドレス番地
とが一致するかどうかの比較を行い、アドレス番地が正
確に伝送されるかどうかを確認するようにしたデジタル
デ−タ伝送方法である。また本発明による第２の方法は
送信側からの命令デ−タ伝送に続いて、この命令に応じ
たパラメ−タが伝送され、受信側から上記命令デ−タと
パラメ−タとを送信側にエコ−バックとして伝送するよ
うにしたデジタルデータ伝送方法において、バンクセレ
クト命令データに続き、パラメータとして読みだし命令
により読みだされたデータの伝送タイミングを規定する
リ−ドワ−ドフラグを受信側に伝送するようにしたデジ
タルデ−タ伝送方法である。According to the first method of the present invention, following the transmission of command data from the transmitting side, a parameter corresponding to this command is transmitted, and the command data from the receiving side is transmitted.
In the digital data transmission method in which the data and the parameters are transmitted to the transmitting side as an eco-mail, before transmitting the write instruction data, the transmitting side sets the instruction data for setting the address and the address address as the parameter. Is transmitted, and the address setting instruction data and the address address are transmitted from the receiving side as an eco-back,
This is a digital data transmission method in which whether or not the transmitted address address and the received address address are compared on the transmitting side is compared to confirm whether or not the address address is transmitted correctly. According to the second method of the present invention, following the transmission of command data from the transmitting side, the parameter corresponding to this command is transmitted, and the command data and the parameter are transmitted from the receiving side to the transmitting side. In the digital data transmission method in which the data is transmitted as an eco-mail, a read word flag that specifies the transmission timing of the data read by the read command as a parameter is transmitted to the receiving side following the bank select command data. This is a digital data transmission method.

【００１４】[0014]

【作用】本発明のデータ伝送方法によれば、なんら付加
情報をつける事なく、データ伝送を確実に行うことがで
きる。さらに、極度に回路的解決にたよることなく、ま
た転送プロトコルを変えずに転送スピード増加に対応す
ることができる。According to the data transmission method of the present invention, data transmission can be reliably performed without adding any additional information. Furthermore, it is possible to cope with an increase in transfer speed without extremely relying on a circuit solution or changing the transfer protocol.

【００１５】[0015]

【実施例】まず本発明の適用される一実施例について示
す。図１は、マイクロコンピュ−タ１とＥＥＰＲＯＭ２
とのデ−タ伝送である。図２２と異なる点は、ＤＩ、Ｄ
Ｏの２本のラインをＳＤＡとして１本にまとめた点であ
る。バッファ３、４は、その入出力を切り替えるスイチ
ャ−を兼ねている。スイッチの切り替えは、マイコンの
Ｉ／Ｏ端子で行う。なお、ＲＳ、Ｒ／ｎＢの２本は、本
論と無関係なので図では省いている。First, an embodiment to which the present invention is applied will be described. FIG. 1 shows a microcomputer 1 and an EEPROM 2.
And data transmission. The difference from FIG. 22 is that DI and D
The point is that two lines of O are combined into one line as SDA. The buffers 3 and 4 also serve as a switcher for switching the input / output. The switch is switched by the I / O terminal of the microcomputer. Note that RS and R / nB are omitted in the figure because they are irrelevant to the present theory.

【００１６】このようにシリアルラインを１本にまとめ
たデ−タ伝送は常套的に行われておりこのタイプのＩＣ
も多数市販されている。従って図２２のように入出力別
の端子でなくても、何ら一般性は失わず、本発明は図
１、図２２の両方のタイプで実施可能なので以後図１を
元に説明する。As described above, the data transmission in which the serial lines are integrated into one line is conventionally performed, and this type of IC is used.
Are also commercially available. Therefore, even if it is not a terminal for each input and output as in FIG. 22, generality is not lost and the present invention can be implemented in both types of FIG. 1 and FIG.

【００１７】図１の回路を、非常にノイジ−な環境で使
用した状況を図２に示す。これはマイコンから ０１１００１０１・・・・ なる命令を、ＥＥＰＲＯＭに送った場合にノイズにより
命令が ０００１１１１０・・・・ に化けてしまった様子を示している。FIG. 2 shows a situation in which the circuit of FIG. 1 is used in a very noisy environment. This shows that when a command 01100101 ... Is sent from the microcomputer to the EEPROM, the command is transformed into 000111110 ... by noise.

【００１８】ノイズはＳＤＡのデ−タラインばかりでは
なく、ＳＣＫのクロックラインにものってくる。傾向的
にはクロックラインのノイズと同時にデ−タラインにも
ノイズがのることが多い。しかしながらデジタル回路に
おいてはスレッショルドレベルが存在し、それにひっか
からなければ影響はない。図２にはスレッショルドレベ
ルにひっかかったノイズを示している。The noise is not limited to the SDA data line, but also to the SCK clock line. The tendency is that noise often appears on the data line at the same time as noise on the clock line. However, there is a threshold level in a digital circuit, and if it is not caught, it has no effect. FIG. 2 shows noise trapped at the threshold level.

【００１９】さて図１、図２２の回路は、クロックの立
ち上がりに同期して動作する回路である。従って図２の
１から６までのクロックラインのノイズは、その立ち上
がり位置でクロックと見なされる。これは疑似クロック
となる。この疑似クロックは以下のような問題を起こ
す。The circuits shown in FIGS. 1 and 22 are circuits which operate in synchronization with the rising edge of the clock. Therefore, the noise on the clock lines 1 to 6 in FIG. 2 is regarded as a clock at its rising position. This is a pseudo clock. This pseudo clock causes the following problems.

【００２０】まず正規クロックａの前に発生する疑似ク
ロック１、２は正規デ−タの前に２ビットの偽デ−タを
はめ込んでしまう。これは２ビットシフトしたことにな
る。さらに同図３、４、５、６の疑似クロックは正規デ
−タのビットとビットの間に偽デ−タをはめ込む。これ
はビット挿入になる。First, the pseudo clocks 1 and 2 which are generated before the regular clock a have two bits of pseudo data embedded before the regular data. This is a 2-bit shift. Further, the pseudo clocks shown in FIGS. 3, 4, 5 and 6 embed false data between bits of normal data. This is a bit insertion.

【００２１】さらに同図の正規クロックｆの位置では、
デ−タラインにノイズがのってしまいデ−タそのものが
化けてしまっている。これらの複合要因により、マイコ
ンから送られた命令は似ても似つかない命令になってし
まう。Further, at the position of the regular clock f in FIG.
The data line is noisy and the data itself is garbled. Due to these complex factors, the instructions sent from the microcomputer become instructions that are not similar even if they are similar.

【００２２】ここで図２３のような命令体系を用いてい
て図２のようなノイズにみまわれた場合を考える。例え
ば、読みだし命令である １０１０１０００・・・・ の４ビットめに疑似クロックが乗り、”０”というデ−
タがビット挿入され、 １０１００１０００・・・ となる。これはすなわち書き込み命令に化けてしまった
ことになる。これは重大な問題であり、大切なデ−タが
破壊されてしまうことになる。読みだすつもりのデ−タ
を書き換えてしまうことは重大な問題である。この破壊
作業は突然に発生する。Now, consider a case where the instruction system shown in FIG. 23 is used and the noise shown in FIG. 2 is encountered. For example, a pseudo clock rides on the 4th bit of the read instruction 10101000 ...
Bits are inserted, and the data becomes 101001000 ... This means that it has been transformed into a write command. This is a serious problem and important data will be destroyed. Rewriting the data that you intend to read is a serious problem. This sabotage occurs suddenly.

【００２３】次に汎用バスの例を説明する。図３はマイ
コン用によく用いられる汎用バスの例である。これは、
マスタ−のマイコンと、スレ−ブのマイコンやメモリ等
のＩＣとのデ−タ伝送で、マスタ−のマイコンがクロッ
クの支配権を握る。各スレ−ブはそれぞれ固有のアドレ
スを持っており、マスタ−がシリアルデ−タでそのアド
レスを送ることにより図１、図２２のｎＣＳの代わりと
している。これにより１ライン減らすことが可能とな
る。Next, an example of a general-purpose bus will be described. FIG. 3 shows an example of a general-purpose bus often used for a microcomputer. this is,
The data transfer between the master microcomputer and the slave microcomputer, IC such as memory, causes the master microcomputer to take control of the clock. Each slave has its own unique address, and the master sends it as serial data to substitute for nCS in FIGS. 1 and 22. This makes it possible to reduce one line.

【００２４】すなわち同図において、マスタ−マイコン
はまずＳＤＡラインにスタ−ト条件を送る。これにより
汎用バスにつながっている全てのデバイスはスタンバイ
状態になり、スレ−ブアドレスを受信する体制を整え
る。そして自分のアドレスを受け取ったものが、アクノ
リッジとして”Ｌ”レベルを返す。汎用バスのＳＤＡラ
インはオ−プンドレインのワイヤ−ドオア回路（図示せ
ず）になっており、つながっているデバイスの１つで
も”Ｌ”レベルになるとＳＤＡラインは”Ｌ”レベルに
なる。これによりマスタ−は、指定したスレ−ブデバイ
スが接続されたことが確認できる。ｎＣＳの場合はマス
タ−が単に指定するだけで一方通行であるが、この方式
の場合には返事がくるのでより確実である。That is, in the figure, the master microcomputer first sends a start condition to the SDA line. As a result, all devices connected to the general-purpose bus are placed in the standby state, and the system for receiving the slave address is prepared. Then, the one receiving its own address returns "L" level as an acknowledge. The SDA line of the general-purpose bus is an open-drain wired-OR circuit (not shown), and when even one of the connected devices becomes the "L" level, the SDA line becomes the "L" level. This allows the master to confirm that the specified slave device is connected. In the case of nCS, the master can simply specify the one-way traffic, but in the case of this method, a reply will be sent, which is more reliable.

【００２５】しかしながら、この例でも図２の様な環境
を考えると、スレ−ブアドレスでさえ確実に転送される
かどうか問題となる。スレ−ブアドレスが確実に送られ
ないと、ｎＣＳの役目さえ果たせないので、むしろ図１
や図２２のｎＣＳ端子方式の方がかえって有利になる。
つまりノイズだらけの環境では１ライン減らせるメリッ
トがメリットでなくなる。However, even in this example, when considering the environment as shown in FIG. 2, it becomes a problem whether even the slave address is reliably transferred. If the slave address is not sent reliably, the role of nCS cannot be fulfilled.
The nCS terminal method shown in FIG. 22 is more advantageous.
In other words, the advantage of reducing one line is no longer an advantage in an environment full of noise.

【００２６】さらには、同図においてスレ−ブアドレス
の後の１ビットが書き込み要求か読みだし要求かの識別
ビットである。その後はスレ−ブデバイスが送り返すア
クノリッジのビットである。同図の下側に示した図は、
この２ビット付近を拡大した図である。ちょうどＳＣＬ
クロックの立ち上がりａ、ｂのところで、ＳＤＡライン
にノイズが乗ったときの様子を示している。Further, in the figure, one bit after the slave address is an identification bit for a write request or a read request. After that, it is an acknowledge bit sent back by the slave device. The figure shown on the lower side of the figure is
It is the figure which expanded this 2 bit vicinity. Just SCL
At the rising edges a and b of the clock, there is shown a situation when noise is added to the SDA line.

【００２７】このように読みだし要求（＝”Ｈ”）を出
したはずなのに、スレ−ブ側は書き込み要求（＝”
Ｌ”）が来たと認識してしまう。これは前述のとおり重
大な問題である。Although the read request (= "H") should have been issued in this way, the slave side requests the write (= "").
L ") has come. This is a serious problem as mentioned above.

【００２８】また逆に、書き込み要求（＝”Ｌ”）が読
みだし要求（＝”Ｈ”）に化けてしまうと、これも大変
な問題を引き起こす。すなわちＳＤＡラインの出力同士
が衝突してしまう。マスタ−側は書き込みをするために
デ−タを出力する。スレ−ブ側は読みだし要求がきたと
思ってデ−タを出力する。このＳＤＡラインには当然他
のデバイスもつながっているので、このマスタ−デバイ
スとスレ−ブデバイスだけではなくその他のデバイスも
壊してしまう可能性が大きい。On the other hand, if a write request (= “L”) becomes a read request (= “H”), this also causes a serious problem. That is, the outputs of the SDA lines collide with each other. The master side outputs data for writing. The slave side thinks that a read request is received and outputs the data. Since other devices are naturally connected to this SDA line, there is a high possibility that not only the master device and the slave device but also other devices will be destroyed.

【００２９】さらにはアクノリッジのビットにノイズが
のると、アクノリッジ（ＡＣＫ）がノットアクノリッジ
（ＮＡＣＫ）に化けてしまう。汎用バスのプロトコルで
はマスタ−側がアクノリッジＡＣＫがかえってくるまで
待つ方式となっているので、ノイズだらけの環境ではい
つまでも待たされる可能性がある。これではダイナミッ
クストップ（マイコンはハ−ド的には動作しているがソ
フト的には同じ所でぐるぐる回っていて停止した状態）
になってしまい、好ましくない。Further, if noise is placed on the acknowledge bit, the acknowledge (ACK) is transformed into a knot acknowledge (NACK). In the general-purpose bus protocol, the master side waits until the acknowledge ACK is returned, so there is a possibility that it will be kept waiting in an environment full of noise. This is a dynamic stop (the microcomputer is working hard, but in software, it is spinning around in the same place and stopped)
Is not preferable.

【００３０】以上のようにノイズに対してはＣＲＣ、Ｅ
ＣＣ、パリティ等の保護情報を付加しないかぎり、汎用
性のないバス、汎用バスを問わず全く機能しなく、更に
デバイスが破壊されてしまう恐れすらあることになる。
これを付加情報なしに解決しようというのが本発明の主
旨である。As described above, for noise, CRC, E
Unless protection information such as CC and parity is added, neither a general-purpose bus nor a general-purpose bus will function at all, and even a device may be destroyed.
The purpose of the present invention is to solve this without additional information.

【００３１】次に本発明が実施される通信プロトコルに
ついて述べる。まずエラ−について考えてみると、 通信に伴うエラ− メモリ−内のエラ− の２つに大別される。通信エラ−に関しては基本的には
エコ−バックで確認する。エコ−バックとは送った命令
をそのまま送り返してくる方式で、これにより図２のよ
うな通信上のトラブルがあってもデ−タが化けてしまっ
たことが認識できる。一方メモリ−等のデバイス内部の
エラ−に対しては、ベリファイして確認する。ベリファ
イとは一度書き込んだものをすぐ読みだして一致を確認
する方式で一致していなければ再度書き込み操作を行
う。これにより確実に書き込みが行われる。Next, a communication protocol in which the present invention is implemented will be described. First, when considering the error, it is roughly divided into two types, that is, an error in an error memory associated with communication. Regarding communication errors, basically confirm with the eco-bag. The eco-back is a method in which the sent command is sent back as it is. This makes it possible to recognize that the data has been corrupted even if there is a communication problem as shown in FIG. On the other hand, the error inside the device such as the memory is verified and verified. Verify is a method of immediately reading what has been written once and confirming the match, and if there is no match, the write operation is performed again. This ensures writing.

【００３２】前述の汎用バスプロトコルにおいては、図
３のように１ビットで書き込みや読みだしを指定した
り、アクノリッジの認識として用いているので危険であ
った。そこで本通信プロトコルでは図１のようにｎＣＳ
で相手を指定する方式を採り、書き込みや読みだしの指
定に関しては、複数のビットのコマンドで明確に定義す
ることにする。In the above-mentioned general-purpose bus protocol, writing or reading is designated by 1 bit as shown in FIG. 3, and it is used as recognition of an acknowledge, which is dangerous. Therefore, in this communication protocol, as shown in FIG.
The method of specifying the other party is adopted, and the specification of writing and reading will be clearly defined by a command of multiple bits.

【００３３】図４にＳＤＡラインに乗せる命令のプロト
コルを示す。同図の下側の矢印はＳＤＡラインのデ−タ
の方向を示す。最初にコマンドを伝送する。このコマン
ドは書き込み、読みだし、アドレスの指定等の命令デ−
タを送る。次にパラメ−タを伝送する。これは書き込み
やアドレス指定の場合にはそのデ−タ、読みだしの場合
には読みだしデ−タを伝送する。最後にエコ−バックが
行われる。これはコマンドとパラメ−タの両方をエコ−
バックする。この時チェックが楽になるように全ての”
１””０”を反転してエコ−バックしてもよい。この場
合には、マイコン側は転送したデ−タとエコ−バックさ
れたデ−タを加算して０になれば正常とみなす。これは
マイコン内部では２つのデ−タを比較するよりも加算し
て０になるかどうかの判断の方が処理時間が早いからで
ある。FIG. 4 shows a protocol of an instruction to be placed on the SDA line. The arrow on the lower side of the figure shows the direction of the data of the SDA line. The command is transmitted first. This command is used to write, read, and command data such as address specification.
Send data. Next, the parameters are transmitted. This transmits the data in the case of writing or addressing, and the read data in the case of reading. Finally, eco-back is performed. This is an eco-command for both commands and parameters.
Back. At this time, check all
1 "" 0 "may be reversed to perform eco-back. In this case, the microcomputer side adds the transferred data and the eco-backed data, and if it becomes 0, it is regarded as normal. This is because the processing time is faster in the microcomputer when it is determined whether or not it becomes 0 by adding, rather than comparing two data.

【００３４】さて以上のような対策をしても図２のよう
な環境に対しては不十分である。それにはコマンド化け
対策が必要である。たとえエコ−バックやベリファイを
するとしても、これらは全てノイズ発生後の対策に過ぎ
なく、完全ではない。エコ−バックのように送ったデ−
タをそのまま返しても返している途中でノイズが乗って
しまったら誤認識する可能性がある。これはベリファイ
においても同様である。Even if the above measures are taken, it is not sufficient for the environment shown in FIG. To that end, it is necessary to take measures against garbled commands. Even if eco-verification and verification are performed, these are merely measures after noise is generated, and are not perfect. Data sent like an eco bag
Even if the data is returned as it is, it may be erroneously recognized if noise is added during the return. This is the same in verification.

【００３５】図５に例を示す。同図１、２、３はＥＥＰ
ＲＯＭ内のメモリの内容である。まず同図１は処理する
前の状態を示している。いまアドレスａにデ−タＦ０を
書き込むつもりが、通信エラ−でアドレスｂに書き込ん
でしまったとする。その結果が同図２である。その後の
エコ−バックやベリファイ処理で、アドレスａがきちん
と書かれていないことが分かり、再度書き直してＯＫと
なった結果が同図３である。結局アドレスｂに保存して
おいたデ−タ２Ａは破壊されてＦ０に書き換えられてし
まい、それが発見されずに処理を終了してしまうことに
なる。An example is shown in FIG. 1, 2 and 3 are EEP
The contents of the memory in the ROM. First, FIG. 1 shows a state before processing. It is assumed that the data F0 is intended to be written to the address a, but it has been written to the address b due to the communication error. The result is shown in FIG. In the subsequent eco-back and verify processing, it was found that the address a was not written properly, and the result of rewriting again to be OK is shown in FIG. Eventually, the data 2A stored in the address b is destroyed and rewritten to F0, and the processing is terminated without being found.

【００３６】これらの考察からエコ−バックやベリファ
イのノイズ発生後の対策では不十分で、コマンド自体が
化けないようにする対策が必要である。特に読みだしコ
マンドは絶対に書き込みコマンドに化けないようにしな
ければならない。このようなコマンド化けをなくすこと
ができれば図５のような不具合は回避できる。From these considerations, it is not sufficient to take countermeasures after the occurrence of noise in eco-back and verify, and it is necessary to take countermeasures to prevent the commands themselves from becoming garbled. In particular, the read command must not be transformed into a write command. If such command garbling can be eliminated, the trouble as shown in FIG. 5 can be avoided.

【００３７】さらに本発明による通信方式ではアドレス
の設定を独立命令とする。図２３のような命令体系では
書き込み命令は前に実行しておいた読みだし命令内のア
ドレス＋１のアドレスにデ−タを書き込む。これでは実
際にどこのアドレスに書かれたのかは明確に分からな
い。仮にアドレスが化けていたら図５と同じ結果となっ
てしまう。従って書き込み命令実行直前に独立のアドレ
スセット命令を実行し、それをエコ−バックでアドレス
化けがないことを確認してから書き込むのがよい。Further, in the communication system according to the present invention, the address setting is an independent command. In the instruction system as shown in FIG. 23, the write command writes the data to the address +1 in the read command which has been executed previously. With this, it is not clear where the address was actually written. If the address is garbled, the same result as in FIG. 5 will result. Therefore, it is preferable to execute an independent address set command immediately before the execution of the write command, and confirm it by eco-bag to confirm that the address is not garbled before writing.

【００３８】コマンド化けが起きないようなコマンドを
選び出すのと同時にＥＥＰＲＯＭ側では理解できない命
令に対しては内部的には何もしないことが重要である。
これが確実に実行されないとコマンド化けが起きないよ
うなコマンドを選び出しても意味がないからである。回
路的には簡単で全てのコマンドのビットをデコ−ドして
約束にないようなコマンドははねるようにすればよい。At the same time as selecting a command that does not cause command garbling, it is important to internally do nothing for an instruction that cannot be understood on the EEPROM side.
This is because it does not make sense to select a command that does not become garbled unless it is executed reliably. The circuit is simple and all command bits should be decoded to reject commands that are not promised.

【００３９】コマンド化けに際してはコマンド間のハミ
ング距離（最小符号間距離）を大きく取ればよい。これ
は、そのコマンド中の何ビットまで化けても他のコマン
ドにならないかを距離で表すことになる。当然値が大き
い方が安全であるが、これはあくまでも正規のクロック
位置におけるデ−タ化けに対して有効なだけであり（図
２のクロックｆ）、その他のビットシフト、ビット挿入
に対しては判断基準になり得ない。よってこれらに対し
てはコンピュ−タによるシミュレ−ションによりその安
全性を確かめる必要がある。When the command is garbled, a large Hamming distance (minimum intersymbol distance) between commands may be taken. This is a distance that represents how many bits in the command do not become another command. Naturally, the larger the value, the safer it is, but this is only effective against data corruption at the regular clock position (clock f in FIG. 2) and other bit shifts and bit insertions. It cannot be a criterion. Therefore, it is necessary to confirm the safety of these by computer simulation.

【００４０】まずオリジナルのコマンド候補を選ぶこと
から始める。ハミング距離が大きいものとしては図６に
示すようなハミングコ−ド、ＢＣＨコ−ド及びそれらの
変形が知られている。その距離や基本生成多項式は、同
図に示す通りである。注意しなければならないのは、こ
こでは上記コ−ドについているパリティには全く意味が
なく、単にハミング距離だけに着目している点である。
エラ−訂正、エラ−検出等はしないのであるから、デジ
タルＶＴＲ等で用いられているリ−ドソロモン符号、積
符号構成等の一般的なエラ−対策とは全く違う次元の話
である。First, start by selecting an original command candidate. As the one having a large Hamming distance, a Hamming code, a BCH code and modifications thereof as shown in FIG. 6 are known. The distance and the basic generator polynomial are as shown in FIG. It should be noted that the parity attached to the above code has no meaning here, and only the Hamming distance is focused.
Since error correction, error detection, etc. are not performed, this is a completely different dimension from the general error countermeasures such as the Lead Solomon code and product code configuration used in digital VTRs and the like.

【００４１】ところでマイコン内のシリアルＩ／Ｏは、
一般的に８ビットでデ−タのやり取りを行う。従ってコ
マンドとしては８ビットの整数倍がやりやすい。図６で
７ビット、１５ビットのものは何等かの形で１ビット付
加して８ビット、１６ビットとして用いている。２４ビ
ット以上のコマンドは転送時間からいって現実的ではな
いのでここでは候補から外す。By the way, the serial I / O in the microcomputer is
Generally, data is exchanged with 8 bits. Therefore, it is easy to use an integer multiple of 8 bits as a command. In FIG. 6, the 7-bit and 15-bit ones are added with 1 bit in some form and used as 8 bits and 16 bits. A command of 24 bits or more is not realistic in terms of transfer time, so it is excluded from candidates here.

【００４２】一般にパリティチェックやエラ−コレクシ
ョンのための特別なハ−ドを有しないシステムでは８ビ
ット長のコマンドではクロックノイズに対して非常に弱
い。クロックラインにノイズが乗った時にはデ−タビッ
トがシフトしたり、誤りデ−タビットが挿入されたりし
て図２に示すような通信エラ−が発生する危険性があ
る。本発明による通信プロトコルではパリティチェック
やエラ−コレクションを用いなくても、通信エラ−によ
るコマンド化けに対処できるように使用するコマンドを
１６ビット長とした。Generally, in a system that does not have a special hardware for parity check or error correction, an 8-bit long command is very vulnerable to clock noise. When noise is added to the clock line, data bits may be shifted or error data bits may be inserted to cause communication error as shown in FIG. In the communication protocol according to the present invention, the command to be used has a 16-bit length so as to be able to cope with a command error due to a communication error without using a parity check or error correction.

【００４３】さらにハミング距離について着目すると、
８ビット長の符号語を２つ組み合わせたり並び変えたり
することによって１６ビット長にしたものの方が、ＢＣ
Ｈ符号のハミング距離より大きくすることができる事が
シミュレ−ションにより確認されたので、図６の内コマ
ンド候補の基本となる符号語はハミング（７，４）符
号、拡大ハミング（８，４）符号、修正ハミング（７，
３）符号の３種類とした。Further focusing on the Hamming distance,
The 16-bit length obtained by combining or rearranging two 8-bit length code words is BC.
Since it has been confirmed by simulation that the distance can be made larger than the Hamming distance of the H code, the basic code words of the command candidates in FIG. 6 are the Hamming (7,4) code and the expanded Hamming (8,4). Code, modified humming (7,
3) There are three types of codes.

【００４４】この内、拡大ハミング（８，４）符号は符
号長が８ビットであるのに対し、ハミング（７，４）符
号、修正ハミング（７，３）符号については、符号長が
７ビットであるので前述のように１ビット付加して符号
長を８ビットとし、符号語を３種類作る。さらに拡大ハ
ミング（８，４）符号、ハミング（７，４）符号につい
ては１つの原始多項式につき、符号語が１６個存在する
ので、これを８個ずつの２つのグル−プに分ける。修正
ハミング（７，３）符号については１つの原始多項式に
つき８個の符号語を持つのでこれをそのまま１つのグル
−プとする。Among them, the extended Hamming (8,4) code has a code length of 8 bits, whereas the Hamming (7,4) code and the modified Hamming (7,3) code have a code length of 7 bits. Therefore, as described above, 1 bit is added to make the code length 8 bits and three types of code words are created. Further, for the expanded Hamming (8,4) code and the Hamming (7,4) code, since there are 16 code words for one primitive polynomial, these are divided into two groups of eight. With respect to the modified Hamming (7,3) code, since one primitive polynomial has eight code words, this is directly used as one group.

【００４５】拡大ハミング（８，４）符号、ハミング
（７，４）符号、修正ハミング（７，３）符号のそれぞ
れに対して、原始多項式は２つあるので、８ビット長の
符号語８個のグル−プはト−タルで１０グル−プでき
る。これらのグル−プを適宜組み合わせたり、並び変え
たりすることによって符号長を１６ビットに拡張した。Since there are two primitive polynomials for each of the extended Hamming (8,4) code, the Hamming (7,4) code, and the modified Hamming (7,3) code, eight 8-bit code words are provided. The total number of groups is 10 groups. The code length was expanded to 16 bits by appropriately combining or rearranging these groups.

【００４６】その具体的な方法を拡大ハミング（８，
４）符号の場合を例として以下に示す。図７において、
原始多項式Ｘ3 ＋Ｘ2 ＋１の拡大ハミング（８，４）符
号の符号語は左列の１６個である。この符号語を８個ず
つ分けて、それぞれをｂグル−プＢグル−プとする。同
様に右列の原始多項式Ｘ3 ＋Ｘ＋１についても２つに分
けてｂ’グル−プ、Ｂ’グル−プとする。これら８ビッ
ト長の符号語のグル−プ４つを適当に配置することで１
６ビット長に拡長する。図８に「ミラ−配置」で８ビッ
ト長のの符号語を１６ビットに拡張する様子を示す。ま
た同様に「リピ−ト配置」、「ミックス配置」、「スワ
ップ配置」、「ミックス＆スワップ配置」によって８ビ
ット長から１６ビット長の符号語に拡張する様子を図９
から図１２に示す。The specific method is expanded Hamming (8,
4) The case of the code is shown below as an example. In FIG.
The code words of the extended Hamming (8,4) code of the primitive polynomial X3 + X2 +1 are 16 in the left column. This codeword is divided into eight groups, each of which is referred to as b group B group. Similarly, the primitive polynomial X3 + X + 1 in the right column is also divided into two groups, b'group and B'group. By appropriately arranging four groups of these 8-bit codewords, 1
Expand to 6 bits. FIG. 8 shows how a code word having an 8-bit length is extended to 16 bits by "mirror arrangement". Similarly, FIG. 9 shows how a code word having a length of 8 bits is expanded to a code word of 16 bits by "repeat arrangement", "mix arrangement", "swap arrangement", and "mix & swap arrangement".
To FIG.

【００４７】ハミング（７，４）符号、修正ハミング
（７，３）符号についてはオリジナルの符号語が７ビッ
ト長なので、これらをまず８ビット長に拡張する。その
様子をそれぞれ図１３および図１４に示す。これは単純
にオリジナル符号の最上位ビットを「１」「０」反転し
たものを、その上位ビットに付け加えたものである。こ
れは「１」「０」の連続性を少しでも減らすことにより
ビットシフトに強くするためである。For the Hamming (7,4) code and the modified Hamming (7,3) code, since the original codeword has a 7-bit length, these are first expanded to 8-bit length. The state is shown in FIGS. 13 and 14, respectively. This is simply the result of inverting the most significant bit of the original code by "1" or "0" and adding it to the upper bit. This is because the continuity of "1" and "0" is reduced as much as possible to strengthen the bit shift.

【００４８】その後拡大ハミング（８，４）符号と同様
に４通りの配置の方法で１６ビット長に拡張する。但し
修正ハミング（７，３）符号については拡大ハミング
（７，４）符号、ハミング（７，４）符号のＢ，Ｂ’グ
ル−プに相当する符号語郡が存在しないため「スワップ
配置」「ミックス配置」は検討しない。After that, similarly to the expanded Hamming (8,4) code, it is expanded to a 16-bit length by four ways of arrangement. However, with respect to the modified Hamming (7,3) code, there is no code word group corresponding to the B, B'group of the extended Hamming (7,4) code and the Hamming (7,4) code. "Mix arrangement" is not considered.

【００４９】このようにしてできた１６ビット長のビッ
トパタ−ンを１つのコマンドと見なして、以下の処理を
していく。まず選別の条件として１６ビットコマンド
中、７ビット化けしても他のコマンドに化けない、つま
りハミング距離８以上のオリジナルコマンドを抜き出
す。このハミング距離が８以上というのは、図６の拡大
ＢＣＨ（１６，５）以上の効果を狙っているからに他な
らない。最初にハミング距離に着目するのは正規クロッ
ク位置のおけるデ−タ化けをいくつまで許すか、つまり
疑似クロックがない状態での安全性について調べていく
からである。The 16-bit bit pattern thus formed is regarded as one command, and the following processing is performed. First, as a condition for selection, out of 16-bit commands, even if 7 bits are garbled, it cannot be garbled into another command, that is, an original command having a Hamming distance of 8 or more is extracted. The Hamming distance of 8 or more is nothing but the aim of the effect of the expanded BCH (16, 5) or more in FIG. The first reason to focus on the Hamming distance is to investigate how much data garbled at the regular clock position is allowed, that is, the safety in the absence of the pseudo clock.

【００５０】次にこのようにして選別されたコマンド候
補に対しビットシフト、ビット挿入のシミュレ−ション
を行う。まずコマンド中の任意の位置に１つの疑似クロ
ック（１クロックエラ−）を与えて、得られた結果の先
頭１６ビット（ビット挿入によってビット長が長くなる
ので）と他のコマンドとのハミング距離を求める。距離
が０、つまり一致してしまったものはコマンド化けの可
能性が大きいので、その場で候補から外す。この時図２
の疑似クロック６の位置のデ−タのように、疑似クロッ
クの位置のデ−タがさらに化けている可能性も考慮して
おく。同様にして２クロック、３クロックエラ−が発生
したときのビットシフト、ビット挿入のシミュレ−ショ
ンを行い選別していく。Next, the command candidates selected in this way are simulated by bit shift and bit insertion. First, give one pseudo clock (1 clock error) to an arbitrary position in the command, and set the Hamming distance between the first 16 bits of the obtained result (because the bit length increases due to bit insertion) and other commands. Ask. If the distance is 0, that is, there is a match, there is a high possibility that the command is garbled, so it is excluded from the candidates on the spot. Figure 2 at this time
Like the data of the position of the pseudo clock 6, the possibility of the data of the position of the pseudo clock being further corrupted is taken into consideration. Similarly, bit shift and bit insertion simulation when 2-clock error and 3-clock error occur are performed for selection.

【００５１】その疑似クロック発生の様子を図１５に示
す。１クロックエラ−の場合には単純に１クロック内に
疑似クロックを１つずつ挿入していく。２クロックエラ
−の場合には順列組合せで１クロック内に１個はめてチ
ェックした後、１クロック内の２個はめてチェックす
る。３クロックエラ−では、１クロック内１個ずつ、１
クロック内２個と１個、１クロック内に３個を挿入して
全ての組合せについてチェックしていく。４クロックエ
ラ−以上については有意差ないので３クロックエラ−ま
でのチェックで十分である。FIG. 15 shows how the pseudo clock is generated. In the case of one clock error, one pseudo clock is simply inserted into one clock. In the case of 2-clock error, one per clock is checked by permutation combination and then two per clock are checked. In 3 clock error, 1 in 1 clock
Two and one clocks are inserted, and three clocks are inserted in one clock, and all combinations are checked. Since there is no significant difference for 4 clock errors or more, checking up to 3 clock errors is sufficient.

【００５２】ここまでの選別作業は最大３以上のクロッ
ク発生時のクロック正常位置におけるデ−タエラ−の余
裕度を調べていることに他ならない。The sorting operation up to this point is nothing but the examination of the margin of the data error at the clock normal position when a maximum of three or more clocks are generated.

【００５３】この結果から最も適当なビットパタ−ンを
選択した。それが原始多項式Ｘ3 ＋Ｘ＋１の拡大ハミン
グ（８，４）符号をミラ−配置したものである。この１
６個のビットパタ−ンの中から、さらに相互のハミング
距離がより大きくなるような７個のパタ−ンを選び、か
つリ−ドコマンドとライトコマンド間のハミング距離が
大きくなるようにコマンドをふりわけた。最終的なコマ
ンドは以下のようである。 アドレスセット Ａ６６５ｈ バンクセレクト ４Ｅ７２ｈ ワ−ドリ−ド １７Ｅ８ｈ ワ−ドライト Ｅ８１７ｈ バイトライト ３Ａ５Ｃｈ シ−ケンシャルリ−ド ２ＤＢ４ｈ ペ−ジライト Ｄ２４ＢｈFrom this result, the most suitable bit pattern was selected. This is a mirror arrangement of the extended Hamming (8,4) code of the primitive polynomial X3 + X + 1. This one
From the 6 bit patterns, select 7 patterns that further increase the mutual hamming distance, and sort the commands so that the hamming distance between the read command and the write command increases. It was The final command looks like this: Address set A665h Bank select 4E72h Word read 17E8h Word write E817h Byte write 3A5Ch Sequential read 2DB4h Page write D24Bh

【００５４】またそのときのコマンド相互間の最小符号
間距離を図１６に示す。 アドレスセット（ＡＳ）・・・・・・アドレスのセット バンクセレクト（ＢＳ）・・・・・・バンクアドレスの
セット ワ−ドリ−ド（ＷＲ）・・・・・・・１６ビットデ−タ
の読みだし ワ−ドライト（ＷＷ）・・・・・・・１６ビットデ−タ
の書き込み バイトライト（ＢＷ）・・・・・・・８ビットデ−タの
書き込み シ−ケンシャルリ−ド（ＳＲ）・・・連続読みだし ペ−ジライト（ＰＷ）・・・・・・・ペ−ジ単位書き込
みThe minimum inter-code distance between commands at that time is shown in FIG. Address set (AS): Address set Bank select (BS): Bank address set Word read (WR): 16-bit data read DASH WORD WRITE (WW) ... 16-bit data write Byte write (BW)-8-bit data write Sequential read (SR) ... Continuous Read page write (PW) ..... Write page unit

【００５５】図１６のマトリクスの中の数字は最小ハミ
ング距離を示しており、略号は上記コマンドである。４
つあるマトリクスの一番上の行はいずれもオリジナルの
コマンドを示し、左端のコマンドはその結果と比較する
コマンドを示す。例えばマトリクスａの場合クロックエ
ラ−はないので単純にその他のコマンドとの比較にな
る。同図１のようにＡＳコマンドとＢＳコマンドとのハ
ミング距離は８である。同図２、３は読みだしコマンド
と書き込みコマンドとの距離を示している。距離は１６
なので、１６ビット全てが化けて初めてコマンド化けと
なる。しかしながら実際には１６ビット全てが化けるこ
とは有り得ないといえる。The numbers in the matrix of FIG. 16 indicate the minimum Hamming distance, and the abbreviations are the above commands. Four
The top row of each matrix shows the original command, and the leftmost command shows the command to compare with the result. For example, in the case of matrix a, since there is no clock error, it is simply compared with other commands. As shown in FIG. 1, the Hamming distance between the AS command and the BS command is 8. 2 and 3 show the distance between the read command and the write command. Distance is 16
So, if all 16 bits are garbled, the command is garbled. However, in reality, it cannot be said that all 16 bits are garbled.

【００５６】マトリクスｂは１クロックエラ−の時であ
る。同図４はＰＷコマンドの任意の位置に１ビット疑似
クロックが発生した結果とＢＳコマンドとの最小ハミン
グ距離が６であることを示している。同様に同図５では
ＳＲコマンドの任意の位置に１ビット疑似クロックが発
生した結果とＰＷコマンドとの最小ハミング距離が５で
あることを示している。マトリクスｃ、ｄについても同
様である。The matrix b is for one clock error. FIG. 4 shows that the minimum Hamming distance between the result of the 1-bit pseudo clock generated at an arbitrary position of the PW command and the BS command is 6. Similarly, FIG. 5 shows that the minimum Hamming distance between the result of the 1-bit pseudo clock generated at an arbitrary position of the SR command and the PW command is 5. The same applies to the matrices c and d.

【００５７】同図において網点のかかっているところが
読みだしコマンドと書き込みコマンドの最小ハミング距
離を示している。クロックエラ−が増えるほど、その値
は小さくなっていくが、それでも他の組合せに比べて満
足すべき距離を得ている。In the figure, the shaded area indicates the minimum Hamming distance between the read command and the write command. As the clock error increases, the value becomes smaller, but the distance is still satisfactory as compared with other combinations.

【００５８】次に本願のコマンドを用いて実際にメモリ
にリ−ドライトする方法について述べる。まずこの例で
用いる本願で想定したコマンドの詳細について更に説明
する。 アドレスセット メモリ内部のアドレスレジスタをセットするコマンド。 バンクセレクト 想定している全アドレス空間は、１バンク当り６４ｋバ
イト。それが２５６バンクある。従ってアドレスセット
時には、どのバンクに現在いるのかを意識する必要があ
る。もちろんほとんどの応用例では、アドレス空間は６
４Ｋ以内で十分なので、バンクアドレスは通常０であ
る。またメモリ内部の３つのコントロ−ルレジスタ（後
述）を設定する。 ワ−ドライト・ワ−ドリ−ド １６ビットデ−タの書き込み、読みだしを行う。読みだ
し後アドレスレジスタの値を＋２とする。Next, a method of actually performing read / write to the memory using the command of the present application will be described. First, the details of the command assumed in the present application used in this example will be further described. Address set Command to set the address register inside the memory. Bank select All assumed address space is 64k bytes per bank. It has 256 banks. Therefore, when setting an address, it is necessary to be aware of which bank is currently in. Of course, in most applications, the address space is 6
The bank address is usually 0 because 4K or less is sufficient. It also sets three control registers (described later) inside the memory. Word write word read Writes and reads 16-bit data. After reading, the value of the address register is set to +2.

【００５９】メモリＩＣ中には、３つのコントロ−ルレ
ジスタがある。 ＷＥＦ（Ｗｒｉｔｅ Ｅｎａｂｌｅ Ｆｌａｇ） デ−タ書き込みの許可、不許可を決定する。 ０・・書き込み不許可 １・・書き込み許可 ｎＥＢＦ（Ｅｃｈｏ Ｂａｃｋ Ｆｌａｇ） エコ−バックするかしないかを決定する。 ０・・エコ−バックあり １・・エコ−バックな
し ｎＲＷＦ（Ｒｅａｄ Ｗｏｒｄ Ｆｌａｇ） リ−ドワ−ド命令においてず４のパラメ−タの位置に１
６ビットデ−タを乗せるかどうか決定する。 ０・・リ−ドワ−ドを乗せる １・・リ−ドワ−ドを
乗せないThere are three control registers in the memory IC. WEF (Write Enable Flag) Determines whether data writing is permitted or not. 0 ... Writing not permitted 1 ... Writing permitted nEBF (Echo Back Flag) Decide whether or not to perform eco-back. 0 ... With eco-back 1 ... Without eco-back nRWF (Read Word Flag) 1 in position of parameter 4 without read command
It is decided whether or not to carry 6-bit data. 0 ... add a lead word 1 ... do not put a lead word

【００６０】ＷＥＦは本願発明によるノイズ対策の他に
メモリ内部のフラグレジスタにより書き込み制御を行う
ものである。このフラグがセットされてないと、メモリ
に書き込むことはできない。つまり二重三重の対策をし
ている。The WEF controls writing by the flag register in the memory in addition to the noise countermeasure according to the present invention. If this flag is not set, writing to memory is not possible. In other words, we are taking double and triple measures.

【００６１】ｎＥＢＦはエコ−バックの設定をする。前
述のようにエコ−バック処理を行うと、その分デ−タ転
送時間が長くなってしまう。もし使用環境が安定してい
てノイズが非常に少なく、その電圧レベルも小さなもの
であるならば、エコ−バックは不用である。The nEBF sets the eco-back. If the eco-back processing is performed as described above, the data transfer time becomes longer accordingly. If the usage environment is stable, the noise is very low, and the voltage level is low, the eco-bag is unnecessary.

【００６２】次にＲＷＦについて説明する。メモリが大
容量化してくると、本願が想定しているシリアル通信の
場合にはその転送時間が問題になってくる。そのためク
ロックのスピ−ドを速くして転送時間を速める処理が行
われる。一方メモリ自身は、書換え時間をそれほど劇的
に速くすることは物理的に不可能なので、内部的に時間
を稼ぐためのＦＩＦＯやシフトレジスタとラッチの組合
せなどを用いて対処することが行われる。Next, the RWF will be described. As the capacity of the memory increases, the transfer time becomes a problem in the case of serial communication assumed by the present application. Therefore, the speed of the clock is increased to shorten the transfer time. On the other hand, in the memory itself, it is physically impossible to make the rewriting time so drastically fast. Therefore, it is necessary to deal with it by using a FIFO or a combination of a shift register and a latch for internally gaining time.

【００６３】すなわち図１７において、メモリ本体２の
入出力側に時間調整のためのＦＩＦＯ１、３がある。入
力側のクロック及び出力側のクロックは速く、メモリ本
体の両側は遅いクロックで動く。この遅いクロックを作
り出すのが、分周器４である。入力側のＦＩＦＯ１は速
いクロックで送られてきた入力デ−タをため込み、それ
をメモリ素子が書き込める遅いクロックで読みだしてメ
モリに書き込む。出力側は、逆に遅いクロックで読みだ
したデ−タを十分ため込んでから、速いクロックで読み
出す。どちらもＦＩＦＯに蓄えたデ−タの追越し（蓄え
た分より余計に読みだす）が起きないように注意を要す
る。That is, in FIG. 17, FIFOs 1 and 3 for time adjustment are provided on the input and output sides of the memory body 2. The clock on the input side and the clock on the output side are fast, and both sides of the memory body run on the slow clock. It is the frequency divider 4 that produces this slow clock. The FIFO 1 on the input side stores the input data sent with the fast clock, reads it with the slow clock that can be written by the memory element, and writes it in the memory. On the output side, conversely, after sufficiently accumulating the data read by the slow clock, the data is read by the fast clock. In both cases, care must be taken not to overtake the data stored in the FIFO (read more than the stored data).

【００６４】さらに転送時間を速くしようとすると、図
１８ａのように読みだしコマンドを受け取ってから、次
の１クロック以内にパラメ−タとしての読みだしデ−タ
を送り出す準備をするのは、不可能である。そこでｎＲ
ＷＦを用意した。これを「１」にしておくと、メモリＩ
Ｃはパラメ−タ部を単にクロックの空送りとして処理す
る。そして同図ｂのように、これによる１６ビットクロ
ック時間を、上記のメモリＩＣ内部の時間稼ぎ回路用に
用いることができる。この場合の読みだしデ−タは、エ
コ−バック部に出力される。エコ−バック部ではコマン
ドとパラメ−タを返すので実際には３２ビットクロック
時間を時間稼ぎできることになる。If the transfer time is further shortened, it is not possible to prepare to send out the read data as parameters within the next 1 clock after receiving the read command as shown in FIG. 18a. It is possible. Then nR
I prepared WF. If this is set to "1", the memory I
C processes the parameter section simply as an idle clock feed. Then, as shown in FIG. 10B, the 16-bit clock time thus obtained can be used for the time-holding circuit inside the memory IC. The read data in this case is output to the eco-bag unit. Since the eco-back unit returns commands and parameters, it is possible to actually earn time for 32 bit clocks.

【００６５】図１９にアドレス１０２ａｈに１６ビット
デ−タＡ３４２ｈを書き込むときに用いる命令の実施例
を示す。メモリＩＣへの転送速度は、通常の１クロック
以内に反応できるものとし、エコ−バックは「１」
「０」反転タイプとする。パラメ−タ、エコ−バック
は、同図に示すようで、一命令当り６４クロック長であ
る。FIG. 19 shows an embodiment of an instruction used when writing 16-bit data A342h to the address 102ah. The transfer rate to the memory IC shall be able to react within the normal 1 clock, and the eco-back is "1".
"0" inversion type. The parameters and eco-back are as shown in the figure, and each instruction has a length of 64 clocks.

【００６６】これらのコマンドを使って、上記の処理を
行ったのが図２０である。まずバンクセレクト命令によ
り、 バンクアドレス＝００ｈ，ＷＥＦ＝１，ｎＥＢＦ＝０，
ｎＲＷＦ＝０ を設定する。これにより書き込み許可し、エコ−バック
有り、リ−ドワ−ド命令のパラメ−タに読みだしデ−タ
を乗せるようになる。次にアドレスセット命令により、
書き込みアドレスをアドレスレジスタにセットする。FIG. 20 shows the above processing performed using these commands. First, by a bank select instruction, bank address = 00h, WEF = 1, nEBF = 0,
Set nRWF = 0. As a result, the write is permitted, the eco-back is provided, and the read data can be put on the parameter of the read / write command. Next, with an address set instruction,
Set the write address in the address register.

【００６７】エコ−バックについては、一命令実行毎の
確認する。おかしければ何度も同じ命令を繰り返す。バ
ンクセレクト命令は、このエコ−バックを「するしな
い」の設定をするものであるので当然、同図のスタ−ト
時にはエコ−バックありの状態でいることになる。また
電源投入時には上記の３フラグは、 ＷＥＦ＝０・・・・・書き込み不許可 ｎＥＢＦ＝０・・・・エコ−バック有り ｎＲＷＦ＝０・・・・リ−ドワ−ドを乗せる のように設定される。もちろん書き込みは不許可になっ
ている。Regarding the eco-back, confirmation is made every time one instruction is executed. If it is strange, repeat the same command many times. Since the bank select command sets "do not perform" this eco-back, it means that the eco-back is enabled at the start of FIG. Also, when the power is turned on, the above 3 flags are set as follows: WEF = 0 ... Writing not allowed nEBF = 0 ... Eco-back enabled nRWF = 0 ... Loading a read word To be done. Of course, writing is prohibited.

【００６８】つぎにデ−タをワ−ドライト命令により書
き込む。その後にすぐベリファイ処理を行う。すなわ
ち、まず再びアドレスセット命令を実行する。これは前
述のようにワ−ドライト命令実行後はアドレスが自動的
に＋２されるので、元のアドレスに戻す必要があるから
である。アドレスの自動増加については既存のＥＥＰＲ
ＯＭＭも採用している。連続的にデ−タを書き込んでい
くときの便利さを考えて、このようにしてある。その後
でワ−ドリ−ド命令により先ほど書き込んだデ−タと一
致するかを確認する。一致しなければもう一度ワ−ドラ
イト命令を実行する。Next, the data is written by the ward write command. After that, the verify process is immediately performed. That is, first, the address set instruction is executed again. This is because the address is automatically incremented by 2 after the execution of the word write instruction as described above, so that it is necessary to restore the original address. Existing EEPR for automatic address increase
It also uses OMM. This is done in consideration of the convenience when writing data continuously. After that, a word read command is used to confirm whether the data matches the data written previously. If they do not match, the word write command is executed again.

【００６９】一致したらこの後の処理として、バンクセ
レクト命令を再び実行して、 ＷＥＦ＝０・・・・書き込み不許可 にして誤って書き込みをしないように安全性を高めてお
く。If they match, as a subsequent process, the bank select instruction is re-executed to set WEF = 0 ... Writing is not permitted so that the data is not written by mistake.

【００７０】最後に本願の回路構成に於けるメリットに
ついて述べる。前述のようにＥＥＰＲＯＭ側は理解でき
ないコマンドに対しては何もしないことが望ましい。そ
のためには１６ビットのコマンドの全てのビットを監視
して判断する必要がある。それが図２１ａである。この
ためにはＤＥＦが１６個にコマンドのフルデコ−ダが必
要になる。普通ＩＣ化する時にはゲ−ト展開というゲ−
ト数を減らすための処理を行うが、特に規則性のないコ
マンドの場合には、デコ−ダのゲ−ト展開効果は期待で
きそうにない。従って結果的に同図ａの回路のゲ−ト規
模はそ小さくできない。Finally, the merits of the circuit configuration of the present application will be described. As described above, it is desirable that the EEPROM side does nothing for commands that it cannot understand. For that purpose, it is necessary to monitor and judge all the bits of the 16-bit command. It is Figure 21a. For this purpose, a full decoder of 16 DEF commands is required. A gate called "gate development" when integrated into an ordinary IC
Although a process for reducing the number of gates is performed, it is unlikely that the gate expansion effect of the decoder can be expected for a command having no regularity. Therefore, as a result, the gate scale of the circuit of FIG.

【００７１】それに対し本願はミラ−形の折り返し対称
になっているので、デコ−ダとしては８ビット分持てば
よく、上記の半分で済む。それが同図ｂである。ＳＤＡ
入力のＤＦＦも８個で済む。前半の８ビット入力時点
で、１回目のデコ−ダチェックを行う。ＯＫなら後段の
ＤＦＦにてそれを記憶する。その後、後半の８ビット入
力時点でビットの折り返しを行ってから、２回目のチェ
ックを行う。これもＯＫならＤＦＦの記憶結果と共に高
々２入力のアンドゲ−トで最終の判断を行う。ビットの
折り返しに要するゲ−ト数は取るに足らない値であるの
で総合的にみて同図ａの回路よりもゲ−ト数を随分節約
できる。On the other hand, since the present application has mirror-shaped folding symmetry, the decoder only needs to hold 8 bits, which is half the above. That is FIG. SDA
Only eight DFFs are required as input. At the time of inputting 8 bits in the first half, the first decoder check is performed. If it is OK, it is stored in the DFF in the subsequent stage. After that, after the bits are turned back at the time of inputting the latter 8 bits, the second check is performed. If this is also OK, the final judgment is made by the AND gate of at most 2 inputs together with the storage result of the DFF. Since the number of gates required for folding the bits is a trivial value, the number of gates can be considerably saved as compared with the circuit of FIG.

【００７２】本願は図２２のような２ほんのデ−タライ
ンＤＩＮ、ＤＯＵＴ方式に対しても応用できるし、さら
に対象はＥＥＰＲＯＭに限らない。The present application can be applied to the two data line DIN and DOUT systems as shown in FIG. 22, and the object is not limited to the EEPROM.

【００７３】[0073]

【発明の効果】この発明によれば、ＣＲＣ，ＥＣＣ，パ
リティなどのデ−タ保護のための付加情報付ける事な
く、ノイズだらけの異常な環境かにおいてもメモリなど
の内容を破壊することがない。信頼性のおける回路を安
価に提供できる。また転送スピ−ド増加の要求に対して
も過度にハ−ドに頼る事なくまた通信プロトコルを変更
する事なく対応が取れる。According to the present invention, the contents of the memory are not destroyed even in an abnormal environment full of noise without adding additional information for data protection such as CRC, ECC and parity. . A reliable circuit can be provided at low cost. Further, it is possible to deal with a request for increasing the transfer speed without excessively relying on the hard disk and without changing the communication protocol.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明におけるマイクロコンピュータとＥＥＰ
ＲＯＭとの第１の接続例を示す回路図である。FIG. 1 is a microcomputer and EEP according to the present invention.
It is a circuit diagram which shows the 1st example of connection with ROM.

【図２】データラインとクロックラインにノイズがのっ
た時の概念図である。FIG. 2 is a conceptual diagram when noise is present on a data line and a clock line.

【図３】汎用バスの通信プロトコルを示した図である。FIG. 3 is a diagram showing a communication protocol of a general-purpose bus.

【図４】本発明における通信プロトコルを示した図であ
る。FIG. 4 is a diagram showing a communication protocol in the present invention.

【図５】通信エラーの一例を示す図である。FIG. 5 is a diagram showing an example of a communication error.

【図６】ハミングコードとＢＣＨコードを示す図であ
る。FIG. 6 is a diagram showing a Hamming code and a BCH code.

【図７】拡大ハミング（８，４）符号を示す図である。FIG. 7 is a diagram showing an expanded Hamming (8,4) code.

【図８】ミラー配置を示す図である。FIG. 8 is a diagram showing a mirror arrangement.

【図９】リピート配置を示す図である。FIG. 9 is a diagram showing a repeat arrangement.

【図１０】ミックス配置を示す図である。FIG. 10 is a diagram showing a mix arrangement.

【図１１】スワップ配置を示す図である。FIG. 11 is a diagram showing a swap arrangement.

【図１２】ミックス＆スワップ配置を示す図である。FIG. 12 is a diagram showing a mix & swap arrangement.

【図１３】ハミング（７，４）符号を示す図である。FIG. 13 is a diagram showing a Hamming (7, 4) code.

【図１４】修正ハミング（７，３）符号を示す図であ
る。FIG. 14 is a diagram showing a modified Hamming (7,3) code.

【図１５】擬似クロックの発生の様子を示す図である。FIG. 15 is a diagram showing how a pseudo clock is generated.

【図１６】実験により得られたコマンド間の最小ハミン
グ距離を示す表である。FIG. 16 is a table showing minimum Hamming distances between commands obtained by experiments.

【図１７】転送時間を速くするために用いられる回路図
を示す。FIG. 17 shows a circuit diagram used for increasing the transfer time.

【図１８】転送時間が速くなった場合に用いられる通信
プロトコルを示す。FIG. 18 shows a communication protocol used when the transfer time is shortened.

【図１９】本発明の伝送方法を用いた具体的な伝送の様
子を示す図である。FIG. 19 is a diagram showing a concrete state of transmission using the transmission method of the present invention.

【図２０】本発明の伝送方法の流れを示すフローチャー
トである。FIG. 20 is a flowchart showing a flow of a transmission method of the present invention.

【図２１】本発明に用いられる受信側の回路図である。FIG. 21 is a circuit diagram on the receiving side used in the present invention.

【図２２】本発明におけるマイクロコンピュータとＥＥ
ＰＲＯＭとの第２の接続例を示す回路図である。FIG. 22 is a microcomputer and EE according to the present invention.
It is a circuit diagram which shows the 2nd example of connection with PROM.

【図２３】従来の命令コードを示す図である。FIG. 23 is a diagram showing a conventional instruction code.

【符号の説明】[Explanation of symbols]

１ マイクロコンピュータ ２ ＥＥＰＲＯＭ ３、４ バッファ ５ ＦＩＦＯ ６ メモリ本体 ７ 分周器 1 Microcomputer 2 EEPROM 3, 4 Buffer 5 FIFO 6 Memory Body 7 Frequency Divider

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 送信側からの命令デ−タ伝送に続いて、
この命令に応じたパラメ−タが伝送され、受信側から上
記命令デ−タとパラメ−タとを送信側にエコ−バックと
して伝送するようにしたデジタルデータ伝送方法におい
て、 書き込み命令データを伝送する前に、上記送信側からア
ドレスを設定する命令データとパラメータとしてアドレ
ス番地とを伝送し、上記受信側から上記アドレス設定命
令データと上記アドレス番地とをエコ−バックとして伝
送し、送信側で伝送したアドレス番地と受信したアドレ
ス番地とが一致するかどうかの比較を行い、アドレス番
地が正確に伝送されるかどうかを確認するようにしたこ
とを特徴とするデジタルデ−タ伝送方法。1. Following transmission of command data from the transmitting side,
A parameter corresponding to this command is transmitted, and the write command data is transmitted in the digital data transmission method in which the command data and the parameter described above are transmitted from the receiving side to the transmitting side as an echo. Before, the command data for setting an address and the address address as a parameter were transmitted from the transmitting side, the address setting command data and the address address were transmitted from the receiving side as eco-back, and transmitted by the transmitting side. A digital data transmission method characterized in that the address address and the received address address are compared to determine whether or not the address address is correctly transmitted. 【請求項２】 上記受信側は、受信したデジタルデータ
の極性を反転したデジタルデータをエコーバックとして
送信側に伝送するようにしたことを特徴とする請求項１
に記載のデジタルデータ伝送方法。2. The receiving side is configured to transmit the digital data, which is obtained by inverting the polarity of the received digital data, as echo back to the transmitting side.
The digital data transmission method described in. 【請求項３】 上記命令データは、ハミング（７，４）
符号の最上位ビットの極性を反転したデジタル値をＭＳ
Ｂとして付加した拡大ハミング（８，４）符号と、この
拡大ハミング（８，４）符号をミラー反転したビットパ
ターンとを組み合わせた１６ビットのビットパターンか
ら構成され、この内書き込み命令と読みだし命令を示す
ビットパターンは、互いに全ビットの極性が反転された
ものであることを特徴とする請求項２に記載のデジタル
データ伝送方法。3. The instruction data is Hamming (7, 4).
The digital value with the polarity of the most significant bit of the code reversed is MS
The extended Hamming (8,4) code added as B and a 16-bit bit pattern obtained by combining the extended Hamming (8,4) code with a mirror-inverted bit pattern are combined. 3. The digital data transmission method according to claim 2, wherein the bit pattern indicating "1" is one in which the polarities of all the bits are mutually inverted. 【請求項４】 送信側からの命令デ−タ伝送に続いて、
この命令に応じたパラメ−タが伝送され、受信側から上
記命令デ−タとパラメ−タとを送信側にエコ−バックと
して伝送するようにしたデジタルデータ伝送方法におい
て、 バンクセレクト命令データに続き、パラメータとして読
みだし命令により読みだされたデータの伝送タイミング
を規定するリ−ドワ−ドフラグを受信側に伝送するよう
にしたことを特徴とするデジタルデ−タ伝送方法。4. Following the transmission of command data from the transmitting side,
In the digital data transmission method in which the parameter corresponding to this command is transmitted, and the command data and the parameter described above are transmitted from the receiving side to the transmitting side as the economy, following the bank select command data A digital data transmission method characterized in that a read word flag which defines the transmission timing of the data read by the read command as a parameter is transmitted to the receiving side. 【請求項５】 上記リードワードフラグは、読みだし命
令により読みだされたデータを上記読みだし命令データ
に続くパラメータとして送信側に伝送するか、または上
記エコーバックとして送信側に伝送するかを識別するフ
ラグであることを特徴とする請求項４に記載のデジタル
データ伝送方法。5. The read word flag identifies whether the data read by a read command is transmitted to the transmission side as a parameter following the read command data, or is transmitted to the transmission side as the echo back. 5. The digital data transmission method according to claim 4, wherein the flag is a flag. 【請求項６】 上記受信側は、受信したデジタルデータ
の極性を反転したデジタルデータをエコーバックとして
送信側に伝送するようにしたことを特徴とする請求項５
に記載のデジタルデータ伝送方法。6. The receiving side is configured to transmit digital data, which is the polarity of the received digital data inverted, as echo back to the transmitting side.
The digital data transmission method described in.