JPH06302758A - 多端子電子部品 - Google Patents
多端子電子部品Info
- Publication number
- JPH06302758A JPH06302758A JP8430093A JP8430093A JPH06302758A JP H06302758 A JPH06302758 A JP H06302758A JP 8430093 A JP8430093 A JP 8430093A JP 8430093 A JP8430093 A JP 8430093A JP H06302758 A JPH06302758 A JP H06302758A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- terminal
- land
- chip
- pattern wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 回路基板上での多端子電子部品とチップ部品
とのパターン配線を必要とせず、しかも回路基板に対し
て高密度実装することができる多端子電子部品を提供す
る。 【構成】 端子Ｔ1 〜Ｔ8 を有する電子部品（ＩＣ）１
０のパッケージ上面１０ａに、端子Ｔ2 にパターン配線
１３によって導通されたランド１１と、端子Ｔ6にパタ
ーン配線１４によって導通されたランド１２とを設け、
上面１０ａのほぼ中央部を円形状の吸着面１０ｂとし
た。 【作用】 パッケージ上面１０ａにチップ部品実装用の
ランド１１，１２を設けたため、この分のチップ部品及
びパターン配線が、ＩＣ１０を実装する回路基板では不
要となる。
とのパターン配線を必要とせず、しかも回路基板に対し
て高密度実装することができる多端子電子部品を提供す
る。 【構成】 端子Ｔ1 〜Ｔ8 を有する電子部品（ＩＣ）１
０のパッケージ上面１０ａに、端子Ｔ2 にパターン配線
１３によって導通されたランド１１と、端子Ｔ6にパタ
ーン配線１４によって導通されたランド１２とを設け、
上面１０ａのほぼ中央部を円形状の吸着面１０ｂとし
た。 【作用】 パッケージ上面１０ａにチップ部品実装用の
ランド１１，１２を設けたため、この分のチップ部品及
びパターン配線が、ＩＣ１０を実装する回路基板では不
要となる。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージ上面にチッ
プ部品を搭載できる多端子電子部品に関するものであ
る。
プ部品を搭載できる多端子電子部品に関するものであ
る。
【０００２】
【従来の技術】ハイブリッドＩＣ、汎用型ＩＣ、ＬＳＩ
等の電子部品は勿論のこと、多数個の端子（リード）を
有する電子部品は、実装された回路基板上では他の様々
な電子部品（チップ部品等）とパターン配線で接続され
る。例えば、図５に示すような８個の端子Ｔ1 〜Ｔ8 を
有するＩＣ５０を使用して、×２０ｄＢのＡＭＰを作製
する場合、図６に示すような帰還配線をした回路にな
る。つまり、ＩＣ５０の端子Ｔ2 がＩＮ、端子Ｔ6 がＯ
ＵＴ、端子Ｔ3 がグランドとすると、端子Ｔ2 に１ｋΩ
のチップ抵抗器６０を、端子Ｔ2 とＴ6 との間に１０ｋ
Ωのチップ抵抗器６１を接続する。
等の電子部品は勿論のこと、多数個の端子（リード）を
有する電子部品は、実装された回路基板上では他の様々
な電子部品（チップ部品等）とパターン配線で接続され
る。例えば、図５に示すような８個の端子Ｔ1 〜Ｔ8 を
有するＩＣ５０を使用して、×２０ｄＢのＡＭＰを作製
する場合、図６に示すような帰還配線をした回路にな
る。つまり、ＩＣ５０の端子Ｔ2 がＩＮ、端子Ｔ6 がＯ
ＵＴ、端子Ｔ3 がグランドとすると、端子Ｔ2 に１ｋΩ
のチップ抵抗器６０を、端子Ｔ2 とＴ6 との間に１０ｋ
Ωのチップ抵抗器６１を接続する。
【０００３】
【発明が解決しようとする課題】上記のようなＩＣ５０
のみならず、通常のＩＣではＩＮとＯＵＴの端子が反対
側にあり、このＩＮとＯＵＴの端子間に電子部品を接続
する場合には、図５のようにＩＣ５０を横切って端子Ｔ
2 ，Ｔ6 間にパターン配線６５を設けなければならな
い。しかし、これだとパターン配線６５が物理的に長く
なってしまい、配線抵抗も無視できなくなる。しかも、
この場合、ＡＭＰの帰還配線なので、特性上余計不利に
なる。又、チップ抵抗器６０，６１やパターン配線６５
を実装するスペースをＩＣ５０の周囲に要するため、回
路基板に対して各種電子部品の実装密度を上げるのにも
不利となる。
のみならず、通常のＩＣではＩＮとＯＵＴの端子が反対
側にあり、このＩＮとＯＵＴの端子間に電子部品を接続
する場合には、図５のようにＩＣ５０を横切って端子Ｔ
2 ，Ｔ6 間にパターン配線６５を設けなければならな
い。しかし、これだとパターン配線６５が物理的に長く
なってしまい、配線抵抗も無視できなくなる。しかも、
この場合、ＡＭＰの帰還配線なので、特性上余計不利に
なる。又、チップ抵抗器６０，６１やパターン配線６５
を実装するスペースをＩＣ５０の周囲に要するため、回
路基板に対して各種電子部品の実装密度を上げるのにも
不利となる。
【０００４】従って、本発明の目的は、回路基板上での
多端子電子部品とチップ部品とのパターン配線を必要と
せず、しかも回路基板に対して高密度実装することがで
きる多端子電子部品を提供することにある。
多端子電子部品とチップ部品とのパターン配線を必要と
せず、しかも回路基板に対して高密度実装することがで
きる多端子電子部品を提供することにある。
【０００５】
【課題を解決するための手段及び作用】前記目的を達成
するために、本発明の多端子電子部品は、多数個の端子
を有する電子部品において、パッケージ上面に、この電
子部品を使用する回路に必要なチップ部品を実装するた
めのランドを設け、このランドと前記端子のうちの所定
端子又は電子部品の内部回路とを導通してなることを特
徴とする。
するために、本発明の多端子電子部品は、多数個の端子
を有する電子部品において、パッケージ上面に、この電
子部品を使用する回路に必要なチップ部品を実装するた
めのランドを設け、このランドと前記端子のうちの所定
端子又は電子部品の内部回路とを導通してなることを特
徴とする。
【０００６】この電子部品では、パッケージ上面に設け
られたランドにチップ部品を実装する構成になっている
ため、回路基板でのパターン配線は不要となり、配線引
回しによる抵抗増大が無くなり、特にＯＰ ＡＭＰの帰
還配線等で特性上有利になる。その上、回路基板にチッ
プ部品やパターン配線を設けるスペースを要しないた
め、回路基板に各種電子部品を高密度実装することが可
能となる。
られたランドにチップ部品を実装する構成になっている
ため、回路基板でのパターン配線は不要となり、配線引
回しによる抵抗増大が無くなり、特にＯＰ ＡＭＰの帰
還配線等で特性上有利になる。その上、回路基板にチッ
プ部品やパターン配線を設けるスペースを要しないた
め、回路基板に各種電子部品を高密度実装することが可
能となる。
【０００７】又、パッケージ上面のほぼ中央部を自動実
装のための吸着面とし、この吸着面以外の部分にランド
を設けることにより、例えばマウンターで自動実装する
場合、ノズルで吸着面を容易に吸い上げることができ
る。なお、パッケージ上面へのチップ部品の取付けは、
電子部品を回路基板に実装する前でも後でもどちらでも
構わないが、パッケージ上面のほぼ中央部に設定された
吸着面にチップ部品が位置する場合には、マウンターに
よる自動実装を考慮して、先に電子部品を回路基板に実
装してからパッケージ上面のランドにチップ部品を搭載
する必要がある。即ち、本発明の電子部品は、パッケー
ジ上面に実装するチップ部品、ランドの位置等により、
電子部品自身を回路基板に実装する前にチップ部品を取
付けてもよいものと、実装後に取付けるものとの２種類
に大別される。
装のための吸着面とし、この吸着面以外の部分にランド
を設けることにより、例えばマウンターで自動実装する
場合、ノズルで吸着面を容易に吸い上げることができ
る。なお、パッケージ上面へのチップ部品の取付けは、
電子部品を回路基板に実装する前でも後でもどちらでも
構わないが、パッケージ上面のほぼ中央部に設定された
吸着面にチップ部品が位置する場合には、マウンターに
よる自動実装を考慮して、先に電子部品を回路基板に実
装してからパッケージ上面のランドにチップ部品を搭載
する必要がある。即ち、本発明の電子部品は、パッケー
ジ上面に実装するチップ部品、ランドの位置等により、
電子部品自身を回路基板に実装する前にチップ部品を取
付けてもよいものと、実装後に取付けるものとの２種類
に大別される。
【０００８】又、本発明でいう電子部品とは、ハイブリ
ッドＩＣ、汎用型ＩＣ、ＬＳＩ等に限らず、多数個の端
子を有する電子部品全般を指す。更に、電子部品のパッ
ケージ上面に実装するチップ部品としては、電子部品の
種類やこの電子部品を使用する回路にも依るが、ＯＰ
ＡＭＰの帰還抵抗、ロジックＩＣのプルアップやプルダ
ウン部品等が示される。
ッドＩＣ、汎用型ＩＣ、ＬＳＩ等に限らず、多数個の端
子を有する電子部品全般を指す。更に、電子部品のパッ
ケージ上面に実装するチップ部品としては、電子部品の
種類やこの電子部品を使用する回路にも依るが、ＯＰ
ＡＭＰの帰還抵抗、ロジックＩＣのプルアップやプルダ
ウン部品等が示される。
【０００９】
【実施例】以下、本発明の多端子電子部品を実施例に基
づいて説明する。第１の実施例に係る電子部品を図１に
示す。この電子部品１０は８個の端子Ｔ 1 〜Ｔ8 を有す
るＩＣであり、前述の従来例に対応して、１回路入力の
ＯＰ ＡＭＰとするために端子Ｔ2 とＴ6 を帰還配線す
る場合を表している。パッケージ上面１０ａには、パタ
ーン配線１３によって端子Ｔ2 と導通されたチップ部品
実装用のランド１１と、パターン配線１４によって端子
Ｔ6 と導通されたチップ部品実装用のランド１２とが設
けられている。又、パッケージ上面１０ａのほぼ中央部
は、円形状の吸着面（点線円形で囲んだ領域）１０ｂに
設定されている。
づいて説明する。第１の実施例に係る電子部品を図１に
示す。この電子部品１０は８個の端子Ｔ 1 〜Ｔ8 を有す
るＩＣであり、前述の従来例に対応して、１回路入力の
ＯＰ ＡＭＰとするために端子Ｔ2 とＴ6 を帰還配線す
る場合を表している。パッケージ上面１０ａには、パタ
ーン配線１３によって端子Ｔ2 と導通されたチップ部品
実装用のランド１１と、パターン配線１４によって端子
Ｔ6 と導通されたチップ部品実装用のランド１２とが設
けられている。又、パッケージ上面１０ａのほぼ中央部
は、円形状の吸着面（点線円形で囲んだ領域）１０ｂに
設定されている。
【００１０】ランド１１，１２は、吸着面１０ｂを挟ん
で両側に相対して位置し、この両ランド１１，１２間に
所定のチップ部品が搭載される。従って、このＩＣ１０
では、チップ部品が吸着面１０ｂ上に位置するため、例
えばマウンターのノズルで吸着面１０ｂを吸着してＩＣ
１０を回路基板に実装した後に、チップ部品をランド１
１，１２上に取付ける。なお、チップ部品の搭載に際し
ては、回路基板に実装したＩＣ１０に対するチップ部品
の位置確認を行い易くするために、図１に示すようにラ
ンド１１，１２間にチップ部品の位置確認用の認識マー
ク１５を付しておくのが好ましい。
で両側に相対して位置し、この両ランド１１，１２間に
所定のチップ部品が搭載される。従って、このＩＣ１０
では、チップ部品が吸着面１０ｂ上に位置するため、例
えばマウンターのノズルで吸着面１０ｂを吸着してＩＣ
１０を回路基板に実装した後に、チップ部品をランド１
１，１２上に取付ける。なお、チップ部品の搭載に際し
ては、回路基板に実装したＩＣ１０に対するチップ部品
の位置確認を行い易くするために、図１に示すようにラ
ンド１１，１２間にチップ部品の位置確認用の認識マー
ク１５を付しておくのが好ましい。
【００１１】このように、端子Ｔ2 ，Ｔ6 間のパターン
配線は、端子Ｔ2 とランド１１と間のパターン配線１
３、及び端子Ｔ6 とランド１２と間のパターン配線１４
であり、図５に示す従来例と比べてパターン配線が大幅
に短くなる。このため、配線抵抗が小さくなり、特にＡ
ＭＰの帰還配線では特性上有利になる。しかも、ＩＣ１
０を実装する回路基板にチップ部品やパターン配線を設
ける必要がなく、それだけ回路基板の実装面積が増える
ので、回路基板に対してこの電子部品を含めた各種電子
部品を高密度実装することができるようになる。
配線は、端子Ｔ2 とランド１１と間のパターン配線１
３、及び端子Ｔ6 とランド１２と間のパターン配線１４
であり、図５に示す従来例と比べてパターン配線が大幅
に短くなる。このため、配線抵抗が小さくなり、特にＡ
ＭＰの帰還配線では特性上有利になる。しかも、ＩＣ１
０を実装する回路基板にチップ部品やパターン配線を設
ける必要がなく、それだけ回路基板の実装面積が増える
ので、回路基板に対してこの電子部品を含めた各種電子
部品を高密度実装することができるようになる。
【００１２】第２の実施例を図２に示す。この電子部品
２０は第１の実施例と同様に８個の端子Ｔ1 〜Ｔ8 を有
するＩＣであり、２回路入力のＯＰ ＡＭＰとする場合
を示している。このＩＣ２０では、パッケージ上面２０
ａに、端子Ｔ1 にパターン配線２５で導通されたランド
２１と、端子Ｔ3 にパターン配線２６で導通されたラン
ド２２と、端子Ｔ5 にパターン配線２７で導通されたラ
ンド２３と、端子Ｔ7にパターン配線２８で導通された
ランド２４とが形成されている。そして、ランド２１，
２２間に所定のチップ部品が、ランド２３，２４間に別
のチップ部品が実装される。
２０は第１の実施例と同様に８個の端子Ｔ1 〜Ｔ8 を有
するＩＣであり、２回路入力のＯＰ ＡＭＰとする場合
を示している。このＩＣ２０では、パッケージ上面２０
ａに、端子Ｔ1 にパターン配線２５で導通されたランド
２１と、端子Ｔ3 にパターン配線２６で導通されたラン
ド２２と、端子Ｔ5 にパターン配線２７で導通されたラ
ンド２３と、端子Ｔ7にパターン配線２８で導通された
ランド２４とが形成されている。そして、ランド２１，
２２間に所定のチップ部品が、ランド２３，２４間に別
のチップ部品が実装される。
【００１３】このＩＣ２０では、チップ部品は、パッケ
ージ上面２０ａのほぼ中央部に設定された吸着面２０ｂ
上に位置しないため、ＩＣ２０を回路基板に実装する前
後を問わずチップ部品をランド上に取付けることができ
る。最も、吸着面２０ｂにはパターン配線２６，２８が
引き回されているが、この配線２６，２８は薄膜であ
り、マウンターのノズルで吸い上げるのに何ら支障はな
い。
ージ上面２０ａのほぼ中央部に設定された吸着面２０ｂ
上に位置しないため、ＩＣ２０を回路基板に実装する前
後を問わずチップ部品をランド上に取付けることができ
る。最も、吸着面２０ｂにはパターン配線２６，２８が
引き回されているが、この配線２６，２８は薄膜であ
り、マウンターのノズルで吸い上げるのに何ら支障はな
い。
【００１４】更に、第３の実施例を図３に示す。この電
子部品３０も８個の端子Ｔ1 〜Ｔ8を有するＩＣであ
る。このＩＣ３０は、電源のノイズを除去するためにパ
ッケージ上面３０ａにて電源−グランド間にバイパスコ
ンデンサ４０，４１を搭載したものである。このＩＣ３
０では、コンデンサ４０，４１をそれぞれ実装するラン
ド３１，３２と３３，３４とが形成されているが、端子
Ｔ1 〜Ｔ8 に接続するパターン配線は設けられていな
い。ランド３１〜３４はパッケージ上面３０ａからパッ
ケージ内部のＩＣ回路に導通されている。但し、このＩ
Ｃ３０でも、コンデンサ４０，４１は吸着面３０ｂ上に
存在しないため、コンデンサ４０，４１の搭載は、ＩＣ
３０を回路基板に実装した後でもよい。
子部品３０も８個の端子Ｔ1 〜Ｔ8を有するＩＣであ
る。このＩＣ３０は、電源のノイズを除去するためにパ
ッケージ上面３０ａにて電源−グランド間にバイパスコ
ンデンサ４０，４１を搭載したものである。このＩＣ３
０では、コンデンサ４０，４１をそれぞれ実装するラン
ド３１，３２と３３，３４とが形成されているが、端子
Ｔ1 〜Ｔ8 に接続するパターン配線は設けられていな
い。ランド３１〜３４はパッケージ上面３０ａからパッ
ケージ内部のＩＣ回路に導通されている。但し、このＩ
Ｃ３０でも、コンデンサ４０，４１は吸着面３０ｂ上に
存在しないため、コンデンサ４０，４１の搭載は、ＩＣ
３０を回路基板に実装した後でもよい。
【００１５】ところで、上記第１及び第２の実施例で
は、端子とランドはパターン配線で接続されるが、この
接続状態を図４に部分拡大図で示す。ＩＣ１からは、図
のような形状の端子Ｔがパッケージ２の側面２ｂから突
出し、この端子Ｔのパッケージ側面２ｂ側の端部に接触
して薄膜のパターン配線４がパッケージ側面２ｂから上
面２ａに延び、更にランド３を構成する。このようなラ
ンド３やパターン配線４の形成には特に限定はない。例
えば、通常行われているレジストとマスクを使用したフ
ォトエッチング技術を用いて、パッケージ２の所定部分
に所望形状のパターン配線とランドを形成すればよい。
は、端子とランドはパターン配線で接続されるが、この
接続状態を図４に部分拡大図で示す。ＩＣ１からは、図
のような形状の端子Ｔがパッケージ２の側面２ｂから突
出し、この端子Ｔのパッケージ側面２ｂ側の端部に接触
して薄膜のパターン配線４がパッケージ側面２ｂから上
面２ａに延び、更にランド３を構成する。このようなラ
ンド３やパターン配線４の形成には特に限定はない。例
えば、通常行われているレジストとマスクを使用したフ
ォトエッチング技術を用いて、パッケージ２の所定部分
に所望形状のパターン配線とランドを形成すればよい。
【００１６】上記第１〜第３の実施例は単なる一例であ
り、搭載するチップ部品、ランドの形状・個数・位置、
配線のパターンなど様々な変更が可能である。例えば、
実装チップ部品としてトランジスタを用いる場合には、
３個の端子にそれぞれ導通された３つのランドを設けれ
ばよい。又、上記実施例の８個の端子よりも多い又は少
ない個数の端子を有する電子部品でも、適宜にランドや
パターン配線を設ければよい。更に、吸着面も、電子部
品のサイズやパターン配線等に応じて変えればよい。
り、搭載するチップ部品、ランドの形状・個数・位置、
配線のパターンなど様々な変更が可能である。例えば、
実装チップ部品としてトランジスタを用いる場合には、
３個の端子にそれぞれ導通された３つのランドを設けれ
ばよい。又、上記実施例の８個の端子よりも多い又は少
ない個数の端子を有する電子部品でも、適宜にランドや
パターン配線を設ければよい。更に、吸着面も、電子部
品のサイズやパターン配線等に応じて変えればよい。
【００１７】
【発明の効果】本発明の多端子電子部品は、以上説明し
たようにパッケージ上面にチップ部品実装用のランドを
設け、このランドを所定の端子又は電子部品の内部回路
に導通した構成であるため、この電子部品を使用する回
路に必要なチップ部品やパターン配線を回路基板に設け
る必要がなくなり、回路基板上でのチップ部品やパター
ン配線の領域が不要となる。このため、回路基板に対し
て各種電子部品を高密度実装することが可能となるばか
りか、例えばＡＭＰの帰還配線ではパターン配線が短く
なることにより、特性上有利になる。
たようにパッケージ上面にチップ部品実装用のランドを
設け、このランドを所定の端子又は電子部品の内部回路
に導通した構成であるため、この電子部品を使用する回
路に必要なチップ部品やパターン配線を回路基板に設け
る必要がなくなり、回路基板上でのチップ部品やパター
ン配線の領域が不要となる。このため、回路基板に対し
て各種電子部品を高密度実装することが可能となるばか
りか、例えばＡＭＰの帰還配線ではパターン配線が短く
なることにより、特性上有利になる。
【００１８】又、パッケージ上面のほぼ中央部を吸着面
とすることにより、例えばマウンターのノズルで吸着面
を吸い上げることができ、自動実装も勿論可能である。
とすることにより、例えばマウンターのノズルで吸着面
を吸い上げることができ、自動実装も勿論可能である。
【図１】第１の実施例に係るＩＣの平面図である。
【図２】第２の実施例に係るＩＣの平面図である。
【図３】第３の実施例に係るＩＣの平面図である。
【図４】実施例のＩＣにおいて、端子とランドとの接続
様態を示す部分拡大斜視図である。
様態を示す部分拡大斜視図である。
【図５】従来例に係るＩＣとその配線例を示す平面図で
ある。
ある。
【図６】図５に示すＩＣの配線例を示す回路図である。
１０，２０，３０ ＩＣ（多端子電子部品） １１，１２，２１〜２４ ランド ３１〜３４ ランド １３，１４、２５〜２８ パターン配線 Ｔ1 〜Ｔ8 端子 １０ａ，２０ａ，３０ａ パッケージ上面 １０ｂ，２０ｂ，３０ｂ 吸着面
Claims (2)
- 【請求項１】多数個の端子を有する電子部品において、
パッケージ上面に、この電子部品を使用する回路に必要
なチップ部品を実装するためのランドを設け、このラン
ドと前記端子のうちの所定端子又は電子部品の内部回路
とを導通してなることを特徴とする多端子電子部品。 - 【請求項２】前記パッケージ上面のほぼ中央部を自動実
装のための吸着面とし、この吸着面以外の部分にランド
を設けたことを特徴とする請求項１記載の多端子電子部
品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8430093A JPH06302758A (ja) | 1993-04-12 | 1993-04-12 | 多端子電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8430093A JPH06302758A (ja) | 1993-04-12 | 1993-04-12 | 多端子電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302758A true JPH06302758A (ja) | 1994-10-28 |
Family
ID=13826633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8430093A Pending JPH06302758A (ja) | 1993-04-12 | 1993-04-12 | 多端子電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
-
1993
- 1993-04-12 JP JP8430093A patent/JPH06302758A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
| EP1577944A1 (en) * | 1997-02-25 | 2005-09-21 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US7929315B2 (en) | Multilayered printed circuit board | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| JPH10190204A (ja) | トランジスタ／抵抗器用のプリント回路板 | |
| JPH10126014A (ja) | 回路基板 | |
| US20130100624A1 (en) | Circuit board contact pads | |
| JPH06302758A (ja) | 多端子電子部品 | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| KR20080039995A (ko) | 인덕턴스 값 감소 방법 및 전자 어셈블리 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JPH0645761A (ja) | 短絡回路形成装置 | |
| JPH0410710Y2 (ja) | ||
| JP3535213B2 (ja) | 半導体装置 | |
| JPH10163587A (ja) | プリント基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JPS63296289A (ja) | 混成集積回路装置 | |
| JP3954415B2 (ja) | 配線用補助パッケージ | |
| JPH0969373A (ja) | トランジスタ型ジャンパー | |
| JP2000040859A (ja) | 電子回路基板 | |
| JPS60167395A (ja) | 部品搭載用配線基板 | |
| JPS582091A (ja) | 印刷配線基板 |