JPH0629808A - トランジスタの電源投入時誤動作防止方法 - Google Patents
トランジスタの電源投入時誤動作防止方法Info
- Publication number
- JPH0629808A JPH0629808A JP4184232A JP18423292A JPH0629808A JP H0629808 A JPH0629808 A JP H0629808A JP 4184232 A JP4184232 A JP 4184232A JP 18423292 A JP18423292 A JP 18423292A JP H0629808 A JPH0629808 A JP H0629808A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- thyristor
- base
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】サイリスタ点弧制御用トランジスタに対する制
御電源投入時等過渡時の誤動作を防止することによりサ
イリスタ誤点弧を回避させる。 【構成】その導通動作によりサイリスタの点弧信号を形
成するトランジスタＴＲに対して、所定のツェナ電圧Ｖ
ZDを有する定電圧ダイオードＺＤを該トランジスタのベ
ース信号印加経路に直列に所定のベース電流通電方向と
逆極性にて接続し且つ該トランジスタのベースと制御上
の基準電位点との間に適当な静電容量を有する外部誘導
電圧吸収用コンデンサＣを接続する。
御電源投入時等過渡時の誤動作を防止することによりサ
イリスタ誤点弧を回避させる。 【構成】その導通動作によりサイリスタの点弧信号を形
成するトランジスタＴＲに対して、所定のツェナ電圧Ｖ
ZDを有する定電圧ダイオードＺＤを該トランジスタのベ
ース信号印加経路に直列に所定のベース電流通電方向と
逆極性にて接続し且つ該トランジスタのベースと制御上
の基準電位点との間に適当な静電容量を有する外部誘導
電圧吸収用コンデンサＣを接続する。
Description
【０００１】
【産業上の利用分野】本発明は、電圧形インバータ装置
の直流中間回路平滑コンデンサに対する突入電流限流用
抵抗の短絡等に使用されるサイリスタの点弧信号形成用
トランジスタに対する制御電源投入時等の過渡時の誤動
作防止方法に関する。
の直流中間回路平滑コンデンサに対する突入電流限流用
抵抗の短絡等に使用されるサイリスタの点弧信号形成用
トランジスタに対する制御電源投入時等の過渡時の誤動
作防止方法に関する。
【０００２】
【従来の技術】従来、前記の如きサイリスタの点弧回路
としては図３の回路図に例示する如きものが知られてい
る。図３においてＳＣＲは直流回路に挿入されたサイリ
スタ、ＰＣはフォトカプラ、ＴＲはトランジスタ、Ｒ1
〜Ｒ3 は抵抗、またＶCCは制御電源電圧、Ｍは制御上の
基準電位、ＶR3は前記抵抗Ｒ3 の両端電圧即ち前記トラ
ンジスタのベースとエミッタ間の電圧、ＶFBは演算装置
ＣＰＵの出力ポートの電圧、ＶFSは該ＣＰＵの出力ポー
トより出力される前記サイリスタの点弧制御信号電圧で
ある。
としては図３の回路図に例示する如きものが知られてい
る。図３においてＳＣＲは直流回路に挿入されたサイリ
スタ、ＰＣはフォトカプラ、ＴＲはトランジスタ、Ｒ1
〜Ｒ3 は抵抗、またＶCCは制御電源電圧、Ｍは制御上の
基準電位、ＶR3は前記抵抗Ｒ3 の両端電圧即ち前記トラ
ンジスタのベースとエミッタ間の電圧、ＶFBは演算装置
ＣＰＵの出力ポートの電圧、ＶFSは該ＣＰＵの出力ポー
トより出力される前記サイリスタの点弧制御信号電圧で
ある。
【０００３】図示の如く、前記ＣＰＵの出力する信号電
圧ＶFSによってトランジスタＴＲが導通し、該導通によ
りフォトカプラＰＣを介した信号電圧がそのゲートに印
加されることによりサイリスタＳＣＲは導通状態とな
る。なお、前記電圧ＶFBにおいては前記の各抵抗Ｒ1 〜
Ｒ3 による前記電圧ＶCCの分圧電圧がバイアス電圧とし
て重畳されており、前記信号電圧ＶFSによるトランジス
タＴＲの動作加速を図っている。
圧ＶFSによってトランジスタＴＲが導通し、該導通によ
りフォトカプラＰＣを介した信号電圧がそのゲートに印
加されることによりサイリスタＳＣＲは導通状態とな
る。なお、前記電圧ＶFBにおいては前記の各抵抗Ｒ1 〜
Ｒ3 による前記電圧ＶCCの分圧電圧がバイアス電圧とし
て重畳されており、前記信号電圧ＶFSによるトランジス
タＴＲの動作加速を図っている。
【０００４】即ち図示の如く、従来のサイリスタ点弧回
路はその電源投入時等過渡時の制御電圧動揺等に対する
誤動作防止対策を特に講じるものではなかった。
路はその電源投入時等過渡時の制御電圧動揺等に対する
誤動作防止対策を特に講じるものではなかった。
【０００５】
【発明が解決しようとする課題】例えば、図３に示すサ
イリスタＳＣＲが電圧形インバータ装置の直流中間回路
平滑コンデンサに対する突入電流限流用抵抗の短絡に使
用されるものであれば、通常、前記の制御電圧ＶCCは前
記コンデンサの端子電圧を入力とするＤＣ／ＤＣコンバ
ータの出力電圧として得られるものであり、また、前記
サイリスタの所要導通時期は前記コンデンサの端子電圧
が所定値まで増大した時点となされており該コンデンサ
の充電開始時点よりも遅れることになる。該両時点間に
おいて前記ＤＣ／ＤＣコンバータはその入力電圧が増大
中の過渡動作状態を経過することになり、その出力電圧
に関して一過性電圧増分の重畳により一様性を欠いた不
規則な増大経過をなすことがある。
イリスタＳＣＲが電圧形インバータ装置の直流中間回路
平滑コンデンサに対する突入電流限流用抵抗の短絡に使
用されるものであれば、通常、前記の制御電圧ＶCCは前
記コンデンサの端子電圧を入力とするＤＣ／ＤＣコンバ
ータの出力電圧として得られるものであり、また、前記
サイリスタの所要導通時期は前記コンデンサの端子電圧
が所定値まで増大した時点となされており該コンデンサ
の充電開始時点よりも遅れることになる。該両時点間に
おいて前記ＤＣ／ＤＣコンバータはその入力電圧が増大
中の過渡動作状態を経過することになり、その出力電圧
に関して一過性電圧増分の重畳により一様性を欠いた不
規則な増大経過をなすことがある。
【０００６】従って前記サイリスタの点弧制御用トラン
ジスタＴＲは、そのベース電圧ＶR3が前記の如き制御電
圧ＶCCの不規則な増大或いは何らかの外部誘導電圧の重
畳により該トランジスタを導通させるに要する値を偶発
的に超過する場合には、前記信号電圧ＶFSの印加によっ
て指定されるその所定の導通時期以前に望ましくない導
通状態となり、斯様なトランジスタの偶発的な導通によ
り直流回路に挿入された前記のサイリスタＳＣＲもまた
前記信号電圧ＶFSの指定するその所定点弧時点以前に継
続的な導通状態となる誤動作をなす危険がある。
ジスタＴＲは、そのベース電圧ＶR3が前記の如き制御電
圧ＶCCの不規則な増大或いは何らかの外部誘導電圧の重
畳により該トランジスタを導通させるに要する値を偶発
的に超過する場合には、前記信号電圧ＶFSの印加によっ
て指定されるその所定の導通時期以前に望ましくない導
通状態となり、斯様なトランジスタの偶発的な導通によ
り直流回路に挿入された前記のサイリスタＳＣＲもまた
前記信号電圧ＶFSの指定するその所定点弧時点以前に継
続的な導通状態となる誤動作をなす危険がある。
【０００７】因みに、図４は上記の如き誤動作の発生模
様を前記図３との対応において示す動作波形図であり、
図４の（イ）は時刻ｔ1 の前後に一過性電圧増分が重畳
した前記制御電圧ＶCCの変動模様を示し、図４の（ロ）
は同図（イ）の如く変化する該制御電圧ＶCCの抵抗Ｒ1
〜Ｒ3 による分圧電圧と前記サイリスタ点弧信号電圧Ｖ
FSとの合成電圧ＶFBの変動模様を示し、図４の（ハ）は
該合成電圧ＶFBの抵抗Ｒ2 とＲ3 とによる分圧電圧とし
て得られる前記トランジスタＴＲのベース電圧ＶR3が前
記電圧ＶFBと相似となり且つ時刻ｔ1 〜ｔ2 間と時刻ｔ
3 以降とにおいては該トランジスタを導通させ得る最低
のベース電圧ＶbMを超過する変動模様を示すものであ
る。
様を前記図３との対応において示す動作波形図であり、
図４の（イ）は時刻ｔ1 の前後に一過性電圧増分が重畳
した前記制御電圧ＶCCの変動模様を示し、図４の（ロ）
は同図（イ）の如く変化する該制御電圧ＶCCの抵抗Ｒ1
〜Ｒ3 による分圧電圧と前記サイリスタ点弧信号電圧Ｖ
FSとの合成電圧ＶFBの変動模様を示し、図４の（ハ）は
該合成電圧ＶFBの抵抗Ｒ2 とＲ3 とによる分圧電圧とし
て得られる前記トランジスタＴＲのベース電圧ＶR3が前
記電圧ＶFBと相似となり且つ時刻ｔ1 〜ｔ2 間と時刻ｔ
3 以降とにおいては該トランジスタを導通させ得る最低
のベース電圧ＶbMを超過する変動模様を示すものであ
る。
【０００８】更に図４の（ニ）は前記の如きベース電圧
ＶR3の変化を受け時刻ｔ1 〜ｔ2 間と時刻ｔ3 以降とに
おいて前記トランジスタＴＲが導通（ｏｎ）状態となる
模様を示し、図４の（ホ）は該トランジスタの導通状態
を受け前記サイリスタＳＣＲが時刻ｔ1 より継続的な導
通（ｏｎ）状態に入る模様を示すものである。ここに前
記サイリスタＳＣＲの時刻ｔ1 〜ｔ3 間における導通状
態は前記トランジスタＴＲの時刻ｔ1 における誤動作に
起因する望ましくないものとなる。
ＶR3の変化を受け時刻ｔ1 〜ｔ2 間と時刻ｔ3 以降とに
おいて前記トランジスタＴＲが導通（ｏｎ）状態となる
模様を示し、図４の（ホ）は該トランジスタの導通状態
を受け前記サイリスタＳＣＲが時刻ｔ1 より継続的な導
通（ｏｎ）状態に入る模様を示すものである。ここに前
記サイリスタＳＣＲの時刻ｔ1 〜ｔ3 間における導通状
態は前記トランジスタＴＲの時刻ｔ1 における誤動作に
起因する望ましくないものとなる。
【０００９】上記に鑑み本発明は、前記の如きサイリス
タ誤点弧の原因となる該サイリスタの点弧制御用トラン
ジスタに対する電源投入時等過渡時の誤動作防止方法の
提供を目的とするものである。
タ誤点弧の原因となる該サイリスタの点弧制御用トラン
ジスタに対する電源投入時等過渡時の誤動作防止方法の
提供を目的とするものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明のトランジスタの電源投入時誤動作防止方法
は、その導通動作によってサイリスタの点弧信号を形成
するトランジスタに対してその電源投入時等の過渡時の
誤動作を防止させるものであって、所定のツェナ電圧を
有する定電圧ダイオードを前記トランジスタのベース信
号印加経路に直列に所定のベース電流通電方向と逆極性
にて接続し且つ該トランジスタのベースと制御上の基準
電位点との間に所定の静電容量を有するコンデンサを接
続するものとする。
に本発明のトランジスタの電源投入時誤動作防止方法
は、その導通動作によってサイリスタの点弧信号を形成
するトランジスタに対してその電源投入時等の過渡時の
誤動作を防止させるものであって、所定のツェナ電圧を
有する定電圧ダイオードを前記トランジスタのベース信
号印加経路に直列に所定のベース電流通電方向と逆極性
にて接続し且つ該トランジスタのベースと制御上の基準
電位点との間に所定の静電容量を有するコンデンサを接
続するものとする。
【００１１】
【作用】前記の如く、サイリスタ点弧制御用トランジス
タのベース電圧における異常な増大，即ち制御電圧自体
の一過性の増大或いは何らかの外部誘導電圧の重畳等の
通常の制御信号印加以外の原因によるベース電圧の増大
は、サイリスタ誤点弧の原因となる。
タのベース電圧における異常な増大，即ち制御電圧自体
の一過性の増大或いは何らかの外部誘導電圧の重畳等の
通常の制御信号印加以外の原因によるベース電圧の増大
は、サイリスタ誤点弧の原因となる。
【００１２】従って本発明は、所定の制御信号電圧と抵
抗を介して与えられた制御電源電圧との加算電圧を定電
圧ダイオードと複数の抵抗との直列接続を介して前記ト
ランジスタのベースに印加し、前記の加算電圧と定電圧
ダイオードのツェナ電圧との差電圧の適当な抵抗分圧電
圧を以て前記トランジスタのベース電圧となすと共に、
前記制御電源電圧の予想される一過性増大時においても
前記ベース電圧の値を前記トランジスタを導通させ得る
最小値より小となし，且つ前記の制御信号電圧印加時に
は該最小値よりも充分に大なるベース電圧が得られる如
く前記のツェナ電圧を選択するものであり、更に前記ト
ランジスタのベースに近接して該ベースへの外部誘導電
圧の吸収用コンデンサを設けることにより前記の如きサ
イリスタ誤点弧の防止を図るものである。
抗を介して与えられた制御電源電圧との加算電圧を定電
圧ダイオードと複数の抵抗との直列接続を介して前記ト
ランジスタのベースに印加し、前記の加算電圧と定電圧
ダイオードのツェナ電圧との差電圧の適当な抵抗分圧電
圧を以て前記トランジスタのベース電圧となすと共に、
前記制御電源電圧の予想される一過性増大時においても
前記ベース電圧の値を前記トランジスタを導通させ得る
最小値より小となし，且つ前記の制御信号電圧印加時に
は該最小値よりも充分に大なるベース電圧が得られる如
く前記のツェナ電圧を選択するものであり、更に前記ト
ランジスタのベースに近接して該ベースへの外部誘導電
圧の吸収用コンデンサを設けることにより前記の如きサ
イリスタ誤点弧の防止を図るものである。
【００１３】
【実施例】以下本発明の実施例を図１の回路図と該図１
に対応する図２の動作波形図とに従って説明する。なお
図１においては図３に示す従来技術の実施例の場合と同
一機能の構成要素に対しては同一の表示符号を付してい
る。図１は図３の回路図において、トランジスタＴＲへ
のベース信号印加経路をなす抵抗Ｒ2 とＲ3 との間にそ
のツェナ電圧をＶZDとなす定電圧ダイオードＺＤを図示
の極性にて直列に接続すると共に該抵抗Ｒ3 に並列に外
部誘導電圧吸収用のコンデンサＣを接続したものであ
る。
に対応する図２の動作波形図とに従って説明する。なお
図１においては図３に示す従来技術の実施例の場合と同
一機能の構成要素に対しては同一の表示符号を付してい
る。図１は図３の回路図において、トランジスタＴＲへ
のベース信号印加経路をなす抵抗Ｒ2 とＲ3 との間にそ
のツェナ電圧をＶZDとなす定電圧ダイオードＺＤを図示
の極性にて直列に接続すると共に該抵抗Ｒ3 に並列に外
部誘導電圧吸収用のコンデンサＣを接続したものであ
る。
【００１４】図１に示す回路構成により、トランジスタ
ＴＲのベース電圧ＶR3はＣＰＵ出力ポート電圧ＶFBが前
記ツェナ電圧ＶZD以下の状態では前記基準電位Ｍに保持
され、また該両電圧がＶFB＞ＶZDの関係にあれば下記の
式（１）に従う値となる。 ＶR3＝（ＶFB−ＶZD）Ｒ3 ／（Ｒ2 ＋Ｒ3 ）…………（１） なお前記ツェナ電圧ＶZDは、所定のサイリスタ点弧制御
信号電圧ＶFSがＣＰＵ出力ポートから出力されてＶFB＝
ＶFSとなった場合に前記ベース電圧ＶR3が前記トランジ
スタＴＲを充分に導通状態となし得る値となる様に選定
される。
ＴＲのベース電圧ＶR3はＣＰＵ出力ポート電圧ＶFBが前
記ツェナ電圧ＶZD以下の状態では前記基準電位Ｍに保持
され、また該両電圧がＶFB＞ＶZDの関係にあれば下記の
式（１）に従う値となる。 ＶR3＝（ＶFB−ＶZD）Ｒ3 ／（Ｒ2 ＋Ｒ3 ）…………（１） なお前記ツェナ電圧ＶZDは、所定のサイリスタ点弧制御
信号電圧ＶFSがＣＰＵ出力ポートから出力されてＶFB＝
ＶFSとなった場合に前記ベース電圧ＶR3が前記トランジ
スタＴＲを充分に導通状態となし得る値となる様に選定
される。
【００１５】次に図２の動作波形図において、図２の
（イ）は前記制御電圧ＶCCの変動模様を示すものであり
前記図４の（イ）と同一である。また図２の（ロ）は前
記電圧ＶFBの変動模様を示すものであり、前記の両電圧
ＶCCとＶZDとがＶCC＝ＶZDとなる時点迄は略ＶFB＝ＶCC
にて推移し、ＶCC＞ＶZDとなる時点から時刻ｔ3 までは
下記の式（２）に従う値となる。
（イ）は前記制御電圧ＶCCの変動模様を示すものであり
前記図４の（イ）と同一である。また図２の（ロ）は前
記電圧ＶFBの変動模様を示すものであり、前記の両電圧
ＶCCとＶZDとがＶCC＝ＶZDとなる時点迄は略ＶFB＝ＶCC
にて推移し、ＶCC＞ＶZDとなる時点から時刻ｔ3 までは
下記の式（２）に従う値となる。
【００１６】 ＶFB＝ＶZD＋（ＶCC−ＶZD)(Ｒ2 ＋Ｒ3 ）／（Ｒ1 ＋Ｒ2 ＋Ｒ3 ）…（２） 更に、図２の（ハ）に示す前記電圧ＶR3は前記のＶCC＝
ＶZDとなる時点までは零（基準電位Ｍ）となり、該時点
以降時刻ｔ3 までは上記の式（１）に従う値となって前
記の如き所要最低のベース電圧ＶbMより小となる。従っ
て、前記のトランジスタＴＲとサイリスタＳＣＲそれぞ
れの導通模様を示す図２の（ニ）と（ホ）とにおいて
は、対応する前記図４の（ニ）と（ホ）に示す如き時刻
ｔ1 〜ｔ2 間におけるトランジスタＴＲの導通状態と時
刻ｔ1 〜ｔ3間におけるサイリスタＳＣＲの誤導通状態
とは何れも消滅することになる。
ＶZDとなる時点までは零（基準電位Ｍ）となり、該時点
以降時刻ｔ3 までは上記の式（１）に従う値となって前
記の如き所要最低のベース電圧ＶbMより小となる。従っ
て、前記のトランジスタＴＲとサイリスタＳＣＲそれぞ
れの導通模様を示す図２の（ニ）と（ホ）とにおいて
は、対応する前記図４の（ニ）と（ホ）に示す如き時刻
ｔ1 〜ｔ2 間におけるトランジスタＴＲの導通状態と時
刻ｔ1 〜ｔ3間におけるサイリスタＳＣＲの誤導通状態
とは何れも消滅することになる。
【００１７】即ち、電源投入時における前記の如き制御
電圧ＶCCの一過性電圧増大に起因する前記のトランジス
タＴＲとサイリスタＳＣＲとの誤動作は回避される。
電圧ＶCCの一過性電圧増大に起因する前記のトランジス
タＴＲとサイリスタＳＣＲとの誤動作は回避される。
【００１８】
【発明の効果】本発明によれば、その導通動作によりサ
イリスタの点弧信号を形成するトランジスタに対し、所
定のツェナ電圧を有する定電圧ダイオードを該トランジ
スタのベース信号印加経路に直列に所定のベース電流通
電方向と逆極性にて接続し且つ該トランジスタのベース
と制御上の基準電位点との間に適当な静電容量を有する
コンデンサを外部誘導電圧吸収用に接続することによ
り、電源投入時等の過渡時において或いはノイズ等何ら
かの外部誘導電圧に対して前記トランジスタの誤動作防
止を簡易且つ安価に実現することが可能となり、前記の
サイリスをその回路構成要素となす各種装置の運転にお
ける信頼性の向上を図ることが出来る。
イリスタの点弧信号を形成するトランジスタに対し、所
定のツェナ電圧を有する定電圧ダイオードを該トランジ
スタのベース信号印加経路に直列に所定のベース電流通
電方向と逆極性にて接続し且つ該トランジスタのベース
と制御上の基準電位点との間に適当な静電容量を有する
コンデンサを外部誘導電圧吸収用に接続することによ
り、電源投入時等の過渡時において或いはノイズ等何ら
かの外部誘導電圧に対して前記トランジスタの誤動作防
止を簡易且つ安価に実現することが可能となり、前記の
サイリスをその回路構成要素となす各種装置の運転にお
ける信頼性の向上を図ることが出来る。
【図１】本発明の実施例を示すサイリスタ点弧回路の回
路図
路図
【図２】図１に示す回路各部諸量の動作波形図
【図３】従来技術の実施例を示すサイリスタ点弧回路の
回路図
回路図
【図４】図３に示す回路各部諸量の動作波形図
Ｃ 外部誘導電圧吸収用コンデンサ ＣＰＵ 演算装置 ＰＣ フォトカプラ Ｒ 抵抗（Ｒ1 ，Ｒ2 ，Ｒ3 ） ＳＣＲ サイリスタ ＴＲ トランジスタ ＺＤ 定電圧ダイオード
Claims (1)
- 【請求項１】その導通動作によってサイリスタの点弧信
号を形成するトランジスタの電源投入時誤動作防止方法
であって、所定のツェナ電圧を有する定電圧ダイオード
を前記トランジスタのベース信号印加経路に直列に所定
のベース電流通電方向と逆極性にて接続すると共に、該
トランジスタのベースと制御上の基準電位点との間に所
定の静電容量を有するコンデンサを接続することを特徴
とするトランジスタの電源投入時誤動作防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184232A JPH0629808A (ja) | 1992-07-13 | 1992-07-13 | トランジスタの電源投入時誤動作防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184232A JPH0629808A (ja) | 1992-07-13 | 1992-07-13 | トランジスタの電源投入時誤動作防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629808A true JPH0629808A (ja) | 1994-02-04 |
Family
ID=16149690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184232A Pending JPH0629808A (ja) | 1992-07-13 | 1992-07-13 | トランジスタの電源投入時誤動作防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629808A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8286509B2 (en) | 2007-01-29 | 2012-10-16 | Tokyo Denki University | Tactile sensor |
-
1992
- 1992-07-13 JP JP4184232A patent/JPH0629808A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8286509B2 (en) | 2007-01-29 | 2012-10-16 | Tokyo Denki University | Tactile sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58108967A (ja) | スイツチングレギユレ−タ | |
| JPH0629808A (ja) | トランジスタの電源投入時誤動作防止方法 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| US4591769A (en) | Arrangement for controlling the speed of a DC motor | |
| KR930003562Y1 (ko) | 모니터용 수직 및 수평주파수의 이상 주파수 차단장치 | |
| KR940008013Y1 (ko) | 고주파 유도 가열조리기의 전원차단 안전장치 | |
| JPS6051459A (ja) | 直流安定化電源装置 | |
| JPS609857Y2 (ja) | 電源装置 | |
| JP2601724Y2 (ja) | 起動回路 | |
| KR920006211Y1 (ko) | 전자조리기의 인버어터용 파우어 트랜지스터 보호회로 | |
| JPH0318430B2 (ja) | ||
| JPH0250709B2 (ja) | ||
| KR0126459Y1 (ko) | 전원 보호 회로 | |
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPS6338692Y2 (ja) | ||
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPS6145448Y2 (ja) | ||
| JPH076541Y2 (ja) | 初期テスト開始識別回路 | |
| KR900009236Y1 (ko) | 고전압 발생장치의 제어회로 | |
| JPS6155623B2 (ja) | ||
| JPH06106019B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPS589513Y2 (ja) | 過電流保護装置 | |
| JP3476295B2 (ja) | 電源回路 | |
| JPS60212672A (ja) | 内燃機関用点火装置 |