JPH0629203A - Baking apparatus - Google Patents
Baking apparatusInfo
- Publication number
- JPH0629203A JPH0629203A JP17956692A JP17956692A JPH0629203A JP H0629203 A JPH0629203 A JP H0629203A JP 17956692 A JP17956692 A JP 17956692A JP 17956692 A JP17956692 A JP 17956692A JP H0629203 A JPH0629203 A JP H0629203A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- baking
- heater
- bake
- bake unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体ウエハの表面に
塗布されたフォトレジストのベーク技術に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for baking a photoresist applied on the surface of a semiconductor wafer.
【０００２】[0002]
【従来の技術】半導体集積回路装置のレジストプロセス
では、酸化シリコン膜、窒化シリコン膜、金属膜などの
薄膜を堆積した半導体ウエハ上にフォトレジストを塗布
し、光や電子線などの露光光を使ってこのフォトレジス
トにマスクパターンを転写した後、現像処理を行うこと
により、半導体ウエハ上にエッチング用あるいはイオン
注入用のフォトレジストパターンを形成している。2. Description of the Related Art In a resist process of a semiconductor integrated circuit device, a photoresist is applied on a semiconductor wafer on which a thin film such as a silicon oxide film, a silicon nitride film, or a metal film is deposited, and exposure light such as light or electron beam is used. After transferring the mask pattern to the photoresist, a developing treatment is performed to form a photoresist pattern for etching or ion implantation on the semiconductor wafer.
【０００３】図３は、上記レジストプロセスで使用され
ているフォトレジスト塗布現像一貫処理装置の構成の一
例を示す構成図である。また、図４は、この装置を使っ
たレジストプロセスのフローの一例である。FIG. 3 is a block diagram showing an example of the structure of a photoresist coating / developing integrated processing apparatus used in the resist process. Further, FIG. 4 is an example of a flow of a resist process using this apparatus.
【０００４】図示しないカセットに収容され、センダ１
１にセットされた半導体ウエハ１０は、第１のロボット
アーム１２によりカセットから取り出され、第２のロボ
ットアーム１３に受け渡された後、冷却プレート１４上
に載置される。半導体ウエハ１０は、この冷却プレート
１４上で所定時間恒温処理に付される。The sender 1 is housed in a cassette (not shown).
The semiconductor wafer 10 set to 1 is taken out of the cassette by the first robot arm 12, transferred to the second robot arm 13, and then placed on the cooling plate 14. The semiconductor wafer 10 is subjected to a constant temperature treatment on the cooling plate 14 for a predetermined time.
【０００５】恒温処理の終了した半導体ウエハ１０は、
ロボットアーム１３により塗布ユニット１５に搬送さ
れ、その表面にフォトレジストがスピン塗布される。そ
の後、半導体ウエハ１０は、フォトレジストを熱硬化さ
せるためにロボットアーム１３によりベークユニット１
６（または１７）に移される。このときロボットアーム
１３は、２つのベークユニット１６，１７のうち、いず
れか空いている方を選択する。また、２つのベークユニ
ット１６，１７が共に処理中の場合は、その前で待機す
る。The semiconductor wafer 10 that has undergone the constant temperature treatment is
The robot arm 13 conveys the photoresist to the coating unit 15 and spin coats the photoresist on the surface thereof. Then, the semiconductor wafer 10 is transferred to the bake unit 1 by the robot arm 13 in order to thermally cure the photoresist.
6 (or 17). At this time, the robot arm 13 selects one of the two bake units 16 and 17 which is free. If the two bake units 16 and 17 are both processing, the process waits in front of them.
【０００６】空いているベークユニット１６（または１
７）に搬入された半導体ウエハ１０は、所定時間、所定
温度でベーク処理（プリベーク処理）に付される。この
ベークユニット１６の内部は、一例として図５に示すよ
うな構造になっている（ベークユニット１７も同じ）。An empty bake unit 16 (or 1
The semiconductor wafer 10 carried into 7) is subjected to a baking process (pre-baking process) at a predetermined temperature for a predetermined time. The inside of the bake unit 16 has a structure as shown in FIG. 5 as an example (the same applies to the bake unit 17).
【０００７】ベークユニット１６内の底部には、半導体
ウエハ１０を所定温度（例えば９０℃前後）に加熱する
ヒータ２５と、この半導体ウエハ１０を水平に支持する
昇降ピン２６とが設けられている。昇降ピン２６は、一
例として半導体ウエハ１０の裏面外周部を３点支持する
構造になっており、かつヒータ２５を貫通して上下動さ
れるようになっている。A heater 25 for heating the semiconductor wafer 10 to a predetermined temperature (for example, about 90 ° C.) and a lift pin 26 for horizontally supporting the semiconductor wafer 10 are provided at the bottom of the bake unit 16. The elevating pins 26 have, for example, a structure for supporting the outer peripheral portion of the back surface of the semiconductor wafer 10 at three points, and penetrate the heater 25 to move up and down.
【０００８】ベークユニット１６内に搬入された半導体
ウエハ１０は、まず昇降ピン２６によって水平に支持さ
れる。次に、昇降ピン２６が下降してヒータ２５の内部
に収容されると、半導体ウエハ１０の裏面がヒータ２５
の上面と密着し、この状態でベーク処理が開始される。The semiconductor wafer 10 carried into the bake unit 16 is first supported horizontally by the lifting pins 26. Next, when the elevating pins 26 descend and are housed inside the heater 25, the back surface of the semiconductor wafer 10 is heated by the heater 25.
Baking treatment is started in this state.
【０００９】ベーク処理が終了すると、昇降ピン２６が
上昇して半導体ウエハ１０をヒータ２５の上面から所定
の高さまで持ち上げる。半導体ウエハ１０は、ロボット
アーム１３がベークユニット１６に移動して来るまで、
この状態のままベークユニット１６内で待機する。When the baking process is completed, the lift pins 26 are lifted to lift the semiconductor wafer 10 from the upper surface of the heater 25 to a predetermined height. The semiconductor wafer 10 is kept until the robot arm 13 moves to the bake unit 16.
In this state, the bake unit 16 stands by.
【００１０】ロボットアーム１３によりベークユニット
１６から搬出された半導体ウエハ１０は、フォトレジス
ト塗布現像一貫処理装置２０からインターフェース２１
を経て露光装置２２に搬送される。露光装置２２では、
半導体ウエハ１０上のフォトレジストにマスクパターン
が転写される。The semiconductor wafer 10 carried out from the bake unit 16 by the robot arm 13 is transferred from the photoresist coating / developing integrated processing apparatus 20 to the interface 21.
And is conveyed to the exposure device 22. In the exposure device 22,
The mask pattern is transferred to the photoresist on the semiconductor wafer 10.
【００１１】マスクパターンの転写が終了した半導体ウ
エハ１０は、再びインターフェース２１を経てロボット
アーム１３によりベークユニット１８（または１９）の
いずれか空いている方に移され、所定時間、所定温度で
ベーク処理（現像前ベーク処理）に付される。After the transfer of the mask pattern is completed, the semiconductor wafer 10 is transferred to the bake unit 18 (or 19), whichever is vacant, by the robot arm 13 via the interface 21 again, and baked at a predetermined temperature for a predetermined time. (Bake treatment before development).
【００１２】上記ベーク処理が終了した半導体ウエハ１
０は、ロボットアーム１３により冷却プレート２３、次
いで現像ユニット２４に搬送され、ここで現像処理に付
された後、ロボットアーム１３によりベークユニット１
８（または１９）のいずれか空いている方に移され、所
定時間、所定温度でベーク処理（現像後ベーク処理）に
付される。The semiconductor wafer 1 which has been baked
0 is conveyed by the robot arm 13 to the cooling plate 23 and then to the developing unit 24, where it is subjected to a developing process, and then the robot arm 13 causes the baking unit 1 to proceed.
8 (or 19), whichever is vacant, is subjected to a baking treatment (post-development baking treatment) at a predetermined temperature for a predetermined time.
【００１３】以上のプロセスが全て終了した半導体ウエ
ハ１０は、ロボットアーム１３からロボットアーム１２
に受け渡された後、レシーバ（センダ）１１のカセット
に収容され、次の工程に搬送される。The semiconductor wafer 10 which has undergone all the above processes is transferred from the robot arm 13 to the robot arm 12.
After being delivered to the receiver, it is accommodated in the cassette of the receiver (sender) 11 and conveyed to the next step.
【００１４】[0014]
【発明が解決しようとする課題】前記従来技術は、フォ
トレジストの塗布、ベーク、露光および現像の各処理時
間がそれぞれ異なるため、ベーク処理が終了した半導体
ウエハは、ロボットハンドがベークユニットに移動して
来るまでの間、ベークユニット内で待機していなければ
ならない。In the above-mentioned prior art, since the processing time of photoresist coating, baking, exposure and development are different, the robot hand moves the semiconductor wafer after the baking processing to the baking unit. You must wait in the bake unit until you come.
【００１５】一般に、プリベーク処理は９０℃前後、現
像前ベーク処理および現像後ベーク処理はそれぞれ１１
０℃前後で行われている。In general, the pre-baking treatment is performed at around 90 ° C., and the pre-development bake treatment and the post-development bake treatment are each 11
It is performed at around 0 ° C.
【００１６】そのため、ベークユニット内の雰囲気温度
は、５０℃から７０℃前後の高温になっており、ベーク
ユニット内で待機している半導体ウエハ上のフォトレジ
ストは、この高温雰囲気に曝されて過ベーク状態とな
る。しかも、前述した各処理時間の差により、半導体ウ
エハごとにベークユニット内で待機する時間が異なるた
め、過ベークの程度も半導体ウエハごとにばらついてし
まう。Therefore, the ambient temperature in the bake unit is as high as about 50 ° C. to 70 ° C., and the photoresist on the semiconductor wafer waiting in the bake unit is exposed to this high temperature atmosphere. It becomes a baked state. Moreover, due to the difference in the processing time described above, the waiting time in the bake unit differs for each semiconductor wafer, so that the degree of overbaking also varies from semiconductor wafer to semiconductor wafer.
【００１７】本発明者は、このような過ベークに起因し
てフォトレジストの膜厚や露光感度にばらつきが生じ、
その結果、現像後のフォトレジストパターンの寸法が半
導体ウエハごとにばらついてしまうという問題のあるこ
とを見出した。The present inventor has found that the film thickness of the photoresist and the exposure sensitivity vary due to such overbaking.
As a result, they have found that there is a problem that the dimensions of the photoresist pattern after development vary from semiconductor wafer to semiconductor wafer.
【００１８】そこで、本発明の目的は、上記した過ベー
クに起因するフォトレジストの膜厚や露光感度のばらつ
きを防止することのできる技術を提供することにある。Therefore, an object of the present invention is to provide a technique capable of preventing variations in the photoresist film thickness and exposure sensitivity due to the above-mentioned overbaking.
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００２０】[0020]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。The typical ones of the inventions disclosed in the present application will be outlined below.
【００２１】本発明のベーク装置は、ベークユニット内
の上部に設置され、半導体ウエハをその上方から非接触
で加熱するヒータと、前記ベークユニット内の下部に設
置され、前記半導体ウエハを冷却する冷却プレートと、
前記ベークユニット内の半導体ウエハを水平に支持した
状態で上下動させる昇降ピンと、前記ヒータと冷却プレ
ートとの間に設置され、前記ベークユニット内の密閉空
間を上下に二分割する断熱シャッタとを有している。The bake apparatus of the present invention is installed in an upper part of the bake unit and heats the semiconductor wafer from above without contact, and in a lower part of the bake unit, a cooling device for cooling the semiconductor wafer. Plate and
An elevating pin for vertically moving the semiconductor wafer in the bake unit in a horizontally supported state, and an adiabatic shutter installed between the heater and the cooling plate and vertically dividing a sealed space in the bake unit into two parts. is doing.
【００２２】[0022]
【作用】上記した手段によれば、ベークユニット内の上
部に設置されたヒータによって所定時間、所定温度で加
熱された半導体ウエハは、昇降ピンを介してベークユニ
ット内の下部の冷却プレート上に載置される。半導体ウ
エハが冷却プレート上に載置されると、断熱シャッタが
作動してベークユニット内の密閉空間が上下に二分割さ
れる。半導体ウエハは、ロボットハンドがベークユニッ
トに移動して来るまでの間、この状態で待機する。According to the above-mentioned means, the semiconductor wafer heated at the predetermined temperature for the predetermined time by the heater installed in the upper part of the bake unit is mounted on the lower cooling plate in the bake unit via the lifting pins. Placed. When the semiconductor wafer is placed on the cooling plate, the heat insulating shutter operates to divide the closed space in the bake unit into upper and lower parts. The semiconductor wafer waits in this state until the robot hand moves to the bake unit.
【００２３】このように、ベーク処理が終了した半導体
ウエハは、断熱シャッタによりヒータの熱とは遮断され
た雰囲気中で待機するので、ベークユニット内で待機す
る時間の長短にかかわらず、半導体ウエハ上のフォトレ
ジストが待機中に過ベークすることはない。As described above, since the semiconductor wafer which has been subjected to the bake processing stands by in the atmosphere insulated from the heat of the heater by the adiabatic shutter, the semiconductor wafer is kept on the semiconductor wafer regardless of the length of the waiting time in the bake unit. Photoresist does not overbak during standby.
【００２４】[0024]
【実施例】図１は、本発明の一実施例であるベーク装置
のベークユニットを正面方向から見た要部断面図、図２
は、このベークユニットを側面方向から見た要部断面図
である。FIG. 1 is a sectional view of a main part of a bake unit of a baking apparatus according to an embodiment of the present invention as viewed from the front, FIG.
FIG. 4 is a cross-sectional view of a main part of the bake unit as seen from a side surface direction.
【００２５】内部が密閉空間となったベークユニット１
の上部には、フォトレジストが塗布された半導体ウエハ
１０をその上方から非接触で加熱するヒータ２が設置さ
れている。また、ベークユニット１内の下部には、ベー
ク前の半導体ウエハ１０を恒温処理したり、ベーク後の
半導体ウエハ１０を冷却処理したりする冷却プレート３
が設置されている。Baking unit 1 having an enclosed space inside
A heater 2 for heating the semiconductor wafer 10 coated with the photoresist from above is contactlessly installed on the upper part of the. In the lower part of the bake unit 1, a cooling plate 3 for subjecting the semiconductor wafer 10 before baking to constant temperature processing and for cooling the semiconductor wafer 10 after baking is provided.
Is installed.
【００２６】上記ベークユニット１内には、半導体ウエ
ハ１０を水平に支持する昇降ピン４が設けられている。
昇降ピン４は、一例として半導体ウエハ１０の裏面外周
部を３点支持する構造になっており、かつ冷却プレート
３を貫通して上下動されるようになっている。In the bake unit 1, lifting pins 4 for horizontally supporting the semiconductor wafer 10 are provided.
The elevating pins 4 have, for example, a structure that supports the outer peripheral portion of the back surface of the semiconductor wafer 10 at three points, and penetrate the cooling plate 3 to move up and down.
【００２７】上記ヒータ２と冷却プレート３との略中間
位置には、ベークユニット１内の密閉空間を上下に二分
割する断熱シャッタ５が水平方向に移動自在に設けられ
ている。この断熱シャッタ５は、ベークユニット１内に
半導体ウエハ１０が搬入されていない時などは、外部の
シャッタ巻取り装置６内に収容されている。At a substantially intermediate position between the heater 2 and the cooling plate 3, a heat insulating shutter 5 which vertically divides a closed space in the bake unit 1 into two is provided so as to be movable in the horizontal direction. The heat insulating shutter 5 is housed in an external shutter winding device 6 when the semiconductor wafer 10 is not loaded into the bake unit 1.
【００２８】上記断熱シャッタ５（特にその上面側）
は、ヒータ２より放出された熱を効率良く輻射する材料
で構成されている。あるいは、断熱シャッタ５の表面
（特にその上面側）に熱を効率良く輻射する塗料などを
コーティングしてもよい。The heat insulating shutter 5 (especially the upper surface side)
Is made of a material that efficiently radiates the heat emitted from the heater 2. Alternatively, the surface (particularly the upper surface side) of the heat insulating shutter 5 may be coated with a paint or the like that efficiently radiates heat.
【００２９】上記ベークユニット１内の上部壁面には、
半導体ウエハ１０の外周部を裏面から支持すると共に、
半導体ウエハ１０の表面とヒータ２との間隔を任意に調
節できるウエハホルダ７が上下動自在に設けられてい
る。また、ベークユニット１の外部壁面には、半導体ウ
エハ１０を出し入れするための開閉シャッタ８が設けら
れている。On the upper wall surface of the bake unit 1,
While supporting the outer peripheral portion of the semiconductor wafer 10 from the back surface,
A wafer holder 7 that can freely adjust the distance between the surface of the semiconductor wafer 10 and the heater 2 is provided so as to be vertically movable. An opening / closing shutter 8 for loading / unloading the semiconductor wafer 10 is provided on the outer wall surface of the bake unit 1.
【００３０】表面にフォトレジストが塗布された半導体
ウエハ１０は、図示しないロボットアームなどを介して
開閉シャッタ８からベークユニット１内に搬入され、昇
降ピン４によって水平に支持される。このとき、断熱シ
ャッタ５は、外部のシャッタ巻取り装置６内に収容され
ている。The semiconductor wafer 10 whose surface is coated with photoresist is carried into the baking unit 1 from the opening / closing shutter 8 via a robot arm (not shown) or the like, and horizontally supported by the lifting pins 4. At this time, the heat insulating shutter 5 is housed in the external shutter winding device 6.
【００３１】続いて昇降ピン４が上昇し、半導体ウエハ
１０がウエハホルダ７の基準位置（図１の破線で示す位
置）まで持ち上げられると、今度は昇降ピン４に代わっ
てウエハホルダ７が上昇し、半導体ウエハ１０をヒータ
２の近傍まで持ち上げる。一方、昇降ピン４は下降して
冷却プレート３の内部に収容される。その後、シャッタ
巻取り装置６内に収容されていた断熱シャッタ５がベー
クユニット１内に移動し、ベークユニット１内の密閉空
間を上下に二分割する。Subsequently, when the lift pins 4 are lifted and the semiconductor wafer 10 is lifted to the reference position of the wafer holder 7 (the position shown by the broken line in FIG. 1), the wafer holder 7 is lifted instead of the lift pins 4 and the semiconductor The wafer 10 is lifted up to the vicinity of the heater 2. On the other hand, the lift pins 4 are lowered and housed inside the cooling plate 3. After that, the heat insulating shutter 5 housed in the shutter winding device 6 moves into the bake unit 1 and divides the sealed space in the bake unit 1 into two parts, up and down.
【００３２】半導体ウエハ１０は、この状態で所定時
間、所定温度でベーク処理に付され、ヒータ２の熱によ
ってフォトレジストが熱硬化する。The semiconductor wafer 10 is baked in this state for a predetermined time at a predetermined temperature, and the heat of the heater 2 heat-hardens the photoresist.
【００３３】ベーク処理が終了すると、断熱シャッタ５
がシャッタ巻取り装置６内に収容され、次いで昇降ピン
４がウエハホルダ７の基準位置まで上昇する。そして、
半導体ウエハ１０を支持したウエハホルダ７がその基準
位置まで下降することにより、半導体ウエハ１０がウエ
ハホルダ７から昇降ピン４に受け渡される。When the baking process is completed, the heat insulating shutter 5
Are housed in the shutter winding device 6, and then the lifting pins 4 are raised to the reference position of the wafer holder 7. And
When the wafer holder 7 supporting the semiconductor wafer 10 descends to its reference position, the semiconductor wafer 10 is transferred from the wafer holder 7 to the elevating pins 4.
【００３４】次に、昇降ピン４が下降して冷却プレート
３の内部に収容されることにより、半導体ウエハ１０の
裏面が冷却プレート３の上面に密着する。また、これと
同時に、シャッタ巻取り装置６内に収容されていた断熱
シャッタ５がベークユニット１内に移動し、ベークユニ
ット１内の密閉空間を上下に二分割する。Next, the elevating pins 4 are lowered to be housed inside the cooling plate 3, so that the back surface of the semiconductor wafer 10 comes into close contact with the upper surface of the cooling plate 3. At the same time, the heat insulating shutter 5 housed in the shutter winding device 6 moves into the bake unit 1 and divides the sealed space in the bake unit 1 into upper and lower parts.
【００３５】半導体ウエハ１０は、冷却プレート３によ
って所定温度まで冷却される。そして、ロボットアーム
によって外部に搬出されるまで、この状態のままベーク
ユニット１内で待機する。この待機中、冷却プレート３
と断熱シャッタ５とによって囲まれた密閉空間は、ヒー
タ２と断熱シャッタ５とによって囲まれた高温の密閉空
間とは、断熱シャッタ５を介して熱的に遮断されている
ので、半導体ウエハ１０上のフォトレジストが過ベーク
することはない。The semiconductor wafer 10 is cooled to a predetermined temperature by the cooling plate 3. Then, the bake unit 1 stands by in this state until it is carried out by the robot arm. During this standby, the cooling plate 3
The closed space surrounded by the heat insulating shutter 5 and the high-temperature closed space surrounded by the heater 2 and the heat insulating shutter 5 are thermally shielded via the heat insulating shutter 5, so that the semiconductor wafer 10 is covered. The photoresist is not overbaked.
【００３６】このように、本実施例のベーク装置によれ
ば、ベーク処理が終了した半導体ウエハ１０は、断熱シ
ャッタ５によりヒータ２の熱とは遮断された雰囲気中で
待機するので、ベークユニット１内で待機する時間の長
短にかかわらず、フォトレジストの過ベークを防止する
ことができる。As described above, according to the baking apparatus of the present embodiment, the semiconductor wafer 10 that has undergone the baking process stands by in the atmosphere insulated from the heat of the heater 2 by the heat insulating shutter 5, so that the baking unit 1 It is possible to prevent the photoresist from being overbaked regardless of the length of time of waiting inside.
【００３７】これにより、フォトレジストの膜厚や露光
感度のばらつきを防止し、現像後のフォトレジストパタ
ーンの寸法精度を向上させることができるので、半導体
ウエハ１０上に形成されるＬＳＩの製造歩留りおよび信
頼性を向上させることができる。As a result, variations in the photoresist film thickness and exposure sensitivity can be prevented, and the dimensional accuracy of the photoresist pattern after development can be improved. Therefore, the manufacturing yield of LSIs formed on the semiconductor wafer 10 and The reliability can be improved.
【００３８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を免脱しない範囲
で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the invention. Needless to say.
【００３９】例えば断熱シャッタをヒータの熱で伸縮す
る形状記憶合金で構成し、これによってベークユニット
内の密閉空間を上下に二分割するようにしてもよい。For example, the adiabatic shutter may be made of a shape memory alloy that expands and contracts by the heat of the heater, so that the sealed space in the bake unit may be divided into upper and lower parts.
【００４０】以上の説明では、フォトレジストのベーク
技術に適用した場合について説明したが、本発明は、例
えば半導体ウエハ上にスピン塗布したスピンオングラス
膜をベークするベーク装置などにも適用することができ
る。In the above description, the case of applying it to the photoresist baking technique has been described, but the present invention can also be applied to, for example, a baking apparatus for baking a spin-on-glass film spin-coated on a semiconductor wafer. .
【００４１】[0041]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.
【００４２】本発明のベーク装置によれば、フォトレジ
ストの過ベークを防止することができるので、この過ベ
ークに起因して生じるフォトレジストの膜厚や露光感度
のばらつきを防止することができ、現像後のフォトレジ
ストパターンの寸法精度を向上させることができる。According to the baking apparatus of the present invention, it is possible to prevent the photoresist from being overbaked, so that it is possible to prevent variations in the photoresist film thickness and exposure sensitivity caused by this overbaking. The dimensional accuracy of the photoresist pattern after development can be improved.
【図１】本発明の一実施例であるベーク装置のベークユ
ニットを正面方向から見た要部断面図である。FIG. 1 is a cross-sectional view of a main part of a bake unit of a baking device according to an embodiment of the present invention, as viewed from the front direction.
【図２】このベークユニットを側面方向から見た要部断
面図である。FIG. 2 is a cross-sectional view of a main part of the bake unit as seen from a side surface direction.
【図３】フォトレジスト塗布現像一貫処理装置の一例を
示す構成図である。FIG. 3 is a block diagram showing an example of a photoresist coating / developing integrated processing apparatus.
【図４】図３のフォトレジスト塗布現像一貫処理装置を
使ったレジストプロセスのフロー図である。FIG. 4 is a flow chart of a resist process using the photoresist coating / developing integrated processing apparatus of FIG.
【図５】従来のベークユニットの要部断面図である。FIG. 5 is a sectional view of a main part of a conventional bake unit.
１ ベークユニット ２ ヒータ ３ 冷却プレート ４ 昇降ピン ５ 断熱シャッタ ６ シャッタ巻取り装置 ７ ウエハホルダ ８ 開閉シャッタ １０ 半導体ウエハ １１ センダ（レシーバ） １２ 第１のロボットアーム １３ 第２のロボットアーム １４ 冷却プレート １５ 塗布ユニット １６ ベークユニット １７ ベークユニット １８ ベークユニット １９ ベークユニット ２０ フォトレジスト塗布現像一貫処理装置 ２１ インターフェース ２２ 露光装置 ２３ 冷却プレート ２４ 現像ユニット ２５ ヒータ ２６ 昇降ピン DESCRIPTION OF SYMBOLS 1 Bake unit 2 Heater 3 Cooling plate 4 Lifting pin 5 Insulating shutter 6 Shutter winding device 7 Wafer holder 8 Opening / closing shutter 10 Semiconductor wafer 11 Sender (receiver) 12 First robot arm 13 Second robot arm 14 Cooling plate 15 Coating unit 16 Bake Unit 17 Bake Unit 18 Bake Unit 19 Bake Unit 20 Photoresist Coating / Development Consistent Processing Device 21 Interface 22 Exposure Device 23 Cooling Plate 24 Developing Unit 25 Heater 26 Lifting Pin
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒岩 慶造 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 広田 信吉 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 平松 賢二 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Keizo Kuroiwa 5-20-1, Kamimizuhonmachi, Kodaira-shi, Tokyo Inside the Musashi Factory, Hitachi, Ltd. (72) Shinkichi Hirota 3-chome, Fujihashi, Ome-shi, Tokyo 3-2 Hitachi Hitachi Electronics Co., Ltd. (72) Kenji Hiramatsu 3-3, Fujihashi, Ome-shi, Tokyo 2-3 Hitachi Tokyo Electronics Co., Ltd.
Claims (2)
ストをベーク処理するベークユニットを備えたベーク装
置であって、ベークユニット内の上部に設置され、半導
体ウエハをその上方から非接触で加熱するヒータと、前
記ベークユニット内の下部に設置され、前記半導体ウエ
ハを冷却する冷却プレートと、前記ベークユニット内の
半導体ウエハを水平に支持した状態で上下動させる昇降
ピンと、前記ヒータと冷却プレートとの間に設置され、
前記ベークユニット内の密閉空間を上下に二分割する断
熱シャッタとを有することを特徴とするベーク装置。1. A bake apparatus including a bake unit for baking a photoresist applied on a semiconductor wafer, the heater being installed in an upper portion of the bake unit and heating the semiconductor wafer from above without contact. A cooling plate installed in the lower part of the bake unit for cooling the semiconductor wafer, an elevating pin for vertically moving the semiconductor wafer in the bake unit, and a gap between the heater and the cooling plate. Installed in
A bake device, comprising: a heat insulating shutter that divides a closed space in the bake unit into upper and lower parts.
に、前記半導体ウエハの表面とヒータとの間隔を任意に
調節できるウエハホルダを設けたことを特徴とする請求
項１記載のベーク装置。2. The bake apparatus according to claim 1, further comprising a wafer holder which supports the semiconductor wafer from the back surface thereof and which can arbitrarily adjust a distance between the heater and the front surface of the semiconductor wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17956692A JPH0629203A (en) | 1992-07-07 | 1992-07-07 | Baking apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17956692A JPH0629203A (en) | 1992-07-07 | 1992-07-07 | Baking apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629203A true JPH0629203A (en) | 1994-02-04 |
Family
ID=16067980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17956692A Pending JPH0629203A (en) | 1992-07-07 | 1992-07-07 | Baking apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629203A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335659A (en) * | 1994-03-30 | 1995-12-22 | Fsi Internatl Inc | Baking and cooling device for processing semiconductor wafer |
| US6905333B2 (en) | 2002-09-10 | 2005-06-14 | Axcelis Technologies, Inc. | Method of heating a substrate in a variable temperature process using a fixed temperature chuck |
| US6957690B1 (en) | 1998-09-10 | 2005-10-25 | Asm America, Inc. | Apparatus for thermal treatment of substrates |
-
1992
- 1992-07-07 JP JP17956692A patent/JPH0629203A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335659A (en) * | 1994-03-30 | 1995-12-22 | Fsi Internatl Inc | Baking and cooling device for processing semiconductor wafer |
| US6957690B1 (en) | 1998-09-10 | 2005-10-25 | Asm America, Inc. | Apparatus for thermal treatment of substrates |
| US6905333B2 (en) | 2002-09-10 | 2005-06-14 | Axcelis Technologies, Inc. | Method of heating a substrate in a variable temperature process using a fixed temperature chuck |
| US7485190B2 (en) | 2002-09-10 | 2009-02-03 | Axcelis Technologies, Inc. | Apparatus for heating a substrate in a variable temperature process using a fixed temperature chuck |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963846B2 (en) | Thermal processing method and thermal processing apparatus | |
| KR860002082B1 (en) | Forming method and apparatus of resistor pattern | |
| US6169274B1 (en) | Heat treatment apparatus and method, detecting temperatures at plural positions each different in depth in holding plate, and estimating temperature of surface of plate corresponding to detected result | |
| JP2003133197A (en) | Heat treatment device and heat treatment method | |
| CN109309033B (en) | Heat treatment device, heat treatment method, and storage medium | |
| KR101018574B1 (en) | Heat treatment device and heat treatment method and storage medium | |
| JP3755814B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP4267809B2 (en) | Substrate processing apparatus and processing method | |
| JP2001077014A (en) | Substrate transfer device and sustem for coating- development process | |
| JPH0629203A (en) | Baking apparatus | |
| JPH1083965A (en) | Heat treatment method and device | |
| JP4148387B2 (en) | Heat treatment equipment | |
| JP3131938B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP3649127B2 (en) | Heat treatment equipment | |
| JP4053728B2 (en) | Heating / cooling processing apparatus and substrate processing apparatus | |
| JPH11162804A (en) | Heat treatment apparatus and method | |
| JP3767811B2 (en) | Substrate processing apparatus, substrate processing method, and coating / developing apparatus | |
| JPS6289881A (en) | Sputtering device | |
| JP4079596B2 (en) | Heat treatment device | |
| JPH10247680A (en) | Fork for transferring wafer to high-temperature oven and thermal treatment device | |
| JP3589939B2 (en) | Heat treatment method | |
| JP2640269B2 (en) | Processing method and processing apparatus | |
| JPH04278561A (en) | Processor | |
| JPH1174188A (en) | Substrate thermal treatment apparatus | |
| JP3482353B2 (en) | Heat treatment equipment |