JPH06291787A - Digital signal demodulator - Google Patents
Digital signal demodulatorInfo
- Publication number
- JPH06291787A JPH06291787A JP7928393A JP7928393A JPH06291787A JP H06291787 A JPH06291787 A JP H06291787A JP 7928393 A JP7928393 A JP 7928393A JP 7928393 A JP7928393 A JP 7928393A JP H06291787 A JPH06291787 A JP H06291787A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- oscillation
- synchronous detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＳＫ（Ｍｉｎｉｍｕ
ｍ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調やＱ
ＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）変調等の方式に従ってディジタル変
調された信号を受信するヘテロダイン受信機等に好適に
用い得るディジタル信号復調装置に関する。The present invention relates to MSK (Minimu).
m Phase Shift Keying) modulation and Q
PSK (Quadrature Phase Shift)
The present invention relates to a digital signal demodulating device that can be suitably used for a heterodyne receiver or the like that receives a signal digitally modulated according to a method such as t Keying) modulation.
【０００２】[0002]
【従来の技術】受信したディジタル信号を復調するため
の、同期検波方式を用いた従来のディジタル信号復調装
置では、基準信号である搬送波の再生方法が重要であ
り、例えば特開昭６３−３００４９号公報に記載の技術
では、同期検波用発振回路として固定の基準発振回路を
設け、誤差検出回路からの信号によって中間周波フィル
タの前段にある周波数変換回路の局部発振回路に帰還を
かけ、搬送波の周波数変動によらず中間周波数がつねに
中間周波フィルタの中心周波数に一致する構成をとって
いる。2. Description of the Related Art In a conventional digital signal demodulating apparatus using a synchronous detection method for demodulating a received digital signal, a method of reproducing a carrier wave which is a reference signal is important, for example, Japanese Patent Laid-Open No. 63-30049. In the technology described in the publication, a fixed reference oscillation circuit is provided as a synchronous detection oscillation circuit, and a signal from an error detection circuit is fed back to a local oscillation circuit of a frequency conversion circuit in the preceding stage of an intermediate frequency filter to obtain a carrier frequency. The intermediate frequency always matches the center frequency of the intermediate frequency filter regardless of fluctuations.
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術では、Ｐ
ＬＬル−プ内にバンドパスフィルタ等の遅延素子が配置
されており、遅延時間の大きいフィルタを用いた場合
に、同期確立まで時間がかかる、あるいは低Ｃ／Ｎ時の
同期が不安定であるという課題があった。In the above-mentioned prior art, P
A delay element such as a bandpass filter is arranged in the LL loop, and when a filter having a large delay time is used, it takes time to establish synchronization, or synchronization is unstable at low C / N. There was a problem.
【０００４】本発明の目的は、かかる課題を解決し、Ｍ
ＳＫ変調等の変調方式でディジタル変調された信号を受
信する際、その安定な復調を可能にするディジタル信号
復調装置を提供することにある。The object of the present invention is to solve this problem and
An object of the present invention is to provide a digital signal demodulation device that enables stable demodulation when receiving a signal digitally modulated by a modulation method such as SK modulation.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
に、本発明では、選局すべき所望チャンネルの受信信号
等である入力被変調波信号を、所定の中間周波信号に変
換する少なくとも一つの周波数変換部と、変換された該
中間周波信号の中間周波成分のみを通過させる中間周波
フィルタと、前記中間周波信号を、互いに異なる位相の
搬送波で同期検波する第一及び第二の同期検波回路と、
該第一及び第二の同期検波回路の出力信号からデ−タを
再生するデ−タ再生回路と、前記搬送波を発生する同期
検波用発振回路とから成るディジタル信号復調装置にお
いて、In order to solve the above-mentioned problems, in the present invention, at least one of the input modulated wave signals, which is the received signal of the desired channel to be selected, is converted into a predetermined intermediate frequency signal. Two frequency conversion sections, an intermediate frequency filter that passes only the intermediate frequency component of the converted intermediate frequency signal, and first and second synchronous detection circuits that synchronously detect the intermediate frequency signal with carrier waves having different phases. When,
In a digital signal demodulation device comprising a data reproduction circuit for reproducing data from the output signals of the first and second synchronous detection circuits and a synchronous detection oscillation circuit for generating the carrier wave,
【０００６】前記同期検波用発振回路の発振周波数と前
記中間周波数との間の周波数あるいは位相のずれを検出
し、そのずれ情報を誤差信号として生成する誤差検出手
段を設け、Error detecting means is provided for detecting a frequency or phase shift between the oscillation frequency of the synchronous detection oscillation circuit and the intermediate frequency, and generating the shift information as an error signal.
【０００７】発生した該誤差信号を二分岐して、一方の
誤差信号はＡＦＣ信号として前記周波数変換部における
局部発振回路に供給してその発振周波数を制御すること
により、前記周波数変換部から出力される中間周波信号
の周波数を制御して前記中間周波フィルタの中心周波数
に一致させる。またもう一方の誤差信号は位相を反転さ
せた後、ＰＬＬ信号として前記同期検波用発振回路に供
給してその発振周波数を制御することにより、前記中間
周波信号の周波数に一致させ、同期検波を行うようにし
た。The generated error signal is branched into two, and one error signal is supplied as an AFC signal to the local oscillation circuit in the frequency conversion unit to control the oscillation frequency thereof, thereby being output from the frequency conversion unit. The frequency of the intermediate frequency signal is controlled to match the center frequency of the intermediate frequency filter. Further, the other error signal is inverted in phase and then supplied as a PLL signal to the synchronous detection oscillation circuit to control its oscillation frequency so that it coincides with the frequency of the intermediate frequency signal to perform synchronous detection. I did it.
【０００８】[0008]
【作用】上記に示した構成により、周波数変動分をもっ
た入力被変調波は、周波数変換回路により周波数変動の
ない安定した中間周波数に変換される。それによって固
定の中間周波数通過用バンドパスフィルタによる側帯波
の過不足がなく、入力被変調波を最良の状態で復調し、
再生信号の誤り率は劣化することがない。また、誤差検
出手段からの誤差信号により、ＡＦＣ及びＰＬＬ制御を
行うことで、同期確立に要する時間の短縮及び低Ｃ／Ｎ
時の同期の安定化をはかることができる。With the configuration described above, the input modulated wave having the frequency fluctuation is converted into the stable intermediate frequency having no frequency fluctuation by the frequency conversion circuit. As a result, there is no excess or deficiency of sidebands due to the fixed bandpass filter for passing intermediate frequencies, and the input modulated wave is demodulated in the best condition,
The error rate of the reproduced signal does not deteriorate. Further, by performing AFC and PLL control according to the error signal from the error detecting means, it is possible to reduce the time required for establishing synchronization and to reduce the C / N.
The time synchronization can be stabilized.
【０００９】[0009]
【実施例】以下、本発明の実施例を、ヘテロダイン受信
機に適用するものとして、図面を用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below as an application to a heterodyne receiver with reference to the drawings.
【００１０】図１は、本発明の一実施例としてのディジ
タル信号復調装置を示すブロック図である。同図におい
て、１は受信ＲＦ信号の入力端子、２は第一ミクサ回
路、３は第一局部発振回路、４は選局回路、６はチャン
ネル選局信号の入力端子、７は第二ミクサ回路、８は第
二局部発振回路、９はＩＦ（中間周波）フィルタ、１０
は分配器、１１，１２は同期検波回路、１３は同期検波
用発振回路、１４は９０度移相器、１５，１６は増幅
器、１７はデ−タ再生回路、１８は出力端子、１９は同
期再生回路、２０は誤差検出回路、２１はクロック再生
回路、２２は同期検出回路、２３は位相反転回路、であ
る。FIG. 1 is a block diagram showing a digital signal demodulating apparatus as an embodiment of the present invention. In the figure, 1 is an input terminal for a received RF signal, 2 is a first mixer circuit, 3 is a first local oscillation circuit, 4 is a channel selection circuit, 6 is an input terminal for a channel selection signal, and 7 is a second mixer circuit. , 8 is a second local oscillation circuit, 9 is an IF (intermediate frequency) filter, 10
Is a distributor, 11 and 12 are synchronous detection circuits, 13 is an oscillation circuit for synchronous detection, 14 is a 90-degree phase shifter, 15 and 16 are amplifiers, 17 is a data recovery circuit, 18 is an output terminal, and 19 is a synchronous circuit. A reproduction circuit, 20 is an error detection circuit, 21 is a clock reproduction circuit, 22 is a synchronization detection circuit, and 23 is a phase inversion circuit.
【００１１】図１を参照する。入力端子１から入力され
る受信無線周波（ＲＦ）信号は、第一ミクサ回路２でチ
ャンネル選局用の第一局部発振回路３の出力信号と混合
され、第一ＩＦ信号に変換される。この第一ミクサ回路
２の出力信号は第二ミクサ回路７で第二局部発振回路８
の出力信号と混合され第二ＩＦ信号に変換される。Please refer to FIG. A reception radio frequency (RF) signal input from the input terminal 1 is mixed with an output signal of the first local oscillation circuit 3 for channel selection in the first mixer circuit 2 and converted into a first IF signal. The output signal of the first mixer circuit 2 is output from the second mixer circuit 7 to the second local oscillator circuit 8
Is mixed with the output signal of the above and converted into the second IF signal.
【００１２】この第二ミクサ回路７の出力信号が、バン
ドパスフィルタであるＩＦフィルタ９を通過することに
より、入力端子６から入力されるチャンネル選局信号に
よって指定されるチャンネル以外の受信信号や、不要な
帯域外雑音、妨害等が除去され、このチャンネル選局信
号によって指定されたチャンネルのＩＦ信号が選局され
る。The output signal of the second mixer circuit 7 passes through an IF filter 9 which is a bandpass filter, so that a received signal other than the channel designated by the channel selection signal input from the input terminal 6 and Unwanted out-of-band noise, interference, etc. are removed, and the IF signal of the channel designated by this channel selection signal is selected.
【００１３】ＩＦフィルタ９から出力された第二ＩＦ信
号は、分配器１０で２分配され、同期検波回路１１，１
２に供給される。同期検波回路１１では、電圧制御型発
振器（ＶＣＯ）である同期検波用発振回路１３から出力
された搬送波が、９０度移相器１４で移相された後、供
給され、これによって分配器１０からの第二ＩＦ信号が
同期検波される。The second IF signal output from the IF filter 9 is divided into two by the distributor 10, and the synchronous detection circuits 11, 1 are distributed.
2 is supplied. In the synchronous detection circuit 11, the carrier wave output from the synchronous detection oscillation circuit 13 which is a voltage controlled oscillator (VCO) is phase-shifted by the 90-degree phase shifter 14 and then supplied, whereby the distributor 10 outputs the carrier wave. The second IF signal of is synchronously detected.
【００１４】また同期検波回路１２でも、同期検波用発
振回路１３からの搬送波が供給され、これによって分配
器１０からの第二ＩＦ信号が同期検波される。ここで同
期検波とは、搬送波信号と第二ＩＦ信号の周波数及び位
相が一致した状態で行われるものである。同期検波回路
１１，１２の出力信号は、それぞれ増幅器１５，１６に
供給され増幅される。増幅器１５，１６の出力信号はデ
−タ再生回路１７に供給され、ここで処理され出力端子
１８よりデータが出力される。Further, the synchronous detection circuit 12 is also supplied with the carrier wave from the synchronous detection oscillation circuit 13, whereby the second IF signal from the distributor 10 is synchronously detected. Here, the synchronous detection is performed in a state where the carrier signal and the second IF signal have the same frequency and phase. The output signals of the synchronous detection circuits 11 and 12 are supplied to and amplified by the amplifiers 15 and 16, respectively. The output signals of the amplifiers 15 and 16 are supplied to the data reproducing circuit 17, where they are processed and data is output from the output terminal 18.
【００１５】また増幅器１５，１６からの出力信号は同
期再生回路１９にも取り込まれる。同期再生回路１９
は、誤差検出回路２０とクロック再生回路２１と同期検
出回路２２とから構成されている。誤差検出回路２０
は、同期検波回路１１，１２に供給される第二ＩＦ信号
と同期検波用発振回路１３で発生される搬送波との間の
周波数差あるいは位相差を検出し誤差信号として出力す
る。従って、この第二ＩＦ信号の周波数あるいは位相が
変動すると、誤差検出回路２０は誤差信号を発生し出力
する。The output signals from the amplifiers 15 and 16 are also taken in by the synchronous reproduction circuit 19. Synchronous reproduction circuit 19
Is composed of an error detection circuit 20, a clock recovery circuit 21, and a synchronization detection circuit 22. Error detection circuit 20
Detects the frequency difference or phase difference between the second IF signal supplied to the synchronous detection circuits 11 and 12 and the carrier wave generated in the synchronous detection oscillation circuit 13 and outputs it as an error signal. Therefore, when the frequency or phase of this second IF signal fluctuates, the error detection circuit 20 generates and outputs an error signal.
【００１６】なお、誤差検出回路２０の周波数誤差検出
動作は、例えば特開昭５５−７３１６４号公報に詳しく
述べられており、ここでは、その動作の説明を省略する
が、後で誤差検出回路２０の具体的回路例は示す。クロ
ック再生回路２１は、デ−タ再生回路１７でのデ−タ再
生用クロックを再生しデ−タ再生回路１７に供給するも
のであるが、これについても後に具体的回路例は示す。
同期検出回路２２は、同期検波回路１１，１２が同期検
波可能な同期状態にあるか否かを検出し、その検出結果
を示す同期検出信号を出力する。The frequency error detection operation of the error detection circuit 20 is described in detail in, for example, Japanese Patent Laid-Open No. 55-73164, and the description of the operation is omitted here, but the error detection circuit 20 will be described later. A concrete circuit example of is shown. The clock regenerating circuit 21 regenerates the data regenerating clock in the data regenerating circuit 17 and supplies it to the data regenerating circuit 17, which will also be described later in a concrete circuit example.
The sync detection circuit 22 detects whether or not the sync detection circuits 11 and 12 are in a sync state in which sync detection is possible, and outputs a sync detection signal indicating the detection result.
【００１７】誤差検出回路２０より出力された誤差信号
は、二つの信号として分岐される。一方の誤差信号は、
周波数誤差を吸収するＡＦＣ信号として、第二局部発振
回路８に帰還され、第二局部発振回路８の発振周波数
を、受信ＲＦ信号の周波数変動に追従させ、中間周波信
号の周波数誤差を補正する。The error signal output from the error detection circuit 20 is branched into two signals. One error signal is
The AFC signal that absorbs the frequency error is fed back to the second local oscillation circuit 8, and the oscillation frequency of the second local oscillation circuit 8 is made to follow the frequency fluctuation of the received RF signal to correct the frequency error of the intermediate frequency signal.
【００１８】もう一方の誤差信号は、位相誤差を吸収す
るＰＬＬ信号として、位相反転回路２３を介して同期検
波用発振回路１３に帰還され、同期検波用発振回路１３
の発振周波数をＰＬＬ制御し第二ＩＦ信号の位相に追従
させる。The other error signal is fed back to the synchronous detection oscillation circuit 13 via the phase inversion circuit 23 as a PLL signal for absorbing the phase error, and the synchronous detection oscillation circuit 13 is sent.
The oscillation frequency of is controlled by PLL so as to follow the phase of the second IF signal.
【００１９】仮りに、例えば、入力端子１より入力され
るＲＦ信号に周波数ずれが生じ、第二ミクサ回路７から
出力される第二ＩＦ信号の周波数が、ＩＦフィルタ９の
中心周波数（以下、基準ＩＦ周波数という）からずれて
しまい、復調特性が劣化するようなことが生じても、こ
のＡＦＣ信号により、第二局部発振回路８の発振周波数
が調整されて、ＩＦフィルタ９の基準ＩＦ周波数に周波
数が一致した安定な第二ＩＦ信号を、第二ミクサ回路７
から出力し、またＰＬＬ信号により同期検波用発振回路
１３から第二ＩＦ信号に位相が一致した発振周波数を得
ることができ、良好なディジタル信号復調動作を行うこ
とができる。If, for example, a frequency shift occurs in the RF signal input from the input terminal 1 and the frequency of the second IF signal output from the second mixer circuit 7 is the center frequency of the IF filter 9 (hereinafter referred to as the reference frequency). IF frequency) and the demodulation characteristics deteriorate, the AFC signal adjusts the oscillation frequency of the second local oscillation circuit 8 to the reference IF frequency of the IF filter 9. The stable second IF signal with
Further, it is possible to obtain an oscillation frequency in phase with the second IF signal from the synchronous detection oscillation circuit 13 by the PLL signal, and to perform a good digital signal demodulation operation.
【００２０】以下、本実施例（図１）の動作を詳細に説
明する。いま、同期検波用発振回路１３の発振周波数が
基準ＩＦ周波数に等しくｆ0であって、かつ第二ミクサ
回路７からの第二ＩＦ信号の周波数が基準ＩＦ周波数と
一致しているときの、誤差検出回路２０から出力される
誤差信号電圧をＶ0とする。すなわち、誤差信号電圧が
Ｖ0のとき、同期検波用発振回路１３の発振周波数が第
二ＩＦ信号の周波数に等しい周波数に設定される。The operation of this embodiment (FIG. 1) will be described in detail below. Now, when the oscillation frequency of the synchronous detection oscillation circuit 13 is equal to the reference IF frequency and is f 0 , and the frequency of the second IF signal from the second mixer circuit 7 matches the reference IF frequency, the error The error signal voltage output from the detection circuit 20 is V 0 . That is, when the error signal voltage is V 0 , the oscillation frequency of the synchronous detection oscillation circuit 13 is set to a frequency equal to the frequency of the second IF signal.
【００２１】そこで、いま、入力端子１から入力される
ＲＦ信号の周波数が＋ｄｆ1（符号は基準ＩＦ周波数ｆ0
からの変位の向きを表す）だけ変動したとすると、その
結果第二ミクサ回路７から出力される第二ＩＦ信号の周
波数もＩＦフィルタの基準ＩＦ周波数よりも周波数−ｄ
ｆ1変動する。このとき、誤差検出回路２０から出力さ
れる周波数誤差信号の電圧は、中心電圧Ｖ0から＋ｄＶ
（符号は中心電圧Ｖ0からの変位の向きを表す）変位す
る。Therefore, the frequency of the RF signal input from the input terminal 1 is now + df 1 (reference numeral is the reference IF frequency f 0).
, Which represents the direction of the displacement from). As a result, the frequency of the second IF signal output from the second mixer circuit 7 is also −d less than the reference IF frequency of the IF filter.
f 1 fluctuates. At this time, the voltage of the frequency error signal output from the error detection circuit 20 is from the center voltage V 0 to + dV.
(The symbol indicates the direction of displacement from the central voltage V 0 )
【００２２】この誤差信号電圧の中心電圧Ｖ0からのず
れ＋ｄＶによって第二局部発振回路８の発振周波数を、
入力端子１から入力されるＲＦ信号の周波数ずれ＋ｄｆ
1に追従させようとするＡＦＣル−プがかかり、このＡ
ＦＣル−プによって第二局部発振回路８が制御され、第
二ミクサ回路７からの第二ＩＦ信号の基準ＩＦ周波数ｆ
0からの周波数ずれが＋ｄｆ2（ｄｆ2＜ｄｆ1）となる。The oscillation frequency of the second local oscillation circuit 8 is calculated by the deviation + dV of the error signal voltage from the central voltage V 0 ,
Frequency deviation of RF signal input from input terminal 1 + df
AFC loop that tries to make 1 follow is applied, and this A
The second local oscillation circuit 8 is controlled by the FC loop, and the reference IF frequency f of the second IF signal from the second mixer circuit 7 is controlled.
The frequency deviation from 0 is + df 2 (df 2 <df 1 ).
【００２３】これと同時に誤差信号電圧の中心電圧Ｖ0
からのずれ＋ｄＶが位相反転回路２３において−ｄＶの
ずれとなり同期検波用発振回路１３に供給され、同期検
波用発振回路１３の発振周波数を−ｄｆ2だけ変化させ
て第二ＩＦ信号の周波数に追従させようとするＰＬＬが
かかる。At the same time, the central voltage V 0 of the error signal voltage
Deviation + dV becomes −dV deviation in the phase inversion circuit 23 and is supplied to the synchronous detection oscillation circuit 13 to change the oscillation frequency of the synchronous detection oscillation circuit 13 by −df 2 to follow the frequency of the second IF signal. It takes a PLL to try.
【００２４】ここで同期検波用発振回路１３の発振周波
数可変幅は例えば、第二局部発振回路８の１／１０以下
に狭く押さえ、基準ＩＦ周波数ｆ0の近傍だけで発振す
るようにし、上記ＡＦＣル−プの作用により第二ＩＦ信
号と基準ＩＦ周波数ｆ0との周波数ずれがある程度小さ
くなるまでＰＬＬがかからない構成としている。Here, the variable width of the oscillation frequency of the synchronous detection oscillation circuit 13 is narrowed to, for example, 1/10 or less of that of the second local oscillation circuit 8 so as to oscillate only in the vicinity of the reference IF frequency f 0. By the action of the loop, the PLL is not applied until the frequency shift between the second IF signal and the reference IF frequency f 0 becomes small to some extent.
【００２５】このように、第二ミクサ回路７からの第二
ＩＦ信号の周波数が同期検波用発振回路１３の発振周波
数からずれた場合、誤差検出回路２０から誤差信号が出
力されＰＬＬル−プとＡＦＣル−プが作動する。最初
は、同期検波用発振回路１３の発振周波数幅が狭いため
ＰＬＬル−プは同期がかからず、ＡＦＣル−プにより第
二ミクサ回路７からの第二ＩＦ信号とＩＦフィルタ９の
基準ＩＦ周波数ｆ0との間の周波数ずれがある程度小さ
くなった後、ＰＬＬも同期し始め、同期検波用発振回路
１３の発振周波数が第二ミクサ回路７からの第二ＩＦ信
号に近づいていく。As described above, when the frequency of the second IF signal from the second mixer circuit 7 deviates from the oscillation frequency of the synchronous detection oscillation circuit 13, the error signal is output from the error detection circuit 20 and the PLL loop. The AFC loop operates. At first, since the oscillation frequency width of the synchronous detection oscillation circuit 13 is narrow, the PLL loop is not synchronized, and the AFC loop causes the second IF signal from the second mixer circuit 7 and the reference IF of the IF filter 9 to be synchronized. After the frequency shift from the frequency f 0 becomes small to some extent, the PLL also starts to synchronize, and the oscillation frequency of the synchronous detection oscillation circuit 13 approaches the second IF signal from the second mixer circuit 7.
【００２６】以下、かかる動作が繰り返され、遂には、
第二ミクサ回路７からの第二ＩＦ信号の周波数が基準Ｉ
Ｆ周波数ｆ0に等しく、同期検波用発振回路１３の発振
周波数も基準ＩＦ周波数ｆ0に等しくなって、周波数誤
差信号が中心電圧Ｖ0の状態に安定する。Thereafter, the above operation is repeated, and finally,
The frequency of the second IF signal from the second mixer circuit 7 is the reference I
The frequency error signal is equal to the F frequency f 0 and the oscillation frequency of the synchronous detection oscillation circuit 13 is also equal to the reference IF frequency f 0 , and the frequency error signal is stabilized at the center voltage V 0 .
【００２７】従って、この実施例（図１）によれば、誤
差検出回路２０からの周波数誤差信号でもって同期検波
用発振回路１３をＰＬＬ制御し、第二局部発振回路８を
ＡＦＣ制御することにより、安定した同期状態になるま
での時間を短縮できるし、また、第二ミクサ回路７から
出力される第二ＩＦ信号の周波数をＩＦフィルタ９の基
準ＩＦにあわせる事ができ、良好な復調動作を行うこと
ができる。Therefore, according to this embodiment (FIG. 1), the synchronous detection oscillation circuit 13 is PLL-controlled by the frequency error signal from the error detection circuit 20, and the second local oscillation circuit 8 is AFC-controlled. In addition, it is possible to shorten the time until a stable synchronization state is achieved, and it is also possible to match the frequency of the second IF signal output from the second mixer circuit 7 with the reference IF of the IF filter 9, thus achieving a good demodulation operation. It can be carried out.
【００２８】図２は、本発明の他の実施例としてのディ
ジタル信号復調装置を示すブロック図であり、同図にお
いて、２５は低周波発振回路、２６はスイッチ回路、２
７は合成回路である。そのほか、図１のそれに対応する
部分には同一符号をつけて重複する説明を省略する。FIG. 2 is a block diagram showing a digital signal demodulating device as another embodiment of the present invention. In FIG. 2, 25 is a low frequency oscillation circuit, 26 is a switching circuit, and 2 is a switching circuit.
Reference numeral 7 is a combining circuit. In addition, parts corresponding to those in FIG.
【００２９】図１に示した実施例では、誤差検出回路２
０から出力される誤差信号が分岐され、その一方は第二
局部発振回路８に直接供給されているが、図２に示すこ
の実施例では、合成器２７を介して第二局部発振回路８
に誤差信号を供給する。In the embodiment shown in FIG. 1, the error detection circuit 2
The error signal output from 0 is branched, and one of them is directly supplied to the second local oscillation circuit 8. However, in this embodiment shown in FIG.
Supply an error signal to.
【００３０】以下、本実施例（図２）の動作について説
明する。同期検出回路２２は、同期検波回路１１，１２
の出力信号から、同期検波回路１１，１２が、同期検波
可能な同期状態にあるか否かを検出し、その検出結果を
示す同期検出信号を出力する。スイッチ回路２６は、こ
の同期検出信号によってＯＮ，ＯＦＦ制御される。また
低周波発振回路２５は、低周波信号を発生しスイッチ回
路２６を介して合成器２７に供給している。The operation of this embodiment (FIG. 2) will be described below. The synchronization detection circuit 22 includes the synchronization detection circuits 11 and 12
From the output signal of, the synchronous detection circuits 11 and 12 detect whether or not they are in a synchronous state in which synchronous detection is possible, and output a synchronous detection signal indicating the detection result. The switch circuit 26 is ON / OFF controlled by this synchronization detection signal. The low-frequency oscillation circuit 25 also generates a low-frequency signal and supplies it to the combiner 27 via the switch circuit 26.
【００３１】即ち、同期検波回路１１，１２が同期状態
にないとき、スイッチ回路２６がＯＮされ、合成器２７
において誤差検出回路２０からの誤差信号と低周波発振
回路２５からの低周波信号が合成され、そしてその合成
された信号が第二局部発振回路８に供給され、同期検波
回路１１，１２が同期状態にあるときは、同期検出回路
２２からの同期検出信号によってスイッチ回路２６がＯ
ＦＦし、低周波発振回路２５からの低周波信号の合成器
２７への供給が停止し、この場合、図１に示した実施例
のそれと同様の動作が行われる。That is, when the synchronous detection circuits 11 and 12 are not in the synchronous state, the switch circuit 26 is turned on and the combiner 27
In, the error signal from the error detection circuit 20 and the low frequency signal from the low frequency oscillation circuit 25 are combined, and the combined signal is supplied to the second local oscillation circuit 8, and the synchronous detection circuits 11 and 12 are in the synchronous state. , The switch circuit 26 is turned on by the sync detection signal from the sync detection circuit 22.
The FF is performed, and the supply of the low frequency signal from the low frequency oscillation circuit 25 to the synthesizer 27 is stopped, and in this case, the same operation as that of the embodiment shown in FIG. 1 is performed.
【００３２】以上のように、この実施例（図２）では、
同期検波回路１１，１２が同期状態にないとき、誤差検
出回路２０から第二局部発振回路８に供給される誤差信
号（ＡＦＣ信号）に、低周波発振回路２５からの低周波
信号が合成され、第二局部発振回路８の発振周波数を強
制的にスイ−プさせるので、入力ＲＦ信号の同期周波数
範囲を広げることができ、入力ＲＦ信号の周波数が大き
く変動しても、良好な復調動作を行うことができる。As described above, in this embodiment (FIG. 2),
When the synchronous detection circuits 11 and 12 are not in the synchronized state, the error signal (AFC signal) supplied from the error detection circuit 20 to the second local oscillation circuit 8 is combined with the low frequency signal from the low frequency oscillation circuit 25, Since the oscillation frequency of the second local oscillation circuit 8 is forcibly swept, it is possible to widen the synchronizing frequency range of the input RF signal and perform a good demodulation operation even if the frequency of the input RF signal fluctuates greatly. be able to.
【００３３】図３は、本発明のさらに他の実施例として
のディジタル信号復調装置を示すブロック図であって、
図１に対応する部分には同一符号をつけて重複する説明
を省略する。FIG. 3 is a block diagram showing a digital signal demodulating device as still another embodiment of the present invention.
The parts corresponding to those in FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
【００３４】この実施例は、図３に示すように、第二ミ
クサ回路７から出力される第二ＩＦ信号が、ＩＦフィル
タ９を通過して、該ＩＦフィルタ９から出力される際
に、互いに位相が反転した二つの信号からなる差動信号
として出力され、同期検波回路１１，１２、増幅器１
５，１６、及び同期再生回路１９においても差動信号と
して信号処理される。In this embodiment, as shown in FIG. 3, when the second IF signal output from the second mixer circuit 7 passes through the IF filter 9 and is output from the IF filter 9, they are mutually It is output as a differential signal composed of two signals whose phases are inverted, and the synchronous detection circuits 11 and 12 and the amplifier 1 are output.
The signals 5 and 16 and the synchronous reproduction circuit 19 are also processed as differential signals.
【００３５】従って、誤差検出回路２０から出力される
誤差信号も差動信号の形で出力され、差動信号を構成す
る二つの誤差信号のうちの一方を、ＡＦＣ信号として、
合成器２７へ、他方を位相反転回路２３を介することな
く、直接同期検波用発振回路１３に供給することができ
る。これ以外の部分は図３に示す実施例のそれと同様で
ある。Therefore, the error signal output from the error detection circuit 20 is also output in the form of a differential signal, and one of the two error signals forming the differential signal is used as the AFC signal.
The other can be directly supplied to the combiner 27 and the synchronous detection oscillation circuit 13 without passing through the phase inversion circuit 23. The other parts are the same as those of the embodiment shown in FIG.
【００３６】本実施例（図３）によれば、誤差検出回路
２０から出力される差動信号のうちの一方の誤差信号で
局部発振回路８、他方の誤差信号で同期検波用発振回路
１３を、それぞれ独立に制御するため、互いの回路間の
干渉がない良好な復調特性が得られる。According to the present embodiment (FIG. 3), one of the differential signals output from the error detection circuit 20 causes the local oscillation circuit 8 to operate, and the other error signal causes the synchronous detection oscillation circuit 13 to operate. Since they are controlled independently, good demodulation characteristics without interference between the circuits can be obtained.
【００３７】一般にＩＣの内部回路において信号は差動
信号の形で処理されるので、上記同期再生回路１９等を
ＩＣ化した場合を考えると、出力される差動信号をそれ
ぞれＰＬＬ信号とＡＦＣ信号として利用できるわけであ
る。In general, signals are processed in the form of differential signals in the internal circuit of the IC. Therefore, considering the case where the synchronous reproduction circuit 19 and the like are integrated, the output differential signals are PLL signals and AFC signals, respectively. It can be used as
【００３８】図４は、図１における誤差検出回路２０の
一具体例を示す回路図である。図４において、２０ａ，
２０ｂは乗算器、２０ｃはＬＰＦ（ロ−パスフィルタ）
であ。図４において、増幅器１５，１６の出力信号を乗
算器２０ａで乗算し、その出力信号を、乗算器２０ｂ
で、同期再生回路１９のクロック再生回路２１（図１又
は後述の図６）からのクロックと乗算し、この乗算器２
０ｂの出力信号をＬＰＦ２０ｃを通すことによって誤差
信号を得ている。FIG. 4 is a circuit diagram showing a specific example of the error detection circuit 20 in FIG. In FIG. 4, 20a,
20b is a multiplier, 20c is an LPF (low-pass filter).
And. In FIG. 4, the output signals of the amplifiers 15 and 16 are multiplied by the multiplier 20a, and the output signal is multiplied by the multiplier 20b.
Then, the clock from the clock recovery circuit 21 (FIG. 1 or FIG. 6 described later) of the synchronous recovery circuit 19 is multiplied, and the multiplier 2
The error signal is obtained by passing the output signal of 0b through the LPF 20c.
【００３９】図５は、図２における同期検出回路２２の
一具体例を示す回路図である。図５において、２２ａ，
２２ｂ，２２ｅは乗算器、２２ｃはＬＰＦ（ロ−パスフ
ィルタ）、２２ｄは合成器である。FIG. 5 is a circuit diagram showing a specific example of the synchronization detection circuit 22 shown in FIG. In FIG. 5, 22a,
22b and 22e are multipliers, 22c is an LPF (low-pass filter), and 22d is a combiner.
【００４０】図５において、増幅器１５，１６の出力信
号をそれぞれ乗算器２２ａ，２２ｂで自乗したのち合成
器２２ｄで合成し、その出力信号を乗算器２２ｅで同期
再生回路１９のクロック再生回路２１（図１又は後述の
図６）からのクロックと乗算し、この乗算器２２ｅの出
力信号をＬＰＦ２２ｃを通すことによって同期検出信号
を得ている。In FIG. 5, the output signals of the amplifiers 15 and 16 are squared by the multipliers 22a and 22b, respectively, and then combined by the combiner 22d, and the output signals are multiplied by the multiplier 22e. The clock from FIG. 1 or FIG. 6) described later is multiplied, and the output signal of the multiplier 22e is passed through the LPF 22c to obtain the synchronization detection signal.
【００４１】図６は、図１、図２におけるクロック再生
回路２１の一具体例を示す回路図である。図６におい
て、２１ａ，２１ｂ，２１ｅは乗算器、２１ｄは合成
器、２１ｆはクロック再生用発振回路、２１ｇは（１／
２）分周回路、２１ｈは（π／２）移相回路、である。FIG. 6 is a circuit diagram showing a specific example of the clock recovery circuit 21 shown in FIGS. In FIG. 6, 21a, 21b, and 21e are multipliers, 21d is a combiner, 21f is a clock recovery oscillation circuit, and 21g is (1 /
2) a frequency divider circuit, and 21h is a (π / 2) phase shift circuit.
【００４２】図６において、増幅器１５，１６の出力信
号をそれぞれ乗算器２１ａ，２１ｂで自乗した後、合成
器２１ｄで合成する。さらにクロック再生用発振回路２
１ｆの発振周波数を（１／２）分周回路２１ｇで（１／
２）分周して得る信号を、乗算器２１ｅで、前記合成器
２１ｄからの合成出力と乗算した信号を用いて、クロッ
ク再生用発振回路２１ｆを制御している。In FIG. 6, the output signals of the amplifiers 15 and 16 are squared by the multipliers 21a and 21b, respectively, and then combined by the combiner 21d. Further, an oscillator circuit 2 for clock reproduction
The oscillation frequency of 1f is (1/2) divided by (21)
2) The signal obtained by frequency division is multiplied by the combined output from the combiner 21d by the multiplier 21e to control the clock recovery oscillation circuit 21f.
【００４３】そして、このクロック再生用発振回路２１
ｆから得られるクロックを（１／２）分周回路２１ｇで
（１／２）分周し、さらに（π／２）移相回路２１ｈで
（π／２）移相したクロックを、それぞれ誤差検出回路
２０、同期検出回路２２に供給している。またクロック
再生用発振回路２１ｆ及び（１／２）分周回路２１ｇか
らの出力クロックをデータ再生回路１７に供給してい
る。Then, the clock recovery oscillator circuit 21
The clock obtained from f is frequency-divided by (1/2) frequency divider circuit 21g to (1/2), and the clocks phase-shifted by (π / 2) phase shift circuit 21h are detected as errors. It is supplied to the circuit 20 and the synchronization detection circuit 22. The output clocks from the clock regeneration oscillator circuit 21f and the (1/2) frequency divider circuit 21g are supplied to the data regeneration circuit 17.
【００４４】図７は、本発明のさらに他の実施例として
のディジタル信号復調装置を示すブロック図である。同
図において、２８は切り換え回路であり、図１に対応す
る部分には同一符号をつけて重複する説明を省略する。FIG. 7 is a block diagram showing a digital signal demodulating device as still another embodiment of the present invention. In the figure, reference numeral 28 is a switching circuit, and the parts corresponding to those in FIG.
【００４５】図７に示すように、同期検出回路２２から
の同期検出信号は、切り換え回路２８を制御しており、
誤差検出回路２０からのＡＦＣ信号と、低周波発振回路
２５からの低周波信号と、が切り換え回路２８に供給さ
れ、同期検波回路１１，１２が同期状態にないときは、
切り換え回路２８が低周波発振回路２５側に閉じ、低周
波発振回路２５から第二局部発振回路８に低周波信号を
供給し、第二局部発振回路８の発振周波数をスイ−プさ
せる。As shown in FIG. 7, the synchronization detection signal from the synchronization detection circuit 22 controls the switching circuit 28,
When the AFC signal from the error detection circuit 20 and the low frequency signal from the low frequency oscillation circuit 25 are supplied to the switching circuit 28 and the synchronous detection circuits 11 and 12 are not in the synchronous state,
The switching circuit 28 closes on the low frequency oscillation circuit 25 side, supplies a low frequency signal from the low frequency oscillation circuit 25 to the second local oscillation circuit 8, and sweeps the oscillation frequency of the second local oscillation circuit 8.
【００４６】かかるスイ−プによって、同期検波回路１
１，１２が同期状態となると、同期検出回路２２から同
期検出信号が出力され、切り換え回路２８を誤差検出回
路２０側に閉じ、ＡＦＣ信号が第二局部発振回路８に供
給され、図１に示した実施例と同様の動作が行われる。With this sweep, the synchronous detection circuit 1
When 1 and 12 are in a synchronized state, a synchronization detection signal is output from the synchronization detection circuit 22, the switching circuit 28 is closed to the error detection circuit 20 side, and the AFC signal is supplied to the second local oscillation circuit 8 as shown in FIG. The same operation as in the above embodiment is performed.
【００４７】以上のように、この実施例（図７）では、
低周波発振回路２５からの低周波スイ−プ信号と、誤差
検出回路２０からのＡＦＣ信号とを独立に動作させるこ
とができるため、互いの回路間の干渉がない良好な復調
動作が得られ、また、図３に示した実施例と同様の効果
が得られる。As described above, in this embodiment (FIG. 7),
Since the low frequency sweep signal from the low frequency oscillation circuit 25 and the AFC signal from the error detection circuit 20 can be operated independently, a good demodulation operation without mutual interference between the circuits can be obtained. Further, the same effect as that of the embodiment shown in FIG. 3 can be obtained.
【００４８】図８は、本発明のさらに他の実施例として
のディジタル信号復調装置を示すブロック図であって、
図１、図２に対応する部分には同一符号をつけて重複す
る説明を省略する。FIG. 8 is a block diagram showing a digital signal demodulating device as still another embodiment of the present invention.
The parts corresponding to those in FIGS. 1 and 2 are designated by the same reference numerals, and the duplicated description will be omitted.
【００４９】この実施例は、図８に示すように、第一ミ
クサ回路２の出力する第一ＩＦ信号が直接ＩＦフィルタ
９に供給されるシングルコンバ−ジョン方式であり、入
力ＲＦ信号から一度の周波数変換で、同期検波するＩＦ
信号に変換される。また、誤差検出回路２０の出力する
ＡＦＣ信号は、合成器２７を介してから、選局回路４に
供給され、局部発振回路３の発振周波数を制御すること
でＡＦＣをかけ、ＩＦ信号の周波数を前記基準ＩＦ周波
数に一致させる。This embodiment is a single conversion system in which the first IF signal output from the first mixer circuit 2 is directly supplied to the IF filter 9 as shown in FIG. IF for synchronous detection by frequency conversion
Converted to a signal. Further, the AFC signal output from the error detection circuit 20 is supplied to the channel selection circuit 4 via the synthesizer 27, AFC is applied by controlling the oscillation frequency of the local oscillation circuit 3, and the frequency of the IF signal is changed. Match the reference IF frequency.
【００５０】本実施例（図８）では、一度の周波数変換
で基準ＩＦ周波数に変換する構成であり、回路構成の簡
略化およびミクサ回路での相互変調妨害などの影響の低
減が可能である。In this embodiment (FIG. 8), the reference IF frequency is converted by one frequency conversion, so that the circuit structure can be simplified and the influence of intermodulation interference in the mixer circuit can be reduced.
【００５１】図９は、本発明のさらに他の実施例として
のディジタル信号復調装置を示すブロック図であって、
図１に対応する部分には同一符号をつけて重複する説明
を省略する。FIG. 9 is a block diagram showing a digital signal demodulating device as still another embodiment of the present invention.
The parts corresponding to those in FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
【００５２】この実施例は、図９に示すように、第一ミ
クサ回路２から出力される第一ＩＦ信号が、ＩＦフィル
タ９を通過して、該ＩＦフィルタ９から出力される際
に、互いに位相が反転した二つの信号からなる差動信号
として出力され、同期検波回路１１，１２、増幅器１
５，１６、及び同期再生回路１９においても差動信号と
して信号処理される。In this embodiment, as shown in FIG. 9, when the first IF signal output from the first mixer circuit 2 passes through the IF filter 9 and is output from the IF filter 9, they are mutually It is output as a differential signal composed of two signals whose phases are inverted, and the synchronous detection circuits 11 and 12 and the amplifier 1 are output.
The signals 5 and 16 and the synchronous reproduction circuit 19 are also processed as differential signals.
【００５３】従って、誤差検出回路２０から出力される
誤差信号も差動形式で出力され、一方の誤差信号は、Ａ
ＦＣ信号として合成器２７を介してから、選局回路４に
供給されて局部発振回路３の発振周波数を制御し、もう
一方の誤差信号は、位相反転回路２３を介することな
く、直接同期検波用発振回路１３に供給される。これ以
外の部分は、図３に示す実施例と同様である。Therefore, the error signal output from the error detection circuit 20 is also output in the differential form, and one error signal is A
It is supplied as an FC signal to the tuning circuit 4 through the synthesizer 27 to control the oscillation frequency of the local oscillation circuit 3, and the other error signal is directly for synchronous detection without passing through the phase inversion circuit 23. It is supplied to the oscillation circuit 13. The other parts are similar to those of the embodiment shown in FIG.
【００５４】本実施例（図９）においても、誤差検出回
路２０の差動信号の一方で、局部発振回路８、他方で同
期検波用発振回路１３を独立に制御するため、互いの回
路間の干渉がない良好な復調特性が得られる。また、こ
の実施例（図９）では、図３に示す実施例より発振器の
数が少ないため、回路構成も簡単ですみ、相互変調妨害
などの影響をより減らすことができる。さらに、図３の
実施例と同様に、同期再生回路１９をＩＣ化するような
場合、出力される差動信号を有効に利用できる。Also in the present embodiment (FIG. 9), the local oscillation circuit 8 on one side of the differential signal of the error detection circuit 20 and the synchronous detection oscillation circuit 13 on the other side are independently controlled, so that the circuits between them are mutually controlled. Good demodulation characteristics without interference can be obtained. Further, in this embodiment (FIG. 9), the number of oscillators is smaller than that of the embodiment shown in FIG. 3, so that the circuit configuration is simple and the influence of intermodulation interference can be further reduced. Further, similarly to the embodiment of FIG. 3, when the synchronous reproduction circuit 19 is integrated into an IC, the output differential signal can be effectively used.
【００５５】[0055]
【発明の効果】以上説明したように、本発明によれば、
入力される被変調波信号に周波数変動があっても、誤差
検出回路からの誤差信号を二分岐し、一方を局部発振回
路にＡＦＣ信号として、他方を位相反転して同期検波用
発振回路にＰＬＬ信号として、それぞれ供給、制御する
ことにより、中間周波フィルタの中心周波数に一致した
周波数の安定した中間周波信号を得ることができ、中間
周波フィルタによる側帯波の過不足がないし、またかか
るＩＦ信号を同期検波するための搬送波の周波数を中間
周波フィルタの中心周波数に等しく設定できるので、最
良の状態で復調動作が行われて再生信号の誤り率の劣化
を防止できる。As described above, according to the present invention,
Even if the input modulated wave signal has frequency fluctuations, the error signal from the error detection circuit is split into two, one is used as the AFC signal in the local oscillation circuit, and the other is phase-inverted to the PLL for the synchronous detection oscillation circuit. By supplying and controlling each as a signal, it is possible to obtain a stable intermediate frequency signal of a frequency that matches the center frequency of the intermediate frequency filter, there is no excess or deficiency of sidebands due to the intermediate frequency filter, and such IF signal is Since the frequency of the carrier wave for synchronous detection can be set equal to the center frequency of the intermediate frequency filter, the demodulation operation can be performed in the best state, and the error rate of the reproduced signal can be prevented from deteriorating.
【００５６】また、ＩＦ信号と搬送波の周波数が同期検
波できる状態にないとき、かかるＡＦＣ信号に低周波信
号を合成させることにより、同期状態を速やかに確立す
ることができるFurther, when the frequency of the IF signal and the carrier wave is not in a state where they can be synchronously detected, the low frequency signal is combined with the AFC signal to quickly establish the synchronous state.
【００５７】また、同期検波回路を差動処理すること
で、誤差検出回路からの誤差信号を差動信号として取り
出し、一方の誤差信号で局部発振回路、他方の誤差信号
で同期検波用発振回路を、それぞれＡＦＣ及びＰＬＬ制
御することで、互いに干渉のないＡＦＣ及びＰＬＬ回路
系を構成することができ、短時間で同期状態に到達する
とともに、良好な復調動作を行わせることができる。Further, by differentially processing the synchronous detection circuit, the error signal from the error detection circuit is taken out as a differential signal, and one error signal is used as the local oscillation circuit and the other error signal is used as the synchronous detection oscillation circuit. By controlling the AFC and the PLL respectively, it is possible to configure the AFC and the PLL circuit system without interference with each other, and it is possible to reach the synchronized state in a short time and to perform a good demodulation operation.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】本発明の他の実施例を示すブロック図である。FIG. 2 is a block diagram showing another embodiment of the present invention.
【図３】本発明のさらに他の実施例を示すブロック図で
ある。FIG. 3 is a block diagram showing still another embodiment of the present invention.
【図４】誤差検出回路の一具体例を示す回路図である。FIG. 4 is a circuit diagram showing a specific example of an error detection circuit.
【図５】同期検出回路の一具体例を示す回路図である。FIG. 5 is a circuit diagram showing a specific example of a synchronization detection circuit.
【図６】クロック再生回路の一具体例を示す回路図であ
る。FIG. 6 is a circuit diagram showing a specific example of a clock recovery circuit.
【図７】本発明なお他の実施例を示すブロック図であ
る。FIG. 7 is a block diagram showing still another embodiment of the present invention.
【図８】本発明の別の実施例を示すブロック図である。FIG. 8 is a block diagram showing another embodiment of the present invention.
【図９】本発明のさらに別の実施例を示すブロック図で
ある。FIG. 9 is a block diagram showing still another embodiment of the present invention.
１…受信信号の入力端子、２…第一ミクサ回路、３…第
一局部発振回路、４…選局回路、６…選局信号の入力端
子、７…第二ミクサ回路、８…第二局部発振回路、９…
中間周波フィルタ、１０…分配器、１１，１２…同期検
波回路、１３…同期検波用発振回路、１４…９０度移相
器、１５，１６…増幅器、１７…デ−タ再生回路、１８
…出力端子、１９…同期再生回路、２０…誤差検出回
路、２１…クロック再生回路、２２…同期検出回路、２
３…位相反転回路、２５…低周波発振回路、２６…スイ
ッチ回路、２７…合成回路、２８…切り換え回路DESCRIPTION OF SYMBOLS 1 ... Received signal input terminal, 2 ... 1st mixer circuit, 3 ... 1st local oscillation circuit, 4 ... Tuning circuit, 6 ... Tuning signal input terminal, 7 ... 2nd mixer circuit, 8 ... 2nd local part Oscillator circuit, 9 ...
Intermediate frequency filter, 10 ... Distributor, 11, 12 ... Synchronous detection circuit, 13 ... Synchronous detection oscillation circuit, 14 ... 90 degree phase shifter, 15, 16 ... Amplifier, 17 ... Data recovery circuit, 18
... output terminal, 19 ... synchronous reproducing circuit, 20 ... error detecting circuit, 21 ... clock reproducing circuit, 22 ... synchronous detecting circuit, 2
3 ... Phase inversion circuit, 25 ... Low frequency oscillation circuit, 26 ... Switch circuit, 27 ... Synthesis circuit, 28 ... Switching circuit
Claims (8)
れる第一の局部発振回路と、受信した被変調波信号と前
記第一の局部発振回路からの発振出力を入力され該被変
調波信号の周波数を第一中間周波数に変換して出力する
第一ミクサ回路と、第二の局部発振回路と、前記第一ミ
クサ回路からの第一中間周波信号と前記第二の局部発振
回路からの発振出力を入力され該第一中間周波信号の周
波数を第二中間周波数に変換して出力する第二ミクサ回
路と、 該第二ミクサ回路からの第二中間周波信号を入力され、
中間周波成分のみを出力する中間周波フィルタと、前記
中間周波フィルタの出力である中間周波信号をそれぞれ
入力され、互いに位相の異なる搬送波を用いて同期検波
を行う第一及び第二の同期検波回路と、 搬送波を発生して所要の搬送波を前記第一及び第二の同
期検波回路に供給する同期検波用発振回路と、前記第一
及び第二の同期検波回路からの検波出力を取り込み前記
被変調波信号の変調に用いたデータ信号を復調して出力
するデータ再生回路と、から成るディジタル信号復調装
置において、 前記同期検波用発振回路の発振周波数と前記中間周波フ
ィルタの中心周波数との間の周波数ずれを検出し誤差信
号として出力する誤差検出手段と、 前記誤差検出手段からの誤差信号により、該誤差信号が
零となるように前記第二の局部発振回路の発振周波数を
制御して、前記第二ミクサ回路から出力される中間周波
信号の周波数を前記中間周波フィルタの中心周波数と一
致させる第一の周波数制御手段と、 前記誤差検出手段からの誤差信号により、該誤差信号が
零となるように前記同期検波用発振回路の発振周波数を
制御して、該同期検波用発振回路の発振周波数を前記中
間周波フィルタの中心周波数と一致させる第二の周波数
制御手段と、を備えたことを特徴とするディジタル信号
復調装置。1. A first local oscillation circuit whose oscillation frequency is controlled by a tuning circuit, a received modulated wave signal, and an oscillation output from the first local oscillation circuit are input to the modulated wave signal. A first mixer circuit for converting the frequency of the output to a first intermediate frequency and outputting the first intermediate frequency signal, a second local oscillator circuit, a first intermediate frequency signal from the first mixer circuit, and an oscillation from the second local oscillator circuit. A second mixer circuit which receives an output and converts the frequency of the first intermediate frequency signal into a second intermediate frequency and outputs the second intermediate frequency signal; and a second intermediate frequency signal from the second mixer circuit,
An intermediate frequency filter that outputs only an intermediate frequency component, and an intermediate frequency signal that is an output of the intermediate frequency filter, respectively, and first and second synchronous detection circuits that perform synchronous detection using carrier waves having different phases. , A synchronous detection oscillation circuit that generates a carrier wave and supplies the required carrier wave to the first and second synchronous detection circuits, and the detected output from the first and second synchronous detection circuits, and the modulated wave In a digital signal demodulating device comprising a data reproducing circuit for demodulating and outputting a data signal used for signal modulation, a frequency deviation between the oscillation frequency of the synchronous detection oscillating circuit and the center frequency of the intermediate frequency filter. Of the second local oscillation frequency so that the error signal becomes zero by an error detection means for detecting the error signal and outputting it as an error signal. Of the intermediate frequency signal output from the second mixer circuit to control the oscillation frequency of the first frequency control means to match the center frequency of the intermediate frequency filter, by the error signal from the error detection means Second frequency control means for controlling the oscillation frequency of the synchronous detection oscillation circuit so that the error signal becomes zero so that the oscillation frequency of the synchronous detection oscillation circuit coincides with the center frequency of the intermediate frequency filter And a digital signal demodulating device comprising:
置において、前記同期検波用発振回路の発振周波数可変
幅は、前記第二局部発振回路の発振周波数可変幅に対し
て１：１０以下の割合としたことを特徴とするディジタ
ル信号復調装置。2. The digital signal demodulating device according to claim 1, wherein the oscillation frequency variable width of the synchronous detection oscillation circuit is 1:10 or less with respect to the oscillation frequency variable width of the second local oscillation circuit. A digital signal demodulating device characterized in that
復調装置において、前記同期検波用発振回路の発振周波
数と前記第二中間周波信号の周波数が同期した状態にあ
って前記第一及び第二の同期検波回路が同期検波可能な
状態にあるか否かを示す同期検出信号を生成する同期検
出手段と、低周波発振回路と、前記第一の周波数制御手
段に、前記第二局部発振回路の発振周波数を制御するた
め、前記誤差検出手段から供給する誤差信号に、前記低
周波発振回路からの低周波発振出力を重畳するための合
成手段と、前記同期検出手段からの同期検出信号によ
り、それが同期状態を示すときは前記合成手段における
重畳を停止し、示さないときは重畳を行わせるオン、オ
フ制御手段と、を更に備えたことを特徴とするディジタ
ル信号復調装置。3. The digital signal demodulating device according to claim 1, wherein the oscillation frequency of the synchronous detection oscillation circuit and the frequency of the second intermediate frequency signal are in synchronization with each other, Of the second local oscillation circuit to the first frequency control means, a low-frequency oscillation circuit, a synchronization detection means for generating a synchronization detection signal indicating whether the synchronous detection circuit is in a state capable of synchronous detection. In order to control the oscillating frequency, the synthesizing means for superimposing the low frequency oscillation output from the low frequency oscillating circuit on the error signal supplied from the error detecting means, and the synchronization detecting signal from the synchronization detecting means, The digital signal demodulating device further comprises: an on / off control means for stopping the superimposing in the synthesizing means when the synchronous state is indicated, and for effecting the superimposing when the synchronous state is not indicated.
復調装置において、前記同期検波用発振回路の発振周波
数と前記第二中間周波信号の周波数が同期した状態にあ
って前記第一及び第二の同期検波回路が同期検波可能な
状態にあるか否かを示す同期検出信号を生成する同期検
出手段と、低周波発振回路と、前記第一の周波数制御手
段に、前記第二局部発振回路の発振周波数を制御するた
め、前記誤差検出手段から供給する誤差信号に代えて、
前記低周波発振回路からの低周波発振出力を供給するた
め、誤差信号と低周波発振出力との間で切り換えを行う
切換スイッチと、前記同期検出手段からの同期検出信号
により、それが同期状態を示すときは前記切換スイッチ
を誤差信号側に、示さないときは低周波発振出力側に、
それぞれ切り換える切換制御手段と、を更に備えたこと
を特徴とするディジタル信号復調装置。4. The digital signal demodulating device according to claim 1, wherein the oscillation frequency of the synchronous detection oscillation circuit and the frequency of the second intermediate frequency signal are in synchronization with each other, Of the second local oscillation circuit to the first frequency control means, a low-frequency oscillation circuit, a synchronization detection means for generating a synchronization detection signal indicating whether the synchronous detection circuit is in a state capable of synchronous detection. In order to control the oscillation frequency, instead of the error signal supplied from the error detection means,
In order to supply the low-frequency oscillation output from the low-frequency oscillation circuit, a changeover switch for switching between an error signal and the low-frequency oscillation output, and a synchronization detection signal from the synchronization detection means cause the synchronization state to change. When shown, the changeover switch is on the error signal side, when not shown, on the low frequency oscillation output side,
A digital signal demodulating device further comprising a switching control means for switching each.
タル信号復調装置において、前記誤差検出手段は、前記
第一及び第二の同期検波回路それぞれの出力から、前記
同期検波用発振回路の発振周波数と前記中間周波フィル
タの中心周波数との間の周波数ずれを検出し誤差信号と
して出力する手段から成ることを特徴とするディジタル
信号復調装置。5. The digital signal demodulating device according to claim 1, 2, 3 or 4, wherein the error detecting means outputs the output of each of the first and second synchronous detection circuits to the synchronous detection oscillation circuit. A digital signal demodulating device, comprising means for detecting a frequency shift between the oscillation frequency of 1) and the center frequency of the intermediate frequency filter and outputting it as an error signal.
復調装置において、前記同期検出手段は、前記第一及び
第二の同期検波回路それぞれの出力から、前記同期検波
用発振回路の発振周波数と前記第二中間周波信号の周波
数が同期した状態にあって前記第一及び第二の同期検波
回路が同期検波可能な状態にあるか否かを示す同期検出
信号を生成する手段から成ることを特徴とするディジタ
ル信号復調装置。6. The digital signal demodulating device according to claim 3 or 4, wherein the synchronization detecting means determines the oscillation frequency of the synchronous detection oscillation circuit from the outputs of the first and second synchronous detection circuits. It is characterized by comprising a means for generating a synchronization detection signal indicating whether or not the first and second synchronous detection circuits are in a state capable of synchronous detection, with the frequency of the second intermediate frequency signal being in a synchronized state. And a digital signal demodulator.
れる第一の局部発振回路と、受信した被変調波信号と前
記第一の局部発振回路からの発振出力を入力され該被変
調波信号の周波数を第一中間周波数に変換して出力する
第一ミクサ回路と、 該第一ミクサ回路からの中間周波信号を入力され、中間
周波成分のみを出力する中間周波フィルタと、前記中間
周波フィルタの出力である中間周波信号をそれぞれ入力
され、互いに位相の異なる搬送波を用いて同期検波を行
う第一及び第二の同期検波回路と、 搬送波を発生して所要の搬送波を前記第一及び第二の同
期検波回路に供給する同期検波用発振回路と、前記第一
及び第二の同期検波回路からの検波出力を取り込み前記
被変調波信号の変調に用いたデータ信号を復調して出力
するデータ再生回路と、から成るディジタル信号復調装
置において、 前記同期検波用発振回路の発振周波数と前記中間周波フ
ィルタの中心周波数との間の周波数ずれを検出し誤差信
号として出力する誤差検出手段と、 前記誤差検出手段からの誤差信号により、該誤差信号が
零となるように前記選局回路を介して前記第一の局部発
振回路の発振周波数を制御して、前記第一ミクサ回路か
ら出力される中間周波信号の周波数を前記中間周波フィ
ルタの中心周波数と一致させる第一の周波数制御手段
と、 前記誤差検出手段からの誤差信号により、該誤差信号が
零となるように前記同期検波用発振回路の発振周波数を
制御して、該同期検波用発振回路の発振周波数を前記中
間周波フィルタの中心周波数と一致させる第二の周波数
制御手段と、を備えたことを特徴とするディジタル信号
復調装置。7. A first local oscillation circuit whose oscillation frequency is controlled by a tuning circuit, a received modulated wave signal and an oscillation output from the first local oscillation circuit are input and the modulated wave signal is received. Of the intermediate frequency signal from the first mixer circuit, which receives the intermediate frequency signal from the first mixer circuit and outputs only the intermediate frequency component; First and second synchronous detection circuits that receive the output intermediate frequency signals and perform synchronous detection using carrier waves having different phases, and generate a carrier wave and generate a desired carrier wave from the first and second A synchronous detection oscillation circuit to be supplied to the synchronous detection circuit, and a data reproduction circuit for demodulating and outputting the data signal used for modulating the modulated wave signal by taking in the detection output from the first and second synchronous detection circuits. A digital signal demodulating device comprising: an error detecting unit that detects a frequency shift between the oscillation frequency of the synchronous detection oscillation circuit and the center frequency of the intermediate frequency filter and outputs the error signal as an error signal; Of the intermediate frequency signal output from the first mixer circuit by controlling the oscillation frequency of the first local oscillation circuit via the tuning circuit so that the error signal becomes zero. First frequency control means for matching the frequency with the center frequency of the intermediate frequency filter, and an error signal from the error detection means for controlling the oscillation frequency of the synchronous detection oscillation circuit so that the error signal becomes zero. And second frequency control means for matching the oscillation frequency of the synchronous detection oscillation circuit with the center frequency of the intermediate frequency filter. A digital signal demodulating device.
タル信号復調装置において、前記誤差検出手段は、互い
に位相の反転した第一及び第二の誤差信号を出力する手
段から成り、前記第一の周波数制御手段は第一の誤差信
号を、前記第二の周波数制御手段は第二の誤差信号を、
それぞれ用いるようにしたことを特徴とするディジタル
信号復調装置。8. The digital signal demodulating device according to claim 1, 2, 3 or 7, wherein the error detecting means comprises means for outputting first and second error signals whose phases are mutually inverted, The first frequency control means a first error signal, the second frequency control means a second error signal,
A digital signal demodulating device characterized by being used respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7928393A JPH06291787A (en) | 1993-04-06 | 1993-04-06 | Digital signal demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7928393A JPH06291787A (en) | 1993-04-06 | 1993-04-06 | Digital signal demodulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291787A true JPH06291787A (en) | 1994-10-18 |
Family
ID=13685542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7928393A Pending JPH06291787A (en) | 1993-04-06 | 1993-04-06 | Digital signal demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291787A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768902B1 (en) | 1999-07-29 | 2004-07-27 | Alps Electric Co., Ltd. | Double frequency converter making possible shifting of the frequencies of first and second local oscillation signals by the same frequency |
-
1993
- 1993-04-06 JP JP7928393A patent/JPH06291787A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768902B1 (en) | 1999-07-29 | 2004-07-27 | Alps Electric Co., Ltd. | Double frequency converter making possible shifting of the frequencies of first and second local oscillation signals by the same frequency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173788B2 (en) | Digital transmission equipment and direct conversion receiver | |
| JPH07245633A (en) | Digital data receiver | |
| US5296820A (en) | Coherent demodulator preceded by non-coherent demodulator and automatic frequency control circuit | |
| JPH06291787A (en) | Digital signal demodulator | |
| JP3383318B2 (en) | Digital modulation wave demodulator | |
| JPH07143199A (en) | Digital signal demodulator | |
| JP2833540B2 (en) | Digital broadcast satellite broadcast receiver | |
| JP3396047B2 (en) | Receiver | |
| JPH10303852A (en) | Reference carrier frequency recovery system for orthogonal frequency division multiplex modulation | |
| JP3105381B2 (en) | QPSK modulator and QPSK demodulator | |
| JP2890992B2 (en) | Satellite receiver | |
| JP3399059B2 (en) | Switching type demodulation circuit | |
| JP3410841B2 (en) | Phase modulated wave carrier regeneration circuit | |
| JP3462277B2 (en) | Carrier recovery circuit | |
| JP3274203B2 (en) | Clock recovery circuit of MSK demodulator | |
| JPS6089155A (en) | Phase locked loop system | |
| JP3047858B2 (en) | Diversity receiver | |
| JPH04345328A (en) | Line changeover control circuit | |
| JPS609204A (en) | Detection circuit of television signal | |
| JPH05207078A (en) | Msk demodulation circuit | |
| JPH05207079A (en) | Msk demodulation circuit | |
| JPH06120992A (en) | Demodulation circuit for digital modulation wave | |
| JPS6173458A (en) | Delay testing circuit device of dpsk signal | |
| JPH06177921A (en) | Digital signal demodulation circuit | |
| JPS6316936B2 (en) |