JPH06289425A - 表示基板およびその製造方法 - Google Patents
表示基板およびその製造方法Info
- Publication number
- JPH06289425A JPH06289425A JP7990393A JP7990393A JPH06289425A JP H06289425 A JPH06289425 A JP H06289425A JP 7990393 A JP7990393 A JP 7990393A JP 7990393 A JP7990393 A JP 7990393A JP H06289425 A JPH06289425 A JP H06289425A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- scanning line
- gate electrode
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】カバレージ不良の少ない多層薄膜構造の表示基
板およびその簡便な製造方法を提供する。 【構成】基板１上に遮光性材料で形成するゲート電極３
とほぼ同程度の厚さのゲート平坦化膜５を、基板１表面
のゲート電極３が形成されていない部分の全てと、この
ゲート電極３の段差エッジ部の全てにわたって形成す
る。このゲート平坦化膜５はゲート電極３を遮光マスク
とし、基板１のゲート電極３形成側に光励起性の材料ガ
スを流しながら、基板１のゲート電極３形成側とは反対
側の面から励起光３０を照射して形成するので、このゲ
ート平坦化膜５形成用の専用マスクを必要としない。
板およびその簡便な製造方法を提供する。 【構成】基板１上に遮光性材料で形成するゲート電極３
とほぼ同程度の厚さのゲート平坦化膜５を、基板１表面
のゲート電極３が形成されていない部分の全てと、この
ゲート電極３の段差エッジ部の全てにわたって形成す
る。このゲート平坦化膜５はゲート電極３を遮光マスク
とし、基板１のゲート電極３形成側に光励起性の材料ガ
スを流しながら、基板１のゲート電極３形成側とは反対
側の面から励起光３０を照射して形成するので、このゲ
ート平坦化膜５形成用の専用マスクを必要としない。
Description
【０００１】
【産業上の利用分野】本発明は、表示基板、特に薄膜ト
ランジスタをアドレス素子として有する表示基板および
その製造方法に関する。
ランジスタをアドレス素子として有する表示基板および
その製造方法に関する。
【０００２】
【従来の技術】図３に、従来のマトリクス型表示基板の
平面構成を示す。このマトリクス型表示基板は、絶縁性
基板１上に保護絶縁膜（図示せず）を介して図の横方向
に複数の走査線１４、１４…が互いに平行に配設され、
これらに交差して、図の縦方向に複数の信号線１５、１
５…が互いに平行に配設されている。図はこの隣接する
走査線１４、１４と信号線１５、１５とが囲んで形作る
一絵素部を示している。この絵素部において、走査線１
４と信号線１５の交差部近傍には、両配線１４、１５に
接続された薄膜トランジスタ２０（以下、ＴＦＴと略称
する）が設けられている。このＴＦＴ２０は走査線１４
とはこの走査線１４から分岐したゲート電極３と接続さ
れ、信号線１５とは信号線１５から分岐したソース電極
１０とで接続されている。また、この領域のＴＦＴ２０
を除くほぼ全体を埋めるような形で絵素電極１２が形成
されている。ＴＦＴ２０は絵素電極１２とはドレイン電
極１１によって電気的に接続されている。
平面構成を示す。このマトリクス型表示基板は、絶縁性
基板１上に保護絶縁膜（図示せず）を介して図の横方向
に複数の走査線１４、１４…が互いに平行に配設され、
これらに交差して、図の縦方向に複数の信号線１５、１
５…が互いに平行に配設されている。図はこの隣接する
走査線１４、１４と信号線１５、１５とが囲んで形作る
一絵素部を示している。この絵素部において、走査線１
４と信号線１５の交差部近傍には、両配線１４、１５に
接続された薄膜トランジスタ２０（以下、ＴＦＴと略称
する）が設けられている。このＴＦＴ２０は走査線１４
とはこの走査線１４から分岐したゲート電極３と接続さ
れ、信号線１５とは信号線１５から分岐したソース電極
１０とで接続されている。また、この領域のＴＦＴ２０
を除くほぼ全体を埋めるような形で絵素電極１２が形成
されている。ＴＦＴ２０は絵素電極１２とはドレイン電
極１１によって電気的に接続されている。
【０００３】走査線１４には走査信号が、信号線１５に
は画像信号が各々入力され、走査信号によりＴＦＴ２０
がオン状態となったときに、信号線１５から各絵素電極
１２に画像信号電流が入力される。
は画像信号が各々入力され、走査信号によりＴＦＴ２０
がオン状態となったときに、信号線１５から各絵素電極
１２に画像信号電流が入力される。
【０００４】図４に、上記マトリクス型表示基板上に形
成されているＴＦＴ２０の図３の線Ａ−Ａによる断面を
示す。
成されているＴＦＴ２０の図３の線Ａ−Ａによる断面を
示す。
【０００５】絶縁性基板１の上に基板保護膜２が形成さ
れており、その上に、ゲート電極３が形成されている。
このゲート電極３の表面には第１のゲート絶縁膜４が形
成されており、ゲート電極３を覆って、基板の表面全面
に第２のゲート絶縁膜６が形成されている。
れており、その上に、ゲート電極３が形成されている。
このゲート電極３の表面には第１のゲート絶縁膜４が形
成されており、ゲート電極３を覆って、基板の表面全面
に第２のゲート絶縁膜６が形成されている。
【０００６】さらに、この第２のゲート絶縁膜６の上の
ゲート電極３に交差する位置に、アモルファスシリコン
膜または微結晶膜でチャネル部真性半導体膜７が所定の
パターンで形成されている。
ゲート電極３に交差する位置に、アモルファスシリコン
膜または微結晶膜でチャネル部真性半導体膜７が所定の
パターンで形成されている。
【０００７】このチャネル部真性半導体膜７上の中央部
にはチャネル部保護絶縁膜８が形成されている。
にはチャネル部保護絶縁膜８が形成されている。
【０００８】チャネル部真性半導体膜７のチャネル部保
護絶縁膜８で仕切られた残りの両側部のそれぞれには、
アモルファスシリコン膜または微結晶膜で形成されたコ
ンタクト部半導体膜９、９が形成されている。
護絶縁膜８で仕切られた残りの両側部のそれぞれには、
アモルファスシリコン膜または微結晶膜で形成されたコ
ンタクト部半導体膜９、９が形成されている。
【０００９】このコンタクト部半導体膜９、９の一方に
はソース電極１０が重畳し、他方にはドレイン電極１１
が重畳している。
はソース電極１０が重畳し、他方にはドレイン電極１１
が重畳している。
【００１０】このドレイン電極１１のコンタクト部半導
体膜９に重畳しているのとは反対側の端部には、絵素電
極１２が重畳している。
体膜９に重畳しているのとは反対側の端部には、絵素電
極１２が重畳している。
【００１１】これら基板要素の全てを覆って、保護絶縁
膜１３が基板表面全面に形成されている。
膜１３が基板表面全面に形成されている。
【００１２】図５に、図３の線Ｂ−Ｂによる断面を示
す。絶縁性基板１の上に基板保護膜２が形成されてお
り、その上には走査線１４、第１のゲート絶縁膜４、第
２のゲート絶縁膜６、アモルファスシリコン膜または微
結晶膜で形成されたチャネル部真性半導体７、チャネル
部保護絶縁膜８、アモルファスシリコン膜または微結晶
膜で形成された半導体膜９および信号線１５がこの順に
積層形成されている。
す。絶縁性基板１の上に基板保護膜２が形成されてお
り、その上には走査線１４、第１のゲート絶縁膜４、第
２のゲート絶縁膜６、アモルファスシリコン膜または微
結晶膜で形成されたチャネル部真性半導体７、チャネル
部保護絶縁膜８、アモルファスシリコン膜または微結晶
膜で形成された半導体膜９および信号線１５がこの順に
積層形成されている。
【００１３】第１のゲート絶縁膜４から半導体膜９まで
の複層の膜は、走査線１４と信号線１５とが短絡しない
ための絶縁膜の役割を果たしている。
の複層の膜は、走査線１４と信号線１５とが短絡しない
ための絶縁膜の役割を果たしている。
【００１４】
【発明が解決しようとする課題】さて、上記従来例の基
板においては以下に述べる問題がある。
板においては以下に述べる問題がある。
【００１５】その一つは、図４において、絶縁性基板１
の上に形成されるゲート電極３の段差のため、このゲー
ト電極３を覆う第２のゲート絶縁膜６のカバレージ不良
によって層間短絡などの不良が生じるという問題であ
る。
の上に形成されるゲート電極３の段差のため、このゲー
ト電極３を覆う第２のゲート絶縁膜６のカバレージ不良
によって層間短絡などの不良が生じるという問題であ
る。
【００１６】また一つは、図５において、走査線１４と
信号線１５の交差部は両配線１４、１５が互いに線間短
絡しないように絶縁膜を挟み込む形で形成するが、この
絶縁膜層は走査線１４の上に順次積層されているので、
走査線１４の断面の傾斜による段差が信号線１５の層の
段階まで影響し、信号線１５の断線が生じ易くなるとい
う問題である。
信号線１５の交差部は両配線１４、１５が互いに線間短
絡しないように絶縁膜を挟み込む形で形成するが、この
絶縁膜層は走査線１４の上に順次積層されているので、
走査線１４の断面の傾斜による段差が信号線１５の層の
段階まで影響し、信号線１５の断線が生じ易くなるとい
う問題である。
【００１７】本発明は、このような問題を解決するため
になされたものであり、表示基板において、ゲート電極
および走査線の段差を解消し、これらの上に形成される
薄膜、特に絶縁膜や信号線等を形成する薄膜にカバレー
ジ不良が発生しない構造の表示基板およびその簡便な製
造方法を提供することを目的とする。
になされたものであり、表示基板において、ゲート電極
および走査線の段差を解消し、これらの上に形成される
薄膜、特に絶縁膜や信号線等を形成する薄膜にカバレー
ジ不良が発生しない構造の表示基板およびその簡便な製
造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明の表示基板は、光
透過性を有する基板と、該基板上に、遮光性材料で形成
され、互いに平行に配設された複数本の走査線と、該走
査線に交差して、該走査線との間に複数の絶縁膜を挟ん
で形成され、互いに平行に配設された複数本の信号線
と、隣接する各走査線と信号線とが囲む領域のそれぞれ
に、各領域を囲む一方の走査線と信号線とに接続された
薄膜トランジスタと、該基板の該走査線が形成された面
の、該走査線と該薄膜トランジスタのゲート電極を除い
た部分および該走査線と該ゲート電極のエッジ沿いに形
成された、該ゲート電極と同程度の膜厚の薄膜とを有す
る表示基板であって、そのことにより、上記目的が達成
される。
透過性を有する基板と、該基板上に、遮光性材料で形成
され、互いに平行に配設された複数本の走査線と、該走
査線に交差して、該走査線との間に複数の絶縁膜を挟ん
で形成され、互いに平行に配設された複数本の信号線
と、隣接する各走査線と信号線とが囲む領域のそれぞれ
に、各領域を囲む一方の走査線と信号線とに接続された
薄膜トランジスタと、該基板の該走査線が形成された面
の、該走査線と該薄膜トランジスタのゲート電極を除い
た部分および該走査線と該ゲート電極のエッジ沿いに形
成された、該ゲート電極と同程度の膜厚の薄膜とを有す
る表示基板であって、そのことにより、上記目的が達成
される。
【００１９】また、本発明の表示基板の製造方法は、光
透過性を有する基板と、該基板上に、遮光性材料で形成
され、互いに平行に配設された複数本の走査線と、該走
査線に交差して、該走査線との間に複数の絶縁膜を挟ん
で形成され、互いに平行に配設された複数本の信号線
と、隣接する各走査線と信号線とが囲む領域のそれぞれ
に、各領域を囲む一方の走査線と信号線とに接続された
薄膜トランジスタと、該基板の該走査線が形成された面
の、該走査線と該薄膜トランジスタのゲート電極を除い
た部分および該走査線と該ゲート電極のエッジ沿いに形
成された、該ゲート電極と同程度の膜厚の薄膜とを有す
る表示基板の製造方法であって、該基板上に、遮光性材
料で複数本の走査線および各走査線から分岐する複数の
ゲート電極を同時に形成する工程と、各走査線およびゲ
ート電極を遮光マスクとして、励起光を該基板の該走査
線が形成されているのとは反対側の面から照射し、該基
板の該走査線が形成された側の面に流される光励起性の
材料ガスを反応させ、該基板上の光透過部分および該走
査線と該ゲート電極のエッジ沿いに、該ゲート電極と同
程度の膜厚の薄膜を堆積させる工程とを包含する表示基
板の製造方法であり、そのことにより、上記目的が達成
される。
透過性を有する基板と、該基板上に、遮光性材料で形成
され、互いに平行に配設された複数本の走査線と、該走
査線に交差して、該走査線との間に複数の絶縁膜を挟ん
で形成され、互いに平行に配設された複数本の信号線
と、隣接する各走査線と信号線とが囲む領域のそれぞれ
に、各領域を囲む一方の走査線と信号線とに接続された
薄膜トランジスタと、該基板の該走査線が形成された面
の、該走査線と該薄膜トランジスタのゲート電極を除い
た部分および該走査線と該ゲート電極のエッジ沿いに形
成された、該ゲート電極と同程度の膜厚の薄膜とを有す
る表示基板の製造方法であって、該基板上に、遮光性材
料で複数本の走査線および各走査線から分岐する複数の
ゲート電極を同時に形成する工程と、各走査線およびゲ
ート電極を遮光マスクとして、励起光を該基板の該走査
線が形成されているのとは反対側の面から照射し、該基
板の該走査線が形成された側の面に流される光励起性の
材料ガスを反応させ、該基板上の光透過部分および該走
査線と該ゲート電極のエッジ沿いに、該ゲート電極と同
程度の膜厚の薄膜を堆積させる工程とを包含する表示基
板の製造方法であり、そのことにより、上記目的が達成
される。
【００２０】
【作用】本発明に係る表示基板の構成によれば、基板上
に形成する走査線とほぼ同程度の厚さの薄膜を、基板表
面の走査線とゲート電極が形成されていない部分の全て
と、この走査線およびゲート電極の段差エッジ部の全て
にわたって形成するので、この走査線およびゲート電極
の上に重畳し、かつ走査線およびゲート電極の領域を越
えて形成される薄膜は、走査線やゲート電極の段差のエ
ッジを覆うことがない。
に形成する走査線とほぼ同程度の厚さの薄膜を、基板表
面の走査線とゲート電極が形成されていない部分の全て
と、この走査線およびゲート電極の段差エッジ部の全て
にわたって形成するので、この走査線およびゲート電極
の上に重畳し、かつ走査線およびゲート電極の領域を越
えて形成される薄膜は、走査線やゲート電極の段差のエ
ッジを覆うことがない。
【００２１】また、この走査線とほぼ同程度の厚さの薄
膜の形成は、走査線を形成後、その走査線の上に重畳し
て形成する薄膜を堆積する前に、走査線およびゲート電
極を遮光マスクとし、励起源による紫外光を基板の裏面
側から照射し、基板表面に流す光励起材料ガスを反応さ
せ、走査線およびゲート電極以外の基板上の透過部分に
堆積して形成するので、専用のマスクを必要としない。
膜の形成は、走査線を形成後、その走査線の上に重畳し
て形成する薄膜を堆積する前に、走査線およびゲート電
極を遮光マスクとし、励起源による紫外光を基板の裏面
側から照射し、基板表面に流す光励起材料ガスを反応さ
せ、走査線およびゲート電極以外の基板上の透過部分に
堆積して形成するので、専用のマスクを必要としない。
【００２２】また、従来では走査線のエッジ部は、この
走査線およびゲート電極を覆う絶縁膜が走査線やゲート
電極を十分にカバーできるよう、鈍角でなければならな
かったが、本発明により走査線のエッジ部がより直角に
近い形状であってもよいので、走査線の平面積を小さく
できる。
走査線およびゲート電極を覆う絶縁膜が走査線やゲート
電極を十分にカバーできるよう、鈍角でなければならな
かったが、本発明により走査線のエッジ部がより直角に
近い形状であってもよいので、走査線の平面積を小さく
できる。
【００２３】また、走査線と信号線との交差部において
は、従来のものより走査線の厚さの分だけ段差が小さく
なる。
は、従来のものより走査線の厚さの分だけ段差が小さく
なる。
【００２４】
【実施例】以下に本発明の実施例を図１に従って説明す
る。図１（ａ）に本実施例に係る表示基板に形成される
ＴＦＴの断面を示す。また、図１（ｂ）に本実施例に係
る表示基板の走査線と信号線の交差部の走査線の配設方
向に直角な断面を示す。
る。図１（ａ）に本実施例に係る表示基板に形成される
ＴＦＴの断面を示す。また、図１（ｂ）に本実施例に係
る表示基板の走査線と信号線の交差部の走査線の配設方
向に直角な断面を示す。
【００２５】この表示基板は図１（ａ）に示すように、
絶縁性基板１上の表面全面に、基板保護膜２が形成され
ており、その上には、走査線（図示せず）とこの走査線
から分岐したゲート電極３が形成されている。
絶縁性基板１上の表面全面に、基板保護膜２が形成され
ており、その上には、走査線（図示せず）とこの走査線
から分岐したゲート電極３が形成されている。
【００２６】この走査線およびゲート電極３の表面に
は、第１のゲート絶縁膜４が形成されている。ゲート電
極３の両側のそれぞれには、ゲート電極３の厚みと第１
のゲート絶縁膜４の厚みを加えた厚さのゲート平坦化膜
５が、ゲート電極３から遠ざかる方向に厚さを一定に保
って、基板全面に形成されている。このゲート平坦化膜
５と第１のゲート絶縁膜４のほぼ面一の層上に、第２の
ゲート絶縁膜６が基板全面に広がっている。この第２の
ゲート絶縁膜６上、ゲート電極３に交差する位置にアモ
ルファスシリコン膜または微結晶膜のチャネル部真性半
導体膜７が所定の幅寸法で形成されている。このチャネ
ル部真性半導体膜７上の中央部にはチャネル部保護絶縁
膜８が形成されており、このチャネル部保護絶縁膜８の
両側のそれぞれにはアモルファスシリコン膜または微結
晶膜コンタクト部半導体膜９、９が形成されている。
は、第１のゲート絶縁膜４が形成されている。ゲート電
極３の両側のそれぞれには、ゲート電極３の厚みと第１
のゲート絶縁膜４の厚みを加えた厚さのゲート平坦化膜
５が、ゲート電極３から遠ざかる方向に厚さを一定に保
って、基板全面に形成されている。このゲート平坦化膜
５と第１のゲート絶縁膜４のほぼ面一の層上に、第２の
ゲート絶縁膜６が基板全面に広がっている。この第２の
ゲート絶縁膜６上、ゲート電極３に交差する位置にアモ
ルファスシリコン膜または微結晶膜のチャネル部真性半
導体膜７が所定の幅寸法で形成されている。このチャネ
ル部真性半導体膜７上の中央部にはチャネル部保護絶縁
膜８が形成されており、このチャネル部保護絶縁膜８の
両側のそれぞれにはアモルファスシリコン膜または微結
晶膜コンタクト部半導体膜９、９が形成されている。
【００２７】このコンタクト部半導体膜９の一方に重畳
してソース電極１０が形成されている。このソース電極
１０はゲート平坦化膜５上に接して形成された信号線１
５から分岐したものであり、分岐部がゲート平坦化膜５
上を延伸し、その先端が上記コンタクト部半導体膜９に
達して、これに重畳したものである。
してソース電極１０が形成されている。このソース電極
１０はゲート平坦化膜５上に接して形成された信号線１
５から分岐したものであり、分岐部がゲート平坦化膜５
上を延伸し、その先端が上記コンタクト部半導体膜９に
達して、これに重畳したものである。
【００２８】また、コンタクト部半導体膜９の他方には
ドレイン電極１１が重畳し、ドレイン電極１１の一端は
ゲート平坦化膜５上に達している。
ドレイン電極１１が重畳し、ドレイン電極１１の一端は
ゲート平坦化膜５上に達している。
【００２９】このドレイン電極１１はゲート平坦化膜５
上に達した位置から、このゲート平坦化膜５に沿って延
伸し、その端部に、同じゲート平坦化膜５上に形成され
ている絵素電極１２の一部が重畳している。以上の要素
を全て覆って、基板表面全面に保護絶縁膜１３が形成さ
れている。
上に達した位置から、このゲート平坦化膜５に沿って延
伸し、その端部に、同じゲート平坦化膜５上に形成され
ている絵素電極１２の一部が重畳している。以上の要素
を全て覆って、基板表面全面に保護絶縁膜１３が形成さ
れている。
【００３０】また、図１（ｂ）は走査線１４と信号線１
５の交差部の走査線１４に直角な断面を示すが、ゲート
平坦化膜５上、基板表面全面に形成された第２のゲート
絶縁膜６上に、チャネル部半導体層７、チャネル部保護
絶縁膜８がこの順に積層形成されている。
５の交差部の走査線１４に直角な断面を示すが、ゲート
平坦化膜５上、基板表面全面に形成された第２のゲート
絶縁膜６上に、チャネル部半導体層７、チャネル部保護
絶縁膜８がこの順に積層形成されている。
【００３１】そして、このチャネル部半導体層７および
チャネル部保護絶縁膜８の二層を覆って、所定のパター
ンでコンタクト部半導体膜９が形成されている。
チャネル部保護絶縁膜８の二層を覆って、所定のパター
ンでコンタクト部半導体膜９が形成されている。
【００３２】さらに、このチャネル部半導体層７、チャ
ネル部保護絶縁膜８およびコンタクト部半導体膜９を覆
って、信号線１５が第２のゲート絶縁膜６上に延伸して
形成されている。この信号線１５を覆って、第２のゲー
ト絶縁膜６上、基板表面全面に保護絶縁膜１３が形成さ
れている。
ネル部保護絶縁膜８およびコンタクト部半導体膜９を覆
って、信号線１５が第２のゲート絶縁膜６上に延伸して
形成されている。この信号線１５を覆って、第２のゲー
ト絶縁膜６上、基板表面全面に保護絶縁膜１３が形成さ
れている。
【００３３】このような表示基板は以下のようにして作
製される。
製される。
【００３４】まず、ガラス製の透明絶縁性の基板１の上
にスパッタリング法により五酸化タンタルを用いて、基
板保護膜２を厚さ５００ｎｍで堆積する。
にスパッタリング法により五酸化タンタルを用いて、基
板保護膜２を厚さ５００ｎｍで堆積する。
【００３５】次に、この基板保護膜２上に、スパッタリ
ング法によってタンタルを厚さ４００ｎｍで堆積する。
このタンタルは光を透過しない材料である。タンタルの
堆積後、フォトエッチングによって走査線１４およびゲ
ート電極３をパターン形成する。
ング法によってタンタルを厚さ４００ｎｍで堆積する。
このタンタルは光を透過しない材料である。タンタルの
堆積後、フォトエッチングによって走査線１４およびゲ
ート電極３をパターン形成する。
【００３６】次に、陽極酸化によってこの走査線１４お
よびゲート電極３の表面を酸化し、厚さ３００ｎｍで五
酸化タンタルの第１のゲート絶縁膜４を形成する。
よびゲート電極３の表面を酸化し、厚さ３００ｎｍで五
酸化タンタルの第１のゲート絶縁膜４を形成する。
【００３７】次に、ゲート部を平坦化するためにゲート
平坦化膜５を形成する。
平坦化膜５を形成する。
【００３８】図２はこのゲート平坦化膜５の形成法を示
している。
している。
【００３９】第１のゲート絶縁膜４の形成後、基板表面
にＳｉＨ4、Ｓｉ2Ｈ4、Ｓｉ3Ｈ8、ＮＨ3、Ｎ2Ｏ等の光
励起材料ガスを流しながら、基板の裏面より紫外光を照
射する。
にＳｉＨ4、Ｓｉ2Ｈ4、Ｓｉ3Ｈ8、ＮＨ3、Ｎ2Ｏ等の光
励起材料ガスを流しながら、基板の裏面より紫外光を照
射する。
【００４０】本実施例では、光励起材料ガスとしてＳｉ
Ｈ4、ＮＨ3を用い、励起源にはレーザー励起法としてエ
キシマレーザーを使用した。励起源には低圧水銀ランプ
等を用いてもよい。こうしてＳｉＮx（シリコン窒化
膜）の薄膜を、基板表面の遮光部以外にゲート電極３と
同程度の膜厚４００ｎｍで形成する。
Ｈ4、ＮＨ3を用い、励起源にはレーザー励起法としてエ
キシマレーザーを使用した。励起源には低圧水銀ランプ
等を用いてもよい。こうしてＳｉＮx（シリコン窒化
膜）の薄膜を、基板表面の遮光部以外にゲート電極３と
同程度の膜厚４００ｎｍで形成する。
【００４１】こうして、本実施例によれば、走査線１４
およびゲート電極３による段差が存在しない。また、走
査線１４と、後に形成される信号線１５との交差部にお
いては、走査線１４の厚さの分だけ段差が小さくなる。
およびゲート電極３による段差が存在しない。また、走
査線１４と、後に形成される信号線１５との交差部にお
いては、走査線１４の厚さの分だけ段差が小さくなる。
【００４２】このゲート平坦化膜５およびこのゲート平
坦化膜５と面一にある走査線１４及びゲート電極３上
に、プラズマＣＶＤ法によって第２のゲート絶縁膜６を
基板表面全面にわたって形成する。この第２のゲート絶
縁膜６には窒化膜を用い、厚さ３００ｎｍで形成する。
次に、第２のゲート絶縁膜６の上のゲート電極３に交差
する位置に、チャネル部半導体層７用のｉ型ａ−Ｓｉを
厚さ３０ｎｍで形成する。
坦化膜５と面一にある走査線１４及びゲート電極３上
に、プラズマＣＶＤ法によって第２のゲート絶縁膜６を
基板表面全面にわたって形成する。この第２のゲート絶
縁膜６には窒化膜を用い、厚さ３００ｎｍで形成する。
次に、第２のゲート絶縁膜６の上のゲート電極３に交差
する位置に、チャネル部半導体層７用のｉ型ａ−Ｓｉを
厚さ３０ｎｍで形成する。
【００４３】続いて、プラズマＣＶＤ装置にてチャネル
部保護絶縁膜８用の窒化膜を２００ｎｍの厚さで堆積す
る。
部保護絶縁膜８用の窒化膜を２００ｎｍの厚さで堆積す
る。
【００４４】上記、ゲート平坦化膜５、第２のゲート絶
縁膜６、チャネル部半導体層７およびチャネル部保護膜
８は光ＣＶＤ反応室とプラズマＣＶＤ反応室を持つＣＶ
Ｄ装置によって連続成膜する。
縁膜６、チャネル部半導体層７およびチャネル部保護膜
８は光ＣＶＤ反応室とプラズマＣＶＤ反応室を持つＣＶ
Ｄ装置によって連続成膜する。
【００４５】次に、フォトエッチングでレジストをチャ
ネル保護絶縁膜８用にパターン化して、厚さ２００ｎｍ
のＳｉxＮy膜をそのパターンでエッチングしてチャネル
保護絶縁膜８を形成する。
ネル保護絶縁膜８用にパターン化して、厚さ２００ｎｍ
のＳｉxＮy膜をそのパターンでエッチングしてチャネル
保護絶縁膜８を形成する。
【００４６】続いて、プラズマＣＶＤ装置にてｎ+型ａ
−Ｓｉ膜を３０ｎｍの膜厚で堆積する。そして、このｎ
+ａ−Ｓｉ膜および前記ｉ型ａ−Ｓｉ膜をフォトエッチ
ングにより同じ面形状でパターン化し、ｉ型ａ−Ｓｉ膜
はチャネル部半導体膜７に、ｎ+型ａ−Ｓｉ膜はコンタ
クト部半導体膜９になる。これらコンタクト部半導体膜
９およびチャネル部半導体膜７は、それぞれ微結晶膜で
形成してもよい。
−Ｓｉ膜を３０ｎｍの膜厚で堆積する。そして、このｎ
+ａ−Ｓｉ膜および前記ｉ型ａ−Ｓｉ膜をフォトエッチ
ングにより同じ面形状でパターン化し、ｉ型ａ−Ｓｉ膜
はチャネル部半導体膜７に、ｎ+型ａ−Ｓｉ膜はコンタ
クト部半導体膜９になる。これらコンタクト部半導体膜
９およびチャネル部半導体膜７は、それぞれ微結晶膜で
形成してもよい。
【００４７】続いて、スパッタリング法により、チタン
（Ｔｉ）を３００ｎｍの厚さに堆積する。この膜をフォ
トエッチングでパターン化することにより、信号線１５
とこの信号線１５から分岐するソース電極１０およびド
レイン電極１１を形成する。この信号線１５、ソース電
極１０およびドレイン電極１１の薄膜形成には電子ビー
ム蒸着法を用いてもよい。また、材料にＭｏ、Ｗ等の金
属を用いてもよい。次に、スパッタリング法によって酸
化インジウムを主成分とする透明導電膜を１００ｎｍの
厚さに堆積し、これをフォトエッチングでパターン化し
て絵素電極１２を形成する。この時の膜の堆積は電子ビ
ーム蒸着法を用いてもよい。
（Ｔｉ）を３００ｎｍの厚さに堆積する。この膜をフォ
トエッチングでパターン化することにより、信号線１５
とこの信号線１５から分岐するソース電極１０およびド
レイン電極１１を形成する。この信号線１５、ソース電
極１０およびドレイン電極１１の薄膜形成には電子ビー
ム蒸着法を用いてもよい。また、材料にＭｏ、Ｗ等の金
属を用いてもよい。次に、スパッタリング法によって酸
化インジウムを主成分とする透明導電膜を１００ｎｍの
厚さに堆積し、これをフォトエッチングでパターン化し
て絵素電極１２を形成する。この時の膜の堆積は電子ビ
ーム蒸着法を用いてもよい。
【００４８】最後に、以上の基板上の要素全てを覆っ
て、プラズマＣＶＤ法によりＳｉxＮy膜を３００ｎｍの
厚さに堆積する。そして、このＳｉxＮy膜をフォトエッ
チングでパターン化して保護絶縁膜１３とする。
て、プラズマＣＶＤ法によりＳｉxＮy膜を３００ｎｍの
厚さに堆積する。そして、このＳｉxＮy膜をフォトエッ
チングでパターン化して保護絶縁膜１３とする。
【００４９】
【発明の効果】以上の本発明による表示基板において
は、ゲート平坦化膜を形成するので走査線およびゲート
電極による段差が存在せず、この走査線およびゲート電
極を覆って形成される絶縁膜のステップカバレージのお
それが全くない。従って、層間短絡も減少し、基板の良
品率が向上する。このゲート平坦化膜の形成は、先に形
成された走査線とゲート電極を遮光マスクにして形成す
るので、専用のマスクを必要とせず、余分なコストの上
昇を招来しない。
は、ゲート平坦化膜を形成するので走査線およびゲート
電極による段差が存在せず、この走査線およびゲート電
極を覆って形成される絶縁膜のステップカバレージのお
それが全くない。従って、層間短絡も減少し、基板の良
品率が向上する。このゲート平坦化膜の形成は、先に形
成された走査線とゲート電極を遮光マスクにして形成す
るので、専用のマスクを必要とせず、余分なコストの上
昇を招来しない。
【００５０】また、従来では走査線のエッジ部は、この
走査線を覆う絶縁膜が走査線を十分にカバーできるよう
に、鈍角でなければならなかったが、本発明により走査
線およびゲート電極のエッジ部が鈍角である必要はない
ので、走査線およびゲート電極の断面のエッジがより直
角に近い形状であっても良いことになる。
走査線を覆う絶縁膜が走査線を十分にカバーできるよう
に、鈍角でなければならなかったが、本発明により走査
線およびゲート電極のエッジ部が鈍角である必要はない
ので、走査線およびゲート電極の断面のエッジがより直
角に近い形状であっても良いことになる。
【００５１】これにより、走査線およびゲート電極の平
面領域の面積を小さくできるので、開口率の上昇に寄与
できる。この結果、透過率が良く、表示品位の高い表示
基板を製造することができる。
面領域の面積を小さくできるので、開口率の上昇に寄与
できる。この結果、透過率が良く、表示品位の高い表示
基板を製造することができる。
【００５２】また、走査線と信号線との交差部において
は、走査線の厚さの分だけ段差が小さくなるので、信号
線のカバレージ不良に基づく断線率が低下し、基板の良
品率の向上に寄与できる。
は、走査線の厚さの分だけ段差が小さくなるので、信号
線のカバレージ不良に基づく断線率が低下し、基板の良
品率の向上に寄与できる。
【図１】本発明の実施例に係るアクティブマトリクス基
板の断面図。（ａ）はＴＦＴ部の断面図。（ｂ）は走査
線と信号線の交差部の走査線に直交する断面図。
板の断面図。（ａ）はＴＦＴ部の断面図。（ｂ）は走査
線と信号線の交差部の走査線に直交する断面図。
【図２】本発明の実施例によるゲート平坦化膜の作製を
示す断面図。
示す断面図。
【図３】アクティブマトリクス基板の一絵素部を示す平
面図。
面図。
【図４】図３の線Ａ−Ａによる断面図。
【図５】図３の線Ｂ−Ｂによる断面図。
１ 基板 ２ 基板保護膜 ３ ゲート電極 ４ 第１のゲート絶縁膜 ５ ゲート平坦化膜 ６ 第２のゲート絶縁膜 ７ チャネル部半導体膜 ８ チャネル部保護絶縁膜 ９ コンタクト部半導体膜 １０ ソース電極 １１ ドレイン電極 １２ 絵素電極 １３ 保護絶縁膜 １４ 走査線 １５ 信号線 ２０ ＴＦＴ ３０ 励起光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (2)
- 【請求項１】光透過性を有する基板と、 該基板上に、遮光性材料で形成され、互いに平行に配設
された複数本の走査線と、 該走査線に交差して、該走査線との間に複数の絶縁膜を
挟んで形成され、互いに平行に配設された複数本の信号
線と、 隣接する各走査線と信号線とが囲む領域のそれぞれに、
各領域を囲む一方の走査線と信号線とに接続された薄膜
トランジスタと、 該基板の該走査線が形成された面の、該走査線と該薄膜
トランジスタのゲート電極を除いた部分および該走査線
と該ゲート電極のエッジ沿いに形成された、該ゲート電
極と同程度の膜厚の薄膜とを有する表示基板。 - 【請求項２】光透過性を有する基板と、 該基板上に、遮光性材料で形成され、互いに平行に配設
された複数本の走査線と、 該走査線に交差して、該走査線との間に複数の絶縁膜を
挟んで形成され、互いに平行に配設された複数本の信号
線と、 隣接する各走査線と信号線とが囲む領域のそれぞれに、
各領域を囲む一方の走査線と信号線とに接続された薄膜
トランジスタと、 該基板の該走査線が形成された面の、該走査線と該薄膜
トランジスタのゲート電極を除いた部分および該走査線
と該ゲート電極のエッジ沿いに形成された、該ゲート電
極と同程度の膜厚の薄膜とを有する表示基板の製造方法
であって、 該基板上に、遮光性材料で複数本の走査線および各走査
線から分岐する複数のゲート電極を同時に形成する工程
と、 各走査線およびゲート電極を遮光マスクとして、励起光
を該基板の該走査線が形成されているのとは反対側の面
から照射し、該基板の該走査線が形成された側の面に流
される光励起性の材料ガスを反応させ、該基板上の光透
過部分および該走査線と該ゲート電極のエッジ沿いに、
該ゲート電極と同程度の膜厚の薄膜を堆積させる工程と
を包含する表示基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7990393A JPH06289425A (ja) | 1993-04-06 | 1993-04-06 | 表示基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7990393A JPH06289425A (ja) | 1993-04-06 | 1993-04-06 | 表示基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06289425A true JPH06289425A (ja) | 1994-10-18 |
Family
ID=13703248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7990393A Withdrawn JPH06289425A (ja) | 1993-04-06 | 1993-04-06 | 表示基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06289425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082855B2 (en) | 2012-11-13 | 2015-07-14 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
| CN114199898A (zh) * | 2021-12-01 | 2022-03-18 | 深圳市鑫达辉软性电路科技有限公司 | 多层板规避aoi扫描结构、配置方法和扫描方法 |
-
1993
- 1993-04-06 JP JP7990393A patent/JPH06289425A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082855B2 (en) | 2012-11-13 | 2015-07-14 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
| US9293484B2 (en) | 2012-11-13 | 2016-03-22 | Samsung Display Co., Ltd. | Thin film transistor display panel and method of manufacturing the same |
| CN114199898A (zh) * | 2021-12-01 | 2022-03-18 | 深圳市鑫达辉软性电路科技有限公司 | 多层板规避aoi扫描结构、配置方法和扫描方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238923B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US6975375B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US6468840B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US7211827B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US7659958B2 (en) | Method of manufacturing liquid crystal display and thin film transistor array panel including a data wire having first and second data lines | |
| US8045072B2 (en) | Liquid crystal display device | |
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US20060285027A1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP2000164886A (ja) | 薄膜トランジスタ―基板及びその製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| US7371592B2 (en) | Manufacturing method of thin film transistor array panel using an optical mask | |
| US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH06289425A (ja) | 表示基板およびその製造方法 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000073181A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| JPH1138437A (ja) | 液晶表示装置及びその製造方法 | |
| KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20030020514A (ko) | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |