JPH06284030A - Phase locked loop detecting and receiving device - Google Patents
Phase locked loop detecting and receiving deviceInfo
- Publication number
- JPH06284030A JPH06284030A JP5087821A JP8782193A JPH06284030A JP H06284030 A JPH06284030 A JP H06284030A JP 5087821 A JP5087821 A JP 5087821A JP 8782193 A JP8782193 A JP 8782193A JP H06284030 A JPH06284030 A JP H06284030A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、周波数検出機能を有
するフェーズロックドループ検波受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop detection receiver having a frequency detection function.
【０００２】[0002]
【従来の技術】図３は従来の周波数検出回路を有するフ
ェーズロックドループ（以下、ＰＬＬという）検波受信
装置を示すブロック図であり、図において、１１は受信
波入力端子、１は受信波の振幅変動の成分を取り除くリ
ミッターアンプ、２は位相検出回路、３は位相検出回路
２の出力電圧に応じた周波数の信号を出力し、これを上
記リミッターアンプ１からの受信波信号とともに、その
位相検出回路２に入力する電圧制御発振器（以下、ＶＣ
Ｏという）で、位相検出回路２とともにＰＬＬを構成す
る。４はリミッターアンプ１の出力側に接続された緩衝
増幅回路、５はバンドパスフィルタ、１２は復調信号出
力端子、１３は周波数検出出力端子である。2. Description of the Related Art FIG. 3 is a block diagram showing a phase-locked loop (hereinafter referred to as PLL) detection receiver having a conventional frequency detection circuit. In FIG. 3, 11 is a reception wave input terminal and 1 is the amplitude of the reception wave. A limiter amplifier for removing the fluctuation component, 2 is a phase detection circuit, 3 is a signal of a frequency according to the output voltage of the phase detection circuit 2, and this is output together with the received wave signal from the limiter amplifier 1 and its phase detection circuit. 2 voltage controlled oscillator (hereinafter referred to as VC
(Referred to as “O”) constitutes a PLL together with the phase detection circuit 2. Reference numeral 4 is a buffer amplifier circuit connected to the output side of the limiter amplifier 1, 5 is a bandpass filter, 12 is a demodulation signal output terminal, and 13 is a frequency detection output terminal.
【０００３】次に動作について説明する。まず、受信波
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。Next, the operation will be described. First, the received wave input from the received wave input terminal 11 is input to the limiter amplifier 1 where the component of amplitude fluctuation is removed. The signal output from the limiter amplifier 1 is input to the phase detection circuit 2. The phase detection circuit 2 compares the phase or frequency of the signal with the output of the VCO 3 that controls the oscillation frequency by using the output of the phase detection circuit 2 as an input, and outputs a signal according to the difference.
【０００４】そして、この位相検出回路２を通して得ら
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力されることになる。A signal obtained through the phase detection circuit 2 and locked in phase or frequency is demodulated by the demodulation circuit 6 and output as a signal of an audio component through the demodulation signal output terminal 12, for example. Become.
【０００５】一方、上記リミッターアンプ１を通して得
られた変調波の受信信号は、緩衝増幅回路４で増幅さ
れ、さらにバンドパスフィルタ５を通して、必要とする
周波数帯域の成分のみを取り出し、周波数検出出力端子
１３へ周波数検出出力として出力される。On the other hand, the received signal of the modulated wave obtained through the limiter amplifier 1 is amplified by the buffer amplifier circuit 4, and further passed through the bandpass filter 5 to extract only the component of the required frequency band, and the frequency detection output terminal. It is output to 13 as a frequency detection output.
【０００６】[0006]
【発明が解決しようとする課題】従来のフェーズロック
ドループ検波受信装置は以上のように構成されているの
で、リミッターアンプ１を通った受信波には歪みが生じ
て周波数帯域が広がっており、また、入力レベルが不十
分であると振幅変動により信号対雑音比が悪化するた
め、必要な周波数成分を取り出すのにバンドパスフィル
タ５が必要になり、緩衝増幅回路４の設置と相俟って、
構成が複雑かつコストアップになるなどの問題点があっ
た。Since the conventional phase-locked loop detection receiver is constructed as described above, the received wave passing through the limiter amplifier 1 is distorted and the frequency band is widened. , If the input level is insufficient, the signal-to-noise ratio deteriorates due to amplitude fluctuations, so the bandpass filter 5 is required to extract the necessary frequency component, and in combination with the installation of the buffer amplifier circuit 4,
There were problems such as a complicated structure and an increase in cost.
【０００７】請求項１の発明は上記のような問題点を解
消するためになされたものであり、ＶＣＯの出力信号に
もとづいて受信波の周波数検出を、簡単かつローコスト
に実現できるフェーズロックドループ検波受信装置を得
ることを目的とする。The invention of claim 1 has been made in order to solve the above-mentioned problems, and is a phase-locked loop detection capable of realizing the frequency detection of the received wave based on the output signal of the VCO easily and at low cost. The purpose is to obtain a receiving device.
【０００８】また、請求項２の発明は周波数検出出力を
直接論理回路で受けられる論理レベルにて出力すること
ができるフェーズロックドループ検波受信装置を得るこ
とを目的とする。It is another object of the present invention to provide a phase locked loop detection receiver capable of directly outputting a frequency detection output at a logic level received by a logic circuit.
【０００９】[0009]
【課題を解決するための手段】請求項１の発明に係るフ
ェーズロックドループ検波受信装置は、ＶＣＯの周波数
を受ける緩衝増幅回路を通じて、変調波入力信号に対応
する周波数検出出力を取り出すようにしたものである。According to a first aspect of the present invention, there is provided a phase-locked loop detection receiver for extracting a frequency detection output corresponding to a modulated wave input signal through a buffer amplifier circuit which receives a VCO frequency. Is.
【００１０】請求項２の発明に係るフェーズロックドル
ープ検波受信装置は、ＶＣＯの出力を波形整形回路に通
して、論理レベルの周波数検出出力を取り出すようにし
たものである。The phase-locked loop detection receiver according to the invention of claim 2 is one in which the output of the VCO is passed through a waveform shaping circuit to take out the frequency detection output of the logic level.
【００１１】[0011]
【作用】請求項１の発明におけるフェーズロックドルー
プ検波受信装置は、緩衝増幅回路によって、ＰＬＬの動
作に影響を及ぼすことのないように、ＶＣＯの出力を取
り出すことで、受信信号の周波数を検出可能にする。In the phase-locked loop detection receiver according to the first aspect of the present invention, the buffer amplifier circuit can detect the frequency of the received signal by extracting the output of the VCO so as not to affect the operation of the PLL. To
【００１２】請求項２の発明におけるフェーズロックド
ループ検波受信装置は、波形整形回路によってＶＣＯの
出力を論理レベルに変換することで、その出力たる周波
数検出出力を論理回路で直接利用可能にする。In the phase-locked loop detection receiver according to the second aspect of the present invention, the output of the VCO is converted into a logic level by the waveform shaping circuit so that the frequency detection output as the output can be directly used in the logic circuit.
【００１３】[0013]
【実施例】実施例１．以下、請求項１の発明の実施例を
図について説明する。図１において、１１は受信波入力
端子、１はリミッターアンプ、２は位相検出回路、３は
位相検出回路２とともにＰＬＬを構成するＶＣＯであ
る。EXAMPLES Example 1. Hereinafter, an embodiment of the invention of claim 1 will be described with reference to the drawings. In FIG. 1, 11 is a received wave input terminal, 1 is a limiter amplifier, 2 is a phase detection circuit, and 3 is a VCO that constitutes a PLL together with the phase detection circuit 2.
【００１４】また、４ＡはこのＶＣＯ３の出力側に接続
された緩衝増幅回路、１３は緩衝増幅回路４Ａの出力側
に設けられた周波数検出出力端子、６は位相検出回路２
の出力信号を受けて受信波を復調する復調回路である。Further, 4A is a buffer amplifier circuit connected to the output side of the VCO 3, 13 is a frequency detection output terminal provided on the output side of the buffer amplifier circuit 4A, and 6 is a phase detection circuit 2.
Is a demodulation circuit that receives the output signal of and demodulates the received wave.
【００１５】次に動作について説明する。まず、受信波
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。Next, the operation will be described. First, the received wave input from the received wave input terminal 11 is input to the limiter amplifier 1 where the component of amplitude fluctuation is removed. The signal output from the limiter amplifier 1 is input to the phase detection circuit 2. The phase detection circuit 2 compares the phase or frequency of the signal with the output of the VCO 3 that controls the oscillation frequency by using the output of the phase detection circuit 2 as an input, and outputs a signal according to the difference.
【００１６】そして、この位相検出回路２を通して得ら
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力される。なお、ＰＬＬ
はその原理上、動作する周波数帯域が限定されており、
バンドパスフィルタのように動作する。A signal obtained through the phase detection circuit 2 and locked in phase or frequency is demodulated by the demodulation circuit 6 and output as a signal of an audio component through the demodulation signal output terminal 12. In addition, PLL
In principle, the operating frequency band is limited,
Works like a bandpass filter.
【００１７】このように、ＶＣＯ３は入力された受信波
と同じ周波数になるように制御されるため、このＶＣＯ
３の出力を、ＰＬＬの動作に影響を及ぼさないように、
緩衝増幅回路４Ａを通して、取り出すことにより、受信
波の周波数を検出することができ、これを周波数検出出
力端子１３へ出力させることができる。As described above, the VCO 3 is controlled so as to have the same frequency as the input received wave, so that the VCO 3 is controlled.
The output of 3 does not affect the operation of the PLL,
By extracting through the buffer amplifier circuit 4A, the frequency of the received wave can be detected, and this can be output to the frequency detection output terminal 13.
【００１８】実施例２．図２は請求項２の発明の実施例
を示す。この実施例では、ＶＣＯ３の出力側に波形整形
回路７および周波数検出出力端子１３を順に接続してあ
る。従って、この実施例によれば、ＶＣＯ３の出力を上
記波形整形回路７によって論理レベルに変換することが
でき、これを周波数検出出力として、直接図示しない論
理回路へ供給することができる。Example 2. FIG. 2 shows an embodiment of the invention of claim 2. In this embodiment, the waveform shaping circuit 7 and the frequency detection output terminal 13 are sequentially connected to the output side of the VCO 3. Therefore, according to this embodiment, the output of the VCO 3 can be converted into a logic level by the waveform shaping circuit 7, and this can be directly supplied as a frequency detection output to a logic circuit (not shown).
【００１９】[0019]
【発明の効果】以上のように、請求項１の発明によれ
ば、ＶＣＯの周波数を受ける緩衝増幅回路を通じて、変
調波入力信号に対応する周波数検出出力を取り出すよう
に構成したので、受信波の入力レベルが変動しても安定
して周波数を検出でき、バンドパスフィルタを通すこと
なく、雑音の少ない周波数検出出力を大幅な回路変更な
く、容易に取り出せるものが得られる効果がある。As described above, according to the invention of claim 1, since the frequency detection output corresponding to the modulated wave input signal is taken out through the buffer amplifier circuit which receives the frequency of the VCO, the reception wave Even if the input level fluctuates, the frequency can be detected in a stable manner, and there is an effect that the frequency detection output with little noise can be easily taken out without a large circuit change without passing through a bandpass filter.
【００２０】また、請求項２の発明によれば、ＶＣＯの
出力を波形整形回路に通して、論理レベルの周波数検出
出力を取り出すように構成したので、周波数検出出力を
直接、論理回路で受け取れるようにすることができるも
のが得られる効果がある。According to the second aspect of the present invention, the output of the VCO is passed through the waveform shaping circuit to take out the frequency level detection output at the logic level. Therefore, the frequency detection output can be directly received by the logic circuit. There is an effect that can be obtained.
【図１】請求項１の発明の実施例によるフェーズロック
ドループ検波受信装置を示すブロック図である。FIG. 1 is a block diagram showing a phase-locked loop detection receiver according to an embodiment of the present invention.
【図２】請求項２の発明の実施例によるフェーズロック
ドループ検波受信装置を示すブロック図である。FIG. 2 is a block diagram showing a phase-locked loop detection receiver according to an embodiment of the present invention.
【図３】従来のフェーズロックドループ検波受信装置を
示すブロック図である。FIG. 3 is a block diagram showing a conventional phase-locked loop detection receiver.
１ リミッターアンプ ２ 位相検出回路 ３ ＶＣＯ（電圧制御発振器） ４Ａ 緩衝増幅回路 ６ 復調回路 ７ 波形整形回路 1 limiter amplifier 2 phase detection circuit 3 VCO (voltage controlled oscillator) 4A buffer amplification circuit 6 demodulation circuit 7 waveform shaping circuit
Claims (2)
成分を取り除くリミッターアンプと、該リミッターアン
プの出力信号と電圧制御発振器の出力信号とを比較し
て、その差に応じた電圧を上記電圧制御発振器へ入力す
る位相検出回路と、該位相検出回路の出力信号を復調す
る復調回路とを備えたフェーズロックドループ検波受信
装置において、上記電圧制御発振器の出力を受けて、上
記変調波入力信号に対応する周波数検出出力を取り出す
緩衝増幅回路を設けたことを特徴とするフェーズロック
ドループ検波受信装置。1. A limiter amplifier for removing a component of amplitude fluctuation from a received modulated wave input signal, an output signal of the limiter amplifier and an output signal of a voltage controlled oscillator are compared, and a voltage corresponding to the difference is set to the above voltage. In a phase-locked loop detection receiver including a phase detection circuit input to a controlled oscillator and a demodulation circuit that demodulates an output signal of the phase detection circuit, receiving the output of the voltage controlled oscillator, the modulated wave input signal A phase-locked loop detection receiver comprising a buffer amplifier circuit for extracting a corresponding frequency detection output.
成分を取り除くリミッターアンプと、該リミッターアン
プの出力信号と電圧制御発振器の出力信号とを位相比較
して、その差に応じた電圧を上記電圧制御発振器へ入力
する位相検出回路と、該位相検出回路の出力信号を復調
する復調回路とを備えたフェーズロックドループ検波受
信装置において、上記電圧制御発振器の出力を論理レベ
ルに変換する波形整形回路を設けたことを特徴とするフ
ェーズロックドループ検波受信装置。2. A limiter amplifier for removing a component of amplitude fluctuation from a received modulated wave input signal, and an output signal of the limiter amplifier and an output signal of the voltage controlled oscillator are phase-compared with each other, and a voltage corresponding to the difference is obtained. In a phase locked loop detection receiver including a phase detection circuit for inputting to a voltage controlled oscillator and a demodulation circuit for demodulating an output signal of the phase detection circuit, a waveform shaping circuit for converting the output of the voltage controlled oscillator into a logical level A phase-locked loop detection receiver characterized by being provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087821A JPH06284030A (en) | 1993-03-24 | 1993-03-24 | Phase locked loop detecting and receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087821A JPH06284030A (en) | 1993-03-24 | 1993-03-24 | Phase locked loop detecting and receiving device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284030A true JPH06284030A (en) | 1994-10-07 |
Family
ID=13925630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5087821A Pending JPH06284030A (en) | 1993-03-24 | 1993-03-24 | Phase locked loop detecting and receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284030A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266171B2 (en) | 1997-01-30 | 2007-09-04 | Renesas Technology Corp. | Phase-locked loop circuit and radio communication apparatus using the same |
| DE102015213708A1 (en) * | 2015-07-21 | 2017-01-26 | Osram Gmbh | Method and deflection device for a projection device for projecting at least one light beam onto a projection surface |
-
1993
- 1993-03-24 JP JP5087821A patent/JPH06284030A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266171B2 (en) | 1997-01-30 | 2007-09-04 | Renesas Technology Corp. | Phase-locked loop circuit and radio communication apparatus using the same |
| DE102015213708A1 (en) * | 2015-07-21 | 2017-01-26 | Osram Gmbh | Method and deflection device for a projection device for projecting at least one light beam onto a projection surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055330A (en) | AM radio receiver | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| US7449945B2 (en) | Phase demodulator and portable telephone apparatus | |
| JPH06284030A (en) | Phase locked loop detecting and receiving device | |
| US4362906A (en) | FM Receiver | |
| JPH04337909A (en) | Phase synchronous loop demodulator | |
| WO1999007091A1 (en) | Radio receiver | |
| US5018016A (en) | Detecting circuit which reduces buzz in a sound signal | |
| US4766391A (en) | Video demodulator system | |
| JPH07235835A (en) | Digital if- all baseband signal converter | |
| JPS6214762Y2 (en) | ||
| JPH0846433A (en) | Video signal demodulating circuit | |
| JP3101477B2 (en) | PLL integrated circuit | |
| JPS61127210A (en) | Am detector | |
| JP2927341B2 (en) | FM demodulation circuit | |
| JPH11274858A (en) | Fm demodulation circuit | |
| JPS61128614A (en) | Am detector | |
| JPH0380607A (en) | Satellite broadcast receiver | |
| US20050074075A1 (en) | Feeble signal extracting circuit | |
| JPS6241472Y2 (en) | ||
| JPH0658613U (en) | FS signal demodulation circuit | |
| JPH0746772B2 (en) | PLL circuit | |
| JPH03183204A (en) | Pll demodulation circuit | |
| JPH06105853B2 (en) | FM receiver | |
| JPH09289466A (en) | Frequency conversion circuit |