JPH062640B2 - 単結晶ヘテロ構造及びその形成方法 - Google Patents
単結晶ヘテロ構造及びその形成方法Info
- Publication number
- JPH062640B2 JPH062640B2 JP1184886A JP18488689A JPH062640B2 JP H062640 B2 JPH062640 B2 JP H062640B2 JP 1184886 A JP1184886 A JP 1184886A JP 18488689 A JP18488689 A JP 18488689A JP H062640 B2 JPH062640 B2 JP H062640B2
- Authority
- JP
- Japan
- Prior art keywords
- lattice constant
- layer
- growth
- substrate
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000013078 crystal Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 132
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 27
- 229910000673 Indium arsenide Inorganic materials 0.000 description 14
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012464 large buffer Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000013079 quasicrystal Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/097—Lattice strain and defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、格子不整合ヘテロ構造及び不整合基板上に結
晶材料層を成長させるエピタキシャル成長法に関する。
晶材料層を成長させるエピタキシャル成長法に関する。
B.従来の技術と本発明が解決しようとする課題 最近まで、無ひずみ格子定数の違う異なる材料のヘテロ
接合構造を用いて光電子的及び高速な固体デバイスを製
造することはほとんど例がなかった。格子整合の必要性
のため、材料の選択は2つの主要な系に制限されてい
た。1つはGaAs基板上に成長されるAlx Ga1-x
As−GaAsであり、他の1つはInP基板上に成長
されるIn0-53Ga0.47、As−In0.52Al0.48As
である。
接合構造を用いて光電子的及び高速な固体デバイスを製
造することはほとんど例がなかった。格子整合の必要性
のため、材料の選択は2つの主要な系に制限されてい
た。1つはGaAs基板上に成長されるAlx Ga1-x
As−GaAsであり、他の1つはInP基板上に成長
されるIn0-53Ga0.47、As−In0.52Al0.48As
である。
あいにく、多くの固体デバイスのための最適な材料のパ
ラメータは、これらの、又はその他の入手可能なバルク
基板に対して格子不整合な材料系又は合金組成で得られ
る。そのため、例えばGaAsのような入手しやすいバ
ルク基板上に任意の格子定数を持つ複数層のデバイスを
製造できることが非常に望ましい。この方法を使用でき
るかどうかは、デバイス層内に伝播する欠陥の密度を最
小限にできるかに依存している。最近の研究は、Si基
板上にGaAsデバイス成長させる可能性及び2つのデ
バイス技術の融合の可能性を呈示している。GaAs−
InxGa1-xAs系を使う直列太陽電池の応用のための
格子不整合の研究にも関心が示されている。
ラメータは、これらの、又はその他の入手可能なバルク
基板に対して格子不整合な材料系又は合金組成で得られ
る。そのため、例えばGaAsのような入手しやすいバ
ルク基板上に任意の格子定数を持つ複数層のデバイスを
製造できることが非常に望ましい。この方法を使用でき
るかどうかは、デバイス層内に伝播する欠陥の密度を最
小限にできるかに依存している。最近の研究は、Si基
板上にGaAsデバイス成長させる可能性及び2つのデ
バイス技術の融合の可能性を呈示している。GaAs−
InxGa1-xAs系を使う直列太陽電池の応用のための
格子不整合の研究にも関心が示されている。
たとえ、種々の整合していない系から成るヘテロ接合を
有するデバイスの潜在的な有用性を評価できたとして
も、格子相互が整合していない材料間の境界面が、その
潜在的な有用性を大いに制限する電気特性を持つ構造的
欠陥の原因であることが判明している。
有するデバイスの潜在的な有用性を評価できたとして
も、格子相互が整合していない材料間の境界面が、その
潜在的な有用性を大いに制限する電気特性を持つ構造的
欠陥の原因であることが判明している。
これらの欠陥は、刃状転位と60度ミスフイット転位と
60度スレッディング転位(threadingdislocat
ion)を含む。“ミスフイット転位”という用語は、
基板の平面に平行に位置する転位又はその転位線の一部
分を意味する。従って、基板とエピタキシャル層との間
の格子不整合を部分的に吸収することができる。“スレ
ッディング転位”という用語は、厳密にいえば、基板か
ら出発し、基板上のエピタキシャル層中に伝播する転位
をいうが、日常的には、基板の平面に対して傾斜し、そ
して成長軸に対して垂直でない角度でエピタキシャル層
中を伝播する任意の転位をいう。“スレッディング転
位”という用語は、以下、このような日常的な意味で使
用する。60度転位は、すべりによって引き起こされ、
そのために、それらの転位は、ミスフイット線分(セグ
メント)及びスレッディング線分の両方を含み得る。刃
状転位は、2つの60度転位の反応(相互作用)によっ
て形成され得る。従って、反応しなかった線分は、60
度転位として働き得る。刃状転位自体は、不動であり、
すべらない。刃状転位は、ほとんど光電気的活動をしな
いと報告されている。刃状転位は、2つの60度転位か
ら成り、そのために刃状転位は、単一の60度転位に比
べて不整合を2倍緩和する。刃状転位は、一定の緩和又
はミスフイットで比較すれば密度が低く、かつ不動であ
るので、60度転位よりも望ましい。60度ミスフイッ
ト転位は電気的に活性であるが、不整合界面に存在する
か、又は界面近くに存在するため、それらの転位は相次
ぐ層から空間的に分離される。例えば、p−n接合分離
のような種々の電気的分離技術は、さらにそれらの影響
を減じるために使用され得る。
60度スレッディング転位(threadingdislocat
ion)を含む。“ミスフイット転位”という用語は、
基板の平面に平行に位置する転位又はその転位線の一部
分を意味する。従って、基板とエピタキシャル層との間
の格子不整合を部分的に吸収することができる。“スレ
ッディング転位”という用語は、厳密にいえば、基板か
ら出発し、基板上のエピタキシャル層中に伝播する転位
をいうが、日常的には、基板の平面に対して傾斜し、そ
して成長軸に対して垂直でない角度でエピタキシャル層
中を伝播する任意の転位をいう。“スレッディング転
位”という用語は、以下、このような日常的な意味で使
用する。60度転位は、すべりによって引き起こされ、
そのために、それらの転位は、ミスフイット線分(セグ
メント)及びスレッディング線分の両方を含み得る。刃
状転位は、2つの60度転位の反応(相互作用)によっ
て形成され得る。従って、反応しなかった線分は、60
度転位として働き得る。刃状転位自体は、不動であり、
すべらない。刃状転位は、ほとんど光電気的活動をしな
いと報告されている。刃状転位は、2つの60度転位か
ら成り、そのために刃状転位は、単一の60度転位に比
べて不整合を2倍緩和する。刃状転位は、一定の緩和又
はミスフイットで比較すれば密度が低く、かつ不動であ
るので、60度転位よりも望ましい。60度ミスフイッ
ト転位は電気的に活性であるが、不整合界面に存在する
か、又は界面近くに存在するため、それらの転位は相次
ぐ層から空間的に分離される。例えば、p−n接合分離
のような種々の電気的分離技術は、さらにそれらの影響
を減じるために使用され得る。
Si基板上のGaAs及びGaAs基板上のInGaA
sにおける共通の問題は、塑性変形によって大きな格子
不整合を吸収する結果として生じる高密度のスレッディ
ング転位である。スレッディング転位は、放射再結合に
関係していることが知られている。そして、その転位
は、デバイス層を通して延びるため、かかる層から製造
された光学的及び電気的デバイスの性能に悪影響を与え
る。
sにおける共通の問題は、塑性変形によって大きな格子
不整合を吸収する結果として生じる高密度のスレッディ
ング転位である。スレッディング転位は、放射再結合に
関係していることが知られている。そして、その転位
は、デバイス層を通して延びるため、かかる層から製造
された光学的及び電気的デバイスの性能に悪影響を与え
る。
転位の効果を最小限にするために、ある従来技術に係る
方法は、格子が不整合の材料の仮晶形成的な成長を利用
している。エピタキシャル層と基板との間に十分な引き
つけ力が存在し、かつ不整合が十分に小さな装置では、
格子不整合材料が最初、基板上に2次元的にエピタキシ
ャル成長し、このエピタキシャル層は基板の面内格子構
造に一致して成長し、不整合は弾性ひずみによって吸収
される。この成長は、エピタキシャル層材料の無ひずみ
バルク格子定数ではなく、基板の格子定数をもって成長
するので「同等の成長」と呼ばれる。同等の成長は、層
の厚さが、転位の導入がエネルギー的及び促進されるひ
ずみエネルギーを定める臨界的な厚さ(約1乃至5%の
不整合の場合は約1乃至100nm)以下であれば、仮
晶である。しかしながら、多くの電子的及び光電子的デ
バイスは、仮晶の限界を越える厚さを持つ格子不整合
層、又は不整合が大きすぎて2次元の核形成を与えるこ
とができないような格子不整合層を必要とする。
方法は、格子が不整合の材料の仮晶形成的な成長を利用
している。エピタキシャル層と基板との間に十分な引き
つけ力が存在し、かつ不整合が十分に小さな装置では、
格子不整合材料が最初、基板上に2次元的にエピタキシ
ャル成長し、このエピタキシャル層は基板の面内格子構
造に一致して成長し、不整合は弾性ひずみによって吸収
される。この成長は、エピタキシャル層材料の無ひずみ
バルク格子定数ではなく、基板の格子定数をもって成長
するので「同等の成長」と呼ばれる。同等の成長は、層
の厚さが、転位の導入がエネルギー的及び促進されるひ
ずみエネルギーを定める臨界的な厚さ(約1乃至5%の
不整合の場合は約1乃至100nm)以下であれば、仮
晶である。しかしながら、多くの電子的及び光電子的デ
バイスは、仮晶の限界を越える厚さを持つ格子不整合
層、又は不整合が大きすぎて2次元の核形成を与えるこ
とができないような格子不整合層を必要とする。
格子不整合材料のヘテロ接合を形成する第2の従来技術
の方法は、交互の層を圧縮ひずみと引張ひずみの状態に
し、平均格子定数を基板に整合させるひずみ層超格子技
術を利用するものである。超格子は、ほとんどミスフィ
ット転位をなくすことができるけれども、超格子の平均
格子定数を基板に整合させる必要性、個々の層の厚さを
臨界厚さ未満に維持する必要性、及び2次元成長を維持
するように不整合を制限する必要性によって、材料の選
択幅がいぜんとして制限されている。
の方法は、交互の層を圧縮ひずみと引張ひずみの状態に
し、平均格子定数を基板に整合させるひずみ層超格子技
術を利用するものである。超格子は、ほとんどミスフィ
ット転位をなくすことができるけれども、超格子の平均
格子定数を基板に整合させる必要性、個々の層の厚さを
臨界厚さ未満に維持する必要性、及び2次元成長を維持
するように不整合を制限する必要性によって、材料の選
択幅がいぜんとして制限されている。
さらに他の従来技術の方法において、所望の格子定数
は、組成のステップ勾配(compositionalstep−gr
ading)によって、すなわち、臨界厚さを越える厚
さのいくつかの層を成長させ、各界面における格子定数
の変化を約1.5%(InGaAs系において)以下に制限す
ることによって、得ることができる。基板材料の格子定
数から最終層の格子定数への勾配(grading)
は、成長プロセスを通じて確実に2次元成長を行なわせ
ることができるように十分に小さなステップで与えられ
る。
は、組成のステップ勾配(compositionalstep−gr
ading)によって、すなわち、臨界厚さを越える厚
さのいくつかの層を成長させ、各界面における格子定数
の変化を約1.5%(InGaAs系において)以下に制限す
ることによって、得ることができる。基板材料の格子定
数から最終層の格子定数への勾配(grading)
は、成長プロセスを通じて確実に2次元成長を行なわせ
ることができるように十分に小さなステップで与えられ
る。
勾配法の欠点は、多層結合体が、追加のミスフィット転
位やスレッデイング転位を引き起こしうる大きさの総み
ずみエネルギを含むことである。従ってその構造は、相
当数の望ましくないスレッティング転位を含み、また製
造に時間がかかる。
位やスレッデイング転位を引き起こしうる大きさの総み
ずみエネルギを含むことである。従ってその構造は、相
当数の望ましくないスレッティング転位を含み、また製
造に時間がかかる。
勾配法は、電気的及び光学的特性の劣化や不確実な動作
を生じやすい。形成された欠陥は、光電気的に活性であ
り、しかも強い散乱体である。そのため、転位層材料
は、大きな緩衝層又はドリフト電界によってヘテロ構造
の活性領域から分離されなければならない。
を生じやすい。形成された欠陥は、光電気的に活性であ
り、しかも強い散乱体である。そのため、転位層材料
は、大きな緩衝層又はドリフト電界によってヘテロ構造
の活性領域から分離されなければならない。
C.課題を解決するための手段 本発明は、単結晶ヘテロ接合構造、及び無ひずみのバル
ク格子定数に大きな不整合を有する種々の材料間にヘテ
ロ接合を形成するための方法である。
ク格子定数に大きな不整合を有する種々の材料間にヘテ
ロ接合を形成するための方法である。
これは、結晶構造及び所定のバルク格子定数を有する半
導体材料から成る基板と、基板のバルク格子定数と不整
合のバルク格子定数を有する半導体材料から成る上部エ
ピタキシャル成長層との間に薄い中間層を介在させるこ
とによって達成される。中間層は、基板と上部エピタキ
シャル層との間の不整合よりも中間層と基板のバルク格
子定数との間の不整合の方が大きくなるような無ひずみ
バルク格子定数を持つ半導体材料から構成される。大き
な格子不整合の場合は、層に発生するひずみが部分的に
緩和される格子定数で成長する成長期間があることが知
られている。部分的に緩和された格子定数を生じるのに
必要な不整合の大きさは、系(材料)と成長条件に依存
している。InGaAs系の場合、発明者らは、不整合
が約2.5%又はそれ以上でなければならないことを確
認した。発明者らは、さらに、この成長期間中に、膜が
3次元成長するときの短期間の成長中に導入される刃状
転位の平面配列によりひずみが部分的に緩和されるとい
うことも確認した。このときの刃状転位の配列は、ひず
みの部分的緩和及び最小限の追加の成長によって層が合
体し3次元成長から2次元成長になるとき、スレッディ
ング転位の形成を最小にするのに十分である。本発明の
方法に従うと、刃状転位によりひずみを部分的に緩和し
ながら層が本質的に2次元モードで成長している間に、
中間層の成長が停止される。中間層の成長は、中間層の
厚さが、残存ひずみに依存する第2の臨界厚さ、すなわ
ち、ひずみを緩和するために、スレッディング線分を持
つ60度ミスフィット転位が生じるようになる厚さに達
する前に停止される。次に、中間層上の上部層のエピタ
キシャル成長が開始される。上部エピタキシャル層のバ
ルク格子定数は、ひずみが部分的に緩和された中間層の
面内格子定数にほぼ等しい。そのため、上部層にはひず
みがなく、そして、あたかも格子整合基板上に成長した
かのように、追加の欠陥の導入に対して安定している。
導体材料から成る基板と、基板のバルク格子定数と不整
合のバルク格子定数を有する半導体材料から成る上部エ
ピタキシャル成長層との間に薄い中間層を介在させるこ
とによって達成される。中間層は、基板と上部エピタキ
シャル層との間の不整合よりも中間層と基板のバルク格
子定数との間の不整合の方が大きくなるような無ひずみ
バルク格子定数を持つ半導体材料から構成される。大き
な格子不整合の場合は、層に発生するひずみが部分的に
緩和される格子定数で成長する成長期間があることが知
られている。部分的に緩和された格子定数を生じるのに
必要な不整合の大きさは、系(材料)と成長条件に依存
している。InGaAs系の場合、発明者らは、不整合
が約2.5%又はそれ以上でなければならないことを確
認した。発明者らは、さらに、この成長期間中に、膜が
3次元成長するときの短期間の成長中に導入される刃状
転位の平面配列によりひずみが部分的に緩和されるとい
うことも確認した。このときの刃状転位の配列は、ひず
みの部分的緩和及び最小限の追加の成長によって層が合
体し3次元成長から2次元成長になるとき、スレッディ
ング転位の形成を最小にするのに十分である。本発明の
方法に従うと、刃状転位によりひずみを部分的に緩和し
ながら層が本質的に2次元モードで成長している間に、
中間層の成長が停止される。中間層の成長は、中間層の
厚さが、残存ひずみに依存する第2の臨界厚さ、すなわ
ち、ひずみを緩和するために、スレッディング線分を持
つ60度ミスフィット転位が生じるようになる厚さに達
する前に停止される。次に、中間層上の上部層のエピタ
キシャル成長が開始される。上部エピタキシャル層のバ
ルク格子定数は、ひずみが部分的に緩和された中間層の
面内格子定数にほぼ等しい。そのため、上部層にはひず
みがなく、そして、あたかも格子整合基板上に成長した
かのように、追加の欠陥の導入に対して安定している。
中間層の成長は、光電気的に活性なスレッディング転位
があまり成形されない厚さにすることが重要である。刃
状転位の平面配列は、界面近くに集中し、エピタキシャ
ル層内に異動することができない。従って隣接層の特性
に影響を与えない。従って、活性領域を塑性変形領域か
ら分離させるために、ヘテロ構造内に大きな緩衝層又は
ドリフト電界を含ませる必要性は、本発明によって潜在
的に除去される。
があまり成形されない厚さにすることが重要である。刃
状転位の平面配列は、界面近くに集中し、エピタキシャ
ル層内に異動することができない。従って隣接層の特性
に影響を与えない。従って、活性領域を塑性変形領域か
ら分離させるために、ヘテロ構造内に大きな緩衝層又は
ドリフト電界を含ませる必要性は、本発明によって潜在
的に除去される。
発明の一実施例においては、分子線エピタキシ(MB
E)が、In0.9Ga0.1As中間層を使用してGaAs
基板上に、無ひずみ低欠陥条件でIn0.72Ga0.28As
のエピタキシャル層を成長させるために使用されてい
る。In0.9Ga0.1Asの中間層は3乃至10nmの厚
みを持っている。一般的なヒ素安定化した成長条件下で
この厚みの範囲の成長期間に、格子定数の不整合のほぼ
80%が、In0.9Ga0.1As−GaAs界面に生じる
刃状転位の平面配列によって吸収される。光電気的に活
性なスレッディング転位は、多数形成されなかった。そ
の結果、80%緩和されたIn0.9Ga0.1Asのバルク
格子定数にほぼ等しいバルク格子定数を有するIn0.72
Ga0.28Asのエピタキシャル層がひずまずに、かつ比
較的欠陥無しに成長した。スレッディング転位の密度が
特定の用途に対して高すぎるならば、小さな密度のスレ
ッディング転位に対して効果的であると文献で報告され
ている。「ひずみ層超格子」技術がある。不整合を吸収
するための従来技術の方法から生じる大きな密度のスレ
ッディング転位は、各界面で結晶から除去できるスレッ
ディング転位の数に制限があるため、びずみ層超格子転
位濾過技術では実際には処理できない。
E)が、In0.9Ga0.1As中間層を使用してGaAs
基板上に、無ひずみ低欠陥条件でIn0.72Ga0.28As
のエピタキシャル層を成長させるために使用されてい
る。In0.9Ga0.1Asの中間層は3乃至10nmの厚
みを持っている。一般的なヒ素安定化した成長条件下で
この厚みの範囲の成長期間に、格子定数の不整合のほぼ
80%が、In0.9Ga0.1As−GaAs界面に生じる
刃状転位の平面配列によって吸収される。光電気的に活
性なスレッディング転位は、多数形成されなかった。そ
の結果、80%緩和されたIn0.9Ga0.1Asのバルク
格子定数にほぼ等しいバルク格子定数を有するIn0.72
Ga0.28Asのエピタキシャル層がひずまずに、かつ比
較的欠陥無しに成長した。スレッディング転位の密度が
特定の用途に対して高すぎるならば、小さな密度のスレ
ッディング転位に対して効果的であると文献で報告され
ている。「ひずみ層超格子」技術がある。不整合を吸収
するための従来技術の方法から生じる大きな密度のスレ
ッディング転位は、各界面で結晶から除去できるスレッ
ディング転位の数に制限があるため、びずみ層超格子転
位濾過技術では実際には処理できない。
本発明の他の実施例においては、2つの中間層が成長さ
れる。この実施例ではIn0.9Ga0.1As中間層を約1
0nm厚みに成長させるためにMBEが用いられる。そ
して、2次元相での成長の間、GaAs基板との界面に
又は界面近くに刃状転位を組込むことによって、最初の
6.3%の不整合の約80%が緩和した。3次元成長に
続いて、連続した実質的に2次元の膜を10nmの厚み
まで成長させたとき、層は、すべりによって追加の60
度ミスフィット転位を生じるのに必要な臨界厚さ(残存
格子不整合1.3%の場合)を超えなかった。面内格子
定数は、無ひずみのIn0.72Ga0.28Asとほぼ同じで
ある。さらに、実験値の変動による不整合から生じるひ
ずみ効果を予防するために、In0.9Ga0.1Asにおけ
る残存圧縮ひずみは、In0.63Ga0.37Asを20nm
の厚さに成長させることによって相殺させることがで
き、In0.72Ga0.28Asの面内格子定数で成長したと
きは、10nmのIn0.9Ga0.1As層における正味残
存圧縮ひずみエネルギとつりあう正味張力ひずみを持っ
ている。次に、もし、正味ひずみエネルギがあったとし
てもごくわずかしか含まない基板−2重中間層の積層体
の上に、上部In0.72Ga0.28As層を、ほとんど無欠
陥でひずみのない任意の厚さに成長させることができ
る。この格子定数の変換は、通常のMBE成長速度で約
2分かかって30nm成長の範囲内で達成された。
れる。この実施例ではIn0.9Ga0.1As中間層を約1
0nm厚みに成長させるためにMBEが用いられる。そ
して、2次元相での成長の間、GaAs基板との界面に
又は界面近くに刃状転位を組込むことによって、最初の
6.3%の不整合の約80%が緩和した。3次元成長に
続いて、連続した実質的に2次元の膜を10nmの厚み
まで成長させたとき、層は、すべりによって追加の60
度ミスフィット転位を生じるのに必要な臨界厚さ(残存
格子不整合1.3%の場合)を超えなかった。面内格子
定数は、無ひずみのIn0.72Ga0.28Asとほぼ同じで
ある。さらに、実験値の変動による不整合から生じるひ
ずみ効果を予防するために、In0.9Ga0.1Asにおけ
る残存圧縮ひずみは、In0.63Ga0.37Asを20nm
の厚さに成長させることによって相殺させることがで
き、In0.72Ga0.28Asの面内格子定数で成長したと
きは、10nmのIn0.9Ga0.1As層における正味残
存圧縮ひずみエネルギとつりあう正味張力ひずみを持っ
ている。次に、もし、正味ひずみエネルギがあったとし
てもごくわずかしか含まない基板−2重中間層の積層体
の上に、上部In0.72Ga0.28As層を、ほとんど無欠
陥でひずみのない任意の厚さに成長させることができ
る。この格子定数の変換は、通常のMBE成長速度で約
2分かかって30nm成長の範囲内で達成された。
本発明のヘテロ接合構造は、伝播する光電気的に活性な
結晶欠陥の大きな密度を持たずに不整合基板上に成長し
たエピタキシャル層を備えている。従って、本発明によ
れば、適当な基板に対して、格子整合していない非常に
望ましい材料系を使用して、新しい光電子デバイスのア
レイをつくることが可能である。これらの材料系は、G
aAs上のInGaAs、Si上のGe−Si合金そし
てSi上のGaAs又はInGaAsを含んでいる。
結晶欠陥の大きな密度を持たずに不整合基板上に成長し
たエピタキシャル層を備えている。従って、本発明によ
れば、適当な基板に対して、格子整合していない非常に
望ましい材料系を使用して、新しい光電子デバイスのア
レイをつくることが可能である。これらの材料系は、G
aAs上のInGaAs、Si上のGe−Si合金そし
てSi上のGaAs又はInGaAsを含んでいる。
D.実施例 本発明によると、ひずみのない、本質的に無欠陥なエピ
タキシャル層を含んでいるヘテロ構造は、基板上に成長
され、基板とエピタキシャルの半導体材料の無ひずみ格
子定数間には大きな相違がある。ひずみのない、本質的
に無欠陥なエピタキシャル層の形成は、基板と上部エピ
タキシャル層との間に薄い中間層をはさむだけで達成さ
れる。本発明のヘテロ構造を製造する独特の方法は、ひ
ずんだ層の成長とその層緩和作用の性質にある程度基づ
いている。大きな不整合を有する層の成長中のひずみの
緩和は、ムネカタ他による研究論文において説明されて
いる。その論文の表題は「GaAs上のInAsへテロ
エピタキシの格子緩和」(1987年発行のJourn
al of Crystal Growth 81号、
237頁〜242頁)である。ムネカタ他は、種々の成
長条件で、MBEによるGaAs上のInAsの成長に
ついて詳しく述べている。それには、GaAs基板上の
InAsエピタキシャル層の成長は、最初はInAs層
がひずんでInAs層の面内格子定数が基板の格子定数
と整合するように、仮晶形成的に行なわれることが示さ
れている。その後、成長が続くにつれて、100%の格
子緩和(InAsエピタキシャル層が本来の格子定数を
取り戻すこと。)が達成されるまでInAsエピタキシ
ャル層の格子緩和が徐々に行なわれ、不整合を吸収す
る。
タキシャル層を含んでいるヘテロ構造は、基板上に成長
され、基板とエピタキシャルの半導体材料の無ひずみ格
子定数間には大きな相違がある。ひずみのない、本質的
に無欠陥なエピタキシャル層の形成は、基板と上部エピ
タキシャル層との間に薄い中間層をはさむだけで達成さ
れる。本発明のヘテロ構造を製造する独特の方法は、ひ
ずんだ層の成長とその層緩和作用の性質にある程度基づ
いている。大きな不整合を有する層の成長中のひずみの
緩和は、ムネカタ他による研究論文において説明されて
いる。その論文の表題は「GaAs上のInAsへテロ
エピタキシの格子緩和」(1987年発行のJourn
al of Crystal Growth 81号、
237頁〜242頁)である。ムネカタ他は、種々の成
長条件で、MBEによるGaAs上のInAsの成長に
ついて詳しく述べている。それには、GaAs基板上の
InAsエピタキシャル層の成長は、最初はInAs層
がひずんでInAs層の面内格子定数が基板の格子定数
と整合するように、仮晶形成的に行なわれることが示さ
れている。その後、成長が続くにつれて、100%の格
子緩和(InAsエピタキシャル層が本来の格子定数を
取り戻すこと。)が達成されるまでInAsエピタキシ
ャル層の格子緩和が徐々に行なわれ、不整合を吸収す
る。
発明者等は、無ひずみ格子定数に大きな不整合がある場
合は、最初2次元の平面的な仮晶成長をし、その後、層
が多数の島状あるいは丘状部分を形成する3次元成長に
進み、そしてこの3次元成長中に、ひずみの大部分が、
刃状転位の平面配列の導入によって急激に取り除かれる
ことを確認した。InGaAs/GaAs界面では、こ
の現象は約1乃至2nm成長した後に起る。成長が約1
0乃至20nmの厚さまで続くと、3次元の丘状構造が
合体して平面構造になり、成長は再び2次元成長にな
る。刃状転位の平面配列は、層の成長が2次元に戻った
とき、スレッディング転位の形成を最小にするのに十分
である。この部分緩和の期間中、流量と温度の適正な条
件下で、1乃至2nmから10乃至20nmまでの成長
が部分的に緩和された格子定数で行なわれる。InGa
As/GaAsの場合は、約80%緩和される。成長が
この点を越えて進むと、ひずみエネルギが大きくなり、
そして、層中に伝播して材料を無ひずみ状態に徐々に緩
和させる60度転位の形成を緩和する。
合は、最初2次元の平面的な仮晶成長をし、その後、層
が多数の島状あるいは丘状部分を形成する3次元成長に
進み、そしてこの3次元成長中に、ひずみの大部分が、
刃状転位の平面配列の導入によって急激に取り除かれる
ことを確認した。InGaAs/GaAs界面では、こ
の現象は約1乃至2nm成長した後に起る。成長が約1
0乃至20nmの厚さまで続くと、3次元の丘状構造が
合体して平面構造になり、成長は再び2次元成長にな
る。刃状転位の平面配列は、層の成長が2次元に戻った
とき、スレッディング転位の形成を最小にするのに十分
である。この部分緩和の期間中、流量と温度の適正な条
件下で、1乃至2nmから10乃至20nmまでの成長
が部分的に緩和された格子定数で行なわれる。InGa
As/GaAsの場合は、約80%緩和される。成長が
この点を越えて進むと、ひずみエネルギが大きくなり、
そして、層中に伝播して材料を無ひずみ状態に徐々に緩
和させる60度転位の形成を緩和する。
第3図は、大きな不整合を持った材料の通常の成長から
生じる従来のヘテロ接合構造10の横断図面を示してい
る。ヘテロ接合構造10は、無ひずみ格子定数aSを持
つ半導体材料からなる基板12と、無ひずみ格子定数a
Lを持つ上記半導体材料と異なる半導体材料から成るエ
ピタキシャル成長層14とを含んでいる。格子不整合率
EL-Sは、基板12とエピタキシャル成長層14の無ひ
ずみ格子定数間の差により、次のように表わされ得る。
生じる従来のヘテロ接合構造10の横断図面を示してい
る。ヘテロ接合構造10は、無ひずみ格子定数aSを持
つ半導体材料からなる基板12と、無ひずみ格子定数a
Lを持つ上記半導体材料と異なる半導体材料から成るエ
ピタキシャル成長層14とを含んでいる。格子不整合率
EL-Sは、基板12とエピタキシャル成長層14の無ひ
ずみ格子定数間の差により、次のように表わされ得る。
ここで、ΔaL-Sは、aL−aSの絶対値である。
エピタキシャル成長層14として使われる種々の材料
は、無ひずみ格子定数aLよりも大きいか又は小さいか
のいずれかのバルク格子定数を持ち得るので、式(1)
において上記両格子定数の差の絶対値が用いられる。E
L-Sが2.5%又はそれ以上である場合、第3図に示す
ように、100%の緩和を許容するのに十分な厚さまで
エピタキシャル層14を成長させると刃状ミスフィット
転位15及び高密度の光電気的に活性なスレッディング
転位16の両方が結果として形成される。それらの欠陥
のため、第3図に示すヘテロ接合構造は、多くの光電気
的な用途で有効に利用できなくなる。
は、無ひずみ格子定数aLよりも大きいか又は小さいか
のいずれかのバルク格子定数を持ち得るので、式(1)
において上記両格子定数の差の絶対値が用いられる。E
L-Sが2.5%又はそれ以上である場合、第3図に示す
ように、100%の緩和を許容するのに十分な厚さまで
エピタキシャル層14を成長させると刃状ミスフィット
転位15及び高密度の光電気的に活性なスレッディング
転位16の両方が結果として形成される。それらの欠陥
のため、第3図に示すヘテロ接合構造は、多くの光電気
的な用途で有効に利用できなくなる。
本発明による方法では、中間層は、部分的に緩和された
面内格子定数が成長している間に、層の成長を中断させ
ることによって形成される。
面内格子定数が成長している間に、層の成長を中断させ
ることによって形成される。
発明者は、部分的緩和成長期間中に、多数のスレッディ
ング転位の発生なしに、刃状転位の平面配列によって、
ひずみが実質的に部分的に取り除かれることを確かめ
た。この段階で、上部のエピタキシャル層の成長が開始
される。上部エピタキシャル層は、部分的に緩和された
中間層の面内格子定数にほぼ等しいバルク格子定数を持
ち、従って上部エピタキシャル層はひずみがなく、かつ
無欠陥な層に成長する。上部エピタキシャル層は、部分
的に緩和された中間層の面内格子定数に対して格子整合
であるが、基板とは不整合である。従って、本発明は、
薄い中間層しか含まず、そして基板に対して大きな格子
不整合を持つエピタキシャル層を有するヘテロ構造を提
供する。
ング転位の発生なしに、刃状転位の平面配列によって、
ひずみが実質的に部分的に取り除かれることを確かめ
た。この段階で、上部のエピタキシャル層の成長が開始
される。上部エピタキシャル層は、部分的に緩和された
中間層の面内格子定数にほぼ等しいバルク格子定数を持
ち、従って上部エピタキシャル層はひずみがなく、かつ
無欠陥な層に成長する。上部エピタキシャル層は、部分
的に緩和された中間層の面内格子定数に対して格子整合
であるが、基板とは不整合である。従って、本発明は、
薄い中間層しか含まず、そして基板に対して大きな格子
不整合を持つエピタキシャル層を有するヘテロ構造を提
供する。
第1図に示すように、本発明のヘテト構造20は、バル
ク格子定数aSを持つ半導体材料から成る基板22を含
んでいる。ヘテロ構造20は、さらにバルク格子定数a
L2を持つ半導体材料から成る上部エピタキシャル成長層
24を含んでいる。上記層24及び基板22の間にはさ
まれた層は、半導体材料から成るエピタキシャル成長層
26である。この中間層26は、バルク格子定数aLを
有している。
ク格子定数aSを持つ半導体材料から成る基板22を含
んでいる。ヘテロ構造20は、さらにバルク格子定数a
L2を持つ半導体材料から成る上部エピタキシャル成長層
24を含んでいる。上記層24及び基板22の間にはさ
まれた層は、半導体材料から成るエピタキシャル成長層
26である。この中間層26は、バルク格子定数aLを
有している。
上述のように、層26のエピタキシャル成長は、基板の
格子定数aSに対して仮晶にそしてひずんだ状態で開始
する。その成長が最初の臨界厚さに達した後、ひずみ
は、刃状転位によって部分的に取り除かれることにな
る。そして、それから層26は、部分的に緩和された面
内格子定数aL1を持って成長する。層26は、成長条件
及び使用される材料に依存し、予め決定された厚みだけ
部分的に緩和された面内格子定数で成長し続ける。層2
6の成長の停止は、aL1の格子定数で成長している間に
行なわれる。そのため、層26と基板22間の不整合率
は、次のように定義される。
格子定数aSに対して仮晶にそしてひずんだ状態で開始
する。その成長が最初の臨界厚さに達した後、ひずみ
は、刃状転位によって部分的に取り除かれることにな
る。そして、それから層26は、部分的に緩和された面
内格子定数aL1を持って成長する。層26は、成長条件
及び使用される材料に依存し、予め決定された厚みだけ
部分的に緩和された面内格子定数で成長し続ける。層2
6の成長の停止は、aL1の格子定数で成長している間に
行なわれる。そのため、層26と基板22間の不整合率
は、次のように定義される。
ここでΔaL1-S=aL1−aSの絶対値 EL-Sによって定義されるInGaAs/GaAs系に
おける層26と基板22間のバルク格子不整合は、2.
5%以上であるべきであり、そして典型的には、3%乃
至7.5%の範囲内にある。InAsを成長させるため
に層26の成長が中断されるとき、ひずみは、ほぼ80
%取り除かれる。従って、ヘテロ構造20の不整合率E
L1-Sは、EL-Sのほぼ80%である。部分的緩和値、換
言すれば、残存ひずみ率EL1は次のように定義される。
おける層26と基板22間のバルク格子不整合は、2.
5%以上であるべきであり、そして典型的には、3%乃
至7.5%の範囲内にある。InAsを成長させるため
に層26の成長が中断されるとき、ひずみは、ほぼ80
%取り除かれる。従って、ヘテロ構造20の不整合率E
L1-Sは、EL-Sのほぼ80%である。部分的緩和値、換
言すれば、残存ひずみ率EL1は次のように定義される。
ここでΔaLは、aL1−aLの絶対値に等しい。
InGaAsの80%緩和された面内格子定数に関し
て、部分的緩和値EL1は、ほぼ1乃至2%である。エピ
タキシャル層24のバルク格子定数aL2が中間層26の
部分的に緩和された格子定数aL1にほぼ等しくなるよう
に、エピタキシャル層24及び中間層26の半導体材料
が選ばれる。従って、層24は、層26と格子整合して
成長し、そのため、ひずみがなく無欠陥となる。
て、部分的緩和値EL1は、ほぼ1乃至2%である。エピ
タキシャル層24のバルク格子定数aL2が中間層26の
部分的に緩和された格子定数aL1にほぼ等しくなるよう
に、エピタキシャル層24及び中間層26の半導体材料
が選ばれる。従って、層24は、層26と格子整合して
成長し、そのため、ひずみがなく無欠陥となる。
上記EL1-Sの定義において、絶対値が用いられる。その
理由は、格子定数aL1が格子定数aSより大きいか又は
小さいかのいづれかになり得るからである。唯一の要件
は、層26のバルク無ひずみ格子定数aLが基板22の
格子定数aSと少なくとも2.5%異なることである。
層26のバルク格子定数aL1は、aLがaSより大きかろ
うと小さかろうと、常にaLとaSの値の間にある。更
に、層26の厚みは、第2の臨界厚さよりも薄くなけれ
ばならない。この厚さは、この厚さを越えると、残存ひ
ずみを取り除くために60度スレッディング転位が誘発
されるような厚さである。GaAs基板上にInGaA
sを成長させる場合、InGaAsが80%緩和された
面内格子定数で成長している厚みは3nm乃至10nm
の間である。
理由は、格子定数aL1が格子定数aSより大きいか又は
小さいかのいづれかになり得るからである。唯一の要件
は、層26のバルク無ひずみ格子定数aLが基板22の
格子定数aSと少なくとも2.5%異なることである。
層26のバルク格子定数aL1は、aLがaSより大きかろ
うと小さかろうと、常にaLとaSの値の間にある。更
に、層26の厚みは、第2の臨界厚さよりも薄くなけれ
ばならない。この厚さは、この厚さを越えると、残存ひ
ずみを取り除くために60度スレッディング転位が誘発
されるような厚さである。GaAs基板上にInGaA
sを成長させる場合、InGaAsが80%緩和された
面内格子定数で成長している厚みは3nm乃至10nm
の間である。
本発明の実施により、In0.72Ga0.28Asは、厚みが
10nmよりも小さいIn0.9Ga0.1Asの中間層を介
してGaAa基板上にMBE法によってエピタキシャル
に成長された。In0.9Ga0.1As層は、ヘテロ構造に
おけるひずみを取り除くために必要な、安定化し、かつ
特定場所に集中したダメージを含んでいた。その上、そ
のダメージは、境界面に閉じ込められた欠陥から主とし
て成っており、隣接層の光学特性又は移動度に全く又は
ほとんど影響を与えない。そのため、ダメージのある領
域から活性キャリアを分離させるためにヘテロ構造内に
大きなバッファ層又はドリフト電界を含ませる必要はな
い。
10nmよりも小さいIn0.9Ga0.1Asの中間層を介
してGaAa基板上にMBE法によってエピタキシャル
に成長された。In0.9Ga0.1As層は、ヘテロ構造に
おけるひずみを取り除くために必要な、安定化し、かつ
特定場所に集中したダメージを含んでいた。その上、そ
のダメージは、境界面に閉じ込められた欠陥から主とし
て成っており、隣接層の光学特性又は移動度に全く又は
ほとんど影響を与えない。そのため、ダメージのある領
域から活性キャリアを分離させるためにヘテロ構造内に
大きなバッファ層又はドリフト電界を含ませる必要はな
い。
本発明を適用してひずみ欠陥の効果を十分に減少でき
る。無ひずみ格子定数が大きな不整合を示す他のヘテロ
構造の例は、Si基板上にGaInAs中間層を含み、
上部のエピタキシャル層としてGaAs又はGalnA
sを用いるものである。これらの両ヘテロ構造におい
て、GaInAs化合物は、十分なEL-Sを確保するた
めに、少なくとも15乃至20%のInを含んでいなけ
ればならない。
る。無ひずみ格子定数が大きな不整合を示す他のヘテロ
構造の例は、Si基板上にGaInAs中間層を含み、
上部のエピタキシャル層としてGaAs又はGalnA
sを用いるものである。これらの両ヘテロ構造におい
て、GaInAs化合物は、十分なEL-Sを確保するた
めに、少なくとも15乃至20%のInを含んでいなけ
ればならない。
他のヘテロ構造は、GaAs基板上にGalnAsの中
間層を含んでいる。上部のエピタキシャル層は、中間層
におけるIn濃度が上部エピタキシャル層よりも高けれ
ば、GaInAsを使用できる。AlInAsも、Ga
InAs/GaAs組合せの上部エピタキシャル層とし
て使用できる。
間層を含んでいる。上部のエピタキシャル層は、中間層
におけるIn濃度が上部エピタキシャル層よりも高けれ
ば、GaInAsを使用できる。AlInAsも、Ga
InAs/GaAs組合せの上部エピタキシャル層とし
て使用できる。
また他のヘテロ構造においては、GaAs基板上にAl
InAs中間層が使用される。上部エピタキシャル層
は、中間層のIn濃度が上部エピタキシャル層より高け
ればAlInAsを使用できる。GaInAsも、Al
InAs/GaAs組合せの上部エピタキシャル層とし
て使用できる。
InAs中間層が使用される。上部エピタキシャル層
は、中間層のIn濃度が上部エピタキシャル層より高け
ればAlInAsを使用できる。GaInAsも、Al
InAs/GaAs組合せの上部エピタキシャル層とし
て使用できる。
さらに他のヘテロ構造は、GaAs基板とIn0.8Ga
0.2As上部層との間に介在させたInAsを含んでい
る。前に引用したムネカタ他による論文に示されるよう
に、GaAs上のInAsの漸進的緩和は、(100)
の結晶配列を有するGaAs基板上で発生した。更に、
ムネカタ他によって研究された3つの成長条件、すなわ
ち、低い成長温度と高いAs4/In比、中位の成長温
度と中位のAs4/In比、高い成長温度と低いAs4/
In比のうち、GaAs上のInAsの場合は、高い成
長温度と低いAs4/In比が、本発明の中間層を成長
させるための好ましい条件であると考えられる。かかる
条件は、望ましい特性である、良好な表面拡散及び高移
動度を与えることが知られている。
0.2As上部層との間に介在させたInAsを含んでい
る。前に引用したムネカタ他による論文に示されるよう
に、GaAs上のInAsの漸進的緩和は、(100)
の結晶配列を有するGaAs基板上で発生した。更に、
ムネカタ他によって研究された3つの成長条件、すなわ
ち、低い成長温度と高いAs4/In比、中位の成長温
度と中位のAs4/In比、高い成長温度と低いAs4/
In比のうち、GaAs上のInAsの場合は、高い成
長温度と低いAs4/In比が、本発明の中間層を成長
させるための好ましい条件であると考えられる。かかる
条件は、望ましい特性である、良好な表面拡散及び高移
動度を与えることが知られている。
本発明のもう1つの実施例においては、2つの中間層が
成長される。この実施例では、第2図に示されるよう
に、In0.9Ga0.1As中間層を約10nmの厚さに成
長させるためにMBE法が使われる。そしてその中間層
は、3次元相での成長中に、GaAs基板34の境界面
又は境界面近くに刃状転位を含ませることによって元の
6.3%不整合の約80%緩和した。In0.9Ga0.1A
s層は、10nmの厚みでは、連続した実質的に二次元
の薄膜に合体し、そして、すべりによって追加の60度
ミスマッチ転位を発生させるのに必要な臨界厚さ(残存
格子不整合1.3%の場合)を越えなかった。この段階
で、面内格子定数は、ひずんでいないIn0.72Ga0.28
Asの格子定数とほぼ同じである。さらに、実験値の変
動による不整合から起るひずみ効果を予防するために、
In0.9Ga0.1Asにおける残存圧縮ひずみは、In
0.63Ga0.37Asの層36を20nmの厚さ成長させる
ことによって相殺され得る。そして、In0.72Ga0.28
Asの面内格子定数で成長したときは、10nmのIn
0.9Ga0.1As層30における正味残存圧縮ひずみとつ
り合う正味張力ひずみを持っている。次に、もし、正味
ひずみエネルギがあったとしてもごくわずかしか含まな
い基板−2重中間層の組合せの上に、上部In0.72Ga
0.28As層38を任意の厚みに、ほとんど無欠陥でひず
みがないように成長させることができる。格子定数のこ
の変換は、MBEによる通常の成長速度で約2分間かか
って30nmの成長で達成された。
成長される。この実施例では、第2図に示されるよう
に、In0.9Ga0.1As中間層を約10nmの厚さに成
長させるためにMBE法が使われる。そしてその中間層
は、3次元相での成長中に、GaAs基板34の境界面
又は境界面近くに刃状転位を含ませることによって元の
6.3%不整合の約80%緩和した。In0.9Ga0.1A
s層は、10nmの厚みでは、連続した実質的に二次元
の薄膜に合体し、そして、すべりによって追加の60度
ミスマッチ転位を発生させるのに必要な臨界厚さ(残存
格子不整合1.3%の場合)を越えなかった。この段階
で、面内格子定数は、ひずんでいないIn0.72Ga0.28
Asの格子定数とほぼ同じである。さらに、実験値の変
動による不整合から起るひずみ効果を予防するために、
In0.9Ga0.1Asにおける残存圧縮ひずみは、In
0.63Ga0.37Asの層36を20nmの厚さ成長させる
ことによって相殺され得る。そして、In0.72Ga0.28
Asの面内格子定数で成長したときは、10nmのIn
0.9Ga0.1As層30における正味残存圧縮ひずみとつ
り合う正味張力ひずみを持っている。次に、もし、正味
ひずみエネルギがあったとしてもごくわずかしか含まな
い基板−2重中間層の組合せの上に、上部In0.72Ga
0.28As層38を任意の厚みに、ほとんど無欠陥でひず
みがないように成長させることができる。格子定数のこ
の変換は、MBEによる通常の成長速度で約2分間かか
って30nmの成長で達成された。
E.発明の効果 本発明によると、単結晶ヘテロ構造において、ひずみの
ない、無欠陥な上部エピタキシャル成長層を形成するこ
とができる。
ない、無欠陥な上部エピタキシャル成長層を形成するこ
とができる。
第1図は、本発明の一実施例であって、欠陥が増殖しな
いようにした本発明に係るヘテロ構造の横断面図であ
る。 第2図は、本発明のもう1つの実施例であって2つの中
間層を持つヘテロ構造の横断面図である。 第3図は、大きな不整合とそれに起因して増殖した欠陥
を有する従来のヘテロ構造を示した横断面図である。 20……ヘテロ構造、22、34……基板、26、3
0、36……中間層、24、38……上部エピタキシャ
ル成長層。
いようにした本発明に係るヘテロ構造の横断面図であ
る。 第2図は、本発明のもう1つの実施例であって2つの中
間層を持つヘテロ構造の横断面図である。 第3図は、大きな不整合とそれに起因して増殖した欠陥
を有する従来のヘテロ構造を示した横断面図である。 20……ヘテロ構造、22、34……基板、26、3
0、36……中間層、24、38……上部エピタキシャ
ル成長層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレン・クラーク・ワーレン アメリカ合衆国ニユーヨーク州ピイークス キル、ビイラ・ドライブ60番地 (72)発明者 ジエリイ・マクフアーソン・ウツドオール アメリカ合衆国ニユーヨーク州ベツドフオ ード、アツプランド・ロード・ノース10番 地 (56)参考文献 特開 昭49−46870(JP,A) 特公 昭51−34392(JP,B2) 特公 昭51−17374(JP,B2)
Claims (2)
- 【請求項1】結晶構造及び所定のバルク格子定数を有す
る半導体材料からなる基板と、 前記バルク格子定数と異なるバルク格子定数を有する半
導体材料からなる、無ひずみの上部エピタキシャル層
と、 前記基板のバルク格子定数と少なくとも2.5%異なる
バルク格子定数を有する半導体材料からなる、前記基板
と前記上部エピタキシャル層との間にさまれたはさまれ
た中間エピタキシャル層であって、前記上部エピタキシ
ャル層の前記バルク格子定数と実質的に等しい部分的に
緩和された面内格子定数を有し、かつひずみによって6
0度転位が実質的に生じない厚さを有する中間エピタキ
シャル層と を含む単結晶ヘテロ構造。 - 【請求項2】結晶構造及び所定のバルク格子定数を有す
る半導体材料からなる基板を用意する工程と、 前記基板のバルク格子定数と少なくとも2.5%異なる
バルク格子定数を有する半導体材料からなるエピタキシ
ャル層を上記基板上に成長させる工程と、 前記エピタキシャル層が3次元成長から2次元成長にな
って成長している間であって、ひずみによって前記エピ
タキシャル層に60度転位が実質的に生じない厚さのと
きに前記エピタキシャル層の成長を停止させ、前記基板
上に、部分的に緩和された面内格子定数を有する中間エ
ピタキシャル層を形成する工程と、 前記中間エピタキシャル層の前記面内格子定数と実質的
に等しいバルク格子定数を有する半導体材料からなる上
部エピタキシャル層を前記中間エピタキシャル層上に成
長させる工程と を含む単結晶ヘテロ構造の形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/227,955 US5221367A (en) | 1988-08-03 | 1988-08-03 | Strained defect-free epitaxial mismatched heterostructures and method of fabrication |
US227955 | 1994-04-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0274600A JPH0274600A (ja) | 1990-03-14 |
JPH062640B2 true JPH062640B2 (ja) | 1994-01-12 |
Family
ID=22855139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1184886A Expired - Lifetime JPH062640B2 (ja) | 1988-08-03 | 1989-07-19 | 単結晶ヘテロ構造及びその形成方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5221367A (ja) |
EP (1) | EP0353423B1 (ja) |
JP (1) | JPH062640B2 (ja) |
KR (1) | KR930006524B1 (ja) |
CN (1) | CN1016296B (ja) |
CA (1) | CA1330194C (ja) |
DE (1) | DE68923920T2 (ja) |
ES (1) | ES2075837T3 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2675948A1 (fr) * | 1991-04-23 | 1992-10-30 | Centre Nat Rech Scient | Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications. |
WO1994016459A1 (en) * | 1993-01-13 | 1994-07-21 | Sumitomo Chemical Company, Limited | Semiconductor expitaxial substrate |
MXPA94009540A (es) * | 1993-07-30 | 2005-04-29 | Martin Marietta Energy Systems | Procedimiento para hacer crecer una pelicula epitaxialmente sobre una superficie de oxido, y las estructuras formadas con el procedimiento. |
US5693140A (en) * | 1993-07-30 | 1997-12-02 | Lockheed Martin Energy Systems, Inc. | Process for growing a film epitaxially upon a MgO surface |
JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
US5456206A (en) * | 1994-12-07 | 1995-10-10 | Electronics And Telecommunications Research Institute | Method for two-dimensional epitaxial growth of III-V compound semiconductors |
US6184144B1 (en) * | 1997-10-10 | 2001-02-06 | Cornell Research Foundation, Inc. | Methods for growing defect-free heteroepitaxial layers |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
US6515316B1 (en) | 2000-07-14 | 2003-02-04 | Trw Inc. | Partially relaxed channel HEMT device |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6638838B1 (en) * | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
KR100359739B1 (ko) * | 2000-12-28 | 2002-11-09 | 한국과학기술연구원 | 이종 단결정박막의 접합 및 덧성장방법 |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US7046719B2 (en) | 2001-03-08 | 2006-05-16 | Motorola, Inc. | Soft handoff between cellular systems employing different encoding rates |
US6784074B2 (en) * | 2001-05-09 | 2004-08-31 | Nsc-Nanosemiconductor Gmbh | Defect-free semiconductor templates for epitaxial growth and method of making same |
US7060131B2 (en) * | 2001-05-09 | 2006-06-13 | Hrl Laboratories, Llc | Epitaxy with compliant layers of group-V species |
US6653166B2 (en) * | 2001-05-09 | 2003-11-25 | Nsc-Nanosemiconductor Gmbh | Semiconductor device and method of making same |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
EP2267762A3 (en) * | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
FR2857751B1 (fr) * | 2003-07-18 | 2005-12-30 | Commissariat Energie Atomique | Procede de mesure de parametres physiques d'au moins une couche d'un materiau aux dimensions micrometriques |
US7045836B2 (en) * | 2003-07-31 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having a strained region and a method of fabricating same |
CN100423291C (zh) * | 2003-09-05 | 2008-10-01 | 新科实业有限公司 | 具有带掩埋氧化层的金属-半导体-金属(msm)光探测器的***和方法 |
US7495267B2 (en) * | 2003-09-08 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having a strained region and a method of fabricating same |
US7923098B2 (en) * | 2008-01-02 | 2011-04-12 | The Board Of Regents Of The University Of Oklahoma | Low-defect-density crystalline structure and method for making same |
JP6241939B2 (ja) * | 2014-02-27 | 2017-12-06 | 国立研究開発法人物質・材料研究機構 | デバイス作製用基板、その製造方法及び近赤外線発光デバイス |
ES2749215T3 (es) * | 2014-03-13 | 2020-03-19 | Azur Space Solar Power Gmbh | Célula solar múltiple |
US10272861B2 (en) | 2016-09-15 | 2019-04-30 | Iddea California, Llc | Vehicle front bumper with lockable storage drawer |
US11380813B2 (en) | 2019-02-11 | 2022-07-05 | Solaero Technologies Corp. | Metamorphic solar cells |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3995303A (en) * | 1975-06-05 | 1976-11-30 | Bell Telephone Laboratories, Incorporated | Growth and operation of a step-graded ternary III-V heterojunction p-n diode photodetector |
US4075651A (en) * | 1976-03-29 | 1978-02-21 | Varian Associates, Inc. | High speed fet employing ternary and quarternary iii-v active layers |
JPS55115380A (en) * | 1979-02-28 | 1980-09-05 | Oki Electric Ind Co Ltd | Semiconductor device |
JPS5972717A (ja) * | 1982-10-20 | 1984-04-24 | Toshiba Corp | 半導体単結晶の製造方法 |
US4632712A (en) * | 1983-09-12 | 1986-12-30 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
JPH0758774B2 (ja) * | 1984-10-26 | 1995-06-21 | 工業技術院長 | 半導体装置 |
JPS61144015A (ja) * | 1984-12-18 | 1986-07-01 | Nec Corp | 基板のない半導体装置及びその製造方法 |
JPS61166124A (ja) * | 1985-01-18 | 1986-07-26 | Oki Electric Ind Co Ltd | 気相エピタキシヤル成長法 |
US4548658A (en) * | 1985-01-30 | 1985-10-22 | Cook Melvin S | Growth of lattice-graded epilayers |
US4665415A (en) * | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
JPS61291491A (ja) * | 1985-06-19 | 1986-12-22 | Mitsubishi Monsanto Chem Co | りん化ひ化ガリウム混晶エピタキシヤルウエハ |
KR900002687B1 (ko) * | 1985-12-16 | 1990-04-23 | 후지쓰가부시끼가이샤 | Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법 |
US4707216A (en) * | 1986-01-24 | 1987-11-17 | University Of Illinois | Semiconductor deposition method and device |
JP2533086B2 (ja) * | 1986-03-07 | 1996-09-11 | 富士通株式会社 | GaInPのエピタキシヤル成長方法とその構造 |
US4804639A (en) * | 1986-04-18 | 1989-02-14 | Bell Communications Research, Inc. | Method of making a DH laser with strained layers by MBE |
US4819039A (en) * | 1986-12-22 | 1989-04-04 | American Telephone And Telegraph Co. At&T Laboratories | Devices and device fabrication with borosilicate glass |
JPH07107895B2 (ja) * | 1987-01-28 | 1995-11-15 | シャープ株式会社 | 化合物半導体基板 |
JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
US4807006A (en) * | 1987-06-19 | 1989-02-21 | International Business Machines Corporation | Heterojunction interdigitated schottky barrier photodetector |
JPS63219057A (ja) * | 1987-09-29 | 1988-09-12 | Canon Inc | 文字処理装置 |
-
1988
- 1988-08-03 US US07/227,955 patent/US5221367A/en not_active Expired - Lifetime
-
1989
- 1989-05-25 CA CA000600745A patent/CA1330194C/en not_active Expired - Fee Related
- 1989-06-09 EP EP89110424A patent/EP0353423B1/en not_active Expired - Lifetime
- 1989-06-09 ES ES89110424T patent/ES2075837T3/es not_active Expired - Lifetime
- 1989-06-09 DE DE68923920T patent/DE68923920T2/de not_active Expired - Fee Related
- 1989-07-19 JP JP1184886A patent/JPH062640B2/ja not_active Expired - Lifetime
- 1989-07-31 CN CN89106257A patent/CN1016296B/zh not_active Expired
- 1989-08-02 KR KR8911115A patent/KR930006524B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0353423A2 (en) | 1990-02-07 |
EP0353423A3 (en) | 1990-12-27 |
CA1330194C (en) | 1994-06-14 |
CN1042273A (zh) | 1990-05-16 |
DE68923920T2 (de) | 1996-04-18 |
US5221367A (en) | 1993-06-22 |
JPH0274600A (ja) | 1990-03-14 |
KR900003969A (ko) | 1990-03-27 |
DE68923920D1 (de) | 1995-09-28 |
KR930006524B1 (en) | 1993-07-16 |
ES2075837T3 (es) | 1995-10-16 |
EP0353423B1 (en) | 1995-08-23 |
CN1016296B (zh) | 1992-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH062640B2 (ja) | 単結晶ヘテロ構造及びその形成方法 | |
US6232138B1 (en) | Relaxed InxGa(1-x)as buffers | |
JP2582506B2 (ja) | 多層材料及びその製造方法 | |
JP2669368B2 (ja) | Si基板上化合物半導体積層構造の製造方法 | |
US4558336A (en) | MBE Growth technique for matching superlattices grown on GaAs substrates | |
JPH0766922B2 (ja) | 半導体装置の製造方法 | |
JPH033364A (ja) | 半導体装置 | |
US4517047A (en) | MBE growth technique for matching superlattices grown on GaAs substrates | |
US5001521A (en) | Semiconductor substrate including strained layer superlattice structure layer | |
US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
US6589335B2 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
EP0263866B1 (en) | Semiconductor device including an epitaxial layer on a lattice-mismatched single crystal substrate | |
JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
JPH0722312A (ja) | 歪半導体膜の製造方法 | |
JP3923108B2 (ja) | 半導体積層構造体 | |
Harbison et al. | Metallic quantum wells grown by molecular‐beam epitaxy | |
JPS63186416A (ja) | 化合物半導体基板 | |
JPS63184320A (ja) | 半導体装置 | |
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
TWO-WEEK LOAN | Materials & Chemical Sciences Division | |
JP2599576B2 (ja) | Iii−v族の化合物半導体の二次元薄膜の成長方法 | |
JPH05175144A (ja) | 半導体装置およびその製造方法 | |
Liliental-Weber et al. | The structure of GaAs/Si (211) heteroepitaxial layers | |
JPH06181174A (ja) | Si基板上へのIII−V族化合物半導体のヘテロエピタキシャル成長法 |