JPH062640B2 - 単結晶ヘテロ構造及びその形成方法 - Google Patents

単結晶ヘテロ構造及びその形成方法

Info

Publication number
JPH062640B2
JPH062640B2 JP1184886A JP18488689A JPH062640B2 JP H062640 B2 JPH062640 B2 JP H062640B2 JP 1184886 A JP1184886 A JP 1184886A JP 18488689 A JP18488689 A JP 18488689A JP H062640 B2 JPH062640 B2 JP H062640B2
Authority
JP
Japan
Prior art keywords
lattice constant
layer
growth
substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1184886A
Other languages
English (en)
Other versions
JPH0274600A (ja
Inventor
マシユー・フランシス・チイザーム
ピイーター・ダニエル・カークナー
アレン・クラーク・ワーレン
ジエリイ・マクフアーソン・ウツドオール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0274600A publication Critical patent/JPH0274600A/ja
Publication of JPH062640B2 publication Critical patent/JPH062640B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、格子不整合ヘテロ構造及び不整合基板上に結
晶材料層を成長させるエピタキシャル成長法に関する。
Ｂ．従来の技術と本発明が解決しようとする課題 最近まで、無ひずみ格子定数の違う異なる材料のヘテロ
接合構造を用いて光電子的及び高速な固体デバイスを製
造することはほとんど例がなかった。格子整合の必要性
のため、材料の選択は２つの主要な系に制限されてい
た。１つはＧａＡｓ基板上に成長されるＡｌx Ｇａ1-x
Ａｓ−ＧａＡｓであり、他の１つはＩｎＰ基板上に成長
されるＩｎ0-53Ｇａ0.47、Ａｓ−Ｉｎ0.52Ａｌ0.48Ａｓ
である。
あいにく、多くの固体デバイスのための最適な材料のパ
ラメータは、これらの、又はその他の入手可能なバルク
基板に対して格子不整合な材料系又は合金組成で得られ
る。そのため、例えばＧａＡｓのような入手しやすいバ
ルク基板上に任意の格子定数を持つ複数層のデバイスを
製造できることが非常に望ましい。この方法を使用でき
るかどうかは、デバイス層内に伝播する欠陥の密度を最
小限にできるかに依存している。最近の研究は、Ｓｉ基
板上にＧａＡｓデバイス成長させる可能性及び２つのデ
バイス技術の融合の可能性を呈示している。ＧａＡｓ−
ＩｎxＧａ1-xＡｓ系を使う直列太陽電池の応用のための
格子不整合の研究にも関心が示されている。
たとえ、種々の整合していない系から成るヘテロ接合を
有するデバイスの潜在的な有用性を評価できたとして
も、格子相互が整合していない材料間の境界面が、その
潜在的な有用性を大いに制限する電気特性を持つ構造的
欠陥の原因であることが判明している。
これらの欠陥は、刃状転位と６０度ミスフイット転位と
６０度スレッディング転位(threadingｄｉｓｌｏｃａｔ
ｉｏｎ）を含む。“ミスフイット転位”という用語は、
基板の平面に平行に位置する転位又はその転位線の一部
分を意味する。従って、基板とエピタキシャル層との間
の格子不整合を部分的に吸収することができる。“スレ
ッディング転位”という用語は、厳密にいえば、基板か
ら出発し、基板上のエピタキシャル層中に伝播する転位
をいうが、日常的には、基板の平面に対して傾斜し、そ
して成長軸に対して垂直でない角度でエピタキシャル層
中を伝播する任意の転位をいう。“スレッディング転
位”という用語は、以下、このような日常的な意味で使
用する。６０度転位は、すべりによって引き起こされ、
そのために、それらの転位は、ミスフイット線分（セグ
メント）及びスレッディング線分の両方を含み得る。刃
状転位は、２つの６０度転位の反応（相互作用）によっ
て形成され得る。従って、反応しなかった線分は、６０
度転位として働き得る。刃状転位自体は、不動であり、
すべらない。刃状転位は、ほとんど光電気的活動をしな
いと報告されている。刃状転位は、２つの６０度転位か
ら成り、そのために刃状転位は、単一の６０度転位に比
べて不整合を２倍緩和する。刃状転位は、一定の緩和又
はミスフイットで比較すれば密度が低く、かつ不動であ
るので、６０度転位よりも望ましい。６０度ミスフイッ
ト転位は電気的に活性であるが、不整合界面に存在する
か、又は界面近くに存在するため、それらの転位は相次
ぐ層から空間的に分離される。例えば、ｐ−ｎ接合分離
のような種々の電気的分離技術は、さらにそれらの影響
を減じるために使用され得る。
Ｓｉ基板上のＧａＡｓ及びＧａＡｓ基板上のＩｎＧａＡ
ｓにおける共通の問題は、塑性変形によって大きな格子
不整合を吸収する結果として生じる高密度のスレッディ
ング転位である。スレッディング転位は、放射再結合に
関係していることが知られている。そして、その転位
は、デバイス層を通して延びるため、かかる層から製造
された光学的及び電気的デバイスの性能に悪影響を与え
る。
転位の効果を最小限にするために、ある従来技術に係る
方法は、格子が不整合の材料の仮晶形成的な成長を利用
している。エピタキシャル層と基板との間に十分な引き
つけ力が存在し、かつ不整合が十分に小さな装置では、
格子不整合材料が最初、基板上に２次元的にエピタキシ
ャル成長し、このエピタキシャル層は基板の面内格子構
造に一致して成長し、不整合は弾性ひずみによって吸収
される。この成長は、エピタキシャル層材料の無ひずみ
バルク格子定数ではなく、基板の格子定数をもって成長
するので「同等の成長」と呼ばれる。同等の成長は、層
の厚さが、転位の導入がエネルギー的及び促進されるひ
ずみエネルギーを定める臨界的な厚さ（約１乃至５％の
不整合の場合は約１乃至１００ｎｍ）以下であれば、仮
晶である。しかしながら、多くの電子的及び光電子的デ
バイスは、仮晶の限界を越える厚さを持つ格子不整合
層、又は不整合が大きすぎて２次元の核形成を与えるこ
とができないような格子不整合層を必要とする。
格子不整合材料のヘテロ接合を形成する第２の従来技術
の方法は、交互の層を圧縮ひずみと引張ひずみの状態に
し、平均格子定数を基板に整合させるひずみ層超格子技
術を利用するものである。超格子は、ほとんどミスフィ
ット転位をなくすことができるけれども、超格子の平均
格子定数を基板に整合させる必要性、個々の層の厚さを
臨界厚さ未満に維持する必要性、及び２次元成長を維持
するように不整合を制限する必要性によって、材料の選
択幅がいぜんとして制限されている。
さらに他の従来技術の方法において、所望の格子定数
は、組成のステップ勾配(compositionalｓｔｅｐ−ｇｒ
ａｄｉｎｇ）によって、すなわち、臨界厚さを越える厚
さのいくつかの層を成長させ、各界面における格子定数
の変化を約１．５％(InGaAs系において）以下に制限す
ることによって、得ることができる。基板材料の格子定
数から最終層の格子定数への勾配（ｇｒａｄｉｎｇ）
は、成長プロセスを通じて確実に２次元成長を行なわせ
ることができるように十分に小さなステップで与えられ
る。
勾配法の欠点は、多層結合体が、追加のミスフィット転
位やスレッデイング転位を引き起こしうる大きさの総み
ずみエネルギを含むことである。従ってその構造は、相
当数の望ましくないスレッティング転位を含み、また製
造に時間がかかる。
勾配法は、電気的及び光学的特性の劣化や不確実な動作
を生じやすい。形成された欠陥は、光電気的に活性であ
り、しかも強い散乱体である。そのため、転位層材料
は、大きな緩衝層又はドリフト電界によってヘテロ構造
の活性領域から分離されなければならない。
Ｃ．課題を解決するための手段 本発明は、単結晶ヘテロ接合構造、及び無ひずみのバル
ク格子定数に大きな不整合を有する種々の材料間にヘテ
ロ接合を形成するための方法である。
これは、結晶構造及び所定のバルク格子定数を有する半
導体材料から成る基板と、基板のバルク格子定数と不整
合のバルク格子定数を有する半導体材料から成る上部エ
ピタキシャル成長層との間に薄い中間層を介在させるこ
とによって達成される。中間層は、基板と上部エピタキ
シャル層との間の不整合よりも中間層と基板のバルク格
子定数との間の不整合の方が大きくなるような無ひずみ
バルク格子定数を持つ半導体材料から構成される。大き
な格子不整合の場合は、層に発生するひずみが部分的に
緩和される格子定数で成長する成長期間があることが知
られている。部分的に緩和された格子定数を生じるのに
必要な不整合の大きさは、系（材料）と成長条件に依存
している。ＩｎＧａＡｓ系の場合、発明者らは、不整合
が約２．５％又はそれ以上でなければならないことを確
認した。発明者らは、さらに、この成長期間中に、膜が
３次元成長するときの短期間の成長中に導入される刃状
転位の平面配列によりひずみが部分的に緩和されるとい
うことも確認した。このときの刃状転位の配列は、ひず
みの部分的緩和及び最小限の追加の成長によって層が合
体し３次元成長から２次元成長になるとき、スレッディ
ング転位の形成を最小にするのに十分である。本発明の
方法に従うと、刃状転位によりひずみを部分的に緩和し
ながら層が本質的に２次元モードで成長している間に、
中間層の成長が停止される。中間層の成長は、中間層の
厚さが、残存ひずみに依存する第２の臨界厚さ、すなわ
ち、ひずみを緩和するために、スレッディング線分を持
つ６０度ミスフィット転位が生じるようになる厚さに達
する前に停止される。次に、中間層上の上部層のエピタ
キシャル成長が開始される。上部エピタキシャル層のバ
ルク格子定数は、ひずみが部分的に緩和された中間層の
面内格子定数にほぼ等しい。そのため、上部層にはひず
みがなく、そして、あたかも格子整合基板上に成長した
かのように、追加の欠陥の導入に対して安定している。
中間層の成長は、光電気的に活性なスレッディング転位
があまり成形されない厚さにすることが重要である。刃
状転位の平面配列は、界面近くに集中し、エピタキシャ
ル層内に異動することができない。従って隣接層の特性
に影響を与えない。従って、活性領域を塑性変形領域か
ら分離させるために、ヘテロ構造内に大きな緩衝層又は
ドリフト電界を含ませる必要性は、本発明によって潜在
的に除去される。
発明の一実施例においては、分子線エピタキシ（ＭＢ
Ｅ）が、Ｉｎ0.9Ｇａ0.1Ａｓ中間層を使用してＧａＡｓ
基板上に、無ひずみ低欠陥条件でＩｎ0.72Ｇａ0.28Ａｓ
のエピタキシャル層を成長させるために使用されてい
る。Ｉｎ0.9Ｇａ0.1Ａｓの中間層は３乃至１０ｎｍの厚
みを持っている。一般的なヒ素安定化した成長条件下で
この厚みの範囲の成長期間に、格子定数の不整合のほぼ
８０％が、Ｉｎ0.9Ｇａ0.1Ａｓ−ＧａＡｓ界面に生じる
刃状転位の平面配列によって吸収される。光電気的に活
性なスレッディング転位は、多数形成されなかった。そ
の結果、８０％緩和されたＩｎ0.9Ｇａ0.1Ａｓのバルク
格子定数にほぼ等しいバルク格子定数を有するＩｎ0.72
Ｇａ0.28Ａｓのエピタキシャル層がひずまずに、かつ比
較的欠陥無しに成長した。スレッディング転位の密度が
特定の用途に対して高すぎるならば、小さな密度のスレ
ッディング転位に対して効果的であると文献で報告され
ている。「ひずみ層超格子」技術がある。不整合を吸収
するための従来技術の方法から生じる大きな密度のスレ
ッディング転位は、各界面で結晶から除去できるスレッ
ディング転位の数に制限があるため、びずみ層超格子転
位濾過技術では実際には処理できない。
本発明の他の実施例においては、２つの中間層が成長さ
れる。この実施例ではＩｎ0.9Ｇａ0.1Ａｓ中間層を約１
０ｎｍ厚みに成長させるためにＭＢＥが用いられる。そ
して、２次元相での成長の間、ＧａＡｓ基板との界面に
又は界面近くに刃状転位を組込むことによって、最初の
６．３％の不整合の約８０％が緩和した。３次元成長に
続いて、連続した実質的に２次元の膜を１０ｎｍの厚み
まで成長させたとき、層は、すべりによって追加の６０
度ミスフィット転位を生じるのに必要な臨界厚さ（残存
格子不整合１．３％の場合）を超えなかった。面内格子
定数は、無ひずみのＩｎ0.72Ｇａ0.28Ａｓとほぼ同じで
ある。さらに、実験値の変動による不整合から生じるひ
ずみ効果を予防するために、Ｉｎ0.9Ｇａ0.1Ａｓにおけ
る残存圧縮ひずみは、Ｉｎ0.63Ｇａ0.37Ａｓを２０ｎｍ
の厚さに成長させることによって相殺させることがで
き、Ｉｎ0.72Ｇａ0.28Ａｓの面内格子定数で成長したと
きは、１０ｎｍのＩｎ0.9Ｇａ0.1Ａｓ層における正味残
存圧縮ひずみエネルギとつりあう正味張力ひずみを持っ
ている。次に、もし、正味ひずみエネルギがあったとし
てもごくわずかしか含まない基板−２重中間層の積層体
の上に、上部Ｉｎ0.72Ｇａ0.28Ａｓ層を、ほとんど無欠
陥でひずみのない任意の厚さに成長させることができ
る。この格子定数の変換は、通常のＭＢＥ成長速度で約
２分かかって３０ｎｍ成長の範囲内で達成された。
本発明のヘテロ接合構造は、伝播する光電気的に活性な
結晶欠陥の大きな密度を持たずに不整合基板上に成長し
たエピタキシャル層を備えている。従って、本発明によ
れば、適当な基板に対して、格子整合していない非常に
望ましい材料系を使用して、新しい光電子デバイスのア
レイをつくることが可能である。これらの材料系は、Ｇ
ａＡｓ上のＩｎＧａＡｓ、Ｓｉ上のＧｅ−Ｓｉ合金そし
てＳｉ上のＧａＡｓ又はＩｎＧａＡｓを含んでいる。
Ｄ．実施例 本発明によると、ひずみのない、本質的に無欠陥なエピ
タキシャル層を含んでいるヘテロ構造は、基板上に成長
され、基板とエピタキシャルの半導体材料の無ひずみ格
子定数間には大きな相違がある。ひずみのない、本質的
に無欠陥なエピタキシャル層の形成は、基板と上部エピ
タキシャル層との間に薄い中間層をはさむだけで達成さ
れる。本発明のヘテロ構造を製造する独特の方法は、ひ
ずんだ層の成長とその層緩和作用の性質にある程度基づ
いている。大きな不整合を有する層の成長中のひずみの
緩和は、ムネカタ他による研究論文において説明されて
いる。その論文の表題は「ＧａＡｓ上のＩｎＡｓへテロ
エピタキシの格子緩和」（１９８７年発行のＪｏｕｒｎ
ａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ８１号、
２３７頁〜２４２頁）である。ムネカタ他は、種々の成
長条件で、ＭＢＥによるＧａＡｓ上のＩｎＡｓの成長に
ついて詳しく述べている。それには、ＧａＡｓ基板上の
ＩｎＡｓエピタキシャル層の成長は、最初はＩｎＡｓ層
がひずんでＩｎＡｓ層の面内格子定数が基板の格子定数
と整合するように、仮晶形成的に行なわれることが示さ
れている。その後、成長が続くにつれて、１００％の格
子緩和（ＩｎＡｓエピタキシャル層が本来の格子定数を
取り戻すこと。）が達成されるまでＩｎＡｓエピタキシ
ャル層の格子緩和が徐々に行なわれ、不整合を吸収す
る。
発明者等は、無ひずみ格子定数に大きな不整合がある場
合は、最初２次元の平面的な仮晶成長をし、その後、層
が多数の島状あるいは丘状部分を形成する３次元成長に
進み、そしてこの３次元成長中に、ひずみの大部分が、
刃状転位の平面配列の導入によって急激に取り除かれる
ことを確認した。ＩｎＧａＡｓ／ＧａＡｓ界面では、こ
の現象は約１乃至２ｎｍ成長した後に起る。成長が約１
０乃至２０ｎｍの厚さまで続くと、３次元の丘状構造が
合体して平面構造になり、成長は再び２次元成長にな
る。刃状転位の平面配列は、層の成長が２次元に戻った
とき、スレッディング転位の形成を最小にするのに十分
である。この部分緩和の期間中、流量と温度の適正な条
件下で、１乃至２ｎｍから１０乃至２０ｎｍまでの成長
が部分的に緩和された格子定数で行なわれる。ＩｎＧａ
Ａｓ／ＧａＡｓの場合は、約８０％緩和される。成長が
この点を越えて進むと、ひずみエネルギが大きくなり、
そして、層中に伝播して材料を無ひずみ状態に徐々に緩
和させる６０度転位の形成を緩和する。
第３図は、大きな不整合を持った材料の通常の成長から
生じる従来のヘテロ接合構造１０の横断図面を示してい
る。ヘテロ接合構造１０は、無ひずみ格子定数ａSを持
つ半導体材料からなる基板１２と、無ひずみ格子定数ａ
Lを持つ上記半導体材料と異なる半導体材料から成るエ
ピタキシャル成長層１４とを含んでいる。格子不整合率
ＥL-Sは、基板１２とエピタキシャル成長層１４の無ひ
ずみ格子定数間の差により、次のように表わされ得る。
ここで、ΔａL-Sは、ａL−ａSの絶対値である。
エピタキシャル成長層１４として使われる種々の材料
は、無ひずみ格子定数ａLよりも大きいか又は小さいか
のいずれかのバルク格子定数を持ち得るので、式（１）
において上記両格子定数の差の絶対値が用いられる。Ｅ
L-Sが２．５％又はそれ以上である場合、第３図に示す
ように、１００％の緩和を許容するのに十分な厚さまで
エピタキシャル層１４を成長させると刃状ミスフィット
転位１５及び高密度の光電気的に活性なスレッディング
転位１６の両方が結果として形成される。それらの欠陥
のため、第３図に示すヘテロ接合構造は、多くの光電気
的な用途で有効に利用できなくなる。
本発明による方法では、中間層は、部分的に緩和された
面内格子定数が成長している間に、層の成長を中断させ
ることによって形成される。
発明者は、部分的緩和成長期間中に、多数のスレッディ
ング転位の発生なしに、刃状転位の平面配列によって、
ひずみが実質的に部分的に取り除かれることを確かめ
た。この段階で、上部のエピタキシャル層の成長が開始
される。上部エピタキシャル層は、部分的に緩和された
中間層の面内格子定数にほぼ等しいバルク格子定数を持
ち、従って上部エピタキシャル層はひずみがなく、かつ
無欠陥な層に成長する。上部エピタキシャル層は、部分
的に緩和された中間層の面内格子定数に対して格子整合
であるが、基板とは不整合である。従って、本発明は、
薄い中間層しか含まず、そして基板に対して大きな格子
不整合を持つエピタキシャル層を有するヘテロ構造を提
供する。
第１図に示すように、本発明のヘテト構造２０は、バル
ク格子定数ａSを持つ半導体材料から成る基板２２を含
んでいる。ヘテロ構造２０は、さらにバルク格子定数ａ
L2を持つ半導体材料から成る上部エピタキシャル成長層
２４を含んでいる。上記層２４及び基板２２の間にはさ
まれた層は、半導体材料から成るエピタキシャル成長層
２６である。この中間層２６は、バルク格子定数ａLを
有している。
上述のように、層２６のエピタキシャル成長は、基板の
格子定数ａSに対して仮晶にそしてひずんだ状態で開始
する。その成長が最初の臨界厚さに達した後、ひずみ
は、刃状転位によって部分的に取り除かれることにな
る。そして、それから層２６は、部分的に緩和された面
内格子定数ａL1を持って成長する。層２６は、成長条件
及び使用される材料に依存し、予め決定された厚みだけ
部分的に緩和された面内格子定数で成長し続ける。層２
６の成長の停止は、ａL1の格子定数で成長している間に
行なわれる。そのため、層２６と基板２２間の不整合率
は、次のように定義される。
ここでΔａL1-S＝ａL1−ａSの絶対値 ＥL-Sによって定義されるＩｎＧａＡｓ／ＧａＡｓ系に
おける層２６と基板２２間のバルク格子不整合は、２．
５％以上であるべきであり、そして典型的には、３％乃
至７．５％の範囲内にある。ＩｎＡｓを成長させるため
に層２６の成長が中断されるとき、ひずみは、ほぼ８０
％取り除かれる。従って、ヘテロ構造２０の不整合率Ｅ
L1-Sは、ＥL-Sのほぼ８０％である。部分的緩和値、換
言すれば、残存ひずみ率ＥL1は次のように定義される。
ここでΔａLは、ａL1−ａLの絶対値に等しい。
ＩｎＧａＡｓの８０％緩和された面内格子定数に関し
て、部分的緩和値ＥL1は、ほぼ１乃至２％である。エピ
タキシャル層２４のバルク格子定数ａL2が中間層２６の
部分的に緩和された格子定数ａL1にほぼ等しくなるよう
に、エピタキシャル層２４及び中間層２６の半導体材料
が選ばれる。従って、層２４は、層２６と格子整合して
成長し、そのため、ひずみがなく無欠陥となる。
上記ＥL1-Sの定義において、絶対値が用いられる。その
理由は、格子定数ａL1が格子定数ａSより大きいか又は
小さいかのいづれかになり得るからである。唯一の要件
は、層２６のバルク無ひずみ格子定数ａLが基板２２の
格子定数ａSと少なくとも２．５％異なることである。
層２６のバルク格子定数ａL1は、ａLがａSより大きかろ
うと小さかろうと、常にａLとａSの値の間にある。更
に、層２６の厚みは、第２の臨界厚さよりも薄くなけれ
ばならない。この厚さは、この厚さを越えると、残存ひ
ずみを取り除くために６０度スレッディング転位が誘発
されるような厚さである。ＧａＡｓ基板上にＩｎＧａＡ
ｓを成長させる場合、ＩｎＧａＡｓが８０％緩和された
面内格子定数で成長している厚みは３ｎｍ乃至１０ｎｍ
の間である。
本発明の実施により、Ｉｎ0.72Ｇａ0.28Ａｓは、厚みが
１０ｎｍよりも小さいＩｎ0.9Ｇａ0.1Ａｓの中間層を介
してＧａＡａ基板上にＭＢＥ法によってエピタキシャル
に成長された。Ｉｎ0.9Ｇａ0.1Ａｓ層は、ヘテロ構造に
おけるひずみを取り除くために必要な、安定化し、かつ
特定場所に集中したダメージを含んでいた。その上、そ
のダメージは、境界面に閉じ込められた欠陥から主とし
て成っており、隣接層の光学特性又は移動度に全く又は
ほとんど影響を与えない。そのため、ダメージのある領
域から活性キャリアを分離させるためにヘテロ構造内に
大きなバッファ層又はドリフト電界を含ませる必要はな
い。
本発明を適用してひずみ欠陥の効果を十分に減少でき
る。無ひずみ格子定数が大きな不整合を示す他のヘテロ
構造の例は、Ｓｉ基板上にＧａＩｎＡｓ中間層を含み、
上部のエピタキシャル層としてＧａＡｓ又はＧａｌｎＡ
ｓを用いるものである。これらの両ヘテロ構造におい
て、ＧａＩｎＡｓ化合物は、十分なＥL-Sを確保するた
めに、少なくとも１５乃至２０％のＩｎを含んでいなけ
ればならない。
他のヘテロ構造は、ＧａＡｓ基板上にＧａｌｎＡｓの中
間層を含んでいる。上部のエピタキシャル層は、中間層
におけるＩｎ濃度が上部エピタキシャル層よりも高けれ
ば、ＧａＩｎＡｓを使用できる。ＡｌＩｎＡｓも、Ｇａ
ＩｎＡｓ／ＧａＡｓ組合せの上部エピタキシャル層とし
て使用できる。
また他のヘテロ構造においては、ＧａＡｓ基板上にＡｌ
ＩｎＡｓ中間層が使用される。上部エピタキシャル層
は、中間層のＩｎ濃度が上部エピタキシャル層より高け
ればＡｌＩｎＡｓを使用できる。ＧａＩｎＡｓも、Ａｌ
ＩｎＡｓ／ＧａＡｓ組合せの上部エピタキシャル層とし
て使用できる。
さらに他のヘテロ構造は、ＧａＡｓ基板とＩｎ0.8Ｇａ
0.2Ａｓ上部層との間に介在させたＩｎＡｓを含んでい
る。前に引用したムネカタ他による論文に示されるよう
に、ＧａＡｓ上のＩｎＡｓの漸進的緩和は、（１００）
の結晶配列を有するＧａＡｓ基板上で発生した。更に、
ムネカタ他によって研究された３つの成長条件、すなわ
ち、低い成長温度と高いＡｓ4／Ｉｎ比、中位の成長温
度と中位のＡｓ4／Ｉｎ比、高い成長温度と低いＡｓ4／
Ｉｎ比のうち、ＧａＡｓ上のＩｎＡｓの場合は、高い成
長温度と低いＡｓ4／Ｉｎ比が、本発明の中間層を成長
させるための好ましい条件であると考えられる。かかる
条件は、望ましい特性である、良好な表面拡散及び高移
動度を与えることが知られている。
本発明のもう１つの実施例においては、２つの中間層が
成長される。この実施例では、第２図に示されるよう
に、Ｉｎ0.9Ｇａ0.1Ａｓ中間層を約１０ｎｍの厚さに成
長させるためにＭＢＥ法が使われる。そしてその中間層
は、３次元相での成長中に、ＧａＡｓ基板３４の境界面
又は境界面近くに刃状転位を含ませることによって元の
６．３％不整合の約８０％緩和した。Ｉｎ0.9Ｇａ0.1Ａ
ｓ層は、１０ｎｍの厚みでは、連続した実質的に二次元
の薄膜に合体し、そして、すべりによって追加の６０度
ミスマッチ転位を発生させるのに必要な臨界厚さ（残存
格子不整合１．３％の場合）を越えなかった。この段階
で、面内格子定数は、ひずんでいないＩｎ0.72Ｇａ0.28
Ａｓの格子定数とほぼ同じである。さらに、実験値の変
動による不整合から起るひずみ効果を予防するために、
Ｉｎ0.9Ｇａ0.1Ａｓにおける残存圧縮ひずみは、Ｉｎ
0.63Ｇａ0.37Ａｓの層３６を２０ｎｍの厚さ成長させる
ことによって相殺され得る。そして、Ｉｎ0.72Ｇａ0.28
Ａｓの面内格子定数で成長したときは、１０ｎｍのＩｎ
0.9Ｇａ0.1Ａｓ層３０における正味残存圧縮ひずみとつ
り合う正味張力ひずみを持っている。次に、もし、正味
ひずみエネルギがあったとしてもごくわずかしか含まな
い基板−２重中間層の組合せの上に、上部Ｉｎ0.72Ｇａ
0.28Ａｓ層３８を任意の厚みに、ほとんど無欠陥でひず
みがないように成長させることができる。格子定数のこ
の変換は、ＭＢＥによる通常の成長速度で約２分間かか
って３０ｎｍの成長で達成された。
Ｅ．発明の効果 本発明によると、単結晶ヘテロ構造において、ひずみの
ない、無欠陥な上部エピタキシャル成長層を形成するこ
とができる。
【図面の簡単な説明】
第１図は、本発明の一実施例であって、欠陥が増殖しな
いようにした本発明に係るヘテロ構造の横断面図であ
る。 第２図は、本発明のもう１つの実施例であって２つの中
間層を持つヘテロ構造の横断面図である。 第３図は、大きな不整合とそれに起因して増殖した欠陥
を有する従来のヘテロ構造を示した横断面図である。 ２０……ヘテロ構造、２２、３４……基板、２６、３
０、３６……中間層、２４、３８……上部エピタキシャ
ル成長層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレン・クラーク・ワーレン アメリカ合衆国ニユーヨーク州ピイークス キル、ビイラ・ドライブ60番地 (72)発明者 ジエリイ・マクフアーソン・ウツドオール アメリカ合衆国ニユーヨーク州ベツドフオ ード、アツプランド・ロード・ノース10番 地 (56)参考文献 特開 昭49−46870（ＪＰ，Ａ) 特公 昭51−34392（ＪＰ，Ｂ２) 特公 昭51−17374（ＪＰ，Ｂ２)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】結晶構造及び所定のバルク格子定数を有す
    る半導体材料からなる基板と、 前記バルク格子定数と異なるバルク格子定数を有する半
    導体材料からなる、無ひずみの上部エピタキシャル層
    と、 前記基板のバルク格子定数と少なくとも２．５％異なる
    バルク格子定数を有する半導体材料からなる、前記基板
    と前記上部エピタキシャル層との間にさまれたはさまれ
    た中間エピタキシャル層であって、前記上部エピタキシ
    ャル層の前記バルク格子定数と実質的に等しい部分的に
    緩和された面内格子定数を有し、かつひずみによって６
    ０度転位が実質的に生じない厚さを有する中間エピタキ
    シャル層と を含む単結晶ヘテロ構造。
  2. 【請求項２】結晶構造及び所定のバルク格子定数を有す
    る半導体材料からなる基板を用意する工程と、 前記基板のバルク格子定数と少なくとも２．５％異なる
    バルク格子定数を有する半導体材料からなるエピタキシ
    ャル層を上記基板上に成長させる工程と、 前記エピタキシャル層が３次元成長から２次元成長にな
    って成長している間であって、ひずみによって前記エピ
    タキシャル層に６０度転位が実質的に生じない厚さのと
    きに前記エピタキシャル層の成長を停止させ、前記基板
    上に、部分的に緩和された面内格子定数を有する中間エ
    ピタキシャル層を形成する工程と、 前記中間エピタキシャル層の前記面内格子定数と実質的
    に等しいバルク格子定数を有する半導体材料からなる上
    部エピタキシャル層を前記中間エピタキシャル層上に成
    長させる工程と を含む単結晶ヘテロ構造の形成方法。
JP1184886A 1988-08-03 1989-07-19 単結晶ヘテロ構造及びその形成方法 Expired - Lifetime JPH062640B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/227,955 US5221367A (en) 1988-08-03 1988-08-03 Strained defect-free epitaxial mismatched heterostructures and method of fabrication
US227955 1994-04-15

Publications (2)

Publication Number Publication Date
JPH0274600A JPH0274600A (ja) 1990-03-14
JPH062640B2 true JPH062640B2 (ja) 1994-01-12

Family

ID=22855139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184886A Expired - Lifetime JPH062640B2 (ja) 1988-08-03 1989-07-19 単結晶ヘテロ構造及びその形成方法

Country Status (8)

Country Link
US (1) US5221367A (ja)
EP (1) EP0353423B1 (ja)
JP (1) JPH062640B2 (ja)
KR (1) KR930006524B1 (ja)
CN (1) CN1016296B (ja)
CA (1) CA1330194C (ja)
DE (1) DE68923920T2 (ja)
ES (1) ES2075837T3 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675948A1 (fr) * 1991-04-23 1992-10-30 Centre Nat Rech Scient Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.
WO1994016459A1 (en) * 1993-01-13 1994-07-21 Sumitomo Chemical Company, Limited Semiconductor expitaxial substrate
MXPA94009540A (es) * 1993-07-30 2005-04-29 Martin Marietta Energy Systems Procedimiento para hacer crecer una pelicula epitaxialmente sobre una superficie de oxido, y las estructuras formadas con el procedimiento.
US5693140A (en) * 1993-07-30 1997-12-02 Lockheed Martin Energy Systems, Inc. Process for growing a film epitaxially upon a MgO surface
JP3274246B2 (ja) * 1993-08-23 2002-04-15 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
US5456206A (en) * 1994-12-07 1995-10-10 Electronics And Telecommunications Research Institute Method for two-dimensional epitaxial growth of III-V compound semiconductors
US6184144B1 (en) * 1997-10-10 2001-02-06 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US7060131B2 (en) * 2001-05-09 2006-06-13 Hrl Laboratories, Llc Epitaxy with compliant layers of group-V species
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
EP2267762A3 (en) * 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
FR2857751B1 (fr) * 2003-07-18 2005-12-30 Commissariat Energie Atomique Procede de mesure de parametres physiques d'au moins une couche d'un materiau aux dimensions micrometriques
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
CN100423291C (zh) * 2003-09-05 2008-10-01 新科实业有限公司 具有带掩埋氧化层的金属-半导体-金属(msm)光探测器的***和方法
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7923098B2 (en) * 2008-01-02 2011-04-12 The Board Of Regents Of The University Of Oklahoma Low-defect-density crystalline structure and method for making same
JP6241939B2 (ja) * 2014-02-27 2017-12-06 国立研究開発法人物質・材料研究機構 デバイス作製用基板、その製造方法及び近赤外線発光デバイス
ES2749215T3 (es) * 2014-03-13 2020-03-19 Azur Space Solar Power Gmbh Célula solar múltiple
US10272861B2 (en) 2016-09-15 2019-04-30 Iddea California, Llc Vehicle front bumper with lockable storage drawer
US11380813B2 (en) 2019-02-11 2022-07-05 Solaero Technologies Corp. Metamorphic solar cells

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995303A (en) * 1975-06-05 1976-11-30 Bell Telephone Laboratories, Incorporated Growth and operation of a step-graded ternary III-V heterojunction p-n diode photodetector
US4075651A (en) * 1976-03-29 1978-02-21 Varian Associates, Inc. High speed fet employing ternary and quarternary iii-v active layers
JPS55115380A (en) * 1979-02-28 1980-09-05 Oki Electric Ind Co Ltd Semiconductor device
JPS5972717A (ja) * 1982-10-20 1984-04-24 Toshiba Corp 半導体単結晶の製造方法
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
JPH0758774B2 (ja) * 1984-10-26 1995-06-21 工業技術院長 半導体装置
JPS61144015A (ja) * 1984-12-18 1986-07-01 Nec Corp 基板のない半導体装置及びその製造方法
JPS61166124A (ja) * 1985-01-18 1986-07-26 Oki Electric Ind Co Ltd 気相エピタキシヤル成長法
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
US4665415A (en) * 1985-04-24 1987-05-12 International Business Machines Corporation Semiconductor device with hole conduction via strained lattice
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
KR900002687B1 (ko) * 1985-12-16 1990-04-23 후지쓰가부시끼가이샤 Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법
US4707216A (en) * 1986-01-24 1987-11-17 University Of Illinois Semiconductor deposition method and device
JP2533086B2 (ja) * 1986-03-07 1996-09-11 富士通株式会社 ＧａＩｎＰのエピタキシヤル成長方法とその構造
US4804639A (en) * 1986-04-18 1989-02-14 Bell Communications Research, Inc. Method of making a DH laser with strained layers by MBE
US4819039A (en) * 1986-12-22 1989-04-04 American Telephone And Telegraph Co. At&T Laboratories Devices and device fabrication with borosilicate glass
JPH07107895B2 (ja) * 1987-01-28 1995-11-15 シャープ株式会社 化合物半導体基板
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
US4807006A (en) * 1987-06-19 1989-02-21 International Business Machines Corporation Heterojunction interdigitated schottky barrier photodetector
JPS63219057A (ja) * 1987-09-29 1988-09-12 Canon Inc 文字処理装置

Also Published As

Publication number Publication date
EP0353423A2 (en) 1990-02-07
EP0353423A3 (en) 1990-12-27
CA1330194C (en) 1994-06-14
CN1042273A (zh) 1990-05-16
DE68923920T2 (de) 1996-04-18
US5221367A (en) 1993-06-22
JPH0274600A (ja) 1990-03-14
KR900003969A (ko) 1990-03-27
DE68923920D1 (de) 1995-09-28
KR930006524B1 (en) 1993-07-16
ES2075837T3 (es) 1995-10-16
EP0353423B1 (en) 1995-08-23
CN1016296B (zh) 1992-04-15

Similar Documents

Publication Publication Date Title
JPH062640B2 (ja) 単結晶ヘテロ構造及びその形成方法
US6232138B1 (en) Relaxed InxGa(1-x)as buffers
JP2582506B2 (ja) 多層材料及びその製造方法
JP2669368B2 (ja) Ｓｉ基板上化合物半導体積層構造の製造方法
US4558336A (en) MBE Growth technique for matching superlattices grown on GaAs substrates
JPH0766922B2 (ja) 半導体装置の製造方法
JPH033364A (ja) 半導体装置
US4517047A (en) MBE growth technique for matching superlattices grown on GaAs substrates
US5001521A (en) Semiconductor substrate including strained layer superlattice structure layer
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
US6589335B2 (en) Relaxed InxGa1-xAs layers integrated with Si
US5183776A (en) Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers
EP0263866B1 (en) Semiconductor device including an epitaxial layer on a lattice-mismatched single crystal substrate
JP3169057B2 (ja) 化合物半導体層の成長方法
JPH0722312A (ja) 歪半導体膜の製造方法
JP3923108B2 (ja) 半導体積層構造体
Harbison et al. Metallic quantum wells grown by molecular‐beam epitaxy
JPS63186416A (ja) 化合物半導体基板
JPS63184320A (ja) 半導体装置
JPH03188619A (ja) 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法
TWO-WEEK LOAN Materials & Chemical Sciences Division
JP2599576B2 (ja) Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法
JPH05175144A (ja) 半導体装置およびその製造方法
Liliental-Weber et al. The structure of GaAs/Si (211) heteroepitaxial layers
JPH06181174A (ja) Ｓｉ基板上へのＩＩＩ−Ｖ族化合物半導体のヘテロエピタキシャル成長法