JPH0626341B2 - 通信装置 - Google Patents

通信装置

Info

Publication number
JPH0626341B2
JPH0626341B2 JP62119163A JP11916387A JPH0626341B2 JP H0626341 B2 JPH0626341 B2 JP H0626341B2 JP 62119163 A JP62119163 A JP 62119163A JP 11916387 A JP11916387 A JP 11916387A JP H0626341 B2 JPH0626341 B2 JP H0626341B2
Authority
JP
Japan
Prior art keywords
line
bit
slot
gate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62119163A
Other languages
English (en)
Other versions
JPS6359040A (ja
Inventor
ジャン・カルヴィニャック
ピエール・セコンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6359040A publication Critical patent/JPS6359040A/ja
Publication of JPH0626341B2 publication Critical patent/JPH0626341B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、回線が活動状態で使用されていない短い時間
の間、回線交換結合上に残された帯域幅を動的に再割当
てするためにパケット/回線交換システムで使用される
機構に関するものである。
B.従来技術 将来の通信ネットワークは、パケット交換トラフィック
ならびに回線交換トラフィックに適応しなければならな
い。この組合せを実現するための種々の方法が知られて
いる。しかし、長期的には、最も経済的な方法のみが生
き残るはずである。最良の方法とは、各瞬間に通信資源
の利用を最適化できる方法である。
ネットワーク・ノードならびにノード間リンクを適応的
に共用することを可能にする方法が、同時係属中のヨー
ロッパ特許出願第854300274号の目的である。
通話ごとにノード間リンク上の帯域幅を動的に再割当て
することを可能にする方法が、同時係属中のヨーロッパ
特許出願第854500266号の目的である。
C.発明が解決しようとする問題点 上記の各方法を通信ネットワークで全部一緒に使用する
場合、各通話ごとに、使用可能な全帯域幅が実際のトラ
フィック・プロファイルに応じて可能な最大のスループ
ットをもたらすように再割当てされるので、ネットワー
クは非常に効率的なパケット交換サービスおよび回線交
換サービスを提供することができる。
しかし、帯域幅再分配の時間細分性は、回線交換通話の
持続時間であるので、ある回線が確立されている間ずっ
と、ソースが活動状態にない場合、無音期間中に使用さ
れなかった帯域幅は失われる。
「バースト状」回線交換ソースの多数の例の間で、最も
典型的なものは以下の通りである。
−音声アプリケーション: このアプリケーションでは、チャネルが時間の45%未
満しか使用されず、固有の欠点(すなわち、遅延、ジッ
タ)にもかかわらず、ネットワーク・リンクの帯域幅利
用度を改善するだけの目的でパケット化技術が使用され
てきた。
−回線交換データ・アプリケーション: このアプリケーションでは、X.21端末等の対話式端
末が交換モードで働く。このアプリケーションでは、回
線占有率はさらに低く、システムの運用費用を改善する
には複雑な通話/クリア動作手順(短期保持モード操
作)を実行する必要があった。
D.問題点を解決するための手段 本発明の目的は、統合パケット/回線交換通信ネットワ
ークで使用され、バースト状ソースによって残された差
し当たり使用されない帯域幅をパケット・フローにただ
ちに再割当てし、回線ソースがその活動を再開するとき
にその帯域幅を回線ソースに戻すことを可能にする機構
を提供することである。
本発明による通信装置は、回線スロットから成るフレー
ム中で非文字コード化情報(NCI)と文字コード化情
報を交換するために複数のノードを含む通信ネットワー
クで使用される。回線スロットは、呼び(通話)ごとに
回線ユーザに割り当てられ、その残りの部分はパケット
交換型トラフィックに割り当てられる。ノードは、割り
当てられたスロット内の回線ユーザ・データを発信ユー
ザから宛先ユーザに移送するための手段を含む。
この装置は、境界回線ユーザに接続されたネットワーク
境界ノードが、以下の手段から成るインターフェース手
段(30、32)を含むことを特徴とする。
回線スロットを動的かつ瞬間的に修飾するための第1の
手段(30−T、32−T)。この手段は、スロットご
とに検出されたユーザの活動に応じて、スロットが境界
回線ユーザに割り当てられていることを示す第1の値、
または、スロットが差し当たり空いており、パケット交
換トラフィックに割り当てることができることを示す第
2の値に修飾ビットを設定する。前記修飾ビットは、そ
れが修飾するスロットに応じて、ネットワーク中を移送
される。
修飾ビットが第1の値に等しいことが判明したとき、受
信された修飾ビットおよび受信されたビットに応答し
て、それらからユーザ・データ・ビットを含む境界回線
ユーザ・ビット・ストリームを再構成し、また修飾ビッ
トが第2の値に等しいことが判明したとき、遊休ビット
構成に応答する第2の手段(30−R、32−R)。
E.実施例 本発明の装置は、統合サービス・ディジタル・ネットワ
ーク(ISDN)フレームの構造、またはヨーロッパ特
許出願第854300274号および第8543002
66号記載のフレームの構造など、回線交換ビットおよ
びパケット交換ビットの移送専用のチャネルを含む、任
意のフレーム構造と共に使用することができる。
本発明の原理は、活動修飾情報を移送するサブチャネル
を、各回線交換ユーザ・チャネルに関係づけることであ
る。特定の回線交換チャネルに関係するこの修飾情報
は、修飾されたデータ・スロットと同期して移送され
る。
Cdがユーザ・データ・トラフィック用に使用される同
期サブチャネルであり、Caqがユーザの活動修飾用に
使用される関連する同期サブチャネルであるとすると、
帯域幅をCdサブチャネルとCaqサブチャネルの間で
分割するための規則はユーザに依存し、それぞれのユー
ザ・アプリケーションが異なると違ったものになること
がある。Caq帯域幅/再使用Cd再域幅の比が最小に
なるとき、最適の性能が得られる。
媒体フレーム内でのCaqチャネル・ビット位置とそれ
に関連するCdチャネル・ビット位置はシステム・レベ
ルで決定され、トラフィック特性に応じて上記の比が最
小になるように選択される。
この説明では、本発明は、ヨーロッパ特許出願第854
300266号に記載されている、帯域幅を回線スロッ
トとパケット・ビット・ストリームの間で動的に割り振
るための機構に組み込まれるものと仮定する。そのよう
な機構では、中間フレームは第2図に示す構造を有す
る。
中間フレームとは、フラグFによって区切られた複合フ
レームCFiであり、一定数のビットから成るいくつか
のサブフレームと残余ビットrを含む。複合フレーム
は、連続したサブフレーム内で1ずつ変わるNc個のビ
ットを含む。複合フレームは、nT+eに等しい持続時
間を有する。ただし、Tは通常の時分割多重スロット持
続時間であり、ここでは125マイクロ秒である。nは
1または1より大きな整数であり、eは中間リンク・ビ
ット周期よりも小さい。パラメータnは、リンク速度に
依存し、上記に引用した特許出願に完全に記載されてい
るようにして計算する。
複合フレームはn個のサブフレームを含み、各サブフレ
ームは、Tに等しいか、またはTよりも短い持続時間を
有し、したがって、整数Ns個のビットを含む。サブフ
レームのNs個のビットは、可変数の回線交換ビット・
スロットの移送に割り振られる。スロットの数は、ユー
ザの必要により決まるが、第1図では2つのスロットが
示され、残りのビットはパケット交換ビットの移送に割
り振られている。
上記で引用した特許出願に記載された機構は、通話ごと
に回線ユーザ・ビット・スロットを活動ユーザに割り振
る。すなわち、通話の持続時間中に、連続した複合フレ
ーム中の連続したサブフレーム内の特定のスロットが、
特定の回線ユーザに割り当てられる。サブフレーム構造
は、通話に関係する回線ユーザの数に応じて変わり、サ
ブフレームのパケット・ビット数が変化する。
複合フレームは、複合フレームの終りに残っているR個
のビットの一部である、fビットのフラグによって区切
られる。ただし、R=Nc−nNsである。Rがfより
も大きい場合は、r=R−f個のビットが、パケット交
換ビットで満たされる。
本発明によれば、通話ごとに規定された回線スロットに
関係する修飾ビットは、サブフレーム内のどの位置にあ
ってもよい。
複合フレームのすべてのCaqビットを1つにまとめる
ことができ、または、サブフレームのCaqビットを1
つにまとめることができ、または、CaqビットをCa
qビットが修飾する回線スロットと連結することができ
る。
第3A図では、ただ1つのサブフレームと3つの回線ス
ロットCd1、Cd2、Cd3を含む複合フレームに対
する活動修飾ビットCaq1、Caq2、Caq3が、
フレームの終りにまとめられている。
第3B図では、各回線スロットCdiにそれ自体のCa
qiが連結されている。
非活動期間の平均持続時間とCaqサブチャネルのオー
ドヘッドの間で折合いがつけられる。
64kbpsのCdサブチャネルの8ビットを修飾する
ために1ビットをCaqサブチャネルとして使う場合、
Cdサブチャネルがスロットごとに修飾される。この場
合、オーバヘッドは12.5%であり、上記の音声例で
は、各64kbps音声チャネル上の再使用される帯域
幅は次のようになる。
64kbps(100%−112.5×45%)=31.7kbps Caqサブチャネルのオーバヘッドは、同じCaq上の
いくつかのCaq修飾情報を時間多重化することにより
減らすことができる。すなわち、複合フレーム番号に応
じて、特定のCaqビットが異なるいくつかのCdサブ
チャネルを修飾する。このことを第3C図に概略的に示
す。
ノード間リンク上で交換されるフレームが、上述の複合
フレームの構造を有するものと仮定して、本発明の実施
例について説明するが、当業者なら、回線交換ビット・
ストリームとパケット交換ビット・ストリームの組合せ
用の他の任意の移送機構で本発明の概念を実現すること
ができるはずである。
ネットワーク・ノードを、第1図に概略的に示す。ネッ
トワーク・ノードは、上記で引用した各特許出願に記載
されている構成要素の大部分を含み、さらに、修飾ビッ
トが処理でき、かつ回線ユーザの活動に応じて回線スロ
ットで受信されたまたは送信されるビットを経路指定す
るために使用できるようにする特定の手段を含む。
第1図は通信ネットワークの2つのノードを示す。各ノ
ードは、同様の手段を含んでいるので、ノード1にある
手段には接尾部1をつけ、ノード2にある手段には接尾
部2をつけた同じ番号でそれらを呼ぶことにする。各ノ
ードは、10や11等の複数の中間リンク・アダプタを
含み、中間リンク・アダプタは、受信装置/送信装置か
ら成り、本発明の概念を実現するために必要な特定の手
段を含む。アダプタは、L1、L2、L3等の中間リン
クに接続される。各リンクは固有の速度を有し、したが
って、上記に引用したヨーロッパ特許出願の機構を使用
する場合、異なるリンク上の複合フレームは違った構成
をとることができる。その場合、パラメータn(複合フ
レーム内のサブフレーム数)、Ns(サブフレーム内の
ビット数)およびr(残余ビット数)が、受信されたビ
ットが処理される順序で、対応する受信手段に知らされ
る。
各ノードには2つの経路が設けられている。一方の経路
CPは、一定の非常に短い遅延(500マイクロ秒未
満)で送信しなければならない回線交換ビット専用であ
り(同期経路)、他方の経路PPは、パケット処理手段
14で緩衝され、処理されるパケット交換ビット専用で
ある。(非同期経路)。
回線ユーザを境界ノードに接続するため、アダプタ10
および11に回線境界アダプタ16および17が付加さ
れている。これらのアダプタは、本発明に従ってCaq
ビットを処理する。境界ノードに接続されたパケット・
ユーザは、パケット処理手段14に直接接続される。
上記で引用したヨーロッパ特許出願に記載されたような
アダプタ10および11には、それぞれCaqビットに
応答するゲート手段18および19が設けられており、
Caqの値に応じて、回線スロット・ビットを回線経路
またはパケット経路にゲートする。これらの手段につい
ては、後で第10図ないし第13図に関して説明する。
第4図は、1つのリンク・アダプタ10、関連する回線
境界アダプタ16、ゲート手段18および回線ユーザと
の接続から成る組立体をさらに詳細に示す。各ノードに
あるリンク・アダプタ11および回線境界アダプタ17
を含む組立体は、互いに類似している。
回線境界アダプタ16とリンク・アダプタ10は、バス
20を介して制御信号を交換する。アダプタ10と16
は、受信Caq経路22と受信回線経路24、ならびに
送信Caq経路26と送信回線経路28によってリンク
される。
回線境界アダプタ16は、インターフェース回路30お
よび32を介して、2つの境界ノード・ユーザ(第4図
にはユーザ1およびユーザ2が示されている)に接続さ
れ、インターフェース回路30および32は、ユーザか
らの送信および受信回線交換ビットならびに関連するC
aqビットを処理する。
回路30および32は、送信回線の「送信Cd」回線3
4と「送信Caq」回線35、ならびに受信回線の「受
信Cd」回線36と「受信Caq」回線37を介して、
アダプタ16に接続される。第4図では、これらの回線
に接尾部1または2をつけてあり、それぞれ回路30ま
たは32に接続されていることを示す。
回路30および32は、エンド・ユーザのタイプに応じ
て異なる構成要素を含むように、境界ノード・ユーザ
(エンド・ユーザと呼ばれる)と回線境界アダプタの間
のインターフェースを構成する。
一例として、第5図および第6図に示す回路30を使っ
て、SDLCユーザ端末を接続することができ、SDL
Cユーザ端末は、線41上のビット・クロック信号の制
御下で線40を介してユーザ・データを送り、また線4
3上のビット・クロック信号の制御下で線42を介して
ユーザ・データを受け取る。(SDLCは同期データ・
リンク制御のこと。) この例では、非活動期間中に端末がフラグFを送るもの
と仮定する。したがって、第5図に概略的に示すよう
に、フラグをCaqの値に変換することにより「送信C
aq」が回線35−1上に生成され、回線37−1上の
「受信Caq」は、0のとき、フラグに変換される。
注: 遊休期間中に、端末がSDLCプロトコルでも許容され
る「オール・マーク」(連続した1)を送る場合は、同
じ機構を実現することができる(フラグ・パターンはオ
ール・ワン・パターンで置き換える)。
第6図に、回路30をさらに詳細に示す。
線40上のユーザ・データが、8ビット・シリアライザ
/デシリアライザ(SERDES)46に入力される。
シリアライザ/デシリアライザ46は、線41上のビッ
ト・クロック信号の制御下で「送信Cd1」データを回
線34−1に供給する。ユーザ・データは、ビット1を
カウントするカウンタ48およびインバータ49にも供
給される。インバータ49の出力線は、カウンタ48の
リセット入力端とANDゲート50の一方の入力端に接
続されている。したがって、入力データで0が見つかる
たびに、カウンタ48はリセットされる。カウンタ48
が6個の1をカウントすると、ANDゲートは条件付け
られ、次のビットが0に等しい場合は、ANDゲート5
0がフラグを示す活動信号を発生する。このため、ラッ
チ52がセットされ、ビット・カウンタ54がリセット
される。ビット・カウンタ54は、ビット・クロック期
間をカウントし、8つのビット期間がカウントされると
その出力線56上に活動信号を発生し、この信号はラッ
チ52をリセットする。ラッチ52の出力は、インバー
タ58によって反転され、インバータ58はその出力線
35−1上に「送信Caq1」情報を発生する。
「受信Cd1」ビットが、回線36−1を介してAND
ゲート60に供給され、ANDゲート60は、回線37
−1を介して受け取った「受信Caq1」情報によって
条件付けられる。「受信Caq1」は、インバータ61
によって反転され、インバータ61の出力信号がAND
ゲート62を条件付ける。レジスタ64が、フラグ・パ
ターンを記憶し、フラグ・パターンは、「受信Caq」
が0のとき、ANDゲート62の一方の入力端に供給さ
れる。ANDゲート60および62の出力線は、ORゲ
ート65に接続され、したがって、ORゲート65は、
出力線42を介してユーザ・データまたはフラグをユー
ザ1に供給する。
第7図は、ユーザ2が音声端末であると仮定して、回路
32として使用することができるインターフェース回路
を示す。
音声端末2は、線66を介して音声サンプルを送り、線
67を介して音声サンプルを受け取る。線66は、音声
活動検出器68に接続され、音声活動検出器68は、音
声活動に応じて「送信Caq2」を0または1の値に設
定し、「送信Cd2」回線35−2を介して音声サンプ
ルを送る。
回線36−2上の「受信Cd2」ビットが、ANDゲー
ト70に供給され、ANDゲート70は回線37−2上
の「受信Caq2」によって条件付けられ、ORゲート
72を介して線67に「受信Cd2」ビットを供給す
る。「受信Caq2」はインバータ73で反転され、イ
ンバータ73の出力線はANDゲート74の一方の入力
端に接続されている。したがって、非活動期間中に、A
NDゲート74が条件付けられ、レジスタ76に記憶さ
れている0がORゲート72を介して線67に供給され
る。
第8図は、回線境界アダプタ16の受信部分を示す。
この部分は、ユーザ・スロット割振りテーブル80を含
む。テーブル80は、L1など(第1図)の中間リンク
の受信部上のスロット番号と、境界ノードに接続された
エンド・ユーザとの間の対応テーブルを含むように、ノ
ード媒体アクセス管理機構によってロードされ、更新さ
れる。エンド・ユーザに割り当てられていないスロット
番号に対応して0が記憶される。このテーブルは、アダ
プタ10からバス20を介して供給される「次のスロッ
ト」信号の制御下で走査され、テーブル80から読み取
られたユーザ識別情報がユーザ復号回路81で復号さ
れ、回路81は一方の出力線82上に信号を発生する。
回線ユーザに割り当てることができるスロットの最大数
が32であると仮定すると、各スロットに対応するユー
ザ識別情報は5ビットの情報になる。
あるスロットに関連するエンド・ユーザがない場合は、
前記スロットに対応して0が記憶され、テーブル80の
この位置が読み取られるとき、回路81の線82−0が
活動化される。
回路81の出力線82−1ないし82−kは、k個のA
NDゲート83−1ないし83−kおよび84−1ない
し84−kから成る、ゲート回路83および84に接続
されている。
ANDゲート83−1ないし83−kおよび84−1な
いし84−kはそれぞれ出力線82−1ないし82−k
上の信号によって条件付けられる。
受信回線経路24が、ANDゲート83−1ないし83
−kの一方の入力端に接続され、「受信Caq」経路2
2がANDゲート84−1ないし84−kの一方の入力
端に接続されている。
したがって、ANDゲート83−1ないし83−kおよ
びANDゲート84−1ないし84−kは、それらの出
力36−1ないし36−kおよび37−1ないし37−
k上に、それぞれ「受信Cd1」ないし「受信Cdk」
および「受信Caq1」ないし「受信Caqk」を供給
する。
第9図は境界回線アダプタ16の送信部分を表す。受信
部分と同様、送信部分はユーザ・スロット割振りテーブ
ル92を含む。テーブル92はL1などリンクの送信脚
上のスロット番号と、境界ノードに接続されたエンド・
ユーザとの間の対応関係を記憶する。エンド・ユーザに
割り当てられていないスロット番号に対応して0が記憶
され、このテーブルはノード・アクセス管理機能の制御
下でロード、更新され、アダプタ10からバス20を介
して供給される「次のスロット」信号の制御下で走査さ
れる。
テーブル92から読み取られた情報は、ユーザ復号回路
94に供給され、復号回路94は、活動信号をその出力
線95−0ないし95−kの1つに供給する。線95−
0上の活動信号は、アドレスされた位置がどのユーザに
も対応しないことを示す。
30および32などのインターフェース回路からの「送
信Cd1」ないし「送信Cdk」線34−1ないし34
−kが、ゲート回路96に供給される。ゲート回路96
は、それぞれ線95−1ないし95−k上の活動出力信
号によって条件付けられるANDゲート96−1ないし
96−kから成る。ANDゲート96−1ないし96−
kからの出力信号が、ORゲート98に供給される。O
Rゲート98の出力線は、回路送信経路28である。
線35−1ないし35−k上の「送信Caq1」ないし
「送信Caqk」は、ゲート回路100に供給される。
ゲート回路100は、それぞれ線95−1ないし95−
k上の活動出力信号によって条件付けられるANDゲー
ト100−1ないし100−kから成る。ANDゲート
100−1ないし100−kからの出力信号が、ORゲ
ート102に供給される。ORゲート102の出力線
は、「送信Caq」経路26である。
媒体リンク上の複合フレームが、上記で引用した特許出
願に記載された構造を有するものと仮定すると、第10
図ないし第13図は、Caq情報を考慮して、回線交換
ビットまたはパケット交換ビットをそれに応じて経路指
定するために、リンク・アダプタをどのように変更しな
ければならないかを示す。
第10A図および第10B図は、アダプタ10または1
1の送信手段を示す。この送信手段は、関連する境界ア
ダプタ16または17に接続されたユーザ回線ビット
を、媒体リンクL1またはL2を介して送らせる。この
送信手段は、アダプタ11−1に、回線境界アダプタ1
7−1に接続されたエンド・ユーザ回線ビットを媒体リ
ンクL2の送信部を介して送らせる手段であると仮定す
る。
本発明の好ましい実施例では、通話を経路指定するため
に使用されるリンク上でのスロット割当ては、上記で引
用した特許出願に記載された機構を介して通話ごとに制
御される。各ノードは切換えテーブルを含み、この切換
えテーブルは、ノード・サービス管理機構によって更新
され、ノードの入力リンクの受信部上の複合フレームの
スロット番号が、通話を経路指定するために選択された
出力リンクの送信部上の複合フレームのスロット番号に
相関するようにする。さらに、末端ノード、すなわち、
発信ノードおよび宛先ノードでは、切換えテーブルは、
回線ユーザ番号を一方のリンクと相関させる。たとえ
ば、L2と、このリンクの受信部および送信部上のスロ
ット番号を相関させる。
送信手段では、中間リンク・アクセス管理機構120
は、上記に引用した特許出願に記載されたようにリンク
・パラメータを計算し、有限状態機械132に事象標識
EMG1、2、3を供給し、有限状態機械132から信
号SMG1を受け取る。これらは上記特許出願に詳細に
記載されており、ここではこれ以上説明しない。
中間リンク・アクセス管理機構120は、出力バス12
1を介して、リンク・パラメータNs、nおよびスロッ
ト割振りを、それぞれレジスタ122、124およびス
ロット・テーブル126に供給する。サブフレームは、
境界アダプタ17−1に接続された回線ユーザに割り当
てられた回線スロットと、任意のノードに接続されたユ
ーザに割り当てられた回線スロットを含むことができる
ので、テーブルの内容は、回線境界アダプタに接続され
たエンド・ユーザに割り当てられたスロット番号に対応
して0が記憶されるようになっている。これらの0の機
能については後で説明する。
したがって、スロット・テーブル126は、L2などの
中間リンクの送信部を介して回線ユーザに割り振られる
サブフレームのスロットの指示を含む。
各サブフレーム生成時に、スロット・テーブルが読み取
られ、その出力128を論理回路130で使って「P
(パケット)使用可能」信号または「C(回線)使用可
能」信号が生成される。これらの信号は、通話ごとに第
2図に示したサブフレームのパケット部分または回線部
分を決定する。
中間アクセス・プロトコルは、特定の事象の発生時に制
御信号を供給する論理である、有限状態機械132を介
して管理される。有限状態機械32は、それぞれ「受信
遊休」信号、「受信同期要求」信号、および「受信同期
喪失」信号を運ぶ、関連する受信手段からの3本の線1
33、134および135とに接続されており、管理機
構120は出力バス121に接続されている。受信され
た事象に応じて、有限状態機械132は、その出力線1
38、139、140、141上にそれぞれ制御信号
「使用禁止」信号、「送信同期パターン」信号、「送信
同期要求」信号、および「動作」信号を発生する。この
点については、上記に引用した特許出願に完全な説明が
出ているので、これ以上詳しくは説明しない。
中間リンク速度で動作するクロック148の制御下で働
くビット・カウンタ144が、ビットおよびサブフレー
ムをカウントする。カウンタ146は、サブフレームを
カウントする。カウンタ144および146の内容は、
比較機構147および149でNsレジスタ122およ
びnレジスタ124と比較される。比較機構147の出
力150がサブフレーム・カウンタ146に供給され、
比較機構147によって一致が検出されるたびに、サブ
フレーム・カウンタ146が増分される。
比較機構147および149からの出力150および1
51、スロット・テーブル126の出力128は、論理
回路130に供給されて、中間リンクL2の送信部を介
して送られる複合フレームを形成するため、「P使用可
能」信号、「C使用可能」信号および「フラグ使用可
能」信号を適正な時点で発生する。
論理回路130は、また有限状態機構132から「動
作」制御信号を受け取る。
Tパルス・カウンタ157、中間リンク・クロック14
8、および比較機構149の出力151の制御下で働く
フラグおよびr送信論理制御回路156は、有限状態機
械132の出力線139、140および141上の信号
の制御下で、特定のパターンを特定の瞬間に中間リンク
を介して送らせる。回路156は、またその出力線15
8にカウンタ・リセット信号を供給する。出力線15
8、比較機構147および149からの出力線150お
よび151は、OR回路152および154に供給さ
れ、OR回路152および154はリセット信号をそれ
ぞれビット・カウンタ144およびサブフレーム・カウ
ンタ146に供給する。
回路156はまた、その出力線160上にr送信制御信
号を発生する。この信号は、論理回路130に供給さ
れ、r残余パケット・ビットを媒体リンクを介して送ら
せる。
それぞれのフラグが、回路156によって出力線16
2、164および166上に生成される。それぞれのフ
ラグは所定の時点で送らなければならない。特定の実施
例では、上記に引用した特許出願に記載されているよう
に、01111110が通常の複合フレーム区切り文字
であり、打切りフラグ01111111が同期を要求す
るために使用され、UCCフラグが通話ごとに回線ユー
ザを追加または削除することを受信手段に示すために使
用される。
したがって、回路156は、有限状態機構132からの
線141および139上の「動作」信号および「送信同
期要求」信号の制御の下に、01111110フラグを
生成する。
回路156は、有限状態機械132からの「送信同期要
求」線140の制御の下に特定の01111110フラ
グを発生する。
回路156は、サブフレーム内のユーザ・スロットを変
更するために使用される「ユーザ回線変更」パターンU
CCを発生する。このパターンは、中間アクセス管理機
構120の制御の下に変更され、回路156はバス12
1上で発生されるパターンを受け取るようになる。
回路156のフラグ出力162、164および166
は、OR回路172に供給される。
回路156はまた、フラグ送信制御信号を線168に発
生し、この信号は論理回路130に供給され、また遊休
パターン1111111..がフラグ送信期間中に中間
リンクを介して送られるのを防止するために、初期設定
期間中に使用される。
回路156は、「次のスロット」信号を線170上に発
生する。この信号はスロット・テーブル126に供給さ
れ、PおよびC指示をスロット・テーブル126の出力
線128を介して論理130に供給させるために、テー
ブルを走査させる。この信号はまた、制御バス20を介
して回線境界アダプタに送られる。
本発明によれば、回路156は、「Caq有効C」およ
び「Caq有効P」信号を線167および169上に発
生し、これらの信号はCaqの値に応じて、送信回線経
路28、回線経路CP−1またはパケット経路PP−1
上のビットを中間リンクにゲートするために使用され
る。
パケット経路PP−1からのパケット・ユーザ・ビッ
ト、回線経路CP−1または送信回線経路28からの回
線ユーザ・ビット、またはOR回路172の出力からの
特定のパターンが、特定の瞬間に中間リンクL2の送信
部を介して送信されて、第10A図に示すゲート装置1
59、OR回路180および182、ANDゲート17
8による複合フレームを形成する。
ANDゲート178は、回路130の出力線188から
「フラグ使用可能」信号を受け取り、OR回路172の
出力端から特定のフラグ・パターンを受け取る。
OR回路182は、有限状態機械132の出力線から
「使用禁止」信号を受け取るが、「使用禁止」信号が活
動状態のとき、遊休パターン11...111を中間リ
ンク上をANDゲート181(第10B図)およびラッ
チ183を介して送るように、その出力端がORゲート
180に接続されている。
ANDゲート194は、インバータ192で反転された
「動作」信号を線141から、またフラグ送信制御信号
を回路156の線168から受け取るが、フラグ間で、
初期設定期間中に中間リンクを介して全マーク・パター
ン11...111を送るように、その出力端がOR回
路182に接続されている。
ANDゲート174は、パケット処理手段から経路PP
−1を介して供給されるパケット・ビットをその一方の
入力端で受け取り、線169上の「Caq有効P」信号
または線184上の「P使用可能」信号が活動状態のと
き活動状態となる信号をその他方の入力端で受け取る。
この条件付け信号は、その入力端が線169および18
4に接続されているORゲート175によって発生され
る。
回線交換ビットは、OR回路176を介して中間リンク
L2の送信部に送られる。回路176は、その一方の入
力端がANDゲート177の出力線に接続され、他方の
入力端がANDゲート179の出力線に接続されてい
る。
ANDゲート177は、線167上の「Caq有効C」
信号と、比較機構187から供給される信号によって条
件付けられる。比較機構187は、テーブル126から
読み取られた値を0と比較して、境界回線アダプタ17
−1に接続された回線ユーザにスロット番号が割り当て
られたとき、活動状態の信号をその出力線上に発生す
る。これらの条件が満たされたとき(「Caq有効C」
が活動状態で、スロットがエンド・ユーザに割り当てら
れたとき)、送信回線経路28上の回線交換ビットが、
ANDゲート177によってORゲート176の一方の
入力端に送られる。
ANDゲート179は、回線スロットがエンド・ユーザ
に割り当てられていないとき、CP経路からの回線交換
ビットをリンクL2の送信部に送るように、線186上
の「C使用可能」信号と、インバータ185で反転され
た比較機構187からの出力信号によって条件付けられ
る。
ANDゲート198は、比較機構187からの出力信号
と、9ビット境界で活動状態にある、回路196からの
線199上の信号によって条件付けられる。このAND
ゲートは、条件付けられたとき、第3C図に関連して規
定される時点にエンド・ユーザからのCaqビットを中
間リンクL2の送信部を介して送るように、経路26か
らの「送信Caq」をORゲート180の1つの入力端
に供給する。
ANDゲート174、178、198の出力とORゲー
ト176、182の出力が、OR回路180に供給され
る。OR回路180の出力は、ANDゲート181に供
給され、ANDゲート181は、たとえば、中間リンク
・クロック信号が正のとき条件付けられる。ANDゲー
ト181の出力はラッチ183をセットし、ラッチ18
3は、中間リンク・クロック信号が負のときリセットさ
れる。したがって、ラッチ183はその出力線上に、L
2などの中間リンクの送信部を介して送信されるビット
を供給する。
回路156の詳細な実施形態について、後で第12図を
参照しながら説明する。
第11A図および第11B図は、アダプタ10−2(第
1図)などの受信手段を示す。この受信手段は、ノード
・インバウンド・リンクの受信部、この例ではL2から
複合フレームを受け取る。
受信ノード2は、中間リンク・アクセス管理機構200
と有限状態機械201を含む。受信動作に必要な「動
作」出力線203のみを示す。
リンク・パラメータは、受信手段から知らなければなら
ない。本発明の特定の実施例では、リンク・パラメータ
は、Ncと所期のパラメータの間の相互関係を含むテー
ブルを参照することにより受信手段内で得られる。Nc
は初期設定期間中に2つのフラグの間で受け取られるビ
ットの数、すなわち、リンク速度を表す。
中間リンク・パラメータは、出力バス205を介してN
sレジスタ202、nレジスタ204およびスロット・
テーブル206にロードされる。
この受信手段は、ビット・カウンタ208とサブフレー
ム・カウンタ210を含む。ビット・カウンタ208
は、回路212から供給される中間リンク・クロックの
制御下で働く。比較機構214は、カウンタ208とN
sレジスタ202の内容を比較し、比較機構216は、
カウンタ210とnレジスタ204の内容を比較して、
一致が検出されたとき活動状態となる信号を、それらの
出力線215および217上に発生する。出力線215
および217は、スロット・テーブル206の出力線2
29と共に論理回路218に接続されている。論理回路
218は、出力線220および222上にそれぞれ「P
使用可能」信号および「C使用可能」信号を発生する。
「C使用可能」信号は、ANDゲート223の一方の入
力端に供給される。ANDゲート223は、回路228
によって線225上に発生された「Caq有効C」信号
によって条件付けられる。「P使用可能」信号は、回路
228によって発生された「Caq有効P」信号と共に
OR回路221に供給される。
ノード2のリンクL2の受信部上の受信ビットが、8ビ
ット・シフト・レジスタ227によってANDゲート2
24および226に供給される。ANDゲート224お
よび226は、ORゲート221およびANDゲート2
23から供給される出力信号によって条件付けられる。
ANDゲート224の出力は、パケット経路PP−2に
供給される。
ANDゲート226の出力は、ANDゲート250およ
び252の一方の入力端に供給される。ANDゲート2
50は、回線スロットがエンド・ユーザに割り当てられ
たとき条件付けられる。ANDゲート250の他方の入
力端は比較機構254の出力端に接続され、比較機構2
54はテーブル206から読み取られた情報と0を比較
する。一致が認められた場合、中間リンクからの受信さ
れた交換ビットが受信回線経路24を介して送られる。
比較機構254からの出力信号はインバータ256で反
転され、インバータ256の出力信号はANDゲート2
52の一方の入力端に供給される。したがって、スロッ
トがエンド・ユーザに割り当てられるときは、中間リン
クからの受信された交換ビットが、回線経路CP−2に
送られ、ネットワークを通って移送される。
回路228は、線22を介して回線境界アダプタ16−
2に送るべき「受信Caq情報」を発生し、9番目のビ
ット境界時間中活動状態になる信号を線231上に発生
する。この信号は、ANDゲート235の出力信号とA
NDされ、その結果がインバータ233で反転され、次
にANDゲート237の一方の入力端およびL2の受信
部に供給される。ANDゲート237は、条件付けられ
たとき、すなわち、アダプタ17−1に接続された回線
ユーザに割り当てられたスロットの9番目のビット境界
期間中に、スロットの9番目のビットが、受信回線経路
に送られないようにする。しかし、ANDゲート237
は、サブフレームのP部分の間、すなわち、アダプタ1
7−1に接続されていないユーザにスロットが割り当て
られるときは、条件付けられないので、この9番目のビ
ットは、状況に応じて、パケット経路PP−2または回
線経路CP−2に送られる。
受信されたビットはまた回路228に供給される。回路
228は、フラグを検出し、複合フレーム内のビットを
カウントする回路部分228−1を含む。通常の動作モ
ードのとき、すなわち、初期設定期間後には、回路22
8の「r受信」出力線230が活動化されて、論理回路
218の出力端で「P使用可能」信号を活動化させ、r
残余ビットをANDゲート224を介してパケット交換
ビット処理機構に供給させる。
回路228はまた、送信手段から送られた回線ユーザ変
更を受信手段が考慮するように、バス232を介してス
ロット・テーブルに送られるUCCフラグを検出し、
「受信UCC」信号を線236上に発生し、さらに、通
話ごとに構成されたサブフレーム構造に応じて「P使用
可能」信号および「C使用可能」信号を活動化させるた
めにテーブル206の内容を走査させる「次のスロッ
ト」信号を線237上に発生する。「次のスロット」信
号は、バス20を介して回線境界アダプタに供給され、
このアダプタ内のスロット・テーブル80を走査させ
る。
回路部分228−1は、OR回路240および242に
供給されるカウンタ・リセット信号を線238上に発生
する。比較機構214および216の出力線も、OR回
路240および242に接続され、これらのOR回路の
出力はカウンタ208および210のリセットを制御す
る。
シフト・レジスタ227の機能は、フラグの検出を回路
228で実施できるように、受信されたビットを遅延さ
せることである。
回路228は、受信されたビット中のフラグを検出し、
このフラグの検出およびビットのカウントから、回路部
分228−2は、同期が失われたことを検出して、「受
信同期喪失」信号および「受信同期要求」信号を線13
5および134上発生する。部分228−2はまた全マ
ーク11...111受信ビット・ストリームを検出し
て、「受信遊休」信号を線133上に発生する。これら
3つの信号は、第10A図および第10B図に示した送
信手段に送られる。
本発明を、上記に引用した特許出願に記載された機構で
具体化する限り、初期設定処理および通話開始処理は、
上記出願に記載されるように行なわれる。
次に第12図を参照しながら回路156について説明す
る。
回路156では、カウンタ157がT(125マイクロ
秒)期間をカウントし、カウンタ157の出力端のTパ
ルス・カウントが、レジスタ124から比較機構300
に供給されるn値と比較される。比較機構300は、一
致が検出されたとき活動信号を供給し、この活動信号は
nT境界を示す。nT境界が検出されると、ラッチ30
2がセットされる。ラッチ302の出力および媒体リン
ク・クロック148の出力が、ANDゲート304に供
給される。ゲート304の出力は、フラグ・ラッチ30
6をセットし、したがって、ラッチ306は、nT境界
に続くビット・クロック時刻で活動状態となる「フラグ
送信」制御信号をその出力端168で発生する。ラッチ
302および306は、比較機構310の出力端の線3
08上の信号によってリセットされる。
比較機構310は、148からの中間リンク・クロック
をカウントするフラグまたはスロット・ビット・カウン
タ312の内容を8と比較する。このカウンタは、nT
境界に続く中間リンク・クロック・パルスで、すなわ
ち、9ビット境界でリセットされる。9ビット境界は、
比較機構311によって検出され、比較機構311は、
カウンタ312から供給されるカウントを9と比較し、
9ビット境界で活動状態となる信号をその出力線313
上に供給する。
カウンタ312は、ORゲート316を介してリセット
される。ORゲート316の入力は、ANDゲート30
4の出力および比較機構311の出力313である。比
較機構310の出力308は、ラット302および30
6のリセット入力に接続され、8ビット境界でラッチを
リセットして、ラッチ306の出力端168に8ビット
・フラグ期間中活動状態になる「フラグ送信」制御信号
を供給させる。
比較機構出力線308および「フラグ送信」制御線16
8は、ANDゲート318に供給され、したがって、A
NDゲート318は線158上にリセット信号を発生す
る。この信号はフラグ送信期間の終りで活動状態にな
り、したがって、カウンタ144および146(第10
B図)は、その時点からビットおよびサブフレームのカ
ウントを開始するため、0にリセットされる。
線168上の「フラグ送信」信号は、フレーム・カウン
タ320に供給される。カウンタ320は、送信フレー
ム番号が偶数か奇数かを示す1ビット・カウンタであ
る。この指示が必要なのは、上記に引用した特許出願に
記載されているように、通常のフラグとUCCフラグを
交互に送るためである。
ラッチ324は、比較機構149(第10B図)が一致
を検出して線151上に活動信号を供給するとき検出さ
れる、n個のサブフレーム境界でセットされ、フラグ期
間の開始が比較機構300によって検出されるとリセッ
トされる。したがって、比較機構300の出力は、ラッ
チ324のリセット入力端に供給され、したがって、ラ
ッチ324はr送信期間中セットされ、r送信制御信号
を出力端160上に供給する。
ANDゲート326は、比較機構311の出力端313
に接続され、さらに、インバータ328を介して「フラ
グ送信」線168に、またインバータ330を介してラ
ッチ324の出力端160に接続される。したがって、
ゲート326は、「フラグ送信」制御信号および「r送
信」制御信号が非活動状態のとき、9ビット境界で活動
状態の出力信号をその出力端170に供給する(本発明
のこの実施例では、回線スロットは9ビット、すなわ
ち、8個のCdビット+1個のCaqビットを含む)。
したがって、ANDゲート326は線170上に「次の
スロット」制御信号を供給し、この信号はスロット・テ
ーブル126を走査するために使用され、またバス20
を介して回線境界アダプタ17−1に供給されて、この
アダプタ内のスロット・テーブル80を走査させる。
フラグ・パターン01111110および011111
11はシフト・レジスタ388および390に含まれて
おり、UCCフラグはバス121からシフト・レジスタ
332にロードされる。シフト・レジスタ332の右端
の2ビットは10にセットされ、その他のビットは、ユ
ーザ変更がある場合はユーザ変更を示し、ユーザ変更が
要求されていない場合は011111にセットされる。
レジスタ388、390および332のシフトは、AN
Dゲート334、336および338から成る論理回路
の制御下で実行される。これらのANDゲートは、線1
68上の「フラグ送信」信号と148からの中間ビット
・クロック信号によって条件付けられる。
ANDゲート334は、その3番目の入力端340がO
Rゲート342およびANDゲート346によって活動
化されるとき、活動状態のシフト出力信号を発生する。
有限状態機械132からの「動作」線141が活動化さ
れ、かつ、フレーム・カウンタ320の出力が、たとえ
ば、奇数フレーム番号に対応する第1の値にあるとき、
ANDゲート346は、活動信号をORゲート342の
一方の入力端に供給する。ORゲートの他方の入力端
は、有限状態機械132の出力端139から「送信同期
パターン」信号を受け取る。
これらの条件が満たされたとき、レジスタ388内の通
常の01111110フラグが線162上に供給され、
ANDゲート178(第10図)によって媒体リンクを
介して送られる。
ANDゲート348が活動化されたとき、すなわち、有
限状態機会132からの線141上の「動作」信号が活
動状態におり、かつフレーム・カウンタ320が偶数フ
レーム番号を示すとき、ANDゲート338はフラグ送
信期間中に活動状態のシフト出力信号を発生する。した
がって、この期間中にUCCフラグがANDゲート17
8に供給されて、中間リンクを介して送られる。
さらに、回路156は比較機構350を含む。比較機構
350は、ビット・カウンタ312から供給される出力
信号を1と比較して、各ビット期間に活動信号を発生す
る。
この信号が、線352を介してANDゲート354およ
び356の一入力端に供給される。ANDゲート354
は、アダプタ17−1の、第9図に示した経路26から
の「送信Caq情報」をその他方の入力端で受け取る。
インバータ358は、「送信Caq情報」を反転し、反
転された値がANDゲート356の他方の入力端に供給
される。
ANDゲート354および356の出力信号は、ラッチ
360および362のセット入力に供給される。これら
のラッチは、比較機構311からの出力信号によって、
9ビット境界でリセットされる。
この構成では、8ビット境界に続くビット期間中「送信
Caq情報」が1である場合、ラッチ360の出力線1
67上の「Caq有効C」信号が1になり、「送信Ca
q情報」が0の場合は、ラッチ362の出力線169上
の「Caq情報P」信号が0になる。
第10A図に示した論理回路159と、第12図に示し
た比較機構311、350、インバータ358、AND
ゲート354、356、およびラッチ360、362
が、ゲート手段19−1の送信部分を構成する。
次に、第13図を参照しながら、第11A図に示した回
路228の回路部分228−1について説明する。
回路部分228−1は回路400を含み、回路400
は、初期設定期間中、すなわち、有限状態機械210か
らの「動作」信号203が活動化されないとき、フラグ
構成を検出する。回路400は、受信ビット・ストリー
ム内の1をカウントするカウンタ402を含む。中間リ
ンクからの受信ビット・ストリームはANDゲート41
0に供給される。ANDゲート410は212からの中
間リンク・クロック信号をも受け取る。ANDゲート4
10の出力は、カウンタ402に供給される。カウンタ
402の内容が比較機構404で6と比較され、受信ビ
ット・ストリーム中で6個の連続した1が見つかったと
き、比較機構404の出力406が活動化され、カウン
タ402がリセットされる。
比較機構404の出力406は、ANDゲート412に
供給される。ANDゲート412は、インバータ414
で反転された媒体リンクからのビット・ストリームと、
インバータ416で反転された線203からの「動作」
信号をも受け取る。したがって、ANDゲート412
は、その出力線418上に8ビット・フラグ検出信号を
供給し、この信号は、初期設定期間中に6個の連続した
1とそれに続く1つの0を受け取ったとき、活動化され
る。
複合フレーム・ビットの値NcまたはNc+1は、初期
設定期間中に媒体ビット・カウンタ420、Nc/Nc
+1レジスタ422、比較機構424およびANDゲー
ト・アセンブリ426を使って検出される。カウンタ4
20は、212からの媒体リンク・クロック・パルスを
カウントし、線158のリセット信号によってリセット
される。カウンタ420の内容は、線418上の信号が
活動化されたとき、ANDゲート・アセンブリ426に
よってレジスタ422にゲートされる。したがって、レ
ジスタ422は、2つのフラグの間の複合フレーム・ビ
ットの数を含む。
中間リンク・アクセス管理機構は、上記に引用した特許
出願に記載された方法に従ってNc/Nc+1から計算
されたパラメータをロードし、動作可能になる。
レジスタ422の内容は、比較機構424で中間ビット
・カウンタの内容と比較される。比較機構424は線4
28上に出力信号を発生し、この出力信号は、中間ビッ
ト・カウンタ420がレジスタ422に記録された値に
達したときに活動化される。この活動信号は、受信フラ
グの最初のビット01の検出を制御するラッチ430を
セットする。
ラッチ430の出力線432は、ANDゲート434に
接続されている。ANDゲート434には、中間リンク
からの受信ビットと、レジスタ227(第11B図)で
取られてインバータ436で反転された最後の受信ビッ
トも供給される。したがって、ANDゲート434は、
フラグの01区切り構成を受け取ったことを示す出力信
号を線438上に発生する。この信号は、スロット・ビ
ット・カウンタ440を2に事前設定するために使用さ
れる。スロット・ビット・カウンタは、スロット・ビッ
トをカウントし、その内容が比較構成442で8と比較
される。一致が検出されて8ビット境界を示すとき、比
較機構442の出力線444が活動化される。カウンタ
440は、ORゲート446の出力によってリセットさ
れる。ORゲート446は、線418を介して8ビット
・フラグ検出信号を、また線444を介して8ビット境
界信号を受け取る。
ラッチ448は、線438を介して受け取ったフラグの
2ビット区切りパターンによってセットされ、線444
上の8ビット境界信号によってリセットされ、フラグの
01区切りパターンの検出後の6ビット期間中はセット
されたままである。
ラッチ448の出力線450は、ANDゲート452に
接続されている。ANDゲート452は、また比較機構
442の出力線444を受け取る。したがって、フラグ
検出期間中にANDゲート452の出力信号が活動化さ
れて、線238上にカウンタ・リセット信号を供給す
る。
ラッチ454は線238上の信号によってセットされ、
線444上の8ビット境界信号によってリセットされ、
線234を介して第11A図の論理回路218に「フラ
グ/UCC期間」信号を供給する。「フラグ/UCC期
間」信号は、フラグの最後のビットに続く8ビット期間
に活動化される。この信号は、第11A図のシフト・レ
ジスタ227によって導入された受信ビット・ストリー
ムの遅延を補償するために必要である。
フラグの01区切り構成に続く6ビット期間中に、受信
ビットはANDゲート458を介してレジスタ456中
でシフトされる。ANDゲート458の入力端は、中間
リンクとラッチ448の出力線450に接続される。U
CCレジスタ456の出力バス232は、中間リンク・
アクセス管理機構200に供給され、スロット・テーブ
ル206を更新するために使用される。
ラッチ448の出力端450は、線236上に受信UC
C信号を発生し、この信号は論理回路218に供給され
る。
比較機構470がスロット・ビット・カウンタの出力端
に接続され、このカウンタの内容を9と比較して、その
出力線231上に9ビット境界信号を供給する。AND
ゲート460は、線231を介して9ビット境界信号
を、また線450を介してインバータ462で反転され
たフラグ検出期間信号を線230を介してインバータ4
66で反転されたr受信信号を受け取り、その出力線2
37上に「次のスロット」信号を供給する。この「次の
スロット」信号は、スロット・テーブル206を走査す
るために使用され、さらに、スロット・テーブル80
(第8図)を走査するためにバス20を介して回線境界
アダプタ16−2に供給される。
本発明によれば、回路228はANDゲート472を含
む。ANDゲート472は、第1の入力端で線231か
ら9ビット境界信号を受け取り、第2の入力端で受信ビ
ットを受け取って、9ビット境界で受け取ったビットが
1に等しいとき活動状態になる信号をその出力線474
上に発生する。
ANDゲート472の出力線は、ラッチ476のセット
入力端と、インバータ478の入力線に接続されてい
る。インバータ478の出力は、ラッチ480のセット
入力端に供給される。ラッチ476および480は、8
ビット境界で活動状態になる比較機構442からの出力
信号によってリセットされる。したがって、ラッチ47
6は「Caq有効C」信号を線225上に供給し、ラッ
チ480は「Caq有効P」信号を線229上に供給す
る。
第11A図に示した論理回路と、比較機構470、AN
Dゲート472、インバータ478、ラッチ480およ
び476(第13図)が、ゲート手段18−2の受信部
分を構成する。
F.発明の効果 帯域幅の利用効率を高めることができる。
【図面の簡単な説明】
第1図は、本発明による機構を組み込んだ通信ネットワ
ークのノードの概略構成図である。 第2図は、本発明を実現するために使用できるフレーム
の一形式の説明図である。 第3A図、第3B図、第3C図は、対応する修飾ビット
を備えた回線スロットの説明図である。 第4図は、1つのリンク・アダプタとその関連する回線
境界アダプタの概略構成図である。 第5図は、SDLC端末と一緒に使用される第3図のイ
ンターフェース回路30の概略構成図である。 第6図は、インターフェース回路30のさらに詳細な構
成図である。 第7図は音声端末と一緒に使用されるインターフェース
回路32の構成図である。 第8図は回線境界アダプタの受信部分の構成図である。 第9図は回線境界アダプタの送信部分の構成図である。 第10図は、第10A図および第10B図の接続のしか
たを示す説明図である。 第10A図および第10B図は、第3図のリンク・アダ
プタの送信部分の構成図である。 第11図は、第11A図および第11B図の接続のしか
たを示す説明図である。 第11A図および第11B図は、第1図のリンク・アダ
プタの受信部分の構成図である。 第12図は第10B図の回路156の構成図である。 第13図は第11A図の回路228の構成図である。 10(10−1、10−2)、11(11−1、11−
2)……リンク・アダプタ、16(16−1、16−
2)、17(17−1、17−2)……回線境界アダプ
タ、18(18−1、18−2)、19(19−1、1
9−2)……Caqゲート手段、14(14−1、14
−2)……パケット処理手段、30、32……インター
フェース回路、80、92……ユーザ・スロット割振り
テーブル、81、94……ユーザ復号回路。
フロントページの続き (56)参考文献 特開 昭50−151414(JP,A) 特開 昭54−29504(JP,A) 特開 昭58−201449(JP,A) 特開 昭59−23658(JP,A) 特開 昭57−83961(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】リンクを介して接続された複数のノードを
    有する通信ネットワークにおいて、呼びに応じて境界回
    線ユーザに割り当てられる回線スロット及びパケット交
    換トラフィックに割り当てられる残りの部分を含むフレ
    ームにより、非文字コード化情報及び文字コード化情報
    を交換するための通信装置であって、 境界回線ユーザに接続されているノードが、 前記回線スロットを検査して、上記回線スロットが境界
    回線ユーザに割り当てられていることを示す第1の値、
    又は、上記回線スロットが一時的に空いていて、パケッ
    ト交換トラフィックに割り当てることができることを示
    す第2の値に、修飾ビットを設定し、該修飾ビットを修
    飾対象の上記回線スロットに対応づけて転送する転送手
    段と、 受信された修飾ビットが上記第1の値のとき、受信ビッ
    トに基づいて境界回線ユーザ・ビット・ストリームを再
    構成し、受信された修飾ビットが上記第2の値のとき、
    遊休ビット・パターンに応答する受信手段と、 上記回線スロットの境界回線ユーザへの割り当て関係情
    報を記憶するスロットテーブル手段と、 上記スロットテーブル手段から読み取った情報に応答し
    て境界回線ユーザに回線スロットが割り当てられている
    ときには上記リンクへ上記転送手段からのデータビット
    と修飾ビットとを送る第1のゲート手段と、 上記境界回線ユーザに割り当てられた上記スロットの期
    間に上記リンクから受信したデータビットと対応する修
    飾ビットとを上記受信手段へ送る第2のゲート手段と、 を備えていることを特徴とする通信装置。
JP62119163A 1986-08-27 1987-05-18 通信装置 Expired - Lifetime JPH0626341B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86430030A EP0258514B1 (en) 1986-08-27 1986-08-27 Optimized bandwidth allocation apparatus between circuit slots and packet bit stream in a communication network
EP86430030.6 1986-08-27

Publications (2)

Publication Number Publication Date
JPS6359040A JPS6359040A (ja) 1988-03-14
JPH0626341B2 true JPH0626341B2 (ja) 1994-04-06

Family

ID=8196401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62119163A Expired - Lifetime JPH0626341B2 (ja) 1986-08-27 1987-05-18 通信装置

Country Status (4)

Country Link
US (1) US4819230A (ja)
EP (1) EP0258514B1 (ja)
JP (1) JPH0626341B2 (ja)
DE (1) DE3685217D1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3742939A1 (de) * 1987-12-18 1989-07-06 Standard Elektrik Lorenz Ag Verfahren zur hybriden paketvermittlung und einrichtungen hierzu
US5142623A (en) * 1988-06-10 1992-08-25 Westinghouse Electric Corp. High performance memory imaging network for a real time process control system
JPH02266729A (ja) * 1989-04-07 1990-10-31 Mitsubishi Electric Corp 二重ループ通信システムにおける通信制御方式
DE68926740D1 (de) * 1989-04-25 1996-08-01 Ibm Verbindungssystem für den Anschluss von Benutzergeräten an eine Kommunikationsverarbeitungseinheit
AU627953B2 (en) * 1989-11-15 1992-09-03 Digital Equipment Corporation Integrated communications link having dynamically allocatable bandwidth and a protocol for transmission or allocation information over the link
US5272697A (en) * 1990-02-23 1993-12-21 At&T Bell Laboratories Apparatus and method for time multiplexing a resource among a plurality of entities
US5224099A (en) * 1991-05-17 1993-06-29 Stratacom, Inc. Circuitry and method for fair queuing and servicing cell traffic using hopcounts and traffic classes
US5313454A (en) * 1992-04-01 1994-05-17 Stratacom, Inc. Congestion control for cell networks
US5436898A (en) * 1992-10-08 1995-07-25 International Business Machines Corporation Multi-media network bus
US5422883A (en) * 1992-10-16 1995-06-06 International Business Machines Corporation Call setup and channel allocation for a multi-media network bus
EP0684719A1 (en) * 1994-05-25 1995-11-29 International Business Machines Corporation Method and apparatus for transmission of high priority traffic on low speed communication links
FI114178B (fi) * 1995-01-09 2004-08-31 Nokia Corp Radiokapasiteetin dynaaminen jakaminen TDMA-järjestelmässä
US5784569A (en) * 1996-09-23 1998-07-21 Silicon Graphics, Inc. Guaranteed bandwidth allocation method in a computer system for input/output data transfers
US6058111A (en) * 1997-06-18 2000-05-02 Siemens Information And Communication Networks, Inc. System and method for providing a droppable switched circuit
US6266330B1 (en) 1998-01-22 2001-07-24 Nokia Mobile Phones Limited Dynamic allocation of radio capacity in TDMA system
US6501737B1 (en) * 1998-12-01 2002-12-31 Motorola, Inc. Method for determining a quantity of channel resources to reserve for data services in a communication system
US7072344B2 (en) 2001-07-16 2006-07-04 International Business Machines Corporation Redistribution of excess bandwidth in networks for optimized performance of voice and data sessions: methods, systems and program products
US7570584B1 (en) 2002-03-29 2009-08-04 Cisco Technology, Inc. Network-wide congestion control of SPVC signaling messages
US6837832B2 (en) * 2002-04-01 2005-01-04 Hanners Ernest M Orthopedic shoulder weight halter
US6618776B1 (en) * 2002-08-15 2003-09-09 Logitech Europe, S.A. USB bandwidth monitor
GB2416647B (en) * 2004-07-26 2006-10-25 Motorola Inc Method and apparatus for resource allocation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH577253A5 (ja) * 1974-05-17 1976-06-30 Ibm
JPS5429504A (en) * 1977-08-09 1979-03-05 Fujitsu Ltd Simultaneous service system for audio and date communication
IT1091286B (it) * 1977-10-20 1985-07-06 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per la trasmissione congiunta di segnali telefonici e segnali video su linee telefoniche numeriche
JPS58201449A (ja) * 1982-05-20 1983-11-24 Nec Corp 複合デ−タパケツト交換方式
JPS5923658A (ja) * 1982-07-29 1984-02-07 Fujitsu Ltd ハイブリツド交換方式
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
IT1159480B (it) * 1983-08-04 1987-02-25 Cselt Centro Studi Lab Telecom Nodo di commutazione distribuito a banda variabile con gestione dinamica delle trame ibride
FR2556913B1 (fr) * 1983-12-15 1989-06-30 Cit Alcatel Dispositif de terminaux semaphores pour le systeme de signalisation no 7
GB2162022B (en) * 1984-07-17 1988-03-02 Stc Plc Data transmission system
GB2162721B (en) * 1984-08-01 1987-09-16 Stc Plc Transmission system
SE448198B (sv) * 1985-04-30 1987-01-26 Ellemtel Utvecklings Ab Telekommunikationssystem for vexelvis overforing av kretsformedlad resp paketformedlad information

Also Published As

Publication number Publication date
JPS6359040A (ja) 1988-03-14
EP0258514B1 (en) 1992-05-06
EP0258514A1 (en) 1988-03-09
DE3685217D1 (de) 1992-06-11
US4819230A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
JPH0626341B2 (ja) 通信装置
US3862373A (en) Adaptive sampling rate time division multiplexer and method
RU2113764C1 (ru) Способ и устройство передачи данных между периферийными устройствами и главным блоком
US5237570A (en) Prioritized data transfer method and apparatus for a radiotelephone peripheral
US4383315A (en) Idle time slot seizure and transmission facilities for loop communication system
CA1169974A (en) Communication system for connecting a plurality of asynchronous data processing terminals
US4700341A (en) Stochastic time division multiplexing
KR960004956B1 (ko) 데이타 통신용 빌딩내 무선 원격 통신 시스템
US4586175A (en) Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals
EP0430955B1 (en) Communication system
US6072794A (en) Digital trunk interface unit for use in remote access system
US6961331B2 (en) IP gateway apparatus
US4805171A (en) Unitary PCM rate converter and multiframe buffer
US3752933A (en) Bit regeneration for time division multiplexers
US3749841A (en) Time division multiplexing for telex signals
JPS6356040A (ja) 通信装置
US6370158B1 (en) Wireless T/E Transceiver frame signaling subcontroller
US5592484A (en) Telecommunication network having a number of stations which are connected to a token ring network, and station for such a network
JPH0365063B2 (ja)
US6947765B1 (en) Method for transmitting data between data processing means and a radio communication network, module and mobile terminal for implementing same
JPS5812458A (ja) パケット交換方式
FI109074B (fi) Tilaajamultipleksointilaite
JPS6016746A (ja) 時分割交換機
JPS63219295A (ja) デイジタルバス伝送における交換方式
JPH01286697A (ja) サブレート転送方式