JPH0365063B2 - - Google Patents
Info
- Publication number
- JPH0365063B2 JPH0365063B2 JP62060266A JP6026687A JPH0365063B2 JP H0365063 B2 JPH0365063 B2 JP H0365063B2 JP 62060266 A JP62060266 A JP 62060266A JP 6026687 A JP6026687 A JP 6026687A JP H0365063 B2 JPH0365063 B2 JP H0365063B2
- Authority
- JP
- Japan
- Prior art keywords
- nci
- data
- bits
- gate
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000012546 transfer Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 20
- 238000005192 partition Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 13
- 230000001143 conditioned effect Effects 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 206010036086 Polymenorrhoea Diseases 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002051 biphasic effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
A 産業上の利用分野
本発明は、通信ネツトワークが任意のタイプの
古典的な地域加入者電話リンク(local
subscriber telephone link)を使うにもかかわ
らず、ワークステーシヨン間で音声やイメージ等
の非符号化情報(non coded information、
NCI)およびデータを転送することを可能にする
機構に関する。
古典的な地域加入者電話リンク(local
subscriber telephone link)を使うにもかかわ
らず、ワークステーシヨン間で音声やイメージ等
の非符号化情報(non coded information、
NCI)およびデータを転送することを可能にする
機構に関する。
B 従来技術およびその問題点
統合サービス・データ・ネツトワーク
(ISDN)のベーシツク・アクセス方式は、1秒
間に64キロビツトの非コード情報、64キロビツト
のデータ、そして16キロビツトの信号を交換する
ことを可能にする方法を規定している。このた
め、リンク上で1秒間に160キロビツトの情報を
伝達しなければならない。
(ISDN)のベーシツク・アクセス方式は、1秒
間に64キロビツトの非コード情報、64キロビツト
のデータ、そして16キロビツトの信号を交換する
ことを可能にする方法を規定している。このた
め、リンク上で1秒間に160キロビツトの情報を
伝達しなければならない。
本発明の目的は、限定された帯域幅でもつて
ISDN基本アクセス方式と同じ機能をもたらすこ
とにある。
ISDN基本アクセス方式と同じ機能をもたらすこ
とにある。
本発明の他の目的は、任意のタイプの既設の地
域加入者電話リンクを用いて、非符号化情報NCI
とデータの転送を可能にすることにある。
域加入者電話リンクを用いて、非符号化情報NCI
とデータの転送を可能にすることにある。
C 問題点を解決するための手段
本発明は、非同期データと同期した非符号化情
報NCIを(n+m)/T bpsで動作する共通の
チヤネルで転送する方法に関する。(n+m)/
Tbpsとは、つまり、持続時間Tのスロツトに
(n+m)ビツトが含まれるように伝送すること
を意味する。転送されるビツト・ストリームのデ
ータ部とNCI部は、データ・ビツトがシユミレー
トすることのできない特定のパターンを持つフラ
グによつて区切られる。
報NCIを(n+m)/T bpsで動作する共通の
チヤネルで転送する方法に関する。(n+m)/
Tbpsとは、つまり、持続時間Tのスロツトに
(n+m)ビツトが含まれるように伝送すること
を意味する。転送されるビツト・ストリームのデ
ータ部とNCI部は、データ・ビツトがシユミレー
トすることのできない特定のパターンを持つフラ
グによつて区切られる。
NCI活動のある期間は、該スロツトの最初のn
ビツトがNCIビツトの転送に用いられる。該最初
のnビツトがフラグ・パターンと異なる場合、該
スロツトの最後のmビツトは、付加的にデータ・
ビツトを転送するのに用いられ、該最初のnビツ
トがフラグ・パターンと同じになる場合、該スロ
ツトの最後のmビツトは第1の2進値(m=1の
ときは、例えば0)にセツトされる。
ビツトがNCIビツトの転送に用いられる。該最初
のnビツトがフラグ・パターンと異なる場合、該
スロツトの最後のmビツトは、付加的にデータ・
ビツトを転送するのに用いられ、該最初のnビツ
トがフラグ・パターンと同じになる場合、該スロ
ツトの最後のmビツトは第1の2進値(m=1の
ときは、例えば0)にセツトされる。
NCI活動のない期間は、2つのスロツトによつ
て仕切られた少なくとも1つのスロツトの形でデ
ータ・ビツトが伝送される。該仕切スロツトの最
初のnビツトはフラグ・パターンにセツトされ、
最後のmビツトは第2の2進値(m=1のとき
は、例えば1)にセツトされる。
て仕切られた少なくとも1つのスロツトの形でデ
ータ・ビツトが伝送される。該仕切スロツトの最
初のnビツトはフラグ・パターンにセツトされ、
最後のmビツトは第2の2進値(m=1のとき
は、例えば1)にセツトされる。
好適な実施例では、nが8に等しくて、かつm
が1に等しく、フラグ・パターンが01111110の等
しい。そして、NCI活動がないときに、転送すべ
きデータ・ビツト・ストリーム中で1が5個連続
すると、その5個連続した1の後に0が挿入され
る。
が1に等しく、フラグ・パターンが01111110の等
しい。そして、NCI活動がないときに、転送すべ
きデータ・ビツト・ストリーム中で1が5個連続
すると、その5個連続した1の後に0が挿入され
る。
通信チヤネルを使う本発明の方法に従つて築か
れるビツト・ストリームを発生するため、そして
該ビツト・ストリームを受信するために、送信装
置とこれに対応する受信装置が実現される。
れるビツト・ストリームを発生するため、そして
該ビツト・ストリームを受信するために、送信装
置とこれに対応する受信装置が実現される。
なお、本発明は、NCI以外の同期式で伝送すべ
き情報のビツトと、非同期式で同期しても差し支
えない情報のビツトを、共通の回線を使つて伝送
する場合にも適用できる。
き情報のビツトと、非同期式で同期しても差し支
えない情報のビツトを、共通の回線を使つて伝送
する場合にも適用できる。
D 実施例
本発明の機構はNCI/データ・ビツト・ストリ
ームの配列に基づくものであつて、通信チヤネル
上にストリームを生成する送信装置と、該ストリ
ームを受け取つてNCIおよびデータ・ビツトを回
復(retrieve)する受信装置とからなる。
ームの配列に基づくものであつて、通信チヤネル
上にストリームを生成する送信装置と、該ストリ
ームを受け取つてNCIおよびデータ・ビツトを回
復(retrieve)する受信装置とからなる。
該機構によれば、従来のキヤリア提供手段に相
当する、72kbps(つまり、125マイクロ秒のスロ
ツト時間Tにつき9ビツト)で動作す通信チヤネ
ルを用いて、NCIとデータ情報を同時に転送する
ことが可能になる。NCI情報の転送は、遅延ひず
みや内容(content)の改変が全く起こらない、
厳密な同期式伝送となる。
当する、72kbps(つまり、125マイクロ秒のスロ
ツト時間Tにつき9ビツト)で動作す通信チヤネ
ルを用いて、NCIとデータ情報を同時に転送する
ことが可能になる。NCI情報の転送は、遅延ひず
みや内容(content)の改変が全く起こらない、
厳密な同期式伝送となる。
通信チヤネルとの間で送受信が行われるデータ
およびNCI情報は、両方のタイプの情報を扱える
インテリジエント・ワークステーシヨンに関連す
る。例えば、NCI情報は、標準的なコーダ/デコ
ーダが与える64kbpsのPCM符号化された音声ス
ロツトからなる。データ情報と対照的にNCI情報
はどんな遅延ひずみにも耐えられないので、NCI
情報の転送によつてデータ転送が妨げられる可能
性がある。NCI情報は、1スロツトにつき8ビツ
トずつ転送される。データ活動が検出されないと
きは、データ・フエーズに入る。このデータ・フ
エーズをストリームのデータ部と呼ぶ。NCI部と
データ部の境界は、特定のパターンを持つた仕切
フラグによつて定められる。本発明の実施例で
は、、フラグがHDLC(ハイレベル・データ・リン
ク制御)/SDLC(同期データ・リンク制御)フ
ラグと同じ、つまり01111110(16進で言うと7E)
である。
およびNCI情報は、両方のタイプの情報を扱える
インテリジエント・ワークステーシヨンに関連す
る。例えば、NCI情報は、標準的なコーダ/デコ
ーダが与える64kbpsのPCM符号化された音声ス
ロツトからなる。データ情報と対照的にNCI情報
はどんな遅延ひずみにも耐えられないので、NCI
情報の転送によつてデータ転送が妨げられる可能
性がある。NCI情報は、1スロツトにつき8ビツ
トずつ転送される。データ活動が検出されないと
きは、データ・フエーズに入る。このデータ・フ
エーズをストリームのデータ部と呼ぶ。NCI部と
データ部の境界は、特定のパターンを持つた仕切
フラグによつて定められる。本発明の実施例で
は、、フラグがHDLC(ハイレベル・データ・リン
ク制御)/SDLC(同期データ・リンク制御)フ
ラグと同じ、つまり01111110(16進で言うと7E)
である。
8個のNCIビツトまたはデータ・ビツトの交換
の度に、9番目のビツトが付加される。これは、
NCI/データ部仕切フラグと該フラグと同じNCI
パターンとを区別するため、またはNCI部におい
て区別すべきフラグ・パターンがないときにデー
タ・ビツトを選ぶためのどちらかに用いられる。
大抵の時間では後者である。
の度に、9番目のビツトが付加される。これは、
NCI/データ部仕切フラグと該フラグと同じNCI
パターンとを区別するため、またはNCI部におい
て区別すべきフラグ・パターンがないときにデー
タ・ビツトを選ぶためのどちらかに用いられる。
大抵の時間では後者である。
第1図で通信チヤネル上を転送されるビツト・
ストリームを示す。第1図のパートAはビツト・
ストリームのうちのNCIビツトの転送に相当する
部分をより詳しく示している。
ストリームを示す。第1図のパートAはビツト・
ストリームのうちのNCIビツトの転送に相当する
部分をより詳しく示している。
NCI部の期間において、スロツト・パターンが
フラグ(本実施例では7E)と同じならば、それ
に対応して9番目のビツトが第1の2進値、例え
ば0にセツトされる。そうでなければ、該ビツト
は、通信チヤネルで転送されるデータ・ビツト・
ストリームの一部であるデータ・ビツトを転送す
るのに用いられる。
フラグ(本実施例では7E)と同じならば、それ
に対応して9番目のビツトが第1の2進値、例え
ば0にセツトされる。そうでなければ、該ビツト
は、通信チヤネルで転送されるデータ・ビツト・
ストリームの一部であるデータ・ビツトを転送す
るのに用いられる。
矢印は9ビツトの間隔を表わし、Dはデータ・
ビツトを表わしている。
ビツトを表わしている。
第1図のパートBに示されるように、データ部
においては、データ部の始まりまたは終りを指示
するためにフラグを転送すべき場合、それに対応
して9番目のビツトが第2の2審値、本実施例で
は1にセツトされる。そうでない場合、該ビツト
はデータ・ストリームの一部となる。
においては、データ部の始まりまたは終りを指示
するためにフラグを転送すべき場合、それに対応
して9番目のビツトが第2の2審値、本実施例で
は1にセツトされる。そうでない場合、該ビツト
はデータ・ストリームの一部となる。
データ部では、従来のゼロ挿入/削除法によつ
てフラグ・シユミレーシヨンが回避される。つま
り、伝送されるデータ中に1が5個連続すると0
が挿入され、受信されたデータでは1が5個連続
した後の0が削除される。ビツト・ストリームが
HDLC/SDLCフレームで構成されているとき
は、フレーム仕切フラグつまり特定パターンが転
送される場合を除いて、既にビツト・ストリーム
に0が挿入されている。そのようなデータ・スト
リームが本発明の方法に従つて転送されるとき
は、HDLC/SDLCストリーム中で1が5個連続
した後に0が挿入される。NCIの内容は変更不能
と仮定されているので、NCIパターンの部分では
同期の方法を使つてフラグ・シユミレーヨンを回
避することができない。こういうわけで、フラグ
と同様のNCIパターンの識別は、上記のように9
番目のビツトを0にセツトして行う。
てフラグ・シユミレーシヨンが回避される。つま
り、伝送されるデータ中に1が5個連続すると0
が挿入され、受信されたデータでは1が5個連続
した後の0が削除される。ビツト・ストリームが
HDLC/SDLCフレームで構成されているとき
は、フレーム仕切フラグつまり特定パターンが転
送される場合を除いて、既にビツト・ストリーム
に0が挿入されている。そのようなデータ・スト
リームが本発明の方法に従つて転送されるとき
は、HDLC/SDLCストリーム中で1が5個連続
した後に0が挿入される。NCIの内容は変更不能
と仮定されているので、NCIパターンの部分では
同期の方法を使つてフラグ・シユミレーヨンを回
避することができない。こういうわけで、フラグ
と同様のNCIパターンの識別は、上記のように9
番目のビツトを0にセツトして行う。
NCI/データ仕切フラグは、同期式NCI転送を
可能にするため、9ビツトの間隔で伝送される。
これは、NCI情報がPCM符号化された音声情報
であるときに有用である。なぜなら、チヤネル音
声コーダ/デコーダは、完全に同期して作動する
からである。
可能にするため、9ビツトの間隔で伝送される。
これは、NCI情報がPCM符号化された音声情報
であるときに有用である。なぜなら、チヤネル音
声コーダ/デコーダは、完全に同期して作動する
からである。
9ビツトの間隔がもたらす同期化は、9番目の
ビツトが常に7Eという仕切フラグに続くという
事実に基づいて、容易に獲得、かつ維持すること
ができる。
ビツトが常に7Eという仕切フラグに続くという
事実に基づいて、容易に獲得、かつ維持すること
ができる。
システム初期設定時において、データまたは
NCI情報が伝送可能になる前に、受信機が9ビツ
ト間隔で同期づけられるように、連続したデー
タ/NCI仕切フラグ、つまり011111101が送られ
る。その後、データ転送が可能になるが、これら
のデータ転送はNCIスロツトの転送によつて妨げ
られる可能性がある。
NCI情報が伝送可能になる前に、受信機が9ビツ
ト間隔で同期づけられるように、連続したデー
タ/NCI仕切フラグ、つまり011111101が送られ
る。その後、データ転送が可能になるが、これら
のデータ転送はNCIスロツトの転送によつて妨げ
られる可能性がある。
第2図を参照して送信装置を説明する。該装
置、ワークステーシヨンから伝送されるNCIビツ
トを回線1を通じて受信するとともに、ワークス
テーシヨンから伝送されるデータ・ビツトを回線
2を通じて受信する。データ・ビツトはデータ・
ビツト待ち行列から1ビツトずつ、データ要求ク
ロツク信号の定める速度で取られる。該データ要
求クロツク信号は可変であり、NCI活動の有無に
依存する。このようなデータ・ビツト待ち行列
は、通信制御装置における常套手段である。デー
タ要求クロツク信号は送信装置内で生成され、回
線3を通じてワークステーシヨンへ送られる。送
信装置は第1図に示されるようなビツト・ストリ
ームを生成するが、これは、通信チヤネル4を通
じて伝送される。該装置は、NCIビツトを受信し
てワークステーシヨンのNCI部から来る活動の有
無を検出する活動検出器10を含む。該検出器
は、NCI活動が無いときはUP(アツプ)レベルに
ある信号を出力回線12に供給する。この信号
は、インバータ14で反転されるので、該インバ
ータ14の出力回線16の上の信号は、NCIがあ
る時にUPレベルとなる。
置、ワークステーシヨンから伝送されるNCIビツ
トを回線1を通じて受信するとともに、ワークス
テーシヨンから伝送されるデータ・ビツトを回線
2を通じて受信する。データ・ビツトはデータ・
ビツト待ち行列から1ビツトずつ、データ要求ク
ロツク信号の定める速度で取られる。該データ要
求クロツク信号は可変であり、NCI活動の有無に
依存する。このようなデータ・ビツト待ち行列
は、通信制御装置における常套手段である。デー
タ要求クロツク信号は送信装置内で生成され、回
線3を通じてワークステーシヨンへ送られる。送
信装置は第1図に示されるようなビツト・ストリ
ームを生成するが、これは、通信チヤネル4を通
じて伝送される。該装置は、NCIビツトを受信し
てワークステーシヨンのNCI部から来る活動の有
無を検出する活動検出器10を含む。該検出器
は、NCI活動が無いときはUP(アツプ)レベルに
ある信号を出力回線12に供給する。この信号
は、インバータ14で反転されるので、該インバ
ータ14の出力回線16の上の信号は、NCIがあ
る時にUPレベルとなる。
活動検出器は、NCIソース・エネルギの集中測
定(integrated measurement)を行うので、
NCIビツトに一定の遅延をもたらす。遅延した
NCIビツトは64kbpsの速さで8ビツト・シフ
ト・レジスタ18が入力される。
定(integrated measurement)を行うので、
NCIビツトに一定の遅延をもたらす。遅延した
NCIビツトは64kbpsの速さで8ビツト・シフ
ト・レジスタ18が入力される。
9ビツト・カウンタ20は、72キロビツト・ク
ロツク・パルスをカウントし、9番目のビツトの
時刻(以下第9ビツト時という)になる度にUP
レベルとなる信号を回線22に出力する。この信
号は、ANDゲート・アセンブリ24の1つの入
力端子に供給される。該ANDゲート・アセブリ
24は、その信号がUPのとき、シフト・レジス
タ18の内容をレジスタ26へ転送する。比較器
28は、シフト・レジスタ26の内容を仕切フラ
グ・パターン01111110と比較する。比較器28よ
つて両者の一致が検出されると、回線30に出力
される信号はUPレベルとなり、NCIビツト・ス
ロツトが仕切フラグと同一であることを表示す
る。この出力信号はインバータ32で反転され
る。したがつて、該インバータ32の出力信号
は、NCIスロツトが該フラグと異なる(第2図で
は、not7Eと示す)ときにUPレベルになる。
ロツク・パルスをカウントし、9番目のビツトの
時刻(以下第9ビツト時という)になる度にUP
レベルとなる信号を回線22に出力する。この信
号は、ANDゲート・アセンブリ24の1つの入
力端子に供給される。該ANDゲート・アセブリ
24は、その信号がUPのとき、シフト・レジス
タ18の内容をレジスタ26へ転送する。比較器
28は、シフト・レジスタ26の内容を仕切フラ
グ・パターン01111110と比較する。比較器28よ
つて両者の一致が検出されると、回線30に出力
される信号はUPレベルとなり、NCIビツト・ス
ロツトが仕切フラグと同一であることを表示す
る。この出力信号はインバータ32で反転され
る。したがつて、該インバータ32の出力信号
は、NCIスロツトが該フラグと異なる(第2図で
は、not7Eと示す)ときにUPレベルになる。
ワークステーシヨンからのデータ・ビツトは回
線2を通じて供給される。該ビツトは、ゼロ挿入
回路36によつて処理される。データ・ビツトの
取出は、回線3を通じてワークステーシヨンへ送
られるデータ要求クロツク信号によつて制御され
る。このクロク信号の発生については後で述べ
る。
線2を通じて供給される。該ビツトは、ゼロ挿入
回路36によつて処理される。データ・ビツトの
取出は、回線3を通じてワークステーシヨンへ送
られるデータ要求クロツク信号によつて制御され
る。このクロク信号の発生については後で述べ
る。
ANDゲート装置を工夫することにより、NCI
またはデータ・ビツトをORゲート38を通じて
伝送することができる。
またはデータ・ビツトをORゲート38を通じて
伝送することができる。
本実施例でのかかる装置は、ANDゲート40,
46およびインバータ48によつて構成される。
ANDゲート40は、その第1の入力端子42に
おいて、レジスタ18からシフトされたNCIビツ
トを受け取る。このANDゲート40の条件付け
は、その第2の入力端子44に印加されるAND
ゲート46の出力信号によつて行われる。AND
ゲート46は、一方の入力端子において回線16
からのNCI活動信号を受け取り、かつ他方の入力
端子においてインバータ48で反転された回線2
2上の信号を受け取る。したがつて、NCI活動が
検出されている時は、第9ビツト時を除いて、
NCIビツトがOR回路38の第1の入力端子50
に供給され、さらに通信チヤネル4へ送り出され
る。第9ビツト時には、インバータ48とAND
ゲート46作用により、NCIビツトの伝送が禁止
される。
46およびインバータ48によつて構成される。
ANDゲート40は、その第1の入力端子42に
おいて、レジスタ18からシフトされたNCIビツ
トを受け取る。このANDゲート40の条件付け
は、その第2の入力端子44に印加されるAND
ゲート46の出力信号によつて行われる。AND
ゲート46は、一方の入力端子において回線16
からのNCI活動信号を受け取り、かつ他方の入力
端子においてインバータ48で反転された回線2
2上の信号を受け取る。したがつて、NCI活動が
検出されている時は、第9ビツト時を除いて、
NCIビツトがOR回路38の第1の入力端子50
に供給され、さらに通信チヤネル4へ送り出され
る。第9ビツト時には、インバータ48とAND
ゲート46作用により、NCIビツトの伝送が禁止
される。
その際、回線34の信号がUPレベルにあり、
NCIスロツトが仕切フラグ・パターンと異なるこ
とが示されているならば、2つの入力端子がそれ
ぞれ回線34,22に接続されたANDゲート5
2が条件付けられ、回線54にUPレベルの信号
を出力する。ANDゲート56の一方の入力端子
は回線54に接続され、他方は回路36の出力回
線37に接続されている。したがつて、ANDゲ
ート56が第9ビツト時においてORゲート38
の入力端子58に供給するのは、NCIスロツトが
仕切フラグと異なるときにはデータ・ビツトであ
り、NCIスロツトが区切フラグと同一のときには
ゼロである。
NCIスロツトが仕切フラグ・パターンと異なるこ
とが示されているならば、2つの入力端子がそれ
ぞれ回線34,22に接続されたANDゲート5
2が条件付けられ、回線54にUPレベルの信号
を出力する。ANDゲート56の一方の入力端子
は回線54に接続され、他方は回路36の出力回
線37に接続されている。したがつて、ANDゲ
ート56が第9ビツト時においてORゲート38
の入力端子58に供給するのは、NCIスロツトが
仕切フラグと異なるときにはデータ・ビツトであ
り、NCIスロツトが区切フラグと同一のときには
ゼロである。
NCI活動がないときは、回線12の信号がUP
レベルにある。この信号はANDゲート60の一
方の入力端子に供給される。該ゲート60の他方
の入力端子は、インバータ48の出力端子に接続
されている。ANDゲート60の出力回線62は
ANDゲート64の一方の入力端子に接続されて
いる。該ゲート64は、その他方の入力端子にお
いて、回路36の出力回線37からのデータ・ビ
ツトを受け取る。したがつて、スロツトの最初の
8ビツト部では、8個のデータ・ビツトがAND
ゲート64の作用によりORゲート38の入力端
子66に出力されるとともに、第9ビツト時で
は、データ・ビツトがANDゲート56の作用に
よりORゲート38の入力端子58に送出され
る。
レベルにある。この信号はANDゲート60の一
方の入力端子に供給される。該ゲート60の他方
の入力端子は、インバータ48の出力端子に接続
されている。ANDゲート60の出力回線62は
ANDゲート64の一方の入力端子に接続されて
いる。該ゲート64は、その他方の入力端子にお
いて、回路36の出力回線37からのデータ・ビ
ツトを受け取る。したがつて、スロツトの最初の
8ビツト部では、8個のデータ・ビツトがAND
ゲート64の作用によりORゲート38の入力端
子66に出力されるとともに、第9ビツト時で
は、データ・ビツトがANDゲート56の作用に
よりORゲート38の入力端子58に送出され
る。
回線3上のデータ要求クロツク信号は、ORゲ
ート70とANDゲート72とからなる論理回路
で生成される。ORゲート70の入力端子はそれ
ぞれ回線54,62に接続されており、かつその
出力端子はANDゲート72の第1の入力端子に
接続されている。ANDゲート72の第2の入力
端子は回線74の72kbpsのクロツク信号を受け
取る。ANDゲート72の第3の入力端子はゼロ
挿入回路36の出力線に接続されている。ここ
で、ゼロ挿入回路36は、データ・ストリーム中
で1が5個連続した後で0を挿入すべきときに、
DOWN(ダウン)レベルの信号を出力する。した
がつて、データ要求クロツク信号の出力は、ゼロ
挿入時において禁止される。NCI活動がない状態
でデータ・ビツトを転送する時は、いつでも、該
クロツク信号はアクテイブである。そして、NCI
活動がある状態で第9ビツト時にデータ・ビツト
を転送する時も、該クロツク信号はアクテイブで
ある。
ート70とANDゲート72とからなる論理回路
で生成される。ORゲート70の入力端子はそれ
ぞれ回線54,62に接続されており、かつその
出力端子はANDゲート72の第1の入力端子に
接続されている。ANDゲート72の第2の入力
端子は回線74の72kbpsのクロツク信号を受け
取る。ANDゲート72の第3の入力端子はゼロ
挿入回路36の出力線に接続されている。ここ
で、ゼロ挿入回路36は、データ・ストリーム中
で1が5個連続した後で0を挿入すべきときに、
DOWN(ダウン)レベルの信号を出力する。した
がつて、データ要求クロツク信号の出力は、ゼロ
挿入時において禁止される。NCI活動がない状態
でデータ・ビツトを転送する時は、いつでも、該
クロツク信号はアクテイブである。そして、NCI
活動がある状態で第9ビツト時にデータ・ビツト
を転送する時も、該クロツク信号はアクテイブで
ある。
ここで、仕切フラグが発生される仕組を説明す
る。
る。
回路80は、データ部のNCI部の間での遷移を
検出してフラグを発生する。回路80は、NCI活
動が無いときに回線12の信号によつてセツトさ
れる第1ラツチ82と、NCI活動があるときに回
線16の信号によつてセツトされる第2ラツチ8
4とからなる。ANDゲート86の一方の入力は
ラツチ82の出力と接続され、他方の入力は回線
16と接続されている。このため、データ部から
NCI部へ遷移するときに、ANDゲート86はUP
レベルの信号を回線88へ出力する。同様に、
ANDゲート90の一方の入力はラツチ84の出
力の接続され、他方の入力は回線12と接続され
ているこのため、NCI部からデータ部へ遷移する
ときに、ANDゲート90はUPレベルの信号を回
線92へ出力する。ラツチ82,84は、出力回
線88,92の信号によつてそれぞれリセツトさ
れる。
検出してフラグを発生する。回路80は、NCI活
動が無いときに回線12の信号によつてセツトさ
れる第1ラツチ82と、NCI活動があるときに回
線16の信号によつてセツトされる第2ラツチ8
4とからなる。ANDゲート86の一方の入力は
ラツチ82の出力と接続され、他方の入力は回線
16と接続されている。このため、データ部から
NCI部へ遷移するときに、ANDゲート86はUP
レベルの信号を回線88へ出力する。同様に、
ANDゲート90の一方の入力はラツチ84の出
力の接続され、他方の入力は回線12と接続され
ているこのため、NCI部からデータ部へ遷移する
ときに、ANDゲート90はUPレベルの信号を回
線92へ出力する。ラツチ82,84は、出力回
線88,92の信号によつてそれぞれリセツトさ
れる。
出力回線88,92の信号はORゲート94に
入力される。回線94上のORゲート94の出力
信号はラツチ98をセツトする。したがつて、仕
切フラグが発生されるときはいつでもラツチ98
がセツトされている。ラツチ98からの出力信号
はORゲート100の一方の入力に供給される。
ORゲート100の他方の入力は、回線5を通じ
てワークステーシヨンから初期設定信号を受け取
る。仕切フラグ発生器102は、ORゲート10
0および9ビツト・カウンタ20からの出力信号
による制御の下、出力回線104にフラグ・コン
フイギユレーシヨンを送出する。回線104は、
ORゲート38の第4の入力となる。ラツチ98
は、回線22からの信号によつて第9ビツト時に
リセツトされる。
入力される。回線94上のORゲート94の出力
信号はラツチ98をセツトする。したがつて、仕
切フラグが発生されるときはいつでもラツチ98
がセツトされている。ラツチ98からの出力信号
はORゲート100の一方の入力に供給される。
ORゲート100の他方の入力は、回線5を通じ
てワークステーシヨンから初期設定信号を受け取
る。仕切フラグ発生器102は、ORゲート10
0および9ビツト・カウンタ20からの出力信号
による制御の下、出力回線104にフラグ・コン
フイギユレーシヨンを送出する。回線104は、
ORゲート38の第4の入力となる。ラツチ98
は、回線22からの信号によつて第9ビツト時に
リセツトされる。
72kbpsクロツク信号は、回線6を経て受信装
置へ伝送される。
置へ伝送される。
したがつて、第1図で示されたビツト・ストリ
ームが、ORゲート38を経て通信チヤネル4へ
送出される。
ームが、ORゲート38を経て通信チヤネル4へ
送出される。
次に、第3図を参照しつつ、受信装置について
説明する。該装置は、入力9ビツト・シフト・レ
ジスタ120を含む。該レジスタ120は、回線
6からの72kbpsクロツク信号による制御の下、
ビツト・ストリームを受信する。
説明する。該装置は、入力9ビツト・シフト・レ
ジスタ120を含む。該レジスタ120は、回線
6からの72kbpsクロツク信号による制御の下、
ビツト・ストリームを受信する。
回路122は、受信したストリーム中のNCI/
データ遷移を検出する。該回路122は、レジス
タ120の右端に位置する8ビツトの部分をフラ
グ・パターン01111110と比較する比較器124
と、ANDゲート126とを含む。比較器124
による比較の結果一致が検出されると、回線12
8に出力される信号はUPレベルとなる。ANDゲ
ート126の一方は比較器の出力回線128に接
続され、かつ他方の入力はシフト・レジスタ12
0の最左端部に接続されている。したがつて、回
線130上の該ゲート126の出力信号は、デー
タ部とNCI部の間で遷移が検出されると、UPレ
ベルになる。
データ遷移を検出する。該回路122は、レジス
タ120の右端に位置する8ビツトの部分をフラ
グ・パターン01111110と比較する比較器124
と、ANDゲート126とを含む。比較器124
による比較の結果一致が検出されると、回線12
8に出力される信号はUPレベルとなる。ANDゲ
ート126の一方は比較器の出力回線128に接
続され、かつ他方の入力はシフト・レジスタ12
0の最左端部に接続されている。したがつて、回
線130上の該ゲート126の出力信号は、デー
タ部とNCI部の間で遷移が検出されると、UPレ
ベルになる。
ビツト・カウンタ132はクロツク回線6に接
続されてビツト・クロツク信号をカウントし、第
9ビツト時にUPレベルの信号を回線134へ出
力する。このカウンタはANDゲート136の出
力信号によつてリセツトされるが、該信号がUP
レベルになるのは、回路122によつてNCI/デ
ータ遷移が検出され、かつ非NCI期間が検出され
たときである。つまり、ANDゲート136の2
つの入力は、回線130と回路140の出力回線
138とにそれぞれ接続されている。回路14
0、受信したビツトがNCIビツトかデータ・ビツ
トかを指示する信号を回線138に出力する。回
線138上の出力信号は、非NCIビツト、つまり
データ・ビツトまたはフラグ・ビツトを受信中で
あるときにUPレベルとなる。
続されてビツト・クロツク信号をカウントし、第
9ビツト時にUPレベルの信号を回線134へ出
力する。このカウンタはANDゲート136の出
力信号によつてリセツトされるが、該信号がUP
レベルになるのは、回路122によつてNCI/デ
ータ遷移が検出され、かつ非NCI期間が検出され
たときである。つまり、ANDゲート136の2
つの入力は、回線130と回路140の出力回線
138とにそれぞれ接続されている。回路14
0、受信したビツトがNCIビツトかデータ・ビツ
トかを指示する信号を回線138に出力する。回
線138上の出力信号は、非NCIビツト、つまり
データ・ビツトまたはフラグ・ビツトを受信中で
あるときにUPレベルとなる。
ANDゲート142の2つの入力は回線130,
134にそれぞれ接続されている。したがつて、
データ/NCI遷移が検出されている際の第9ビツ
ト時には、回線144にUPレベルの信号が出力
される。
134にそれぞれ接続されている。したがつて、
データ/NCI遷移が検出されている際の第9ビツ
ト時には、回線144にUPレベルの信号が出力
される。
回路140は、3個のラツチ146,148,
150、ANDゲート152,154,156,
158,160,161およびインバータ16
2,164を含む。
150、ANDゲート152,154,156,
158,160,161およびインバータ16
2,164を含む。
ラツチ146はNCI状態ラツチである。そのセ
ツト入力端子は、ANDゲート154の出力に接
続されている。ANDゲート154の2つの入力
は、ANDゲート142の出力回線144とデー
タ状態ラツチ148の出力にそれぞれ接続されて
いる。ラツチ146のリセツト入力端子はAND
ゲート152の出力回線に接続されている。該ゲ
ート152の2つの入力は、ANDゲート142
の出力回線144とラツチ146の出力にそれぞ
れ接続されている。ラツチ146の出力回線は
ANDゲート161の一方の入力に接続されてい
る。該ゲート161の他方の入力は、インバータ
164の出力回線に接続されている。ANDゲー
ト161の出力回線163は、回線138に非
NCI信号を出力するインバータ162に接続され
ている。
ツト入力端子は、ANDゲート154の出力に接
続されている。ANDゲート154の2つの入力
は、ANDゲート142の出力回線144とデー
タ状態ラツチ148の出力にそれぞれ接続されて
いる。ラツチ146のリセツト入力端子はAND
ゲート152の出力回線に接続されている。該ゲ
ート152の2つの入力は、ANDゲート142
の出力回線144とラツチ146の出力にそれぞ
れ接続されている。ラツチ146の出力回線は
ANDゲート161の一方の入力に接続されてい
る。該ゲート161の他方の入力は、インバータ
164の出力回線に接続されている。ANDゲー
ト161の出力回線163は、回線138に非
NCI信号を出力するインバータ162に接続され
ている。
ラツチ148はデータ状態ラツチである。その
セツト入力端子はANDゲート158の出力に接
続されている。該ゲート158の3つの入力は、
それぞれ回線134,138,166に接続され
ている。回線166は、回線130の信号をイン
バータ170で反転したものを受け取る。ラツチ
148のリセツト入力端子は、ANDゲート15
6の出力に接続されている。該ゲート156の2
つの入力は、それぞれ回線144とラツチ148
の出力に接続されている。
セツト入力端子はANDゲート158の出力に接
続されている。該ゲート158の3つの入力は、
それぞれ回線134,138,166に接続され
ている。回線166は、回線130の信号をイン
バータ170で反転したものを受け取る。ラツチ
148のリセツト入力端子は、ANDゲート15
6の出力に接続されている。該ゲート156の2
つの入力は、それぞれ回線144とラツチ148
の出力に接続されている。
ラツチ148が回線149に出力する信号は、
データ期間においてUPレベルになる。
データ期間においてUPレベルになる。
ラツチ150のセツト入力端子はANDゲート
142の出力回線144に、またリセツト入力端
子はANDゲート160の出力回線に、それぞれ
接続されている。ANDゲート160の2つの入
力回線はインバータ170の出力と回線134に
それぞれ接続されているので、該ゲート160の
出力は、データ/NCI遷移が検出されない期間の
第9ビツト時においてUPレベルとなる。
142の出力回線144に、またリセツト入力端
子はANDゲート160の出力回線に、それぞれ
接続されている。ANDゲート160の2つの入
力回線はインバータ170の出力と回線134に
それぞれ接続されているので、該ゲート160の
出力は、データ/NCI遷移が検出されない期間の
第9ビツト時においてUPレベルとなる。
回路172は、回線174を介して受信側ワー
クステーシヨンへ64kbpsのクロツク速度でNCI
ビツトを送る。回路172はシフト・レジスタ1
78を含むが、その内容のシフトは、回線176
の64kbpsのクロツク信号によつて制御される。
シフト・レジスタ178は、ANDゲート・アセ
ンブリ180,182およびORゲート・アセン
ブリ184からなるゲーテイング・アレンジメン
トによる制御の下、レジスタ120の右端に位置
する8ビツトを受け取る。
クステーシヨンへ64kbpsのクロツク速度でNCI
ビツトを送る。回路172はシフト・レジスタ1
78を含むが、その内容のシフトは、回線176
の64kbpsのクロツク信号によつて制御される。
シフト・レジスタ178は、ANDゲート・アセ
ンブリ180,182およびORゲート・アセン
ブリ184からなるゲーテイング・アレンジメン
トによる制御の下、レジスタ120の右端に位置
する8ビツトを受け取る。
ストリームがデータ部になつている間、アイド
ル・パターンがレジスタ178にロードされる。
つまり、ANDゲート・アセンブリ180は8個
のANDゲートを含み、各ゲートの入力の1つが
アイドル・パターンの1ビツトを受け取る。回線
134,149の信号により、これらのゲートは
データ期間の第9ビツト時に開くように条件づけ
られている。ANDゲート・アセンブリ180の
出力はORゲート184の入力に接続されてい
る。ANDゲート・アセンブリ182は8個の
ANDゲートを含む。これらは、受信ストリーム
がNCI部になつている間の第9ビツト時に開くよ
う条件づけられており、NCI部において、レジス
タ120の右端にある8ビツトをレジスタ178
へ転送するようになつている。アセンブリ182
の各ANDゲートの1つの入力は、バス186の
働きによつてシフト・レジスタ120の1つのビ
ツトを受け取る。各ANDゲートの他の入力は、
回線134,163にそれぞれ接続されている。
ル・パターンがレジスタ178にロードされる。
つまり、ANDゲート・アセンブリ180は8個
のANDゲートを含み、各ゲートの入力の1つが
アイドル・パターンの1ビツトを受け取る。回線
134,149の信号により、これらのゲートは
データ期間の第9ビツト時に開くように条件づけ
られている。ANDゲート・アセンブリ180の
出力はORゲート184の入力に接続されてい
る。ANDゲート・アセンブリ182は8個の
ANDゲートを含む。これらは、受信ストリーム
がNCI部になつている間の第9ビツト時に開くよ
う条件づけられており、NCI部において、レジス
タ120の右端にある8ビツトをレジスタ178
へ転送するようになつている。アセンブリ182
の各ANDゲートの1つの入力は、バス186の
働きによつてシフト・レジスタ120の1つのビ
ツトを受け取る。各ANDゲートの他の入力は、
回線134,163にそれぞれ接続されている。
回路190は、回線192を介して受信側ワー
クステーシヨンへデータ・ビツトを送るととも
に、回線194上にデータ・サービス・クロツク
信号を生成する。該回路190は、ゼロ削除回路
196を含む。該回路196は、シフト・レジス
タ120からシフト・アウトされたビツトを回路
198から受け取るとともに、1が5個連続した
後に続くゼロを削除する。
クステーシヨンへデータ・ビツトを送るととも
に、回線194上にデータ・サービス・クロツク
信号を生成する。該回路190は、ゼロ削除回路
196を含む。該回路196は、シフト・レジス
タ120からシフト・アウトされたビツトを回路
198から受け取るとともに、1が5個連続した
後に続くゼロを削除する。
データ・サービス・クロツク信号は、ANDゲ
ート200の出力回線194上に生成される。
ANDゲート200の1つの入力は72kbpsクロツ
ク回路6に接続されている。ANDゲート200
の他の入力は、データ・ストリーム中のゼロが削
除されたとき、およびフラグが検出されたとき
に、データ・サービス・クロツクが発生するのを
防ぐ抑止入力である。すなわち、一方の抑止入力
202は、インバータ197を介してゼロ削除回
路196に接続されており、他方の抑止入力20
4はORゲート206の出力に接続されている。
ORゲート206の一方の入力は回線149に接
続されており、他方の入力はANDゲート210
の出力回線208に接続されている。ANDゲー
ト210の一方の入力は回線134に、他方の入
力は出力回線128からの信号を反転させるイン
バータ212の出力回線に、それぞれ接続されて
いる。
ート200の出力回線194上に生成される。
ANDゲート200の1つの入力は72kbpsクロツ
ク回路6に接続されている。ANDゲート200
の他の入力は、データ・ストリーム中のゼロが削
除されたとき、およびフラグが検出されたとき
に、データ・サービス・クロツクが発生するのを
防ぐ抑止入力である。すなわち、一方の抑止入力
202は、インバータ197を介してゼロ削除回
路196に接続されており、他方の抑止入力20
4はORゲート206の出力に接続されている。
ORゲート206の一方の入力は回線149に接
続されており、他方の入力はANDゲート210
の出力回線208に接続されている。ANDゲー
ト210の一方の入力は回線134に、他方の入
力は出力回線128からの信号を反転させるイン
バータ212の出力回線に、それぞれ接続されて
いる。
以下、受信回路の動作について説明する。初期
設定期間では、データ・ビツトが受信され、回線
166の信号がUPレベルになるとともに、回線
130の信号がDOWNレベルになる。NADゲー
ト160は第9ビツト時に開くように条件づけら
れているので、ラツチ150はリセツトされ、
ANDゲート161は回線163にDOWNレベル
の信号を送出する。回線138の信号はUPレベ
ルにある。
設定期間では、データ・ビツトが受信され、回線
166の信号がUPレベルになるとともに、回線
130の信号がDOWNレベルになる。NADゲー
ト160は第9ビツト時に開くように条件づけら
れているので、ラツチ150はリセツトされ、
ANDゲート161は回線163にDOWNレベル
の信号を送出する。回線138の信号はUPレベ
ルにある。
したがつて、次の第9ビツト時に、ANDゲー
ト158の出力はUPレベルになり、データ状態
ラツチ148がセツトされる。回線149の信号
はUPレベルになり、ANDゲート200は回線1
94上にデータ・サービス・クロツク信号を生成
する。
ト158の出力はUPレベルになり、データ状態
ラツチ148がセツトされる。回線149の信号
はUPレベルになり、ANDゲート200は回線1
94上にデータ・サービス・クロツク信号を生成
する。
データ/NCI遷移が生じると、回線130の信
号はUPレベルになり、回線166の信号は
DOWNレベルになる。もはやANDゲート158
は条件づけられることはない。ANDゲート14
2は、第9ビツト時にUPレベルの信号を回線1
44に送出する。したがつて、この時、ANDゲ
ート156,154が、ラツチ148をリセツト
し、かつラツチ146をセツトするように、それ
ぞれ条件づけられる。ラツチ150もセツトされ
るので、遷移検出時において次の第9ビツト時ま
では回線163上の出力信号はDOWNレベルに
ある。したがつて、遷移検出に続く9ビツト分の
期間は、ANDゲート161がDOWNレベルの信
号を出力する。該信号はANDゲート182へ送
られる。この結果、フラグ・パターンのレジスタ
178への伝送が防止される。
号はUPレベルになり、回線166の信号は
DOWNレベルになる。もはやANDゲート158
は条件づけられることはない。ANDゲート14
2は、第9ビツト時にUPレベルの信号を回線1
44に送出する。したがつて、この時、ANDゲ
ート156,154が、ラツチ148をリセツト
し、かつラツチ146をセツトするように、それ
ぞれ条件づけられる。ラツチ150もセツトされ
るので、遷移検出時において次の第9ビツト時ま
では回線163上の出力信号はDOWNレベルに
ある。したがつて、遷移検出に続く9ビツト分の
期間は、ANDゲート161がDOWNレベルの信
号を出力する。該信号はANDゲート182へ送
られる。この結果、フラグ・パターンのレジスタ
178への伝送が防止される。
ANDゲート160の働きによりラツチ150
がリセツトされると、ANDゲート161が開く
ように条件づけられ、かつANDゲート182が
第9ビツト時毎に開いてNCIビツトを回線174
へ転送するように条件づけられる。
がリセツトされると、ANDゲート161が開く
ように条件づけられ、かつANDゲート182が
第9ビツト時毎に開いてNCIビツトを回線174
へ転送するように条件づけられる。
次に、各第9ビツト時において、回線128の
信号がDOWNレベルにあつてNCIビツトがフラ
グと異なることを示しているならば、ANDゲー
ト210の条件づけが行われてデータ・サービ
ス・クロツク信号が生成される。その結果、この
期間に受信され回路196に支えられたデータ・
ビツトは、データ・ストリームのデータ・ビツト
として受け取られる。
信号がDOWNレベルにあつてNCIビツトがフラ
グと異なることを示しているならば、ANDゲー
ト210の条件づけが行われてデータ・サービ
ス・クロツク信号が生成される。その結果、この
期間に受信され回路196に支えられたデータ・
ビツトは、データ・ストリームのデータ・ビツト
として受け取られる。
回線128の信号がUPレベルにあつてNCIビ
ツトがフラグと一致することを示しているなら
ば、ANDゲート210の条件づけが行われず、
したがつてデータ・サービス・クロツク信号の生
成も行われない。NCIからデータへの遷移が生じ
ると、ANDゲート152が条件づけられてラツ
チ146がリセツトされる次の第9ビツト時で
は、ラツチ148がセツトされて回線149の信
号がUPレベルになる。その結果、ANDゲート・
アセンブリ180の条件づけが行われ、回線17
4にアイドル・パターンが伝送される一方、
ANDゲート200は必要に応じて回線194に
データ・サービス・クロツク信号を送出する。
ツトがフラグと一致することを示しているなら
ば、ANDゲート210の条件づけが行われず、
したがつてデータ・サービス・クロツク信号の生
成も行われない。NCIからデータへの遷移が生じ
ると、ANDゲート152が条件づけられてラツ
チ146がリセツトされる次の第9ビツト時で
は、ラツチ148がセツトされて回線149の信
号がUPレベルになる。その結果、ANDゲート・
アセンブリ180の条件づけが行われ、回線17
4にアイドル・パターンが伝送される一方、
ANDゲート200は必要に応じて回線194に
データ・サービス・クロツク信号を送出する。
本発明の機構によれば、通信チヤネルの有効利
用を図ることができる。‘7E'NCIパターンを伝
送するとき(1ビツトのロス)、およびNCI部か
らデータ部への変化またはその逆の変化を示すと
き(9ビツトのロス)を除いて、オーバヘツドな
しでチヤネル帯域幅(例えば72kbps)が使用さ
れる。このオーバヘツドを無視すれば、64kbps
の同期式NCI伝送と8kbpsのデータ転送が同時に
可能になる。また、NCI情報が伝送されないとき
(すなわち、NCI活動が検出されないとき)には、
72kbpsの帯域帯全体をデータ転送に使用できる。
用を図ることができる。‘7E'NCIパターンを伝
送するとき(1ビツトのロス)、およびNCI部か
らデータ部への変化またはその逆の変化を示すと
き(9ビツトのロス)を除いて、オーバヘツドな
しでチヤネル帯域幅(例えば72kbps)が使用さ
れる。このオーバヘツドを無視すれば、64kbps
の同期式NCI伝送と8kbpsのデータ転送が同時に
可能になる。また、NCI情報が伝送されないとき
(すなわち、NCI活動が検出されないとき)には、
72kbpsの帯域帯全体をデータ転送に使用できる。
このように簡単な方法で64kbpsのNCIと8kbps
のデータを同時に送ることは、NCI交換(例え
ば、キーボード制御下での8kbpsのデータ・フア
イルの変換、キヤンプ・オン等の電話プロトコル
のためのサービス・データ、デイスプレイにメツ
セージを出すオペレータ介入)に関連するサービ
ス・メツセージのようにスパーインポーズされる
データを全くバツフアリングせずにNCI(音声)
とデータを同時に交換できるNCI/データ・ワー
クステーシヨンの場合に重要になつてくる。他の
方法では、NCI交換の際、NCI非活動期を待つべ
くデータをバツフアリングしなければならない。
この場合、NCI活動が終了すると、72kbpsの帯
域幅全体が再び高速度でのデータの伝送のために
使用可能となる。
のデータを同時に送ることは、NCI交換(例え
ば、キーボード制御下での8kbpsのデータ・フア
イルの変換、キヤンプ・オン等の電話プロトコル
のためのサービス・データ、デイスプレイにメツ
セージを出すオペレータ介入)に関連するサービ
ス・メツセージのようにスパーインポーズされる
データを全くバツフアリングせずにNCI(音声)
とデータを同時に交換できるNCI/データ・ワー
クステーシヨンの場合に重要になつてくる。他の
方法では、NCI交換の際、NCI非活動期を待つべ
くデータをバツフアリングしなければならない。
この場合、NCI活動が終了すると、72kbpsの帯
域幅全体が再び高速度でのデータの伝送のために
使用可能となる。
本発明による伝送方式をISDNベーシツク・ア
クセス方式と比較してみる。ISDNベーシツク・
アクセス方式は、 −NCI:64kbps −データ:64kbps −シグナリング/サービス・メツセージ:
16kbps を許容する。リンク全体の帯域幅は、160kbpsに
なる。
クセス方式と比較してみる。ISDNベーシツク・
アクセス方式は、 −NCI:64kbps −データ:64kbps −シグナリング/サービス・メツセージ:
16kbps を許容する。リンク全体の帯域幅は、160kbpsに
なる。
本発明の伝送方式は、
−NCI:64kbps(NCI活動時)
−データ:72kbpsまで
−シグナリング/サービス・メツセージ:8kbps
まで を許容する。
まで を許容する。
本発明の方法は、NCI非活動期が頻繁にあるこ
と(音声のための時間の50〜70%)およびユーザ
ーがフアクシミリ、プリント・アウト、スクリー
ン・アツプデート等のデータを待つためにNCI活
動が全くない期間が長いということを利用して、
ISDNの同じ機能を与える。
と(音声のための時間の50〜70%)およびユーザ
ーがフアクシミリ、プリント・アウト、スクリー
ン・アツプデート等のデータを待つためにNCI活
動が全くない期間が長いということを利用して、
ISDNの同じ機能を与える。
主な利点は、必要とされる総帯域幅が160kbps
から72bpsに減ることである。この結果、精巧・
高価な装備をさほど必要としない通常の任意のタ
イプの2ワイヤ電話加入者ループを用いて、上記
のようなNCI/データ結合伝送が可能になる。
から72bpsに減ることである。この結果、精巧・
高価な装備をさほど必要としない通常の任意のタ
イプの2ワイヤ電話加入者ループを用いて、上記
のようなNCI/データ結合伝送が可能になる。
以上、NCIクロツクが64kbps8つまり、125マ
イクロ秒に等しい長さTの期間毎に8ビツトを送
る通常の速度に相当する伝送速度で動作すると仮
定して、本発明の説明を行つた。しかしながら、
所定の期間Tに含まれるビツト数nを変えた場合
でも本発明が適用可能であることは言うまでもな
い。Tの期間に含まれるビツト数をn+1とする
と、リンク・ビツト速度は(n+1)/Tに等し
くなる。
イクロ秒に等しい長さTの期間毎に8ビツトを送
る通常の速度に相当する伝送速度で動作すると仮
定して、本発明の説明を行つた。しかしながら、
所定の期間Tに含まれるビツト数nを変えた場合
でも本発明が適用可能であることは言うまでもな
い。Tの期間に含まれるビツト数をn+1とする
と、リンク・ビツト速度は(n+1)/Tに等し
くなる。
ともかく、本発明の主な利点は、フラグと一致
するNCIパターンを伝送するとき(この場合、1
ビツトのロスになる)、およびNCI部からエータ
部への変化またはその逆の変化を示すとき(この
場合、n+1ビツトのロスになる)を除いて、オ
ーバヘツドなしでチヤネル帯域幅を使うことにあ
る。このオーバヘツドを無視すれば、速度n/
Tbpsの同期式NCI転送と、NCIスロツト毎に転
送される付加データ・ビツトに相当する速度1/
Tbpsのデータ転送とを同時に行える。NCIが伝
送されないときは、速度(n+1)/Tbpsの伝
送をすべてデータ転送に利用できる。
するNCIパターンを伝送するとき(この場合、1
ビツトのロスになる)、およびNCI部からエータ
部への変化またはその逆の変化を示すとき(この
場合、n+1ビツトのロスになる)を除いて、オ
ーバヘツドなしでチヤネル帯域幅を使うことにあ
る。このオーバヘツドを無視すれば、速度n/
Tbpsの同期式NCI転送と、NCIスロツト毎に転
送される付加データ・ビツトに相当する速度1/
Tbpsのデータ転送とを同時に行える。NCIが伝
送されないときは、速度(n+1)/Tbpsの伝
送をすべてデータ転送に利用できる。
付言すれば、本発明を実施する際に、別のフラ
グ・パターンを使つても差し支えない。例えば、
データ部、NCI部の開始を示す仕切フラグをそれ
ぞれ‘7E'、‘7F'としてもよい。(これら2つ
のパターンは、非同期式ゼロ挿入/削除方法によ
り、データ・ストリーム中では存在しないように
される。NCIの‘7E'または‘7F'パターンは、
これらの対応する9番目のビツトが0にセツトさ
れるので、認識可能である。) マンチエスタ(バイフエーズとも呼ばれる)イ
ンターフエース・コーデイング・スキームを通信
チヤネルに用いる場合は、各第9番目のビツトの
認識は、コード・バイオレーシヨンによつて行わ
れる。これは、ワークステーシヨンの同期をとる
のに大変有利になり得る。なぜなら、同期を維持
するのに最小限のフラグ反復を行う必要がなくな
る、つまり、NCI部またはデータ部が長くても、
9ビツト間隔の同期状態が保たれるからである。
グ・パターンを使つても差し支えない。例えば、
データ部、NCI部の開始を示す仕切フラグをそれ
ぞれ‘7E'、‘7F'としてもよい。(これら2つ
のパターンは、非同期式ゼロ挿入/削除方法によ
り、データ・ストリーム中では存在しないように
される。NCIの‘7E'または‘7F'パターンは、
これらの対応する9番目のビツトが0にセツトさ
れるので、認識可能である。) マンチエスタ(バイフエーズとも呼ばれる)イ
ンターフエース・コーデイング・スキームを通信
チヤネルに用いる場合は、各第9番目のビツトの
認識は、コード・バイオレーシヨンによつて行わ
れる。これは、ワークステーシヨンの同期をとる
のに大変有利になり得る。なぜなら、同期を維持
するのに最小限のフラグ反復を行う必要がなくな
る、つまり、NCI部またはデータ部が長くても、
9ビツト間隔の同期状態が保たれるからである。
E 発明の効果
本発明によれば、従来の地域加入者電話リンク
を用いた場合でも、NCI等の同期式で伝送すべき
情報と非同期式で伝送してもよい情報とをオーバ
ヘツドなしで効率よく伝送することができるの
で、ISDNベーシツク・アクセス方式に匹敵する
電送機能を実現することができる。
を用いた場合でも、NCI等の同期式で伝送すべき
情報と非同期式で伝送してもよい情報とをオーバ
ヘツドなしで効率よく伝送することができるの
で、ISDNベーシツク・アクセス方式に匹敵する
電送機能を実現することができる。
第1図は、本発明の方法によつて生成されたビ
ツト・ストリームを表わす図、第2図は、通信チ
ヤネルで送られるビツト・ストリームを生成する
ための送信装置を表わす図、第3図は、受信した
ビツト・ストリームからデータ・ビツトおよび
NCIビツトを回復するための受信装置を表わす
図、である。
ツト・ストリームを表わす図、第2図は、通信チ
ヤネルで送られるビツト・ストリームを生成する
ための送信装置を表わす図、第3図は、受信した
ビツト・ストリームからデータ・ビツトおよび
NCIビツトを回復するための受信装置を表わす
図、である。
Claims (1)
- 【特許請求の範囲】 1 同期式で伝送すべき第1の情報のビツトと非
同期式で伝送しても差し支えない第2の情報のビ
ツトを、共通の回線を使つて、時間Tの長さの1
スロツト毎に(n+m)ビツトずつ伝送する際
に、伝送されるビツト・ストリームのうち前記第
1の情報のビツト・ストリームの伝送に割り当て
られた部分と前記第2の情報のビツト・ストリー
ムの伝送に割り当てられた部分を、前記第2の情
報のビツト・ストリームの中には現れることのな
い特定のパターンを持つnビツトのフラグによつ
て仕切るようにした情報伝送方式において、 前記伝送されるビツト・ストリームのうちの前
記第1の情報のビツト・ストリームの伝送に割り
当てられた部分では、前記スロツトの最初のnビ
ツトを前記第1の情報のビツトの伝送用に割り当
てるとともに、前記最初のnビツトが前記フラグ
のパターンと異なる場合は前記スロツトの最後の
mビツトを前記第2の情報のビツトの伝送用に割
り当て、前記最初のnビツトが前記フラグのパタ
ーンと一致する場合は前記スロツトの最後のmビ
ツトを第1の所定値にセツトし、 前記伝送されるビツト・ストリームのうちの前
記第2の情報のビツト・ストリームの伝送に割り
当てられた部分では、前記スロツトの最初のnビ
ツトが前記フラグのパターンにセツトされ、かつ
最後のmビツトが第2の所定値にセツトされた2
個のスロツトによつて仕切られた少なくとも1つ
のスロツトを前記第2の情報のビツトの伝送用に
割り当てるようにした ことを特徴とする情報伝送方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP86430011A EP0241622B1 (en) | 1986-04-17 | 1986-04-17 | An efficient transmission mechanism integrating data and non coded information |
EP86430011.6 | 1986-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62252231A JPS62252231A (ja) | 1987-11-04 |
JPH0365063B2 true JPH0365063B2 (ja) | 1991-10-09 |
Family
ID=8196393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62060266A Granted JPS62252231A (ja) | 1986-04-17 | 1987-03-17 | 情報伝送方式 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4779269A (ja) |
EP (1) | EP0241622B1 (ja) |
JP (1) | JPS62252231A (ja) |
DE (1) | DE3674196D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974223A (en) * | 1989-09-18 | 1990-11-27 | International Business Machines Corporation | Parallel architecture for high speed flag detection and packet identification |
SE500427C2 (sv) * | 1992-07-01 | 1994-06-20 | Ellemtel Utvecklings Ab | Sätt och system för att i seriella digitala bitflöden urskilja minst två typer av tidsluckor i en mottagare av flödet |
US5335228A (en) * | 1992-09-30 | 1994-08-02 | At&T Bell Laboratories | Synchronization related to data streams |
US5528579A (en) * | 1993-06-11 | 1996-06-18 | Adc Telecommunications, Inc. | Added bit signalling in a telecommunications system |
FR2735319B1 (fr) * | 1995-06-09 | 1997-07-18 | Telediffusion Fse | Insertion de donnees dans un signal d'image |
US6377587B1 (en) * | 1996-12-26 | 2002-04-23 | Cypress Semiconductor Corp. | Data packet format and handling for serial communications with embedded reverse channel responses |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3549814A (en) * | 1968-06-17 | 1970-12-22 | Bell Telephone Labor Inc | Pulse code modulation multiplex signaling system |
US4476559A (en) * | 1981-11-09 | 1984-10-09 | At&T Bell Laboratories | Simultaneous transmission of voice and data signals over a digital channel |
US4577314A (en) * | 1983-03-31 | 1986-03-18 | At&T Bell Laboratories | Digital multi-customer data interface |
US4607364A (en) * | 1983-11-08 | 1986-08-19 | Jeffrey Neumann | Multimode data communication system |
US4583237A (en) * | 1984-05-07 | 1986-04-15 | At&T Bell Laboratories | Technique for synchronous near-instantaneous coding |
-
1986
- 1986-04-17 DE DE8686430011T patent/DE3674196D1/de not_active Expired - Fee Related
- 1986-04-17 EP EP86430011A patent/EP0241622B1/en not_active Expired
-
1987
- 1987-03-17 JP JP62060266A patent/JPS62252231A/ja active Granted
- 1987-03-24 US US07/029,937 patent/US4779269A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4779269A (en) | 1988-10-18 |
EP0241622A1 (en) | 1987-10-21 |
EP0241622B1 (en) | 1990-09-12 |
JPS62252231A (ja) | 1987-11-04 |
DE3674196D1 (de) | 1990-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5361261A (en) | Frame-based transmission of data | |
EP0054077B1 (en) | Method of transmitting information between stations attached to a unidirectional transmission ring | |
EP0203971B1 (en) | Idle period signalling in a packet switching system | |
US5594734A (en) | Asynchronous processor access to a switch table in a network with isochronous capability | |
CA2041222C (en) | Pulse width modulated self-clocking and self-synchronizing data transmission telephonic switching system | |
US4598397A (en) | Microtelephone controller | |
US4566097A (en) | Token ring with secondary transmit opportunities | |
CA2092628C (en) | Hub adn interface for isochronous token-ring | |
US4944038A (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
CA1169974A (en) | Communication system for connecting a plurality of asynchronous data processing terminals | |
US3862373A (en) | Adaptive sampling rate time division multiplexer and method | |
JPS60148249A (ja) | メツセ−ジ除去方法 | |
EP0083632A1 (en) | FACILITIES FOR ASSIGNING AND TRANSMITTING FREE TIME SLOTS FOR RING MESSAGE SYSTEM. | |
JPS61500403A (ja) | 多重モ−ドデ−タ通信システム | |
JPH0626341B2 (ja) | 通信装置 | |
US3879582A (en) | Data loop communication system | |
JPH0365063B2 (ja) | ||
US3752933A (en) | Bit regeneration for time division multiplexers | |
US3749841A (en) | Time division multiplexing for telex signals | |
JPS62261250A (ja) | 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構 | |
JP2791233B2 (ja) | 交換インターフェイス方式及び同期デジタルデータ通信網通信方法 | |
Gopalakrishnan et al. | Salan: A microprocessor-based medium speed experimental local area network | |
JPS62179249A (ja) | デ−タ伝送装置 | |
James | Operation of the Signetics 2652 Multi-Protocol communication controller | |
JPS609248A (ja) | デ−タ交換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |