JPH06261264A - Television signal discriminating circuit - Google Patents
Television signal discriminating circuitInfo
- Publication number
- JPH06261264A JPH06261264A JP4365193A JP4365193A JPH06261264A JP H06261264 A JPH06261264 A JP H06261264A JP 4365193 A JP4365193 A JP 4365193A JP 4365193 A JP4365193 A JP 4365193A JP H06261264 A JPH06261264 A JP H06261264A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- rectangular wave
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】この発明はテレビ信号判別回路に
関する。より特定的には、この発明は、ＳＥＣＡＭ方
式，ＰＡＬ方式およびＮＴＳＣ方式などのように放送方
式が異なるカラーテレビジョン信号を選択的に受信でき
るテレビジョン受像機またはテレビジョン信号記録再生
装置においてカラーテレビジョン信号方式を判別する、
テレビ信号判別回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal discriminating circuit. More specifically, the present invention relates to a color television in a television receiver or a television signal recording / reproducing apparatus capable of selectively receiving color television signals having different broadcasting systems such as SECAM system, PAL system and NTSC system. Jon signaling system,
The present invention relates to a television signal discrimination circuit.
【０００２】[0002]
【従来の技術】この種の従来技術の一例が、昭和５７年
１２月２０日付で出願公開された特開昭５７−２０７４
９４号公報において開示されている。この従来技術で
は、入力カラー信号を高いＱのバンドパスフィルタを通
すことによってサブキャリア周波数に応じた電圧信号を
得、この電圧信号を水平周波数（ｆH ）の１／２の周波
数を同調点とする共振アンプに与える。共振アンプの出
力が正弦波なら、１ライン毎にサブキャリア周波数が変
化するＳＥＣＡＭ方式であることが判別できる。2. Description of the Related Art An example of this type of prior art is disclosed in Japanese Patent Application Laid-Open No. 57-2074, published on Dec. 20, 1982.
No. 94 publication. In this conventional technique, a voltage signal corresponding to a subcarrier frequency is obtained by passing an input color signal through a high-Q bandpass filter, and this voltage signal is used as a tuning point at a frequency half the horizontal frequency (f H ). Apply to the resonance amplifier. If the output of the resonance amplifier is a sine wave, it can be determined that it is the SECAM system in which the subcarrier frequency changes line by line.
【０００３】[0003]
【発明が解決しようとする課題】この従来技術では、セ
ラミックフィルタやアンプを用いる必要があり、信号判
別回路を集積回路で構成するのが困難であるという問題
点があった。それゆえに、この発明の主たる目的は、容
易に集積回路に組み込める、テレビ信号判別回路を提供
することである。However, this prior art has a problem that it is necessary to use a ceramic filter or an amplifier, and it is difficult to configure the signal discriminating circuit with an integrated circuit. Therefore, a main object of the present invention is to provide a television signal discriminating circuit which can be easily incorporated in an integrated circuit.
【０００４】[0004]
【課題を解決するための手段】この発明は、入力カラー
信号のサブキャリア周波数に応じたレベルの電圧信号を
出力する電圧信号出力手段、電圧信号を矩形波信号に変
換する信号変換手段、矩形波信号の位相を１ライン分遅
延させる遅延手段、および信号変換手段からの矩形波信
号と遅延手段からの矩形波信号とに基づいて判別信号を
出力する判別信号出力手段を備える、テレビ信号判別回
路である。The present invention is directed to a voltage signal output means for outputting a voltage signal having a level corresponding to a subcarrier frequency of an input color signal, a signal converting means for converting the voltage signal into a rectangular wave signal, and a rectangular wave. A television signal discriminating circuit comprising delay means for delaying the phase of a signal by one line, and discriminating signal output means for outputting a discriminating signal based on the rectangular wave signal from the signal converting means and the rectangular wave signal from the delay means. is there.
【０００５】[0005]
【作用】電圧信号出力手段は、たとえばオールパスフィ
ルタや位相比較器を含む。第１手段では、入力カラー信
号のサブキャリア周波数を位相を表す信号として第２手
段に与える。たとえばローパスフィルタを含む第２手段
ではその信号を電圧信号に変換する。この電圧信号がた
とえばサンプルホールド回路によって矩形波信号に変換
される。矩形波信号は、遅延手段および判別信号出力手
段に与えられる。遅延手段では、矩形波信号を第１およ
び第２サンプルホールド手段によって１ライン毎に交互
にサンプルホールドして第１および第２矩形波信号を得
る。この第１および第２矩形波信号が、第２切換手段に
よって１ライン毎に交互に出力され、結果的に１ライン
だけ遅延された矩形波信号が生成される。判別信号出力
手段では、２つの矩形波信号を比較して、比較結果に応
じて判別信号を得る。The voltage signal output means includes, for example, an all-pass filter and a phase comparator. In the first means, the subcarrier frequency of the input color signal is given to the second means as a signal representing the phase. For example, the second means including a low pass filter converts the signal into a voltage signal. This voltage signal is converted into a rectangular wave signal by, for example, a sample hold circuit. The rectangular wave signal is given to the delay means and the discrimination signal output means. In the delay means, the rectangular wave signal is alternately sampled and held for each line by the first and second sample and hold means to obtain the first and second rectangular wave signals. The first and second rectangular wave signals are alternately output for each line by the second switching means, and as a result, a rectangular wave signal delayed by one line is generated. The discrimination signal output means compares the two rectangular wave signals and obtains a discrimination signal according to the comparison result.
【０００６】ＳＥＣＡＭ方式では、サブキャリア周波数
が１ライン毎に交互に４．２５ＭＨｚまたは４．４１Ｍ
Ｈｚに変化されるので、全てのラインが同じサブキャリ
ア周波数であるＰＡＬ方式やＮＴＳＣ方式とは異なる判
別信号が得られる。In the SECAM system, the subcarrier frequency is alternately 4.25 MHz or 4.41 M for each line.
Since it is changed to Hz, a discrimination signal different from that of the PAL system or the NTSC system in which all lines have the same subcarrier frequency can be obtained.
【０００７】[0007]
【発明の効果】この発明によれば、セラミックフィルタ
や共振アンプなどを用いる必要がないので、全ての回路
要素を集積回路に容易に組み込むことができる。この発
明の上述の目的，その他の目的，特徴および利点は、図
面を参照して行う以下の実施例の詳細な説明から一層明
らかとなろう。According to the present invention, since it is not necessary to use a ceramic filter or a resonance amplifier, all the circuit elements can be easily incorporated in an integrated circuit. The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.
【０００８】[0008]
【実施例】図１を参照して、この実施例のテレビ信号判
別回路１０はマルチプレクサ１２を含む。マルチプレク
サ１２には、カラー信号および周波数信号ｆscが入力さ
れる。周波数信号ｆscは、たとえばＰＡＬ方式のサブキ
ャリア周波数（４．４３ＭＨｚ）またはＳＥＣＡＭ方式
のサブキャリア周波数（４．４０ＭＨｚまたは４．２５
ＭＨｚ）のいずれかに等しいかまたはその近傍の所定値
に設定される。この実施例では、周波数信号ｆscの周波
数は、ＰＡＬ方式のサブキャリア周波数と等しい４．４
３ＭＨｚに設定される。したがって、この実施例によれ
ば、ＰＡＬ方式の周波数信号をそのまま用いることがで
きるので、特別な信号発生器を別途設ける必要がないと
いう利点がある。ただし、その周波数は４．４３ＭＨｚ
に限定されないことはいうまでもない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a television signal discriminating circuit 10 of this embodiment includes a multiplexer 12. The color signal and the frequency signal f sc are input to the multiplexer 12. The frequency signal f sc is, for example, the PAL subcarrier frequency (4.43 MHz) or the SECAM subcarrier frequency (4.40 MHz or 4.25).
MHz), or is set to a predetermined value in the vicinity thereof. In this embodiment, the frequency of the frequency signal f sc is equal to the PAL subcarrier frequency 4.4.
It is set to 3 MHz. Therefore, according to this embodiment, since the PAL frequency signal can be used as it is, there is an advantage that it is not necessary to separately provide a special signal generator. However, the frequency is 4.43MHz
It goes without saying that it is not limited to.
【０００９】そして、マルチプレクサ１２には、バース
トゲートパルス（ＢＧＰ）が与えられ、バーストゲート
パルスが与えられているバースト期間中にはマルチプレ
クサ１２からはカラー信号が出力され、バースト期間以
外の期間には周波数信号ｆscが出力される。マルチプレ
クサ１２の出力は、９０°移相器２８（後述）を介し
て、比較的低いＱ（たとえばＱ＝１２）のオールパスフ
ィルタ（以下、単に「ＡＰＦ」という）１４に与えられ
る。A burst gate pulse (BGP) is applied to the multiplexer 12, a color signal is output from the multiplexer 12 during the burst period in which the burst gate pulse is applied, and a period other than the burst period. The frequency signal f sc is output. The output of the multiplexer 12 is given to an all-pass filter (hereinafter, simply referred to as “APF”) 14 having a relatively low Q (for example, Q = 12) 14 via a 90 ° phase shifter 28 (described later).
【００１０】ＡＰＦ１４は図２に示すように差動増幅器
１６を含む。差動増幅器１６の（＋）入力には抵抗Ｒ１
を介してマルチプレクサ１２からの出力が与えられる。
差動増幅器１６の（＋）入力と抵抗Ｒ１との間には抵抗
Ｒ２の一方端が接続され、抵抗Ｒ２の他方端は接地され
る。また、差動増幅器１６の（−）入力には、抵抗Ｒ
３，バッファ１８および抵抗Ｒ４の直列回路を介して、
マルチプレクサ１２の出力が与えられる。また、バッフ
ァ１８と抵抗Ｒ４との間には、可変インダクタであるジ
ャイレータＬとコンデンサＣ１との並列回路が接続さ
れ、並列回路の一方端は接地される。すなわち、抵抗Ｒ
４，ジャイレータＬおよびコンデンサＣ１によってバン
ドパスフィルタが構成され、差動増幅器１６の（−）入
力には、バンドパスフィルタを経た出力が与えられる。
また、差動増幅器１６の（−）入力には、差動増幅器１
６の出力が抵抗Ｒ５を介してフィードバックされる。し
たがって、図２に示す回路は全体としてＡＰＦ１４を構
成する。The APF 14 includes a differential amplifier 16 as shown in FIG. A resistor R1 is connected to the (+) input of the differential amplifier 16.
The output from the multiplexer 12 is provided via the.
One end of the resistor R2 is connected between the (+) input of the differential amplifier 16 and the resistor R1, and the other end of the resistor R2 is grounded. Further, the (-) input of the differential amplifier 16 has a resistor R
3, via the series circuit of the buffer 18 and the resistor R4,
The output of multiplexer 12 is provided. Further, a parallel circuit of a gyrator L that is a variable inductor and a capacitor C1 is connected between the buffer 18 and the resistor R4, and one end of the parallel circuit is grounded. That is, the resistance R
4, a bandpass filter is constituted by the gyrator L and the capacitor C1, and the output after passing through the bandpass filter is given to the (−) input of the differential amplifier 16.
In addition, the differential amplifier 1 is connected to the (-) input of the differential amplifier 16.
The output of 6 is fed back via resistor R5. Therefore, the circuit shown in FIG. 2 constitutes the APF 14 as a whole.
【００１１】ここで、ＡＰＦ１４の入力電圧をＶｉｎ，
バッファ１８の入力電圧をＶａおよびＡＰＦ１４の出力
電圧をＶｏｕｔとすると、入力電圧Ｖａは数１によって
表される。Here, the input voltage of the APF 14 is Vin,
When the input voltage of the buffer 18 is Va and the output voltage of the APF 14 is Vout, the input voltage Va is represented by Formula 1.
【００１２】[0012]
【数１】 [Equation 1]
【００１３】また、出力電圧Ｖｏｕｔは数２によって表
される。The output voltage Vout is expressed by the equation 2.
【００１４】[0014]
【数２】 [Equation 2]
【００１５】ここで、Ｒ１＝２・Ｒ２，Ｒ５＝２・Ｒ３
とすると、出力信号Ｖｏｕｔは数３によって表される。Here, R1 = 2 · R2, R5 = 2 · R3
Then, the output signal Vout is expressed by Equation 3.
【００１６】[0016]
【数３】 [Equation 3]
【００１７】数３は、ＡＰＦ１４の伝達特性を示す。ま
た、図２に示すＡＰＦ１４に用いられるジャイレータＬ
としては、たとえば図３に示すものが用いられる。図３
に示すジャイレータＬは、差動増幅回路２０を含む。差
動増幅回路２０の（＋）入力には、抵抗Ｒ６およびバッ
ファ２２の直列回路が接続される。また、差動増幅器２
０の（＋）入力と抵抗Ｒ６との間には抵抗Ｒ７の一方端
が接続され、抵抗Ｒ７の他方端は接地される。差動増幅
器２０の（−）入力には、他方端が接地された抵抗Ｒ８
の一方端が接続され、また差動増幅器２０の出力がコン
デンサＣ２を介して（−）入力にフィードバックされ
る。また、差動増幅器２０の出力は抵抗Ｒ９を介して増
幅器２６の一方入力に与えられ、また、差動増幅器２０
の（＋）入力と抵抗Ｒ７との接続点はバッファ２４およ
び抵抗Ｒ１０の直列回路を介して増幅器２６の他方入力
に接続される。また、増幅器２６の一方入力と他方入力
との間には抵抗Ｒ１１が接続される。増幅器２６の出力
はバッファ２２の入力に接続され、電流帰還される。こ
こで、バッファ２２に与えられる入力信号をＶ１，差動
増幅器２０の出力信号をＶ２，増幅器２６の両入力間の
電圧を示す信号をＶ３，増幅器２６からの電流帰還経路
に流れる電流をｉおよび増幅器２６の増幅率をｇｍとす
ると、数４および数５が得られる。Equation 3 shows the transfer characteristic of the APF 14. Further, a gyrator L used in the APF 14 shown in FIG.
For example, the one shown in FIG. 3 is used. Figure 3
The gyrator L shown in includes a differential amplifier circuit 20. A series circuit of the resistor R6 and the buffer 22 is connected to the (+) input of the differential amplifier circuit 20. In addition, the differential amplifier 2
One end of the resistor R7 is connected between the (+) input of 0 and the resistor R6, and the other end of the resistor R7 is grounded. The (−) input of the differential amplifier 20 has a resistor R8 whose other end is grounded.
One end of the differential amplifier 20 is connected, and the output of the differential amplifier 20 is fed back to the (−) input via the capacitor C2. The output of the differential amplifier 20 is given to one input of the amplifier 26 via the resistor R9, and the differential amplifier 20
The connection point between the (+) input and the resistor R7 is connected to the other input of the amplifier 26 through the series circuit of the buffer 24 and the resistor R10. A resistor R11 is connected between one input and the other input of the amplifier 26. The output of the amplifier 26 is connected to the input of the buffer 22 and fed back as a current. Here, the input signal supplied to the buffer 22 is V1, the output signal of the differential amplifier 20 is V2, the signal indicating the voltage between both inputs of the amplifier 26 is V3, the current flowing from the amplifier 26 in the current feedback path is i and If the amplification factor of the amplifier 26 is gm, equations 4 and 5 are obtained.
【００１８】[0018]
【数４】 [Equation 4]
【００１９】[0019]
【数５】 [Equation 5]
【００２０】したがって、信号Ｖ３は入力信号Ｖ１に比
べて、位相が９０°遅れた信号となり、これをバッファ
２２の入力に電流帰還させることにより、数６に示すよ
うに、電流ｉは入力信号Ｖ１に比べて９０°遅れ位相と
なって、数７に示すように、ジャイレータＬは等価的イ
ンダクタンスを形成する。Therefore, the signal V3 becomes a signal whose phase is delayed by 90 ° with respect to the input signal V1. By feeding this back to the input of the buffer 22, the current i is converted into the input signal V1 as shown in equation (6). The gyrator L forms an equivalent inductance as shown in Expression 7 with a phase lagging by 90 °.
【００２１】[0021]
【数６】 [Equation 6]
【００２２】[0022]
【数７】 [Equation 7]
【００２３】このＡＰＦ１４は、いわゆる周波数−位相
変換を行う。この実施例では、図４に示すように、４．
４３ＭＨｚのサブキャリア周波数を基準とし、４．４３
ＭＨｚのサブキャリア周波数を有するカラー信号が与え
られると、そのカラー信号を１８０°移相する。したが
って、ＡＰＦ１４に与えられるカラー信号のサブキャリ
ア周波数が４．４３ＭＨｚでなければ、その周波数と
４．４３ＭＨｚとの差に応じて移相量が１８０°からず
れる。The APF 14 performs so-called frequency-phase conversion. In this embodiment, as shown in FIG.
Based on the subcarrier frequency of 43 MHz, 4.43
Given a color signal having a subcarrier frequency of MHz, the color signal is phase shifted by 180 °. Therefore, unless the subcarrier frequency of the color signal given to the APF 14 is 4.43 MHz, the phase shift amount deviates from 180 ° depending on the difference between the frequency and 4.43 MHz.
【００２４】図１に戻って、９０°移相器２８は、たと
えば図５に示すように構成される。図５に示す９０°移
相器２８では、入力端３０ａは抵抗Ｒ１２を介して、差
動接続されたトランジスタＱ１およびＱ２のトランジス
タＱ２のベースに接続される。入力端３０ｂは負極を接
地している定電圧源３２の正極と接続され、また抵抗Ｒ
１３を介して、差動接続されたトランジスタＱ３および
Ｑ４のトランジスタＱ４のベースに接続され、さらに抵
抗Ｒ１４を介してトランジスタＱ１のベースに接続され
る。トランジスタＱ１およびＱ２のエミッタは共通的
に、トランジスタＱ８および抵抗Ｒ１５の直列回路を介
して、接地される。トランジスタＱ１のコレクタは直接
に電源Ｖｃｃに接続され、トランジスタＱ２のコレクタ
はトランジスタＱ６と抵抗Ｒ１６との直列回路を介して
電源Ｖｃｃに接続される。トランジスタＱ２のコレクタ
とトランジスタＱ６のコレクタとの接続点はトランジス
タＱ５のベースおよびトランジスタＱ３のコレクタに接
続される。Returning to FIG. 1, the 90 ° phase shifter 28 is constructed as shown in FIG. 5, for example. In the 90 ° phase shifter 28 shown in FIG. 5, the input end 30a is connected via a resistor R12 to the bases of the transistors Q2 of the transistors Q1 and Q2 which are differentially connected. The input terminal 30b is connected to the positive electrode of a constant voltage source 32 whose negative electrode is grounded, and the resistance R
It is connected to the base of the transistor Q4 of the differentially connected transistors Q3 and Q4 via 13 and further to the base of the transistor Q1 via the resistor R14. The emitters of the transistors Q1 and Q2 are commonly grounded via the series circuit of the transistor Q8 and the resistor R15. The collector of the transistor Q1 is directly connected to the power supply Vcc, and the collector of the transistor Q2 is connected to the power supply Vcc via the series circuit of the transistor Q6 and the resistor R16. The connection point between the collector of the transistor Q2 and the collector of the transistor Q6 is connected to the base of the transistor Q5 and the collector of the transistor Q3.
【００２５】トランジスタＱ６のベースはトランジスタ
Ｑ７のベースおよびコレクタに接続され、トランジスタ
Ｑ７のエミッタは抵抗Ｒ１７を介して電源Ｖｃｃに接続
される。これらのトランジスタＱ６およびＱ７が電流ミ
ラー回路を構成する。トランジスタＱ７のコレクタはト
ランジスタＱ１０および抵抗Ｒ１８の直列回路を介して
接地される。トランジスタＱ５のコレクタは直接に電源
Ｖｃｃに接続され、そのエミッタはトランジスタＱ９お
よび抵抗Ｒ１９の直列回路を介して接地される。The base of transistor Q6 is connected to the base and collector of transistor Q7, and the emitter of transistor Q7 is connected to power supply Vcc via resistor R17. These transistors Q6 and Q7 form a current mirror circuit. The collector of the transistor Q7 is grounded via the series circuit of the transistor Q10 and the resistor R18. The collector of the transistor Q5 is directly connected to the power supply Vcc, and the emitter thereof is grounded via the series circuit of the transistor Q9 and the resistor R19.
【００２６】トランジスタＱ２のベースはコンデンサＣ
３および抵抗Ｒ２０の直列回路を介してトランジスタＱ
３のベースに接続される。コンデンサＣ３と抵抗Ｒ２０
との接続点は出力端３０ｃに接続される。出力端３０ｄ
は接地される。トランジスタＱ３のベースとトランジス
タＱ４のベースとの間にはコンデンサＣ４が介挿され、
それらのエミッタは共通に、トランジスタＱ１１および
抵抗Ｒ２１の直列回路を介して、接地される。トランジ
スタＱ８，Ｑ９，Ｑ１０およびＱ１１のベースは共通
に、負極を接地している定電圧源３４の正極に接続され
る。すなわち、この９０°移相器２８は、トランジスタ
Ｑ１，Ｑ２，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９およびＱ１
０と、ハイパスフィルタを構成する抵抗Ｒ１２、コンデ
ンサＣ３等からなり、かつ図５において１点鎖線で取り
囲んでいる交流的な負帰還増幅回路３６を備え、さらに
ローパスフィルタを構成する抵抗Ｒ２０およびＲ１３な
らびにコンデンサＣ４と、トランジスタＱ３およびＱ４
等からなり、かつ図５において２点鎖線で囲んだ、直流
電圧を負帰還増幅回路３６へ帰還させる、直流的な負帰
還回路３８を備える構成となっている。The base of the transistor Q2 is the capacitor C.
3 through a series circuit of a resistor R20 and a transistor Q
3 connected to the base. Capacitor C3 and resistor R20
The connection point with is connected to the output end 30c. Output end 30d
Is grounded. A capacitor C4 is inserted between the base of the transistor Q3 and the base of the transistor Q4,
Their emitters are commonly grounded via a series circuit of a transistor Q11 and a resistor R21. The bases of the transistors Q8, Q9, Q10 and Q11 are commonly connected to the positive electrode of a constant voltage source 34 whose negative electrode is grounded. That is, the 90 ° phase shifter 28 includes transistors Q1, Q2, Q5, Q6, Q7, Q8, Q9 and Q1.
0, a resistor R12 and a capacitor C3 that form a high-pass filter, and an AC negative feedback amplifier circuit 36 that is surrounded by a one-dot chain line in FIG. 5, and further includes resistors R20 and R13 that form a low-pass filter. Capacitor C4 and transistors Q3 and Q4
5 and surrounded by a chain double-dashed line in FIG. 5 and configured to include a DC negative feedback circuit 38 for feeding back a DC voltage to the negative feedback amplifier circuit 36.
【００２７】なお、トランジスタＱ８，Ｑ９，Ｑ１０お
よびＱ１１は定電流源を構成し、抵抗Ｒ１５，Ｒ１８お
よびＲ２１は同抵抗値に設定される。そのため、トラン
ジスタＱ８，Ｑ１０およびＱ１１のコレクタ電流が等し
く、それぞれの電流値を２Ｉｏとすると、トランジスタ
Ｑ６およびＱ７が電流ミラー回路を構成しているため、
抵抗Ｒ１６およびＲ１７の抵抗値が同抵抗値であれば、
トランジスタＱ６のコレクタ電流は２Ｉｏとなる。The transistors Q8, Q9, Q10 and Q11 form a constant current source, and the resistors R15, R18 and R21 are set to the same resistance value. Therefore, when the collector currents of the transistors Q8, Q10 and Q11 are equal and the respective current values are 2Io, the transistors Q6 and Q7 form a current mirror circuit.
If the resistance values of the resistors R16 and R17 are the same,
The collector current of the transistor Q6 becomes 2Io.
【００２８】次に、９０°移相器２８の交流的動作を説
明する。トランジスタＱ１のベースは交流的に接地され
ている。トランジスタＱ６が、差動接続のトランジスタ
Ｑ１およびＱ２からの出力を電流で取り出すための負荷
となっており、交流負荷が非常に大きな値となるため、
開ループゲインＡは十分大きい。トランジスタＱ２のコ
レクタ電流が変化するとトランジスタＱ５のベース電流
が変化し、トランジスタＱ５のエミッタフォロワで出力
を電圧として導出する。トランジスタＱ５のエミッタフ
ォロワから出力された出力電圧ｅo は、コンデンサＣ３
および抵抗Ｒ１２のハイパスフィルタに供給される。し
たがって、トランジスタＱ２のベース電位は数８で与え
られる。Next, the AC operation of the 90 ° phase shifter 28 will be described. The base of the transistor Q1 is AC-grounded. The transistor Q6 serves as a load for extracting the output from the differentially connected transistors Q1 and Q2 as a current, and the AC load has a very large value.
The open loop gain A is large enough. When the collector current of the transistor Q2 changes, the base current of the transistor Q5 changes, and the output is derived as a voltage by the emitter follower of the transistor Q5. The output voltage e o output from the emitter follower of the transistor Q5 is the capacitor C3.
And a high-pass filter of a resistor R12. Therefore, the base potential of the transistor Q2 is given by equation 8.
【００２９】[0029]
【数８】 [Equation 8]
【００３０】そして、トランジスタＱ１のベース電位
は、交流的に接地されているため、入力電圧ｅi と出力
電圧ｅo との関係は、数９で与えられる。Since the base potential of the transistor Q1 is AC-grounded, the relationship between the input voltage e i and the output voltage e o is given by the equation 9.
【００３１】[0031]
【数９】 [Equation 9]
【００３２】ここで、開ループゲインＡが十分大きいこ
とを考慮すると、数９は、次式の数１０に変形され、移
相量が９０°になることが理解されよう。Here, considering that the open loop gain A is sufficiently large, it is understood that the equation 9 is transformed into the following equation 10 and the amount of phase shift becomes 90 °.
【００３３】[0033]
【数１０】 [Equation 10]
【００３４】次に直流的な動作を説明する。負帰還増幅
回路３６では交流的に負帰還されるが、コンデンサＣ３
により直流的には負帰還されていない。そのためトラン
ジスタＱ５のエミッタ電圧は、不定となり、このままで
は負帰還増幅回路３６は動作しない。しかし、トランジ
スタＱ５のエミッタフォロワから出力される電圧の直流
成分のみが、抵抗Ｒ２０およびＲ１３ならびにコンデン
サＣ４のローパスフィルタへ供給され、差動接続された
トランジスタＱ３およびＱ４のトランジスタＱ３のベー
スに供給される。トランジスタＱ４のベースには定電圧
源３２から一定電圧が供給されており、トランジスタＱ
３およびＱ４のベース電流と抵抗Ｒ２０およびＲ１３に
よる電圧降下とを無視すると、両ベース電圧の差によっ
て、トランジスタＱ１１のコレクタ電流２Ｉｏの分流比
が変わり、トランジスタＱ３のコレクタ電流が変化す
る。Next, a DC operation will be described. In the negative feedback amplifier circuit 36, AC negative feedback is performed, but the capacitor C3
Therefore, DC is not negatively fed back. Therefore, the emitter voltage of the transistor Q5 becomes indefinite, and the negative feedback amplifier circuit 36 does not operate as it is. However, only the DC component of the voltage output from the emitter follower of the transistor Q5 is supplied to the low-pass filter of the resistors R20 and R13 and the capacitor C4, and is supplied to the base of the transistor Q3 of the differentially connected transistors Q3 and Q4. . A constant voltage is supplied from the constant voltage source 32 to the base of the transistor Q4.
Ignoring the base currents of 3 and Q4 and the voltage drop due to the resistors R20 and R13, the shunt ratio of the collector current 2Io of the transistor Q11 changes due to the difference between the base voltages, and the collector current of the transistor Q3 also changes.
【００３５】トランジスタＱ１およびＱ２のベースの直
流電圧は定電圧源３２の電圧に保持されるため、トラン
ジスタＱ１およびＱ２のベース電流と抵抗Ｒ１２および
Ｒ１４による電圧降下とを無視すると、トランジスタＱ
１およびＱ２にそれぞれ流れるコレクタ電流はトランジ
スタＱ８のコレクタ電流２Ｉｏを等分したＩｏとなる。Since the DC voltage at the bases of the transistors Q1 and Q2 is held at the voltage of the constant voltage source 32, ignoring the base currents of the transistors Q1 and Q2 and the voltage drop due to the resistors R12 and R14, the transistor Q will be ignored.
The collector currents flowing in 1 and Q2 respectively become Io which is equal to the collector current 2Io of the transistor Q8.
【００３６】また、トランジスタＱ６のコレクタ電流は
２Ｉｏとなっているため、トランジスタＱ５のベース電
流が小さく無視できるとすれば、トランジスタＱ３のコ
レクタ電流はトランジスタＱ６のコレクタ電流からトラ
ンジスタＱ２のコレクタ電流を差し引いたＩｏとなる。
そして、差動接続されたトランジスタＱ３およびＱ４の
トランジスタＱ３のコレクタ電流がＩｏになるために
は、トランジスタＱ１１のコレクタ電流が２Ｉｏである
から、トランジスタＱ３およびＱ４のベース電圧が等し
くならなければならず、トランジスタＱ５のエミッタの
直流電圧は定電圧源３２の電圧に固定されるので、この
電圧を動作点として負帰還増幅回路３６が正常に動作す
る。Since the collector current of the transistor Q6 is 2Io, if the base current of the transistor Q5 is small and can be ignored, the collector current of the transistor Q3 is the collector current of the transistor Q6 minus the collector current of the transistor Q2. It becomes Io.
In order for the collector current of the transistor Q3 of the differentially connected transistors Q3 and Q4 to become Io, the collector current of the transistor Q11 is 2Io, so the base voltages of the transistors Q3 and Q4 must be equal. Since the DC voltage of the emitter of the transistor Q5 is fixed to the voltage of the constant voltage source 32, the negative feedback amplifier circuit 36 operates normally with this voltage as the operating point.
【００３７】図１に戻って、９０°移相器２８およびＡ
ＰＦ１４によって位相を遅らせた信号と、マルチプレク
サ１２から経路３９を介した信号とが、位相比較器４０
に与えられる。位相比較器４０はたとえば図６に示すよ
うに構成され、図７に示すように動作する。すなわち、
図６に示す入力端４２および４４には、図７（Ａ）に示
すような信号が入力され、入力端４６および４８には、
図７（Ｂ）に示すような信号が入力される。Returning to FIG. 1, the 90 ° phase shifter 28 and A
The signal whose phase is delayed by the PF 14 and the signal from the multiplexer 12 via the path 39 are combined by the phase comparator 40.
Given to. The phase comparator 40 is configured, for example, as shown in FIG. 6 and operates as shown in FIG. That is,
A signal as shown in FIG. 7A is input to the input terminals 42 and 44 shown in FIG.
A signal as shown in FIG. 7B is input.
【００３８】両信号が同相の場合、正の周期ではトラン
ジスタＱ２１およびＱ２５がオンしかつ負の周期ではト
ランジスタＱ２３およびＱ２６がオンする。したがっ
て、出力端Ａにおける電圧は図７（Ｃ）に示すように負
方向に半周期毎に脈動し、出力端Ｂにおける電圧は図７
（Ｄ）に示すように定電圧となる。そのため、出力端Ａ
およびＢから取り出されるこの位相比較器４０の出力
は、図７（Ｃ）と図７（Ｄ）との差となり、図７（Ｅ）
に示すようになる。したがって、この位相比較器４０の
出力を受けるローパスフィルタ（以下、単に「ＬＰＦ」
という）４２からは、図７（Ｆ）に示すように、両信号
が同相のときには負の電圧信号を出力する。When both signals are in phase, the transistors Q21 and Q25 are turned on in the positive cycle and the transistors Q23 and Q26 are turned on in the negative cycle. Therefore, the voltage at the output end A pulsates in the negative direction every half cycle as shown in FIG. 7C, and the voltage at the output end B becomes as shown in FIG.
As shown in (D), the voltage is constant. Therefore, the output end A
The output of the phase comparator 40 taken out from B and B becomes the difference between FIG. 7C and FIG.
As shown in. Therefore, a low-pass filter (hereinafter, simply referred to as “LPF”) that receives the output of the phase comparator 40
7), a negative voltage signal is output when both signals are in phase, as shown in FIG. 7 (F).
【００３９】両信号が逆相の場合、入力端４２および４
４からの信号が正の周期ではトランジスタＱ２４および
Ｑ２６がオンしかつその信号が負の周期ではトランジス
タＱ２２およびＱ２５がオンする。したがって、出力端
Ａにおける電圧は図７（Ｃ）に示すように一定となり、
出力端Ｂにおける電圧は図７（Ｄ）に示すように負方向
に半周期毎に脈動する。そのため、出力端ＡおよびＢか
ら取り出されるこの位相比較器４０の出力は、図７
（Ｃ）と図７（Ｄ）との差となり、図７（Ｅ）に示すよ
うになる。したがって、ＬＰＦ４２は、図７（Ｆ）に示
すように、両信号が逆相のときには正の電圧信号を出力
する。If both signals are in opposite phase, the inputs 42 and 4
The transistor Q24 and Q26 are turned on when the signal from 4 is positive, and the transistors Q22 and Q25 are turned on when the signal is negative. Therefore, the voltage at the output terminal A becomes constant as shown in FIG.
The voltage at the output end B pulsates every half cycle in the negative direction as shown in FIG. Therefore, the output of this phase comparator 40 extracted from the output terminals A and B is as shown in FIG.
The difference between (C) and FIG. 7 (D) is obtained, as shown in FIG. 7 (E). Therefore, as shown in FIG. 7F, the LPF 42 outputs a positive voltage signal when both signals have opposite phases.
【００４０】両信号が９０°の位相差を有する場合に
は、図７（Ａ）に示す入力端４２および４４からの信号
の前半周期の前半ではトランジスタＱ２１およびＱ２５
がオンし、後半ではトランジスタＱ２４およびＱ２６が
オンする。また、入力端４２および４４からの信号の後
半周期の前半ではトランジスタＱ２３およびＱ２６がオ
ンし、後半ではトランジスタＱ２２およびＱ２５がオン
する。したがって、出力端Ａにおける電圧は図７（Ｃ）
に示すように各半周期の前半にのみ負方向電圧となり、
出力端Ｂにおける電圧は図７（Ｄ）に示すように各半周
期の後半にのみ負方向電圧として出現する。したがっ
て、出力端ＡおよびＢから取り出されるこの位相比較器
４０の出力は、図７（Ｅ）に示すようになり、ＬＰＦ４
２は、図７（Ｆ）に示すように、両信号が９０°位相差
を有するときにはほぼゼロの電圧信号を出力する。When both signals have a phase difference of 90 °, the transistors Q21 and Q25 are included in the first half of the first half cycle of the signals from the input terminals 42 and 44 shown in FIG. 7A.
Turns on, and in the latter half, the transistors Q24 and Q26 turn on. Further, the transistors Q23 and Q26 are turned on in the first half of the second half cycle of the signals from the input terminals 42 and 44, and the transistors Q22 and Q25 are turned on in the second half. Therefore, the voltage at the output terminal A is as shown in FIG.
As shown in, negative voltage is applied only in the first half of each half cycle,
The voltage at the output terminal B appears as a negative voltage only in the latter half of each half cycle as shown in FIG. 7 (D). Therefore, the output of the phase comparator 40 extracted from the output terminals A and B becomes as shown in FIG.
2 outputs a voltage signal of almost zero when both signals have a 90 ° phase difference, as shown in FIG. 7 (F).
【００４１】このようにして、位相比較器４０に入力さ
れる２つの信号の位相差が９０°のときは、ＬＰＦ４２
からはほぼゼロの電圧信号が出力される。２つの信号の
位相差が９０°からずれている場合には、そのずれ量に
応じた正または負の電圧信号がＬＰＦ４２から出力され
る。すなわち、位相比較器４０およびＬＰＦ４２では、
ＡＰＦ１４の入出力を位相比較して、位相−電圧(Phase
-Volt.) 変換する。In this way, when the phase difference between the two signals input to the phase comparator 40 is 90 °, the LPF 42
Outputs a voltage signal of almost zero. When the phase difference between the two signals deviates from 90 °, the LPF 42 outputs a positive or negative voltage signal corresponding to the amount of deviation. That is, in the phase comparator 40 and the LPF 42,
The input and output of the APF 14 are compared in phase, and the phase-voltage (Phase
-Volt.) Convert.
【００４２】また、位相比較器４０からの図７（Ｆ）に
示すような制御信号は、キャリブレーション用に設けら
れたＬＰＦ４４を介してＡＰＦ１４にフィードバックさ
れる。ただし、ＬＰＦ４４は、バースト期間中には電圧
信号を出力することなく保持する。このように位相比較
器４０からの出力をＬＰＦ４４を介してＡＰＦ１４にフ
ィードバックすることによって、ＡＰＦ１４の位相遅延
動作を安定化できる。すなわち、バースト期間以外の期
間に４．４３ＭＨｚの周波数信号をＡＰＦ４に与えるこ
とによって、ＡＰＦ１４の中心周波数が４．４３ＭＨｚ
と一致するように自動調整され、ＡＰＦ１４に４．４３
ＭＨｚのサブキャリア周波数を有するカラー信号が与え
られたとき、入出力位相差が常に−１８０°となるよう
に位相管理して、中心周波数調整が行われる。The control signal from the phase comparator 40 as shown in FIG. 7 (F) is fed back to the APF 14 via the LPF 44 provided for calibration. However, the LPF 44 holds the voltage signal without outputting it during the burst period. By thus feeding back the output from the phase comparator 40 to the APF 14 via the LPF 44, the phase delay operation of the APF 14 can be stabilized. That is, by giving a frequency signal of 4.43 MHz to the APF 4 during the period other than the burst period, the center frequency of the APF 14 is 4.43 MHz.
Automatically adjusted to match with, and APF14 4.43
When a color signal having a subcarrier frequency of MHz is given, the phase is managed so that the input / output phase difference is always −180 °, and the center frequency is adjusted.
【００４３】すなわち、位相比較器４０は、バースト期
間ではテレビ信号判別用として動作し、バースト期間以
外の期間ではＡＰＦ１４の中心周波数の自動調整用とし
て動作する。そして、ＬＰＦ４２からの電圧信号は、サ
ンプルホールド回路４６に与えられる。サンプルホール
ド回路４６は、バーストゲートパルスを用いて、バース
ト期間のＬＰＦ４４からの電圧信号を１Ｈ期間ホールド
する。すなわち、サンプルホールド回路４６には、バー
ストゲートパルスが与えられ、たとえばバーストゲート
パルスの立ち下がり時点でＬＰＦ４２から与えられる電
圧信号をサンプルホールドして矩形波信号を生成し、そ
の矩形波信号を１Ｈ遅延回路４８および位相比較器５０
に与える。１Ｈ遅延回路４８では、矩形波信号を１ライ
ン分遅延させた後、位相比較器５０に与える。位相比較
器５０は位相比較器４０と同様に構成される。したがっ
て、位相比較器５０では、２つの矩形波信号の位相差が
１８０°であればハイレベルの信号を出力し、２つの矩
形波信号が同相であればローレベルの信号を出力する。That is, the phase comparator 40 operates for discrimination of the television signal during the burst period, and operates for automatic adjustment of the center frequency of the APF 14 during periods other than the burst period. Then, the voltage signal from the LPF 42 is given to the sample hold circuit 46. The sample hold circuit 46 holds the voltage signal from the LPF 44 in the burst period for 1H period using the burst gate pulse. That is, the sample-hold circuit 46 is supplied with a burst gate pulse, and for example, the voltage signal supplied from the LPF 42 is sample-held at the trailing edge of the burst gate pulse to generate a rectangular wave signal, and the rectangular wave signal is delayed by 1H. Circuit 48 and phase comparator 50
Give to. The 1H delay circuit 48 delays the rectangular wave signal by one line, and then supplies it to the phase comparator 50. The phase comparator 50 has the same configuration as the phase comparator 40. Therefore, the phase comparator 50 outputs a high level signal when the phase difference between the two rectangular wave signals is 180 °, and outputs a low level signal when the two rectangular wave signals are in phase.
【００４４】位相比較器５０には、たとえばＳＥＣＡＭ
方式では、１８０°の位相差の２つの矩形波信号が入力
され、ＰＡＬ方式およびＮＴＳＣ方式では、同相の２つ
の矩形波信号が入力され、白黒ノイズでは、ランダムな
位相差で２つの矩形波信号が入力されるので、位相比較
器５０は、それぞれ異なったレベルの信号を出力する。
そして、この信号はＬＰＦ５２によってその信号のレベ
ルに応じたレベルを有する電圧信号に変換される。この
電圧信号がヒステリシス特性を有するコンパレータ５４
に与えられ、基準電圧Ｖｒｅｆと比較される。ＬＰＦ５
２からの電圧信号が基準電圧Ｖｒｅｆより大きければ
「ハイレベル」，小さければ「ローレベル」の２値のい
ずれかの判別信号がコンパレータ５４からたとえばＴＴ
Ｌレベルで出力される。この判別信号によって、テレビ
ジョン方式がＳＥＣＡＭ方式であるかその他のＰＡＬ方
式またはＮＴＳＣ方式等のいずれであるかを判別でき
る。なお、コンパレータ５４では、判別が困難な信号が
入力されてきた場合に、出力される判別信号がチャタリ
ングを起こさないように、ヒステリシス特性を持たせて
いる。The phase comparator 50 includes, for example, SECAM.
In the method, two rectangular wave signals with a phase difference of 180 ° are input, in the PAL method and the NTSC method, two rectangular wave signals with the same phase are input, and with black and white noise, two rectangular wave signals with a random phase difference are input. Are input, the phase comparator 50 outputs signals of different levels.
Then, this signal is converted by the LPF 52 into a voltage signal having a level according to the level of the signal. This voltage signal has a comparator 54 having a hysteresis characteristic.
And is compared with the reference voltage Vref. LPF5
If the voltage signal from 2 is larger than the reference voltage Vref, the comparator 54 outputs, for example, TT a binary determination signal of either "high level" or "low level".
Output at L level. This discrimination signal makes it possible to discriminate whether the television system is the SECAM system, the other PAL system, the NTSC system, or the like. It should be noted that the comparator 54 has a hysteresis characteristic so that the output discrimination signal does not cause chattering when a signal that is difficult to discriminate is input.
【００４５】ここで、このようなテレビ信号判別回路１
０のＳＥＣＡＭ方式とＰＡＬ方式との判別動作を、図８
および図９を参照して説明する。まず、ＳＥＣＡＭ方式
の場合には各部の動作波形は図８に示すようになる。ま
ず、マルチプレクサ１２からは図８（Ａ）に示すような
信号が出力される。マルチプレクサ１２は、バースト期
間にはカラー信号のサブキャリア周波数を抽出するため
カラーバースト信号を出力する。このカラーバースト信
号を出力することによって、１ライン毎に４．２５ＭＨ
ｚと４．４１ＭＨｚとのサブキャリア周波数が交互に抽
出される。そしてマルチプレクサ１２は、バースト期間
以外の期間には周波数信号ｆscを出力する。この実施例
では、周波数信号ｆscは、４．４３ＭＨｚに設定されて
いる。なお、バーストゲートパルス（ＢＧＰ）は図８
（Ｂ）に示される。そして、ＬＰＦ４２からは、図８
（Ｃ）に示すような電圧信号が出力される。この電圧信
号は、基準となる４．４３ＭＨｚの周波数と、サブキャ
リア周波数との差が大きくなるほど大きな振幅として表
され、カラー信号のサブキャリア周波数が４．２５ＭＨ
ｚの場合には大きく、４．４１ＭＨｚの場合には小さく
なり、１ライン毎に２種類の大きさの電圧信号が繰り返
し出力される。この電圧信号が入力されるサンプルホー
ルド回路４６からは、図８（Ｄ）に示すような矩形波信
号が出力される。この矩形波信号は、バーストゲートパ
ルスの立ち下がり時点でのＬＰＦ４２の出力を保持して
生成される。図８（Ｄ）に示す矩形波信号は１ライン毎
に「ハイレベル」と「ローレベル」とを繰り返す。これ
は、ＳＥＣＡＭ方式に限り、２種類のサブキャリア周波
数が１ライン毎に交互に出力されることに起因するもの
である。ちなみに、各ラインとも同じサブキャリア周波
数を出力するＰＡＬ方式では、その矩形波信号（後述す
る図９（Ｄ）参照）も各ライン同様の波形となるので、
ＳＥＣＡＭ方式とＰＡＬ方式とは後述するように判別さ
れ得る。そして、位相比較器５０からは図８（Ｅ）に示
すようなハイレベルの電圧信号が出力される。Here, such a television signal discrimination circuit 1
8 shows the discrimination operation between the SECAM method and the PAL method.
And it demonstrates with reference to FIG. First, in the case of the SECAM method, the operation waveforms of the respective parts are as shown in FIG. First, the multiplexer 12 outputs a signal as shown in FIG. The multiplexer 12 outputs the color burst signal in order to extract the subcarrier frequency of the color signal during the burst period. By outputting this color burst signal, 4.25 MH per line
Subcarrier frequencies of z and 4.41 MHz are alternately extracted. Then, the multiplexer 12 outputs the frequency signal f sc during the period other than the burst period. In this example, the frequency signal f sc is set to 4.43 MHz. The burst gate pulse (BGP) is shown in FIG.
It is shown in (B). Then, from the LPF 42, FIG.
A voltage signal as shown in (C) is output. This voltage signal is represented as a larger amplitude as the difference between the reference frequency of 4.43 MHz and the subcarrier frequency becomes larger, and the subcarrier frequency of the color signal becomes 4.25 MH.
It becomes large in the case of z and becomes small in the case of 4.41 MHz, and voltage signals of two kinds of magnitude are repeatedly output for each line. A rectangular wave signal as shown in FIG. 8D is output from the sample hold circuit 46 to which this voltage signal is input. This rectangular wave signal is generated by holding the output of the LPF 42 at the time of falling of the burst gate pulse. The rectangular wave signal shown in FIG. 8D repeats "high level" and "low level" for each line. This is because only in the SECAM system, two types of subcarrier frequencies are alternately output for each line. By the way, in the PAL system that outputs the same subcarrier frequency for each line, its rectangular wave signal (see FIG. 9D described later) also has a waveform similar to that of each line.
The SECAM method and the PAL method can be discriminated as described later. Then, the phase comparator 50 outputs a high-level voltage signal as shown in FIG.
【００４６】一方、ＰＡＬ方式の場合には各部の動作波
形は図９に示すようになる。まず、マルチプレクサ１２
からは図９（Ａ）に示すような信号が出力される。マル
チプレクサ１２には、図９（Ｂ）に示すようなバースト
ゲートパルスが与えられ、バースト期間にはカラー信号
のうち４．４３ＭＨｚのカラーバースト信号が１ライン
毎に出力される。マルチプレクサ１２は、バースト期間
以外の期間には周波数信号ｆscを出力する。すると、Ｌ
ＰＦ４２からは、図９（Ｃ）に示すような電圧信号が出
力され、この電圧信号が入力されるサンプルホールド回
路４６からは図９（Ｄ）に示すような矩形波信号が出力
される。その結果、位相比較器５０からは図９（Ｅ）に
示すようなローレベルの電圧信号が出力される。なお、
図９（Ｃ）に示す電圧信号には１Ｈ毎にノイズａが含ま
れているが、このノイズａは、図９（Ｂ）に示すバース
トゲートパルスが発生するバースト期間が図９（Ａ）に
示すカラーバースト信号の発生期間よりも長いために発
生するものである。On the other hand, in the case of the PAL system, the operation waveform of each part is as shown in FIG. First, the multiplexer 12
Outputs a signal as shown in FIG. A burst gate pulse as shown in FIG. 9B is applied to the multiplexer 12, and a 4.43 MHz color burst signal of the color signals is output line by line during the burst period. The multiplexer 12 outputs the frequency signal f sc during the period other than the burst period. Then L
A voltage signal as shown in FIG. 9C is output from the PF 42, and a rectangular wave signal as shown in FIG. 9D is output from the sample hold circuit 46 to which this voltage signal is input. As a result, the phase comparator 50 outputs a low-level voltage signal as shown in FIG. In addition,
The voltage signal shown in FIG. 9 (C) contains noise a for each 1H, but this noise a is shown in FIG. 9 (A) when the burst period in which the burst gate pulse shown in FIG. 9 (B) is generated is generated. This occurs because it is longer than the generation period of the color burst signal shown.
【００４７】図８（Ｅ）および図９（Ｅ）にそれぞれ示
す電圧信号からわかるように、ＳＥＣＡＭ方式およびＰ
ＡＬ方式のそれぞれの電圧信号のレベルは異なり、した
がってコンパレータ５４からの判別信号は、たとえばＳ
ＥＣＡＭ方式ではハイレベル，ＰＡＬ方式ではローレベ
ルとそれぞれ異なった信号として出力され、両方式を判
別できる。As can be seen from the voltage signals shown in FIGS. 8 (E) and 9 (E), respectively, the SECAM system and P
The level of each voltage signal of the AL system is different, and therefore the determination signal from the comparator 54 is, for example, S.
A high level signal is output in the ECAM system and a low level signal is output in the PAL system, respectively, and both systems can be discriminated.
【００４８】このテレビ信号判別回路１０では、ＡＰＦ
１４の周波数−位相特性を応用することで、ＩＣに内蔵
可能な範囲内のＱを有するフィルタを用いて回路を構成
できる。また、フィルタキャリブレーション用の基準フ
ィルタは必要なく、信号判別用のＡＰＦのみで足りる。
したがって、従来では、同一ＩＣに基準のフィルタおよ
びそれと同一形態のＢＰＦなどの他のフィルタを内蔵
し、基準のフィルタを用いて、ＢＰＦなどの他のフィル
タのフィルタ特性（たとえば中心周波数）を調整する場
合、特性がずれてしまい所望の特性が得られず、判別動
作に影響を与えていたが、この発明ではそのようなこと
はない。In the television signal discrimination circuit 10, the APF
By applying the frequency-phase characteristics of 14, the circuit can be configured using a filter having a Q within a range that can be incorporated in the IC. Further, a reference filter for filter calibration is not required, and only the APF for signal discrimination is sufficient.
Therefore, conventionally, a reference filter and another filter such as a BPF having the same form as that of the same IC are built in the same IC, and the reference filter is used to adjust the filter characteristic (for example, center frequency) of the other filter such as the BPF. In this case, the characteristics are deviated and the desired characteristics are not obtained, which has an influence on the determination operation. However, this is not the case in the present invention.
【００４９】さらに、従来用いられていたＢＰＦを用い
ることなく、ＡＰＦ１４を用いることによって以下のよ
うな利点を有する。従来のＢＰＦは、Ｑ＝４０程度のセ
ラミックフィルタで、高ＱのためＩＣに内蔵することが
困難であったが、ＡＰＦ１４はＩＣに内蔵することが容
易である。また、ＡＰＦ１４の位相変化率（対周波数）
がＢＰＦの２倍であるので、低いＱでも検出感度を高く
できる。Further, the following advantages are obtained by using the APF 14 without using the BPF used conventionally. A conventional BPF is a ceramic filter having a Q of about 40, and it is difficult to incorporate it in an IC due to its high Q. However, the APF 14 can be easily incorporated in an IC. Also, the phase change rate of APF 14 (versus frequency)
Is twice that of BPF, so that the detection sensitivity can be increased even with a low Q.
【００５０】また、従来用いられていたｆH ／２共振フ
ィルタをＩＣに内蔵するには、ＩＣに内蔵するインダク
タを相当大きくしなければならず、ｆH ／２共振フィル
タの特性も判別精度に少なからず影響を及ぼしていた
が、ｆH ／２共振フィルタを用いないこの発明では、こ
のような弊害は生じない。また、上述の実施例に用いら
れる１Ｈ遅延回路４８は、たとえば図１０に示すように
構成される。図１０に示す１Ｈ遅延回路４８は、サンプ
ルホールド回路４６に接続される２つのサンプルホール
ド回路６２，６４およびサンプルホールド回路６２およ
び６４のいずれか一方を選択するマルチプレクサ６６を
含む。そして、サンプルホールド回路４６には、コント
ロールパルスＣＮＴ１となるバーストゲートパルスが与
えられ、また、マルチプレクサ６６には、バーストゲー
トパルスを分周器６８によって１／２分周して得られた
矩形波状のコントロールパルスＣＮＴ４が与えられ、マ
ルチプレクサ６６のスイッチング動作が制御される。ま
た、サンプルホールド回路６２および６４には、それぞ
れバーストゲートパルスＢＧＰと同期したコントロール
パルスＣＮＴ２およびＣＮＴ３が、１ライン毎に交互に
与えられる。Further, in order to incorporate the conventionally used f H / 2 resonance filter in the IC, the inductor incorporated in the IC must be made considerably large, and the characteristics of the f H / 2 resonance filter must be determined with high accuracy. Although a considerable influence was exerted, such an adverse effect does not occur in the present invention which does not use the f H / 2 resonance filter. The 1H delay circuit 48 used in the above-described embodiment is constructed as shown in FIG. 10, for example. The 1H delay circuit 48 shown in FIG. 10 includes two sample-hold circuits 62 and 64 connected to the sample-hold circuit 46 and a multiplexer 66 that selects one of the sample-hold circuits 62 and 64. Then, a burst gate pulse to be the control pulse CNT1 is given to the sample hold circuit 46, and the multiplexer 66 has a rectangular wave shape obtained by dividing the burst gate pulse by ½ by the frequency divider 68. The control pulse CNT4 is applied to control the switching operation of the multiplexer 66. Control pulses CNT2 and CNT3 synchronized with the burst gate pulse BGP are alternately applied to the sample hold circuits 62 and 64 for each line.
【００５１】１Ｈ遅延回路４８の動作を図１１を参照し
て説明する。入力端７０に図１１（Ａ）に示すようなＬ
ＰＦ４２からの電圧信号ｅ1 が１ライン毎に与えられる
と、サンプルホールド回路４６は、図１１（Ｆ）に示す
コントロールパルスＣＮＴ１のタイミングに従って、図
１１（Ｂ）に示すような矩形波信号ｅ2 を出力する。こ
の矩形波信号ｅ2 はサンプルホールド回路６２および６
４にそれぞれ与えられる。サンプルホールド回路６２お
よび６４には、それぞれ図１１（Ｇ）および（Ｈ）に示
すコントロールパルスＣＮＴ２およびＣＮＴ３が与えら
れ、これらのコントロールパルスＣＮＴ２およびＣＮＴ
３に応じてサンプルホールド回路６２および６４は、そ
れぞれ図１１（Ｃ）および（Ｄ）に示すような矩形波信
号ｅ3 およびｅ4 を出力する。そして、マルチプレクサ
６６には、図１１（Ｉ）に示すコントロールパルスＣＮ
Ｔ４が与えられ、このコントロールパルスＣＮＴ４に応
じてマルチプレクサ６６はスイッチング制御されて１ラ
イン毎に矩形波信号ｅ4 およびｅ3 を選択し、出力端７
２からは図１１（Ｅ）に示すような矩形波信号ｅ5 が出
力される。The operation of the 1H delay circuit 48 will be described with reference to FIG. At the input terminal 70, L as shown in FIG.
When the voltage signal e 1 from the PF 42 is applied to each line, the sample hold circuit 46 follows the timing of the control pulse CNT1 shown in FIG. 11 (F) and outputs a rectangular wave signal e 2 as shown in FIG. 11 (B). Is output. This rectangular wave signal e 2 is applied to the sample hold circuits 62 and 6
4 are given respectively. The sample and hold circuits 62 and 64 are supplied with the control pulses CNT2 and CNT3 shown in FIGS. 11G and 11H, respectively.
In response to 3, the sample hold circuits 62 and 64 output rectangular wave signals e 3 and e 4 as shown in FIGS. 11C and 11D, respectively. Then, the multiplexer 66 receives the control pulse CN shown in FIG.
T4 is applied, and the multiplexer 66 is switching-controlled according to the control pulse CNT4 to select the rectangular wave signals e 4 and e 3 for each line, and the output terminal 7
2 outputs a rectangular wave signal e 5 as shown in FIG.
【００５２】図１１（Ｂ）および（Ｅ）にそれぞれ示す
矩形波信号ｅ2 およびｅ5 を比較してわかるように、図
１１（Ｅ）に示す矩形波信号ｅ5 は図１１（Ｂ）に示す
矩形波信号ｅ2 より１ライン遅延されていることがわか
る。なお、図１に示す実施例において、９０°移相器２
８は、経路３９上に介挿されてもよく、また、ＡＰＦ１
４と位相比較器４０との間に介挿されてもよい。As can be seen by comparing the rectangular wave signals e 2 and e 5 shown in FIGS. 11B and 11E, respectively, the rectangular wave signal e 5 shown in FIG. 11E is shown in FIG. 11B. It can be seen that one line is delayed from the rectangular wave signal e 2 shown. In the embodiment shown in FIG. 1, the 90 ° phase shifter 2
8 may be interposed on path 39, and APF1
4 and the phase comparator 40 may be interposed.
【００５３】また、図１に示す実施例では、４．４３Ｍ
Ｈｚの周波数信号ｆSCがＡＰＦ１４に入力されたとき
に、位相比較器４０に与えられる２つの入力の位相差が
９０°になるように９０°移相器２８を用いたが、たと
えば９０°移相器２８の代わりに４５°移相器を用いて
位相比較器４０の一方入力を４５°遅延させ、さらに経
路３９上に４５°移相器を介挿して位相比較器４０の他
方入力を４５°進めて、位相比較器４０の２つの入力の
位相差を９０°にするなど、位相比較器４０の２つの入
力の位相差が９０°になるならば、９０°移相器２８以
外の任意の手段が用いられ得る。In the embodiment shown in FIG. 1, 4.43M
Although the 90 ° phase shifter 28 is used so that the phase difference between the two inputs provided to the phase comparator 40 becomes 90 ° when the frequency signal f SC of Hz is input to the APF 14, the 90 ° phase shifter 28 is used, for example. A 45 ° phase shifter is used in place of the phase shifter 28 to delay one input of the phase comparator 40 by 45 °, and further insert a 45 ° phase shifter on the path 39 to shift the other input of the phase comparator 40 to 45 °. If the phase difference between the two inputs of the phase comparator 40 becomes 90 °, for example, if the phase difference between the two inputs of the phase comparator 40 is 90 °, then any other than the 90 ° phase shifter 28 can be used. Can be used.
【００５４】また、上述の実施例では、ＳＥＣＡＭ方式
とＰＡＬ方式とを判別する場合について述べたが、ＳＥ
ＣＡＭ方式とＮＴＳＣ方式との判別にも、この発明は用
いられ得る。In the above embodiment, the case of distinguishing between the SECAM method and the PAL method has been described.
The present invention can also be used for discrimination between the CAM system and the NTSC system.
【図１】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】この実施例に用いられるＡＰＦの一例を示す回
路図である。FIG. 2 is a circuit diagram showing an example of an APF used in this embodiment.
【図３】図２に示すＡＰＦに用いられるジャイレータの
一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a gyrator used in the APF shown in FIG.
【図４】図２に示すＡＰＦの周波数−移相量特性を示す
グラフである。FIG. 4 is a graph showing frequency-phase shift amount characteristics of the APF shown in FIG.
【図５】この実施例に用いられる９０°移相器の一例を
示す回路図である。FIG. 5 is a circuit diagram showing an example of a 90 ° phase shifter used in this embodiment.
【図６】この実施例に用いられる位相比較器の一例を示
す回路図である。FIG. 6 is a circuit diagram showing an example of a phase comparator used in this embodiment.
【図７】図６に示す位相比較器の動作を示す波形図であ
る。7 is a waveform chart showing an operation of the phase comparator shown in FIG.
【図８】この実施例におけるＳＥＣＡＭ方式での各部の
動作を示す波形図である。FIG. 8 is a waveform diagram showing the operation of each unit in the SECAM method in this embodiment.
【図９】この実施例におけるＰＡＬ方式での各部の動作
を示す波形図である。FIG. 9 is a waveform diagram showing the operation of each part in the PAL system in this embodiment.
【図１０】この実施例に用いられる１Ｈ遅延回路の一例
を示すブロック図である。FIG. 10 is a block diagram showing an example of a 1H delay circuit used in this embodiment.
【図１１】図１０に示す１Ｈ遅延回路の動作を示す波形
図である。11 is a waveform diagram showing an operation of the 1H delay circuit shown in FIG.
１０ …テレビ信号判別回路 １２，６６ …マルチプレクサ １４ …ＡＰＦ ２８ …９０°移相器 ４０，５０ …位相比較器 ４２，４４，５２ …ＬＰＦ ４６，６２，６４ …サンプルホールド回路 ４８ …１Ｈ遅延回路 10 ... Television signal discrimination circuit 12, 66 ... Multiplexer 14 ... APF 28 ... 90 ° phase shifter 40, 50 ... Phase comparator 42, 44, 52 ... LPF 46, 62, 64 ... Sample hold circuit 48 ... 1H delay circuit
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年１０月２０日[Submission date] October 20, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項１[Name of item to be corrected] Claim 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項５[Name of item to be corrected] Claim 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項６[Name of item to be corrected] Claim 6
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００３[Name of item to be corrected] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００３】[0003]
【発明が解決しようとする課題】この従来技術では、セ
ラミックフィルタや１／２ｆH 共振アンプを用いる必要
があり、信号判別回路を集積回路で構成するのが困難で
あるという問題点があった。それゆえに、この発明の主
たる目的は、容易に集積回路に組み込める、テレビ信号
判別回路を提供することである。This prior art has a problem that it is difficult to form the signal discriminating circuit with an integrated circuit because it is necessary to use a ceramic filter or a 1 / 2f H resonance amplifier. Therefore, a main object of the present invention is to provide a television signal discriminating circuit which can be easily incorporated in an integrated circuit.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００４[Correction target item name] 0004
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００４】[0004]
【課題を解決するための手段】この発明は、入力カラー
信号のサブキャリア周波数に応じたレベルの電圧信号を
出力する電圧信号出力手段、電圧信号を１ライン期間保
持して保持信号を得る信号保持手段、保持信号の位相を
１ライン分遅延させる遅延手段、および保持信号と遅延
手段からの信号とに基づいて判別信号を出力する判別信
号出力手段を備える、テレビ信号判別回路である。SUMMARY OF THE INVENTION According to the present invention, a voltage signal output means for outputting a voltage signal having a level corresponding to a subcarrier frequency of an input color signal, and a voltage signal for holding for one line period.
Comprises signal holding means for obtaining a lifting and Hold signal, delay means for one line delay a phase of the holding signal, and the determination signal outputting means for outputting a determination signal based on the signal from the holding signal and the delay means, It is a television signal discrimination circuit.
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００５[Name of item to be corrected] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００５】[0005]
【作用】電圧信号出力手段は、たとえばオールパスフィ
ルタや位相比較器を含む。第１手段では、入力カラー信
号のサブキャリア周波数を位相を表す信号として第２手
段に与える。たとえばローパスフィルタを含む第２手段
ではその信号を電圧信号に変換する。この電圧信号がた
とえばサンプルホールド回路によって１ライン期間保持
される。ＳＥＣＡＭ方式では、サンプルホールド回路で
保持された信号は、１ライン毎に電圧が「ハイレベ
ル」，「ローレベル」と切り換わり、概略、矩形波状の
波形（後述する図８（Ｄ）参照）となるので、以降、保
持信号を矩形波信号と記す。矩形波信号は、遅延手段お
よび判別信号出力手段に与えられる。遅延手段では、矩
形波信号を第１および第２サンプルホールド手段によっ
て１ライン毎に交互にサンプルホールドして第１および
第２矩形波信号を得る。この第１および第２矩形波信号
が、第２切換手段によって１ライン毎に交互に出力さ
れ、結果的に１ラインだけ遅延された矩形波信号が生成
される。判別信号出力手段では、２つの矩形波信号を比
較して、比較結果に応じて判別信号を得る。The voltage signal output means includes, for example, an all-pass filter and a phase comparator. In the first means, the subcarrier frequency of the input color signal is given to the second means as a signal representing the phase. For example, the second means including a low pass filter converts the signal into a voltage signal. This voltage signal is held for one line period by, for example, a sample hold circuit.
To be done. In the SECAM method, the sample hold circuit
The voltage of the retained signal is "high level" for each line.
"Low level" and "Rough"
Since it has a waveform (see FIG. 8D described later),
The held signal is referred to as a rectangular wave signal . The rectangular wave signal is given to the delay means and the discrimination signal output means. In the delay means, the rectangular wave signal is alternately sampled and held for each line by the first and second sample and hold means to obtain the first and second rectangular wave signals. The first and second rectangular wave signals are alternately output for each line by the second switching means, and as a result, a rectangular wave signal delayed by one line is generated. The discrimination signal output means compares the two rectangular wave signals and obtains a discrimination signal according to the comparison result.
Claims (7)
じたレベルの電圧信号を出力する電圧信号出力手段、 前記電圧信号を矩形波信号に変換する信号変換手段、 前記矩形波信号の位相を１ライン分遅延させる遅延手
段、および前記信号変換手段からの矩形波信号と前記遅
延手段からの矩形波信号とに基づいて判別信号を出力す
る判別信号出力手段を備える、テレビ信号判別回路。1. A voltage signal output means for outputting a voltage signal of a level according to a subcarrier frequency of an input color signal, a signal conversion means for converting the voltage signal into a rectangular wave signal, and a phase of the rectangular wave signal for one line. A television signal discriminating circuit, comprising: delaying means for delaying by a minute; and discrimination signal outputting means for outputting a discrimination signal based on the rectangular wave signal from the signal converting means and the rectangular wave signal from the delaying means.
波数を位相を表す信号として出力する第１手段、および
前記位相を表す信号を電圧信号に変換する第２手段を含
む、請求項１記載のテレビ信号判別回路。2. The voltage signal output means according to claim 1, including first means for outputting a subcarrier frequency as a signal indicating a phase, and second means for converting the signal indicating the phase into a voltage signal. Television signal discrimination circuit.
む、請求項２記載のテレビ信号判別回路。3. The television signal discriminating circuit according to claim 2, wherein the first means includes an all-pass filter.
が調整可能な周波数可変オールパスフィルタであって、 前記サブキャリア周波数に等しいかまたはその近傍の所
定の周波数を有する周波数信号を発生する信号発生手
段、 バースト期間中前記入力カラー信号を前記周波数可変オ
ールパスフィルタに与えかつそれ以外の期間に前記周波
数信号を前記周波数可変オールパスフィルタに与える第
１切換手段、および前記バースト期間以外の期間に得ら
れる前記位相を表す信号に基づいて前記周波数可変オー
ルパスフィルタの中心周波数を制御する制御手段を含
む、請求項３記載のテレビ信号判別回路。4. The all-pass filter is a frequency variable all-pass filter whose center frequency is adjustable, and a signal generating means for generating a frequency signal having a predetermined frequency equal to or near the subcarrier frequency, burst The first switching means applies the input color signal to the frequency variable all-pass filter during the period and applies the frequency signal to the frequency variable all-pass filter during the other period, and represents the phase obtained during the period other than the burst period. 4. The television signal discriminating circuit according to claim 3, further comprising control means for controlling a center frequency of the variable frequency allpass filter based on a signal.
ン毎に交互にサンプルホールドしてそれぞれ第１および
第２矩形波信号を生成する第１および第２サンプルホー
ルド手段、および第１および第２矩形波信号を１ライン
毎に交互に取り出す第２切換手段を含む、請求項１ない
し４のいずれかに記載のテレビ信号判別回路。5. The first and second sample and hold means, and the first and second sample and hold means for alternately sampling and holding the rectangular wave signal line by line to generate first and second rectangular wave signals, respectively. The television signal discriminating circuit according to any one of claims 1 to 4, further comprising second switching means for alternately extracting the second rectangular wave signal for each line.
回路であって、 前記矩形波信号を１ライン毎に交互にサンプルホールド
してそれぞれ第１および第２矩形波信号を生成する第１
および第２サンプルホールド手段、および前記第１およ
び第２矩形波信号を１ライン毎に交互に取り出す切換手
段を備える、遅延回路。6. A delay circuit for delaying a rectangular wave signal by one line, wherein the rectangular wave signal is alternately sampled and held for each line to generate first and second rectangular wave signals, respectively.
A delay circuit comprising: a second sample and hold means; and a switching means for alternately fetching the first and second rectangular wave signals line by line.
期間に所定の周波数を有する周波数信号を受ける周波数
可変フィルタ、 前記第１期間に前記周波数可変フィルタの出力を処理す
る処理回路、 前記第２期間に前記周波数信号と前記周波数可変フィル
タの出力信号との位相を比較して位相差信号を出力する
位相比較手段、および前記第２期間に前記位相差信号に
応じて前記周波数可変フィルタの中心周波数を制御する
制御手段を備える、周波数安定化回路。7. A signal to be processed in a first period and a second signal
A frequency variable filter that receives a frequency signal having a predetermined frequency in a period, a processing circuit that processes an output of the frequency variable filter in the first period, and a processing circuit that processes the frequency signal and an output signal of the frequency variable filter in the second period A frequency stabilizing circuit comprising: a phase comparing unit that compares phases and outputs a phase difference signal; and a control unit that controls a center frequency of the frequency variable filter according to the phase difference signal in the second period.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05043651A JP3101463B2 (en) | 1993-03-04 | 1993-03-04 | TV signal discrimination circuit |
| EP94103301A EP0614320B1 (en) | 1993-03-04 | 1994-03-04 | Television receiver and television signal determination circuit |
| KR1019940004358A KR100320047B1 (en) | 1993-03-04 | 1994-03-04 | TV receiver and TV signal discrimination circuit |
| CN94104254A CN1076936C (en) | 1993-03-04 | 1994-03-04 | Television receiver and television signal determination circuit |
| ES94103301T ES2133432T3 (en) | 1993-03-04 | 1994-03-04 | TELEVISION RECEIVER AND TELEVISION SIGNAL DETERMINATION CIRCUIT. |
| DE69418632T DE69418632T2 (en) | 1993-03-04 | 1994-03-04 | TV receiver and TV signal determination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05043651A JP3101463B2 (en) | 1993-03-04 | 1993-03-04 | TV signal discrimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06261264A true JPH06261264A (en) | 1994-09-16 |
| JP3101463B2 JP3101463B2 (en) | 2000-10-23 |
Family
ID=12669776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05043651A Expired - Fee Related JP3101463B2 (en) | 1993-03-04 | 1993-03-04 | TV signal discrimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101463B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08214333A (en) * | 1994-10-31 | 1996-08-20 | Sgs Thomson Microelectron Sa | Detector for detecting receiving of color television signal coded in compliance with secam standard |
| CN114637368A (en) * | 2022-03-22 | 2022-06-17 | 汇春科技(成都)有限公司 | Current trimming circuit |
-
1993
- 1993-03-04 JP JP05043651A patent/JP3101463B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08214333A (en) * | 1994-10-31 | 1996-08-20 | Sgs Thomson Microelectron Sa | Detector for detecting receiving of color television signal coded in compliance with secam standard |
| CN114637368A (en) * | 2022-03-22 | 2022-06-17 | 汇春科技(成都)有限公司 | Current trimming circuit |
| CN114637368B (en) * | 2022-03-22 | 2024-06-04 | 汇春科技(成都)有限公司 | Current trimming circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3101463B2 (en) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297179A (en) | Doubling circuit | |
| US5239367A (en) | Signal discriminating circuit and active filter using same | |
| JPH06261264A (en) | Television signal discriminating circuit | |
| US20030206244A1 (en) | Alternative video sync detector | |
| KR100354627B1 (en) | Television circuit using color burst signal | |
| JPH05300449A (en) | Automatic gain adjusting circuit | |
| KR930017459A (en) | Butter phase correction circuit | |
| KR100320047B1 (en) | TV receiver and TV signal discrimination circuit | |
| JP3685567B2 (en) | VTR playback TV signal discrimination circuit | |
| JP3091614B2 (en) | TV signal discrimination circuit | |
| US5111282A (en) | Chrominance subcarrier generating circuit | |
| JPH10136403A (en) | Reproduced tv signal discriminating circuit for vtr | |
| JPH05316338A (en) | Sample-and-hold circuit | |
| JPH06292218A (en) | Rgb encoder | |
| JPH10136404A (en) | Reproduced tv signal discriminating circuit for vtr | |
| US4121243A (en) | Color subcarrier generator | |
| JPS637081A (en) | Video signal processor | |
| JP3030193B2 (en) | Filter adjustment circuit and Y / C separation circuit using the same | |
| US6133782A (en) | Integrator-filter circuit | |
| NL8200127A (en) | COLOR TELEVISION CODING. | |
| JPS6314531Y2 (en) | ||
| JP2522276B2 (en) | Filter adjuster | |
| JPH0556444A (en) | Chrominance signal correction circuit | |
| JP2657131B2 (en) | Y / C separation circuit | |
| JPH08111630A (en) | Filter control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |