JPH06261058A - ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 - Google Patents
ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法Info
- Publication number
- JPH06261058A JPH06261058A JP2176192A JP2176192A JPH06261058A JP H06261058 A JPH06261058 A JP H06261058A JP 2176192 A JP2176192 A JP 2176192A JP 2176192 A JP2176192 A JP 2176192A JP H06261058 A JPH06261058 A JP H06261058A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- cell
- header
- stm
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 3
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 3
- 125000004122 cyclic group Chemical group 0.000 description 10
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0005—Switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 同一の交換機において非同期転送モード（Ａ
ＴＭ）セルと同期転送モード（ＳＴＭ）ワードとを１つ
の交換機で同時に処理する。 【構成】 本発明のディジタル情報信号ルーチングのた
めの共通メモリスイッチは、複数の入力チャネルを受信
する受信手段（８４）と、この受信手段と同期し、複数
の出力チャネルを送信する送信手段（９６）と、受信手
段の出力に接続されたヘッダ読み取り手段と（１０４）
と、ＡＴＭセルを含むセルをストアするための第１の共
通メモリ手段（１００）と、ＳＴＭワードを含むセルを
ストアするための第２の共通メモリ手段（９０）とから
構成される。
ＴＭ）セルと同期転送モード（ＳＴＭ）ワードとを１つ
の交換機で同時に処理する。 【構成】 本発明のディジタル情報信号ルーチングのた
めの共通メモリスイッチは、複数の入力チャネルを受信
する受信手段（８４）と、この受信手段と同期し、複数
の出力チャネルを送信する送信手段（９６）と、受信手
段の出力に接続されたヘッダ読み取り手段と（１０４）
と、ＡＴＭセルを含むセルをストアするための第１の共
通メモリ手段（１００）と、ＳＴＭワードを含むセルを
ストアするための第２の共通メモリ手段（９０）とから
構成される。
Description
【０００１】
【産業上の利用分野】本発明はディジタル情報信号ルー
チングのための共通メモリスイッチ及びスイッチイング
方法に関するものである。
チングのための共通メモリスイッチ及びスイッチイング
方法に関するものである。
【０００２】
【従来の技術】ディジタル通信網における最終的な目標
は、データ源（ソース）と所望のデータ宛先とを接続す
ることである。この目標はを達成するために、データソ
ースから送出される信号は、一般に、特定の宛先に到達
するためには１又はそれ以上の網スイッチを通過しなけ
ればならない。そのような網通信を実現するための１つ
の方法は網中にディジタル情報セルの基準を作り、各セ
ルはブロックデータとヘッダを含む固定バイト数から成
るようにする。このヘッダはセルの宛先を表示する。セ
ルのヘッダは網スイッチによって使用され、セルの宛先
を適切に決定する。このようなセルは網内で非同期転送
モード（又はＡＴＭ）として宛先に非同期で伝送され
る。
は、データ源（ソース）と所望のデータ宛先とを接続す
ることである。この目標はを達成するために、データソ
ースから送出される信号は、一般に、特定の宛先に到達
するためには１又はそれ以上の網スイッチを通過しなけ
ればならない。そのような網通信を実現するための１つ
の方法は網中にディジタル情報セルの基準を作り、各セ
ルはブロックデータとヘッダを含む固定バイト数から成
るようにする。このヘッダはセルの宛先を表示する。セ
ルのヘッダは網スイッチによって使用され、セルの宛先
を適切に決定する。このようなセルは網内で非同期転送
モード（又はＡＴＭ）として宛先に非同期で伝送され
る。
【０００３】ＡＴＭで使用される網スイッチの１つのタ
イプは、共通メモリスイッチである。例えば、１９８６
年７月２９日付けの発明者Servelの米国特許第4,603,41
6はＡＴＭセルをルーチングする共通メモリデータスイ
ッチを開示している。この特許によると、特定のヘッダ
によって決められた宛先は特定の入力チャネルに依存し
ている。すなわち、ヘッダはチャネル間で１つに決めら
れてはいない。ヘッダの付いた入力チャネルの表示は、
セルの宛先を完全に特定するために必要なものである。
それ故、セルの出力チャネルはどれかの特定のスイッチ
にルーチングされる。Servelのスイッチは、各入力チャ
ネルに接続された入回線を有し、直列セルを集めてチャ
ネルに送出する。この直列セルは情報セル又は空きセル
のいずれであってもよい。マルチプレクサは連続する入
回線をサイクリックにスキャンし、集めたセルを直並列
変換器にによって直列回線から並列回線に変換する。
イプは、共通メモリスイッチである。例えば、１９８６
年７月２９日付けの発明者Servelの米国特許第4,603,41
6はＡＴＭセルをルーチングする共通メモリデータスイ
ッチを開示している。この特許によると、特定のヘッダ
によって決められた宛先は特定の入力チャネルに依存し
ている。すなわち、ヘッダはチャネル間で１つに決めら
れてはいない。ヘッダの付いた入力チャネルの表示は、
セルの宛先を完全に特定するために必要なものである。
それ故、セルの出力チャネルはどれかの特定のスイッチ
にルーチングされる。Servelのスイッチは、各入力チャ
ネルに接続された入回線を有し、直列セルを集めてチャ
ネルに送出する。この直列セルは情報セル又は空きセル
のいずれであってもよい。マルチプレクサは連続する入
回線をサイクリックにスキャンし、集めたセルを直並列
変換器にによって直列回線から並列回線に変換する。
【０００４】従って、マルチプレクサの１サイクルの間
に、変換器は並列サイクルを各入力チャネルから連続し
た順序で送出する。１サイクルの動作中に変換器から送
出されるセルの順序はセルの入力チャネル番号を示す。
これは入力チャネル番号とセルのヘッダが参照テーブル
に加えられることを意味する。この参照テーブルは宛先
チャネル番号と新たなヘッダをセルに対して返送するた
めのものである。新たなヘッダはセルに付され、生成さ
れた宛先チャネル番号が複数の待ち行列の書込可入力に
印加される。その中の１つは、宛先チャネル番号によっ
て表される出力チャネルに割り当てられる待ち行列を書
込可能とするために、各出力チャネルに割り当てられ
る。
に、変換器は並列サイクルを各入力チャネルから連続し
た順序で送出する。１サイクルの動作中に変換器から送
出されるセルの順序はセルの入力チャネル番号を示す。
これは入力チャネル番号とセルのヘッダが参照テーブル
に加えられることを意味する。この参照テーブルは宛先
チャネル番号と新たなヘッダをセルに対して返送するた
めのものである。新たなヘッダはセルに付され、生成さ
れた宛先チャネル番号が複数の待ち行列の書込可入力に
印加される。その中の１つは、宛先チャネル番号によっ
て表される出力チャネルに割り当てられる待ち行列を書
込可能とするために、各出力チャネルに割り当てられ
る。
【０００５】サイクリックなローカルクロックの出力は
待ち行列のデータ入力を生成し、マルチプレクサを通じ
て、さらにデータ入力が並列変換器の出力にカップルさ
れるバッファメモリの書込アドレス入力を生成する。従
って、バッファメモリにストアされるセルのアドレス
は、そのセルが特定される出力チャネルに割り当てられ
る待ち行列にもまたストアされる。
待ち行列のデータ入力を生成し、マルチプレクサを通じ
て、さらにデータ入力が並列変換器の出力にカップルさ
れるバッファメモリの書込アドレス入力を生成する。従
って、バッファメモリにストアされるセルのアドレス
は、そのセルが特定される出力チャネルに割り当てられ
る待ち行列にもまたストアされる。
【０００６】出力チャネルに割り当てられた待ち行列は
サイクリックにスキャンされ、バッファメモリに読み出
しアドレスをシーケンシャルに送出する。これによっ
て、バッファメモリは連続的な出力チャネルの代わりに
セルを並直列変換器に出力する。この並直列変換器は、
サイクル中のセルの位置に従って、このセルを所望の出
力チャネルに移動する。
サイクリックにスキャンされ、バッファメモリに読み出
しアドレスをシーケンシャルに送出する。これによっ
て、バッファメモリは連続的な出力チャネルの代わりに
セルを並直列変換器に出力する。この並直列変換器は、
サイクル中のセルの位置に従って、このセルを所望の出
力チャネルに移動する。
【０００７】一方、ServelはＡＴＭ信号をルーチングす
るシステムについても開示している。このシステムにお
いては、異なるフォーマットを有する信号を扱うことは
できない。このように、Servelのシステムにおいては、
同期転送モード（ＳＴＭ）を扱うことはできない。とこ
ろで、ＳＴＭ信号はヘッダを有しない固定長（通常１バ
イト長）の同期信号である。すなわち、ＳＴＭ信号は宛
先を示す先頭バイトを含んでいない。その代わり、これ
らの信号の同期的な特徴によって信号の適当なルーチン
グをすることができる。これについて以下に説明する。
るシステムについても開示している。このシステムにお
いては、異なるフォーマットを有する信号を扱うことは
できない。このように、Servelのシステムにおいては、
同期転送モード（ＳＴＭ）を扱うことはできない。とこ
ろで、ＳＴＭ信号はヘッダを有しない固定長（通常１バ
イト長）の同期信号である。すなわち、ＳＴＭ信号は宛
先を示す先頭バイトを含んでいない。その代わり、これ
らの信号の同期的な特徴によって信号の適当なルーチン
グをすることができる。これについて以下に説明する。
【０００８】ＡＴＭ及びＳＴＭの双方を交換できる本発
明の共通メモリデータスイッチを理解するために、従来
のＡＴＭ及びＳＴＭ共通メモリデータスイッチについて
まず説明する。図１はＳＴＭを処理する従来の共通メモ
リスイッチを示す。図１において、スイッチ１０は、マ
ルチプレクサ１４にサイクリックにカップルされた複数
のスイッチ入力チャネル１２を含む。マルチプレクサ１
４は、データバス１６を通じて共通メモリ２２のデータ
入力２０に接続されている。バス３２は共通メモリのデ
ータ出力２３とサイクリックデマルチプレクサ３４に接
続される。デマルチプレクサ３４は、複数の入力チャネ
ル１２と同じ数の、複数のスイッチ出力チャネル３６に
接続される。電源を入れたとき、チャネルカウンタ１８
は ”１”に初期化される。チャネルカウンタ１８はス
イッチ入力チャネル１２又はスイッチ出力チャネル３６
と同じ数になった後はオーバーフローする。チャネルカ
ウンタ１８の出力は共通メモリ２２の書込アドレス２
４、及びプログラマブル蓄積手段２８の読み出しアドレ
ス２６に接続される。
明の共通メモリデータスイッチを理解するために、従来
のＡＴＭ及びＳＴＭ共通メモリデータスイッチについて
まず説明する。図１はＳＴＭを処理する従来の共通メモ
リスイッチを示す。図１において、スイッチ１０は、マ
ルチプレクサ１４にサイクリックにカップルされた複数
のスイッチ入力チャネル１２を含む。マルチプレクサ１
４は、データバス１６を通じて共通メモリ２２のデータ
入力２０に接続されている。バス３２は共通メモリのデ
ータ出力２３とサイクリックデマルチプレクサ３４に接
続される。デマルチプレクサ３４は、複数の入力チャネ
ル１２と同じ数の、複数のスイッチ出力チャネル３６に
接続される。電源を入れたとき、チャネルカウンタ１８
は ”１”に初期化される。チャネルカウンタ１８はス
イッチ入力チャネル１２又はスイッチ出力チャネル３６
と同じ数になった後はオーバーフローする。チャネルカ
ウンタ１８の出力は共通メモリ２２の書込アドレス２
４、及びプログラマブル蓄積手段２８の読み出しアドレ
ス２６に接続される。
【０００９】プログラマブル蓄積手段２８は図示されな
い制御プロセッサからの線２９上の制御信号によってプ
ログラムされる。プログラマブル蓄積手段２８からのデ
ータ出力３０は共通メモリ２２の読み出しアドレス入力
３１に入力する。図示されないシステムクロック信号は
マルチプレクサ１４、共通メモリ２２、デマルチプレク
サ３４、プログラマブル蓄積手段２８及びチャネルカウ
ンタ１８にそれぞれ供給される。連続したシステムクロ
ックパルス間のパルス間隔は「タイムスロット」と呼ば
れる。
い制御プロセッサからの線２９上の制御信号によってプ
ログラムされる。プログラマブル蓄積手段２８からのデ
ータ出力３０は共通メモリ２２の読み出しアドレス入力
３１に入力する。図示されないシステムクロック信号は
マルチプレクサ１４、共通メモリ２２、デマルチプレク
サ３４、プログラマブル蓄積手段２８及びチャネルカウ
ンタ１８にそれぞれ供給される。連続したシステムクロ
ックパルス間のパルス間隔は「タイムスロット」と呼ば
れる。
【００１０】次に従来の技術の動作について説明する。
スイッチ１０はスイッチ入力チャネル１２上の固定長の
直列伝送ＳＴＭ信号を受信する。各ＳＴＭ信号は１バイ
ト長のデータワードであるとする。マルチプレクサ１４
は各チャネルからのワードを累積し、連続チャネルから
の並列ワードを、各タイムスロット毎に１つの並列ワー
ドをデータバス１６に出力する。その後、マルチプレク
サ１４はこの過程をサイクリックに繰り返す。チャネル
カウンタ１８はシステムクロックの各パルスによって、
タイムスロットのスタート時点からカウンタを歩進す
る。従って、カウント値は１から始まり最後のチャネル
になった時にオーバーフローする。チャネルカウンタ１
８のカウント出力は常にデータバス１６上のワードの発
信者チャネルを表示する。例えば、第３番目のチャネル
からの並列ワードが出力されると、チャネルカウンタ１
８の現在のカウントは”３”となる。チャネルカウンタ
１８上の現在のカウントが共通メモリ２２の書込アドレ
ス２４に入力すると、データバス１６上のワードはカウ
ント値で示されたアドレスに書き込まれる。このよう
に、ワードは、共通メモリ２２中で、ワードのスイッチ
入力チャネル１２で表示されたアドレスにストアされ
る。
スイッチ１０はスイッチ入力チャネル１２上の固定長の
直列伝送ＳＴＭ信号を受信する。各ＳＴＭ信号は１バイ
ト長のデータワードであるとする。マルチプレクサ１４
は各チャネルからのワードを累積し、連続チャネルから
の並列ワードを、各タイムスロット毎に１つの並列ワー
ドをデータバス１６に出力する。その後、マルチプレク
サ１４はこの過程をサイクリックに繰り返す。チャネル
カウンタ１８はシステムクロックの各パルスによって、
タイムスロットのスタート時点からカウンタを歩進す
る。従って、カウント値は１から始まり最後のチャネル
になった時にオーバーフローする。チャネルカウンタ１
８のカウント出力は常にデータバス１６上のワードの発
信者チャネルを表示する。例えば、第３番目のチャネル
からの並列ワードが出力されると、チャネルカウンタ１
８の現在のカウントは”３”となる。チャネルカウンタ
１８上の現在のカウントが共通メモリ２２の書込アドレ
ス２４に入力すると、データバス１６上のワードはカウ
ント値で示されたアドレスに書き込まれる。このよう
に、ワードは、共通メモリ２２中で、ワードのスイッチ
入力チャネル１２で表示されたアドレスにストアされ
る。
【００１１】プログラマブル蓄積手段２８のアドレスは
スイッチ１０の各スイッチ出力チャネル番号を表す。こ
のデータの内容は制御プロセッサにより、各アドレスの
入力チャネル番号によってプログラムされる。このよう
に、プログラマブル蓄積手段２８は各出力チャネルに接
続されるべき入力チャネルを表示する参照テーブルであ
る。チャネルカウンタ１８はプログラマブル蓄積手段２
８をアドレスし、プログラマブル蓄積手段２８中の、現
在のカウント値によって表示されるアドレスにストアさ
れたデータを共通メモリ２２の読み出しアドレス入力３
１に出力する。このため、チャネルカウンタ１８はプロ
グラマブル蓄積手段２８に出力チャネル番号を特定し、
このプログラマブル蓄積手段２８は入力チャネルが出力
チャネルに接続されるように入力チャネル番号を返送す
る。共通メモリ２２は入力チャネル番号を表示するアド
レスにワードをストアするので、共通メモリ２２は、プ
ログラマブル蓄積手段２８からの読み出しアドレスに応
答して、現在のカウント値によって表示される出力チャ
ネルに接続されるべき、入力チャネルからのワードを出
力する。
スイッチ１０の各スイッチ出力チャネル番号を表す。こ
のデータの内容は制御プロセッサにより、各アドレスの
入力チャネル番号によってプログラムされる。このよう
に、プログラマブル蓄積手段２８は各出力チャネルに接
続されるべき入力チャネルを表示する参照テーブルであ
る。チャネルカウンタ１８はプログラマブル蓄積手段２
８をアドレスし、プログラマブル蓄積手段２８中の、現
在のカウント値によって表示されるアドレスにストアさ
れたデータを共通メモリ２２の読み出しアドレス入力３
１に出力する。このため、チャネルカウンタ１８はプロ
グラマブル蓄積手段２８に出力チャネル番号を特定し、
このプログラマブル蓄積手段２８は入力チャネルが出力
チャネルに接続されるように入力チャネル番号を返送す
る。共通メモリ２２は入力チャネル番号を表示するアド
レスにワードをストアするので、共通メモリ２２は、プ
ログラマブル蓄積手段２８からの読み出しアドレスに応
答して、現在のカウント値によって表示される出力チャ
ネルに接続されるべき、入力チャネルからのワードを出
力する。
【００１２】さらに、共通メモリ２２からの出力された
ワードを直列形式のワードに変換し、連続する出力チャ
ネルを送信するデマルチプレクサ３４は、システムクロ
ックと適当な初期化によってチャネルカウンタ１８と同
期する。このようにして、入力チャネルワードはプログ
ラマブル蓄積手段２８によって表示された出力チャネル
に効率よくルーチングできる。
ワードを直列形式のワードに変換し、連続する出力チャ
ネルを送信するデマルチプレクサ３４は、システムクロ
ックと適当な初期化によってチャネルカウンタ１８と同
期する。このようにして、入力チャネルワードはプログ
ラマブル蓄積手段２８によって表示された出力チャネル
に効率よくルーチングできる。
【００１３】なお、このシステムでは、１以上の入力チ
ャネルからのワードに対して１つの出力チャネルを割り
当てることはできない。これは、各出力チャネルはプロ
グラマブル蓄積手段２８を介して１つの入力チャネルと
のみ関連するからである。さらに、このＳＴＭスイッチ
はスピードの異なるチャネルとは通信できない。
ャネルからのワードに対して１つの出力チャネルを割り
当てることはできない。これは、各出力チャネルはプロ
グラマブル蓄積手段２８を介して１つの入力チャネルと
のみ関連するからである。さらに、このＳＴＭスイッチ
はスピードの異なるチャネルとは通信できない。
【００１４】図２は前述のServelのスイッチと良く似た
ＡＴＭ信号ルーチングのための従来のスイッチを示す。
各信号は、例えば、２バイトの宛先情報を含む６４バイ
ト長のセルである。ヘッダはオプションとして、例え
ば、優先権のような他の情報を含んでもよい。図２にお
いて、複数のスイッチ入力チャネル４２はスイッチ４０
のサイクリックマルチプレクサ４４に入力する。バス４
６は共通メモリ５２のデータ入力５０に入力する。スプ
リッタ４７はバス４６上のセルのヘッダをルータ５８に
入力するバス４６ａにコピーする。位置カウンタ４８の
出力はルータ５８及び共通メモリ５２のアドレス入力５
４に入力する。ルータ５８の出力は制御ＦＩＦＯ５９に
入力し、順々にマルチプレクサ６０に出力される。制御
ＦＩＦＯ５９は複数のＦＩＦＯ待ち行列６８を含み、各
出力チャネルに割り当てられている。各待ち行列６８の
フット６９はルータ５８から入力し、各待ち行列のヘッ
ド７０はマルチプレクサ６０に入力する。
ＡＴＭ信号ルーチングのための従来のスイッチを示す。
各信号は、例えば、２バイトの宛先情報を含む６４バイ
ト長のセルである。ヘッダはオプションとして、例え
ば、優先権のような他の情報を含んでもよい。図２にお
いて、複数のスイッチ入力チャネル４２はスイッチ４０
のサイクリックマルチプレクサ４４に入力する。バス４
６は共通メモリ５２のデータ入力５０に入力する。スプ
リッタ４７はバス４６上のセルのヘッダをルータ５８に
入力するバス４６ａにコピーする。位置カウンタ４８の
出力はルータ５８及び共通メモリ５２のアドレス入力５
４に入力する。ルータ５８の出力は制御ＦＩＦＯ５９に
入力し、順々にマルチプレクサ６０に出力される。制御
ＦＩＦＯ５９は複数のＦＩＦＯ待ち行列６８を含み、各
出力チャネルに割り当てられている。各待ち行列６８の
フット６９はルータ５８から入力し、各待ち行列のヘッ
ド７０はマルチプレクサ６０に入力する。
【００１５】さらに、ルータ５８は図示されていない各
待ち行列の書込可入力端子に入力する。マルチプレクサ
６０の出力は共通メモリ５２の読み出しアドレス入力６
１に接続される。バス６２は共通メモリ５２のデータ出
力６３とサイクリックデマルチプレクサ６４の間に接続
される。デマルチプレクサ６４はスイッチ出力チャネル
６６とカップルされ、入力チャネル数と同じ出力チャネ
ル数を有する。なお、図示されないシステムクロック信
号はスイッチ４０の各要素にそれぞれ供給される。シス
テムクロックパルス間のパルス間隔は「タイムスロッ
ト」と呼ばれる。
待ち行列の書込可入力端子に入力する。マルチプレクサ
６０の出力は共通メモリ５２の読み出しアドレス入力６
１に接続される。バス６２は共通メモリ５２のデータ出
力６３とサイクリックデマルチプレクサ６４の間に接続
される。デマルチプレクサ６４はスイッチ出力チャネル
６６とカップルされ、入力チャネル数と同じ出力チャネ
ル数を有する。なお、図示されないシステムクロック信
号はスイッチ４０の各要素にそれぞれ供給される。シス
テムクロックパルス間のパルス間隔は「タイムスロッ
ト」と呼ばれる。
【００１６】次に、この従来技術の動作について説明す
る。スイッチ４０はスイッチ入力チャネル４２上の直列
伝送ＡＴＭ信号を受信する。マルチプレクサ４４は各チ
ャネルからのデータセル（又は空きセル）を累積し、シ
ステムクロックからのクロックパルスに応答して、連続
チャネルからの並列セルを、タイムスロット毎に１つの
セルをデータバス４６に出力する。従って、ＡＴＭセル
はスイッチ４０の外には非同期で伝送されるが、スイッ
チ４０中の並列ＡＴＭセルは同期的に処理される。
る。スイッチ４０はスイッチ入力チャネル４２上の直列
伝送ＡＴＭ信号を受信する。マルチプレクサ４４は各チ
ャネルからのデータセル（又は空きセル）を累積し、シ
ステムクロックからのクロックパルスに応答して、連続
チャネルからの並列セルを、タイムスロット毎に１つの
セルをデータバス４６に出力する。従って、ＡＴＭセル
はスイッチ４０の外には非同期で伝送されるが、スイッ
チ４０中の並列ＡＴＭセルは同期的に処理される。
【００１７】電源を入れたとき、位置カウンタ４８は
”１”に初期化される。位置カウンタ４８はスイッチ
入力チャネル４２又はスイッチ出力チャネル６６と同じ
数になった後はオーバーフローするように構成される。
このチャネル数は共通メモリ５２中の読み出されていな
いデータが重複して書込まれないように選択される。そ
の理由については以下に述べる。カウンタはシステムク
ロックに応答して歩進され、位置カウンタ４８の現在の
カウント値は共通メモリ５２の書込アドレス入力５４に
入力する。これによって、バス４６上のセルは位置カウ
ンタ４８のカウント値で表示されるアドレスに書込まれ
る。
”１”に初期化される。位置カウンタ４８はスイッチ
入力チャネル４２又はスイッチ出力チャネル６６と同じ
数になった後はオーバーフローするように構成される。
このチャネル数は共通メモリ５２中の読み出されていな
いデータが重複して書込まれないように選択される。そ
の理由については以下に述べる。カウンタはシステムク
ロックに応答して歩進され、位置カウンタ４８の現在の
カウント値は共通メモリ５２の書込アドレス入力５４に
入力する。これによって、バス４６上のセルは位置カウ
ンタ４８のカウント値で表示されるアドレスに書込まれ
る。
【００１８】共通メモリ５２に現在ストアされている特
定のセルに対して所望の宛先を表示する各セルのヘッダ
は、バス４６ａを介してルータ５８に入力する。ルータ
５８は、現在のカウント値をフット６９に読み出すため
に、宛先情報を使用して所望のスイッチ出力チャネルに
割り当てられた待ち行列を書込可にする。従って、特定
の出力チャネルに割り当てられた待ち行列は共通メモリ
５２で特定の出力チャネルに対して所望のセルのアドレ
スを表示するデータを保持する。システムクロックと適
当な初期化よって、マルチプレクサ６０はデマルチプレ
クサ６４と同期し、デマルチプレクサ６４がバス６２の
Ｎ番目の出力チャネルに接続される時、マルチプレクサ
６０はＮ番目の待ち行列のヘッドからのデータアイテム
を読み出す。従って、マルチプレクサ６０によってデー
タアイテムが待ち行列から読み出される時、データアイ
テムは共通メモリ５２の読み出しアドレス６１に入力さ
れる。共通メモリ５２は、現在デマルチプレクサ６４と
接続されている出力チャネル上にセルを出力する。
定のセルに対して所望の宛先を表示する各セルのヘッダ
は、バス４６ａを介してルータ５８に入力する。ルータ
５８は、現在のカウント値をフット６９に読み出すため
に、宛先情報を使用して所望のスイッチ出力チャネルに
割り当てられた待ち行列を書込可にする。従って、特定
の出力チャネルに割り当てられた待ち行列は共通メモリ
５２で特定の出力チャネルに対して所望のセルのアドレ
スを表示するデータを保持する。システムクロックと適
当な初期化よって、マルチプレクサ６０はデマルチプレ
クサ６４と同期し、デマルチプレクサ６４がバス６２の
Ｎ番目の出力チャネルに接続される時、マルチプレクサ
６０はＮ番目の待ち行列のヘッドからのデータアイテム
を読み出す。従って、マルチプレクサ６０によってデー
タアイテムが待ち行列から読み出される時、データアイ
テムは共通メモリ５２の読み出しアドレス６１に入力さ
れる。共通メモリ５２は、現在デマルチプレクサ６４と
接続されている出力チャネル上にセルを出力する。
【００１９】図２のスイッチ構成において、１以上の入
力チャネルからのセルは１つの出力チャネルに対して予
定できる。そのような環境下では、もしカウンタが入力
数をカウントした後にオーバーフローしたら、特定の出
力チャネルに対して予定された共通メモリ５２中の第２
のエントリはそれが読み出される前に重ね書きすること
ができる。カウンタが入力チャネル数より大きい数をカ
ウントした後にのみオーバーフローするのはこの理由か
らである。オーバーフローに対して選択された実際の数
は出力チャネルのどれかに対して待ち行列になっている
セルの最大予想レートに依存する。
力チャネルからのセルは１つの出力チャネルに対して予
定できる。そのような環境下では、もしカウンタが入力
数をカウントした後にオーバーフローしたら、特定の出
力チャネルに対して予定された共通メモリ５２中の第２
のエントリはそれが読み出される前に重ね書きすること
ができる。カウンタが入力チャネル数より大きい数をカ
ウントした後にのみオーバーフローするのはこの理由か
らである。オーバーフローに対して選択された実際の数
は出力チャネルのどれかに対して待ち行列になっている
セルの最大予想レートに依存する。
【００２０】スプリッタ４７とバス４６、４６ａに到達
した空きセルは有効な宛先アドレスを含んでいない。１
つの方法は位置カウンタ４８によって現在指定されてい
る共通メモリ５２の書込アドレス入力５４にそのような
空きセルを書込むことである。しかしながら、このアド
レスは制御ＦＩＦＯ５９のどこにもストアされない。従
って、位置カウンタ４８は歩進されず、そのため次の空
きでないセルが共通メモリ５２中で空きセルに重ね書き
される。
した空きセルは有効な宛先アドレスを含んでいない。１
つの方法は位置カウンタ４８によって現在指定されてい
る共通メモリ５２の書込アドレス入力５４にそのような
空きセルを書込むことである。しかしながら、このアド
レスは制御ＦＩＦＯ５９のどこにもストアされない。従
って、位置カウンタ４８は歩進されず、そのため次の空
きでないセルが共通メモリ５２中で空きセルに重ね書き
される。
【００２１】出力側では、マルチプレクサ６０が読み出
しアドレス６１を回復するように設定されるとき、制御
ＦＩＦＯ５９は空きになる。その場合は空きセルはデマ
ルチプレクサ６４によって現在選択されているチャネル
に送られるべきである。これを実現するための１つの方
法は、共通メモリ５２中の位置カウンタ４８によって使
用されないアドレス（例えば、アドレス０）に１つの位
置を確保し、初期化の時に空きセルをそこにストアする
ことである。その後、この値（例えば、０）が空きのＦ
ＩＦＯによって出力されるようにＦＩＦＯ論理を設定す
る。このようにして、空きセルは、要求があったときに
バス６２に現れる。
しアドレス６１を回復するように設定されるとき、制御
ＦＩＦＯ５９は空きになる。その場合は空きセルはデマ
ルチプレクサ６４によって現在選択されているチャネル
に送られるべきである。これを実現するための１つの方
法は、共通メモリ５２中の位置カウンタ４８によって使
用されないアドレス（例えば、アドレス０）に１つの位
置を確保し、初期化の時に空きセルをそこにストアする
ことである。その後、この値（例えば、０）が空きのＦ
ＩＦＯによって出力されるようにＦＩＦＯ論理を設定す
る。このようにして、空きセルは、要求があったときに
バス６２に現れる。
【００２２】
【発明が解決しようとする課題】しかしながら、図２の
ようなＡＴＭ信号をルーチングする装置においては、異
なるフォーマットを有する信号を扱うことはできず、ま
た、同期転送モード（ＳＴＭ）を同時に扱うこともでき
なかった。さらに、異なるフォーマットを有する信号又
は同期転送モード（ＳＴＭ）を扱うことはできなかっ
た。さらに、このＳＴＭスイッチはスピードの異なるチ
ャネルとは通信できなかった。
ようなＡＴＭ信号をルーチングする装置においては、異
なるフォーマットを有する信号を扱うことはできず、ま
た、同期転送モード（ＳＴＭ）を同時に扱うこともでき
なかった。さらに、異なるフォーマットを有する信号又
は同期転送モード（ＳＴＭ）を扱うことはできなかっ
た。さらに、このＳＴＭスイッチはスピードの異なるチ
ャネルとは通信できなかった。
【００２３】
【課題を解決するための手段】本発明の主な目的は現在
良く知られているデータ交換システムの上述のような欠
点を解決することにある。この発明は、複数スイッチ入
力チャネル上のディジタル情報信号を、複数スイッチの
出力選択チャネルにルーチングするための共通メモリス
イッチを供給する。この信号は固定長ディジタルデータ
セルを含み、各セルはＡＴＭセル又はＳＴＭワードのい
ずれかを含む。ヘッダはルーチング情報を含み、セルを
表示するフラッグはＡＴＭセル又はＳＴＭワードのいず
れかを含む。
良く知られているデータ交換システムの上述のような欠
点を解決することにある。この発明は、複数スイッチ入
力チャネル上のディジタル情報信号を、複数スイッチの
出力選択チャネルにルーチングするための共通メモリス
イッチを供給する。この信号は固定長ディジタルデータ
セルを含み、各セルはＡＴＭセル又はＳＴＭワードのい
ずれかを含む。ヘッダはルーチング情報を含み、セルを
表示するフラッグはＡＴＭセル又はＳＴＭワードのいず
れかを含む。
【００２４】本発明は、複数のスイッチ入力チャネル上
のディジタル情報信号を複数のスイッチ出力チャネルの
選択された１つにルーチングするために、前記信号は情
報固定長ディジタルデータセルを含み、各セルはＡＴＭ
セル又はＳＴＭワードのいずれかを含み、ヘッダはルー
チング情報を有し、セルを表示するフラッグはＡＴＭセ
ル又はＳＴＭワードを含むディジタル情報信号ルーチン
グのための共通メモリスイッチにおいて、（ａ） 複数
のスイッチ入力チャネルに接続され、前記スイッチ入力
チャネルの１つから受信した受信セルをそれぞれ送出す
るための受信手段と；（ｂ） 複数のスイッチ出力チャ
ネルに接続され、前記受信手段と同期し、複数のスイッ
チ出力チャネルの１つに対応するセルをそれぞれ送信す
る送信手段と；（ｃ）前記受信手段の出力に接続された
ヘッダ読み取り手段と（１０４）；（ｄ）第１のセル処
理手段と；｛この第１の手段は次の手段を含む。 前
記受信手段の出力に応じたデータ入力を有し、メモリア
ドレスにＡＴＭセルを含むセルをストアするための第１
の共通メモリ手段（１００）、 前記複数のスイッチ
出力チャネルの数に等しく、おのおのが前記出力チャネ
ルの１つに割り当てられた、複数の待ち行列手段（１１
６）、 ヘッダ読み取り手段によって読み取られたヘ
ッダのフラッグがＡＴＭセルを含むセルを表示すると
き、前記ヘッダ読み取り手段に応答する手段、この手段
は（１）前記複数の待ち行列手段の１つを動作させ、こ
の待ち行列手段は、前記ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられ、前
記セルがストアされるメモリアドレスにストアされ、
（２）前記送信手段がセルをメモリアドレスに伝送する
スイッチ出力チャネルに割り当てられた前記複数の待ち
行列の１つを識別し、前記メモリアドレスの前記第１の
共通メモリ手段から読み出す。｝（ｅ）第２のセル処理
手段と；｛この第２のセル手段は以下の手段を含む。
前記受信手段の出力に応じたデータ入力を有し、セル
のソースを示すメモリアドレスにＳＴＭワードを含むセ
ルをストアするための第２の共通メモリ手段（９０）、
前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第２の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。｝を備えたディジタル情報信号ルーチングのための
共通メモリスイッチである。
のディジタル情報信号を複数のスイッチ出力チャネルの
選択された１つにルーチングするために、前記信号は情
報固定長ディジタルデータセルを含み、各セルはＡＴＭ
セル又はＳＴＭワードのいずれかを含み、ヘッダはルー
チング情報を有し、セルを表示するフラッグはＡＴＭセ
ル又はＳＴＭワードを含むディジタル情報信号ルーチン
グのための共通メモリスイッチにおいて、（ａ） 複数
のスイッチ入力チャネルに接続され、前記スイッチ入力
チャネルの１つから受信した受信セルをそれぞれ送出す
るための受信手段と；（ｂ） 複数のスイッチ出力チャ
ネルに接続され、前記受信手段と同期し、複数のスイッ
チ出力チャネルの１つに対応するセルをそれぞれ送信す
る送信手段と；（ｃ）前記受信手段の出力に接続された
ヘッダ読み取り手段と（１０４）；（ｄ）第１のセル処
理手段と；｛この第１の手段は次の手段を含む。 前
記受信手段の出力に応じたデータ入力を有し、メモリア
ドレスにＡＴＭセルを含むセルをストアするための第１
の共通メモリ手段（１００）、 前記複数のスイッチ
出力チャネルの数に等しく、おのおのが前記出力チャネ
ルの１つに割り当てられた、複数の待ち行列手段（１１
６）、 ヘッダ読み取り手段によって読み取られたヘ
ッダのフラッグがＡＴＭセルを含むセルを表示すると
き、前記ヘッダ読み取り手段に応答する手段、この手段
は（１）前記複数の待ち行列手段の１つを動作させ、こ
の待ち行列手段は、前記ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられ、前
記セルがストアされるメモリアドレスにストアされ、
（２）前記送信手段がセルをメモリアドレスに伝送する
スイッチ出力チャネルに割り当てられた前記複数の待ち
行列の１つを識別し、前記メモリアドレスの前記第１の
共通メモリ手段から読み出す。｝（ｅ）第２のセル処理
手段と；｛この第２のセル手段は以下の手段を含む。
前記受信手段の出力に応じたデータ入力を有し、セル
のソースを示すメモリアドレスにＳＴＭワードを含むセ
ルをストアするための第２の共通メモリ手段（９０）、
前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第２の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。｝を備えたディジタル情報信号ルーチングのための
共通メモリスイッチである。
【００２５】本発明の他の観点は、（ａ） チャネルか
ら入力する予め定められた数のＳＴＭワードを累積する
ステップと；（ｂ） ステップ（ａ）におけるＳＴＭワ
ードの累積値に、予め定められたルーチング情報とＳＴ
Ｍワードを含む表示を有するヘッダを加えスイッチセル
を生成するステップと；（ｃ） チャネルから入力する
ＡＴＭセルを受信するステップと；（ｄ） ステップ
（ｃ）で受信されたＡＴＭセルに、ルーチング情報とＡ
ＴＭセルを含む表示を有するヘッダを加えてスイッチセ
ルを生成するステップと；（ｅ） 所定の入りチャネ
ルからの入りスイッチセルをストアし、ＡＴＭセルを第
１の共通メモリ手段に含ませ、前記スイッチセルのス
イッチヘッダのルーチング情報によって表示される出チ
ャネルに割り当てられた待ち行列中のスイッチセルに対
してアドレスをストアし、前記出チャネルに割り当て
られた待ち行列中のエントリによって表示される第１の
共通メモリ手段のアドレスにストアされたスイッチセル
を所定の入りチャネルに対応する出チャネルに送信する
ステップと；（ｆ） 所定の入りチャネルからの入り
スイッチセルをストアし、ＳＴＭワードを第２の共通メ
モリ手段の入りチャネルで表示されたアドレスに含ま
せ、前記入りスイッチセルのスイッチヘッダのルーチ
ング情報によって表示された第２の共通メモリ手段のア
ドレスにストアされたスイッチセルを所定の入りチャネ
ルに対応する出チャネルに送信するステップと；を備え
たディジタル情報信号ルーチングのためのスイッチイン
グ方法である。
ら入力する予め定められた数のＳＴＭワードを累積する
ステップと；（ｂ） ステップ（ａ）におけるＳＴＭワ
ードの累積値に、予め定められたルーチング情報とＳＴ
Ｍワードを含む表示を有するヘッダを加えスイッチセル
を生成するステップと；（ｃ） チャネルから入力する
ＡＴＭセルを受信するステップと；（ｄ） ステップ
（ｃ）で受信されたＡＴＭセルに、ルーチング情報とＡ
ＴＭセルを含む表示を有するヘッダを加えてスイッチセ
ルを生成するステップと；（ｅ） 所定の入りチャネ
ルからの入りスイッチセルをストアし、ＡＴＭセルを第
１の共通メモリ手段に含ませ、前記スイッチセルのス
イッチヘッダのルーチング情報によって表示される出チ
ャネルに割り当てられた待ち行列中のスイッチセルに対
してアドレスをストアし、前記出チャネルに割り当て
られた待ち行列中のエントリによって表示される第１の
共通メモリ手段のアドレスにストアされたスイッチセル
を所定の入りチャネルに対応する出チャネルに送信する
ステップと；（ｆ） 所定の入りチャネルからの入り
スイッチセルをストアし、ＳＴＭワードを第２の共通メ
モリ手段の入りチャネルで表示されたアドレスに含ま
せ、前記入りスイッチセルのスイッチヘッダのルーチ
ング情報によって表示された第２の共通メモリ手段のア
ドレスにストアされたスイッチセルを所定の入りチャネ
ルに対応する出チャネルに送信するステップと；を備え
たディジタル情報信号ルーチングのためのスイッチイン
グ方法である。
【００２６】
【作用】本発明においては、同一の交換機において非同
期転送モード（ＡＴＭ）セルと同期転送モード（ＳＴ
Ｍ）ワードとを１つの交換機で同時に処理する。チャネ
ルに入力するＳＴＭワードは累積され、それに加えられ
たヘッダはルーチング情報を有し、フラッグはＳＴＭワ
ード含むセルをを表示する。さらに、ヘッダはチャネル
に入力する各ＡＴＭセルに加えられる。このヘッダはル
ーチング情報を含み、フラッグはＡＴＭセルを含むセル
を表示する。その結果、スイッチセルは共通メモリスイ
ッチのスイッチイング入力チャネルに入力する。所定の
入りチャネルからのＡＴＭスイッチセルは、スイッチセ
ルのヘッダのルーチング情報によって表示された出チャ
ネルに割り当てられた待ち行列に入力するメモリアドレ
スにストアされる。同時に、所定の入りチャネルに対応
する出チャネルに対するＡＴＭスイッチセルはスイッチ
から読み出され、スイッチヘッダが除去され、出チャネ
ルに送信される。所定の入りチャネルからのＳＴＭスイ
ッチセルは所定の入りチャネルで表示されるアドレスに
ストアされ、同時に、入りセルのルーチング情報によっ
て表示された他の入りチャネルからのストアされたスイ
ッチセルはスイッチから読み出される。
期転送モード（ＡＴＭ）セルと同期転送モード（ＳＴ
Ｍ）ワードとを１つの交換機で同時に処理する。チャネ
ルに入力するＳＴＭワードは累積され、それに加えられ
たヘッダはルーチング情報を有し、フラッグはＳＴＭワ
ード含むセルをを表示する。さらに、ヘッダはチャネル
に入力する各ＡＴＭセルに加えられる。このヘッダはル
ーチング情報を含み、フラッグはＡＴＭセルを含むセル
を表示する。その結果、スイッチセルは共通メモリスイ
ッチのスイッチイング入力チャネルに入力する。所定の
入りチャネルからのＡＴＭスイッチセルは、スイッチセ
ルのヘッダのルーチング情報によって表示された出チャ
ネルに割り当てられた待ち行列に入力するメモリアドレ
スにストアされる。同時に、所定の入りチャネルに対応
する出チャネルに対するＡＴＭスイッチセルはスイッチ
から読み出され、スイッチヘッダが除去され、出チャネ
ルに送信される。所定の入りチャネルからのＳＴＭスイ
ッチセルは所定の入りチャネルで表示されるアドレスに
ストアされ、同時に、入りセルのルーチング情報によっ
て表示された他の入りチャネルからのストアされたスイ
ッチセルはスイッチから読み出される。
【００２７】
【実施例】図３は本発明の１実施例である交換システム
１５０のブロック図を示す。図３において、この交換シ
ステムはスイッチ８０と周辺装置を含む。周辺装置はＡ
ＴＭ信号入出力源１６４からの入りチャネル１６２とス
イッチ入力８２間に接続されたＡＴＭ入力周辺装置１５
４、及びスイッチ出力チャネル９７とＡＴＭ信号入出力
源１６４に出力する出チャネル１６６間に接続されたＡ
ＴＭ出力周辺装置１５８を含む。各ＡＴＭ信号入出力源
１６４はＡＴＭ入力周辺装置１５４及びＡＴＭ出力周辺
装置１５８に接続され、この２つの周辺装置は対応する
スイッチ８０の入出力チャネルに接続される。このよう
に、例えば、もしＡＴＭ入力周辺装置１５４がスイッチ
８０の入力チャネルＮに接続されるとすると、同じＡＴ
Ｍ信号入出力源１６４に接続されるＡＴＭ出力周辺装置
１５８はスイッチ８０の出力チャネルＮに接続される。
１５０のブロック図を示す。図３において、この交換シ
ステムはスイッチ８０と周辺装置を含む。周辺装置はＡ
ＴＭ信号入出力源１６４からの入りチャネル１６２とス
イッチ入力８２間に接続されたＡＴＭ入力周辺装置１５
４、及びスイッチ出力チャネル９７とＡＴＭ信号入出力
源１６４に出力する出チャネル１６６間に接続されたＡ
ＴＭ出力周辺装置１５８を含む。各ＡＴＭ信号入出力源
１６４はＡＴＭ入力周辺装置１５４及びＡＴＭ出力周辺
装置１５８に接続され、この２つの周辺装置は対応する
スイッチ８０の入出力チャネルに接続される。このよう
に、例えば、もしＡＴＭ入力周辺装置１５４がスイッチ
８０の入力チャネルＮに接続されるとすると、同じＡＴ
Ｍ信号入出力源１６４に接続されるＡＴＭ出力周辺装置
１５８はスイッチ８０の出力チャネルＮに接続される。
【００２８】周辺装置は、さらに、ＳＴＭ信号入出力源
１７０からの入りチャネル１６８とスイッチ入力チャネ
ル８２間に接続されたＳＴＭ入力周辺装置１５６、及び
スイッチ出力チャネル９７とＳＴＭ信号入出力源１７０
に出力する出チャネル１７２間に接続されたＳＴＭ出力
周辺装置１６０を含む。ＳＴＭ入力周辺装置１５６と出
力周辺装置１６０は対をなし、各々の周辺装置はＳＴＭ
信号入出力源１７０に接続されるとともに、スイッチ８
０の入出力チャネルに接続される。後で説明するよう
に、このような対応の結果、スイッチ８０は特定の信号
入出力源で発生した信号を受信し、また同時にスイッチ
８０が信号を特定の信号入出力源に信号を送信する間ス
ロットを受信する。ここで、各ＡＴＭ信号入出力源１６
４とＳＴＭ信号入出力源１７０は、例えば、データ通信
装置（ＤＣＥ）又は他の交換システムからの１つのチャ
ネルであってもよい。
１７０からの入りチャネル１６８とスイッチ入力チャネ
ル８２間に接続されたＳＴＭ入力周辺装置１５６、及び
スイッチ出力チャネル９７とＳＴＭ信号入出力源１７０
に出力する出チャネル１７２間に接続されたＳＴＭ出力
周辺装置１６０を含む。ＳＴＭ入力周辺装置１５６と出
力周辺装置１６０は対をなし、各々の周辺装置はＳＴＭ
信号入出力源１７０に接続されるとともに、スイッチ８
０の入出力チャネルに接続される。後で説明するよう
に、このような対応の結果、スイッチ８０は特定の信号
入出力源で発生した信号を受信し、また同時にスイッチ
８０が信号を特定の信号入出力源に信号を送信する間ス
ロットを受信する。ここで、各ＡＴＭ信号入出力源１６
４とＳＴＭ信号入出力源１７０は、例えば、データ通信
装置（ＤＣＥ）又は他の交換システムからの１つのチャ
ネルであってもよい。
【００２９】ＡＴＭ入力周辺装置１５４はスプリッタ１
７４を含み、このスプリッタ１７４は入りチャネル１６
２とパス１７６ａ及び１７６ｂ間に接続される。パス１
７６ａはヘッダ読み取り装置１７８に終端され、パス１
７６ｂは結合装置１８０で終端される。ヘッダ読み取り
装置１７８は参照テーブル及びスイッチヘッダ発生器１
０５に接続され、この参照テーブル及びスイッチヘッダ
発生器１０５は結合装置１８０の他の入力に接続され
る。結合装置１８０の出力はスイッチ入力チャネル８２
に接続される。ＡＴＭ出力周辺装置１５８はスイッチ出
力チャネル９７と出チャネル１６６間に接続されたスイ
ッチヘッダ除去装置１８２を含む。このスイッチ出力チ
ャネル９７はＡＴＭ信号入出力源１６４に接続されたＡ
ＴＭ入力周辺装置１５４のスイッチ入力チャネル８２に
対応している。
７４を含み、このスプリッタ１７４は入りチャネル１６
２とパス１７６ａ及び１７６ｂ間に接続される。パス１
７６ａはヘッダ読み取り装置１７８に終端され、パス１
７６ｂは結合装置１８０で終端される。ヘッダ読み取り
装置１７８は参照テーブル及びスイッチヘッダ発生器１
０５に接続され、この参照テーブル及びスイッチヘッダ
発生器１０５は結合装置１８０の他の入力に接続され
る。結合装置１８０の出力はスイッチ入力チャネル８２
に接続される。ＡＴＭ出力周辺装置１５８はスイッチ出
力チャネル９７と出チャネル１６６間に接続されたスイ
ッチヘッダ除去装置１８２を含む。このスイッチ出力チ
ャネル９７はＡＴＭ信号入出力源１６４に接続されたＡ
ＴＭ入力周辺装置１５４のスイッチ入力チャネル８２に
対応している。
【００３０】ＳＴＭ入力周辺装置１５６は入りチャネル
１６８と結合装置１８６の一方の入力間に接続されたア
キュムレータ１８４、及び結合装置１８６の他の入力に
接続図されたヘッダ発生装置１８８を含む。ヘッダ発生
装置１８８は図示されていない接続プロセッサからパス
１９１を介して入力信号を受信し、結合装置１８６の他
の入力に信号を出力する。結合装置１８６はスイッチ入
力チャネル８２に出力する。ＳＴＭ出力周辺装置１６０
はヘッダ除去装置１９０及びセル分解装置１９２を含
む。ヘッダ除去装置１９０はスイッチ出力チャネル９７
とセル分解装置１９２間に接続される。スイッチ出力チ
ャネル９７はＳＴＭ信号入出力源１７０に接続されたＳ
ＴＭ入力周辺装置１５６のスイッチ入力チャネル８２に
対応している。セル分解装置１９２は出チャネル１７２
に接続される。
１６８と結合装置１８６の一方の入力間に接続されたア
キュムレータ１８４、及び結合装置１８６の他の入力に
接続図されたヘッダ発生装置１８８を含む。ヘッダ発生
装置１８８は図示されていない接続プロセッサからパス
１９１を介して入力信号を受信し、結合装置１８６の他
の入力に信号を出力する。結合装置１８６はスイッチ入
力チャネル８２に出力する。ＳＴＭ出力周辺装置１６０
はヘッダ除去装置１９０及びセル分解装置１９２を含
む。ヘッダ除去装置１９０はスイッチ出力チャネル９７
とセル分解装置１９２間に接続される。スイッチ出力チ
ャネル９７はＳＴＭ信号入出力源１７０に接続されたＳ
ＴＭ入力周辺装置１５６のスイッチ入力チャネル８２に
対応している。セル分解装置１９２は出チャネル１７２
に接続される。
【００３１】図４は情報セルを示す。（ａ）は本発明で
使用される情報セル、（ｂ）は標準的な情報セルを示す
図である。従来のＡＴＭ装置におけるＡＴＭ入力周辺装
置１５４には図４（ｂ）で示されるセルが入力する。Ａ
ＴＭセルはヘッダ１４４とデータバイトブロック１４６
を含む。入りチャネル１６２を介してＡＴＭ入力周辺装
置１５４に入力するＡＴＭセル１４３はスプリッタ１７
４によってパス１７６ａとパス１７６ｂにコピーされ
る。ヘッダ読み取り装置１７８はヘッダ１４４を入りセ
ルから参照テーブル及びスイッチヘッダ発生器１０５に
送出する。参照テーブル及びスイッチヘッダ発生器１０
５は図４（ａ）に示すヘッダルーチングバイト１３６を
参照し、スイッチヘッダ１３２を結合装置１８０に出力
する。
使用される情報セル、（ｂ）は標準的な情報セルを示す
図である。従来のＡＴＭ装置におけるＡＴＭ入力周辺装
置１５４には図４（ｂ）で示されるセルが入力する。Ａ
ＴＭセルはヘッダ１４４とデータバイトブロック１４６
を含む。入りチャネル１６２を介してＡＴＭ入力周辺装
置１５４に入力するＡＴＭセル１４３はスプリッタ１７
４によってパス１７６ａとパス１７６ｂにコピーされ
る。ヘッダ読み取り装置１７８はヘッダ１４４を入りセ
ルから参照テーブル及びスイッチヘッダ発生器１０５に
送出する。参照テーブル及びスイッチヘッダ発生器１０
５は図４（ａ）に示すヘッダルーチングバイト１３６を
参照し、スイッチヘッダ１３２を結合装置１８０に出力
する。
【００３２】スイッチヘッダ１３２はルーチングバイト
のみでなくＡＴＭセルを表示するフラッグバイト１３４
及びエラーチェックバイト１３８をも含む。このスイッ
チヘッダ１３２はその後結合装置１８０で入りセルと結
合され、図４（ａ）の修正セル１３０を出力する。この
修正セル１３０はスイッチ８０のスイッチ入力チャネル
８２に送出される。入りＡＴＭセルのヘッダ１４４はセ
ルの宛先を表示する。参照テーブル及びスイッチヘッダ
発生器１０５はスイッチ８０へのルーチングを行うヘッ
ダ１４４を翻訳し、セルがその目的の宛先に送出される
ように出力チャネル番号を表示する。スイッチ出力チャ
ネル９７を介してスイッチ８０から出力される修正セル
１３０は、スイッチヘッダ除去装置１８２によってスイ
ッチヘッダ１３２が除去され、ルーチング出ＡＴＭセル
は、再び図４（ｂ）のＡＴＭセル１４３の形式で出チャ
ネル１６６を介して出力される。
のみでなくＡＴＭセルを表示するフラッグバイト１３４
及びエラーチェックバイト１３８をも含む。このスイッ
チヘッダ１３２はその後結合装置１８０で入りセルと結
合され、図４（ａ）の修正セル１３０を出力する。この
修正セル１３０はスイッチ８０のスイッチ入力チャネル
８２に送出される。入りＡＴＭセルのヘッダ１４４はセ
ルの宛先を表示する。参照テーブル及びスイッチヘッダ
発生器１０５はスイッチ８０へのルーチングを行うヘッ
ダ１４４を翻訳し、セルがその目的の宛先に送出される
ように出力チャネル番号を表示する。スイッチ出力チャ
ネル９７を介してスイッチ８０から出力される修正セル
１３０は、スイッチヘッダ除去装置１８２によってスイ
ッチヘッダ１３２が除去され、ルーチング出ＡＴＭセル
は、再び図４（ｂ）のＡＴＭセル１４３の形式で出チャ
ネル１６６を介して出力される。
【００３３】各ＳＴＭ入力周辺装置１５６は、ＳＴＭバ
イト又はワード形式のＳＴＭ信号を入りチャネル１６８
から受信する。アキュムレータ１８４はＳＴＭバイトを
図４（ａ）の修正セル１３０のデータブロック１４０を
構成するに十分なバイトが埋まるまでＳＴＭバイトを累
積し、その後、累積されたブロックを結合装置１８６に
送出する。ヘッダ発生装置１８８はスイッチヘッダ１３
２を生成し、このスイッチヘッダ１３２も同様にスイッ
チ入力における図４（ａ）のセルの形式を有するＳＴＭ
セルを構成するために結合装置１８６に送出される。ヘ
ッダ発生装置１８８で生成されたヘッダはＳＴＭセルを
表示するフラッグバイト１３４及びルータバイトを含
む。このルータバイトは、スイッチ８０から読み出され
るＳＴＭセルからスイッチ入力チャネル番号を、新たに
生成されたＳＴＭセルを有するタイムスロット中におい
て識別する。ヘッダルーチングバイト１３６は図示され
ていない接続プロセッサからパス１９１を介してヘッダ
発生装置１８８に送出される。後述するように、この接
続プロセッサはスイッチ８０を介してＳＴＭ信号のルー
チングを制御する。
イト又はワード形式のＳＴＭ信号を入りチャネル１６８
から受信する。アキュムレータ１８４はＳＴＭバイトを
図４（ａ）の修正セル１３０のデータブロック１４０を
構成するに十分なバイトが埋まるまでＳＴＭバイトを累
積し、その後、累積されたブロックを結合装置１８６に
送出する。ヘッダ発生装置１８８はスイッチヘッダ１３
２を生成し、このスイッチヘッダ１３２も同様にスイッ
チ入力における図４（ａ）のセルの形式を有するＳＴＭ
セルを構成するために結合装置１８６に送出される。ヘ
ッダ発生装置１８８で生成されたヘッダはＳＴＭセルを
表示するフラッグバイト１３４及びルータバイトを含
む。このルータバイトは、スイッチ８０から読み出され
るＳＴＭセルからスイッチ入力チャネル番号を、新たに
生成されたＳＴＭセルを有するタイムスロット中におい
て識別する。ヘッダルーチングバイト１３６は図示され
ていない接続プロセッサからパス１９１を介してヘッダ
発生装置１８８に送出される。後述するように、この接
続プロセッサはスイッチ８０を介してＳＴＭ信号のルー
チングを制御する。
【００３４】図４（ａ）の修正セル１３０のスイッチヘ
ッダ１３２は８バイト長であり、フラッグバイト１３
４、ヘッダルーチングバイト１３６及びエラーチェック
バイト１３８を含んでいる。フラッグバイト１３４はセ
ルがＡＴＭセルであるかＳＴＭセルであるかを表示する
ためのものである。修正セル１３０のデータブロック１
４０は５４バイト長である。入力周辺装置は、オプショ
ンによってエラーチェックバイト１４２を修正セル１３
０のデータブロック１４０に追加することができる。
ッダ１３２は８バイト長であり、フラッグバイト１３
４、ヘッダルーチングバイト１３６及びエラーチェック
バイト１３８を含んでいる。フラッグバイト１３４はセ
ルがＡＴＭセルであるかＳＴＭセルであるかを表示する
ためのものである。修正セル１３０のデータブロック１
４０は５４バイト長である。入力周辺装置は、オプショ
ンによってエラーチェックバイト１４２を修正セル１３
０のデータブロック１４０に追加することができる。
【００３５】図５は本発明のスイッチ８０の詳細図であ
る。スイッチ入力チャネル８２はサイクリックマルチプ
レクサ８４から構成される受信手段に接続される。マル
チプレクサ８４はバス８６に出力し、このバス８６はス
プリッタ８８でバス８６ａ、８６ｂ及び８６ｃに分岐さ
れる。バス８６ａはＳＴＭ共通メモリ９０のデータ入力
８７に接続される。ＳＴＭ共通メモリ９０のデータ出力
８９はバス９２を介して結合装置９４に接続される。結
合装置９４はサイクリックデマルチプレクサ９６から構
成される送信手段に接続される。デマルチプレクサ９６
は複数のスイッチ出力チャネル９７に接続される。バス
８６ｃはＡＴＭ共通メモリ１００のデータ入力９９に接
続される。ＡＴＭ共通メモリ１００のデータ出力１０１
は、バス１０２及び結合装置９４を介してデマルチプレ
クサ９６に結合される。バス８６ｂはヘッダ読み取り装
置１０４に接続され、ヘッダ読み取り装置１０４はコン
トローラ１０６に接続される。コントローラ１０６はヘ
ッダ情報をＳＴＭ共通メモリ９０の書込アドレス入力１
０９にバス１０８を介して出力するとともに、バス１１
２を介してルータ１１０に出力する。さらに、コントロ
ーラ１０６は信号パス１１１を介して２位置スイッチ１
１３の制御入力に出力する。さらに、コントローラ１０
６はディスエイブル信号をパス１２１を介してＡＴＭカ
ウンタ１１４に送出し、空きカウンタを処理する。これ
については後で述べる。
る。スイッチ入力チャネル８２はサイクリックマルチプ
レクサ８４から構成される受信手段に接続される。マル
チプレクサ８４はバス８６に出力し、このバス８６はス
プリッタ８８でバス８６ａ、８６ｂ及び８６ｃに分岐さ
れる。バス８６ａはＳＴＭ共通メモリ９０のデータ入力
８７に接続される。ＳＴＭ共通メモリ９０のデータ出力
８９はバス９２を介して結合装置９４に接続される。結
合装置９４はサイクリックデマルチプレクサ９６から構
成される送信手段に接続される。デマルチプレクサ９６
は複数のスイッチ出力チャネル９７に接続される。バス
８６ｃはＡＴＭ共通メモリ１００のデータ入力９９に接
続される。ＡＴＭ共通メモリ１００のデータ出力１０１
は、バス１０２及び結合装置９４を介してデマルチプレ
クサ９６に結合される。バス８６ｂはヘッダ読み取り装
置１０４に接続され、ヘッダ読み取り装置１０４はコン
トローラ１０６に接続される。コントローラ１０６はヘ
ッダ情報をＳＴＭ共通メモリ９０の書込アドレス入力１
０９にバス１０８を介して出力するとともに、バス１１
２を介してルータ１１０に出力する。さらに、コントロ
ーラ１０６は信号パス１１１を介して２位置スイッチ１
１３の制御入力に出力する。さらに、コントローラ１０
６はディスエイブル信号をパス１２１を介してＡＴＭカ
ウンタ１１４に送出し、空きカウンタを処理する。これ
については後で述べる。
【００３６】ＡＴＭカウンタ１１４はバス１１５を介し
てＡＴＭ共通メモリ１００の書込アドレス入力１１７に
出力する。さらに、ＡＴＭカウンタ１１４はルータ１１
０に出力する。ルータ１１０は複数の待ち行列手段１１
６のデータ入力及び書込可入力に出力する。待ち行列手
段１１６の各々は複数のスイッチ出力チャネル９７のそ
れぞれのチャネルに割り当てられる。複数の待ち行列手
段１１６の各データ出力はサイクリックマルチプレクサ
１１８に出力される。マルチプレクサ１１８は２位置ス
イッチ１１３及びバス１２０を介して順々にＡＴＭ共通
メモリ１００の読み出しアドレス入力１１９に出力す
る。ＳＴＭカウンタ１２２はＳＴＭ共通メモリ９０の書
込アドレス入力１２５に出力する。システムクロックは
全ての要素にクロック信号を供給する。
てＡＴＭ共通メモリ１００の書込アドレス入力１１７に
出力する。さらに、ＡＴＭカウンタ１１４はルータ１１
０に出力する。ルータ１１０は複数の待ち行列手段１１
６のデータ入力及び書込可入力に出力する。待ち行列手
段１１６の各々は複数のスイッチ出力チャネル９７のそ
れぞれのチャネルに割り当てられる。複数の待ち行列手
段１１６の各データ出力はサイクリックマルチプレクサ
１１８に出力される。マルチプレクサ１１８は２位置ス
イッチ１１３及びバス１２０を介して順々にＡＴＭ共通
メモリ１００の読み出しアドレス入力１１９に出力す
る。ＳＴＭカウンタ１２２はＳＴＭ共通メモリ９０の書
込アドレス入力１２５に出力する。システムクロックは
全ての要素にクロック信号を供給する。
【００３７】セルは、一般には図３に示される交換シス
テム１５０の外部には直列に伝送される。しかしなが
ら、このセルはスイッチ８０の中では並列で伝送され
る。従って、マルチプレクサ８４は直並列変換器として
動作し、デマルチプレクサ９６は並直列変換器として動
作する。これらの変換器は従来の装置を使用できる。
テム１５０の外部には直列に伝送される。しかしなが
ら、このセルはスイッチ８０の中では並列で伝送され
る。従って、マルチプレクサ８４は直並列変換器として
動作し、デマルチプレクサ９６は並直列変換器として動
作する。これらの変換器は従来の装置を使用できる。
【００３８】以下に、図５のスイッチ８０の動作につい
て説明する。スイッチ８０はスイッチ入力チャネル８２
から直列に伝送されるセルを受信する。マルチプレクサ
８４は、各チャネルからのデータセル（又は空きセル）
を累積し、その後システムパルスに応答して、バス８６
を介して各タイムスロットに１つの並列セルを連続的に
出力する。タイムスロットの間、バス８６上のセルはス
プリッタ８８によって分岐され、セルはバス８６ａ、８
６ｂ及び８６ｃに現れる。ＡＴＭカウンタ１１４とＳＴ
Ｍカウンタ１２２は共に電源オンのときに”１”に初期
設定される。両カウンタは各タイムスロットのはじめか
ら歩進される。
て説明する。スイッチ８０はスイッチ入力チャネル８２
から直列に伝送されるセルを受信する。マルチプレクサ
８４は、各チャネルからのデータセル（又は空きセル）
を累積し、その後システムパルスに応答して、バス８６
を介して各タイムスロットに１つの並列セルを連続的に
出力する。タイムスロットの間、バス８６上のセルはス
プリッタ８８によって分岐され、セルはバス８６ａ、８
６ｂ及び８６ｃに現れる。ＡＴＭカウンタ１１４とＳＴ
Ｍカウンタ１２２は共に電源オンのときに”１”に初期
設定される。両カウンタは各タイムスロットのはじめか
ら歩進される。
【００３９】ＡＴＭカウンタ１１４はカウント数がスイ
ッチ入力チャネル８２の数よりも大きくなった後でオー
バーフローするように構成される。ＳＴＭカウンタ１２
２はスイッチ入力チャネルの数をカウントした後にオー
バーフローするように構成される。バス８６ｃ上のセル
は、カウンタ出力がＡＴＭ共通メモリ１００の書込アド
レス入力１１７に入力するので、ＡＴＭ共通メモリ１０
０のＡＴＭカウンタ１１４で表示されるアドレスに書込
まれる。バス８６ａ上のセルはＳＴＭカウンタ１２２の
カウント値によって表示されるＳＴＭ共通メモリ９０の
アドレスに書込まらえる。
ッチ入力チャネル８２の数よりも大きくなった後でオー
バーフローするように構成される。ＳＴＭカウンタ１２
２はスイッチ入力チャネルの数をカウントした後にオー
バーフローするように構成される。バス８６ｃ上のセル
は、カウンタ出力がＡＴＭ共通メモリ１００の書込アド
レス入力１１７に入力するので、ＡＴＭ共通メモリ１０
０のＡＴＭカウンタ１１４で表示されるアドレスに書込
まれる。バス８６ａ上のセルはＳＴＭカウンタ１２２の
カウント値によって表示されるＳＴＭ共通メモリ９０の
アドレスに書込まらえる。
【００４０】ＳＴＭカウンタ１２２のカウント出力は、
ＳＴＭカウンタ１２２がスイッチ入力チャネル数に等し
いカウント値になった後でオーバーフローするので、常
にバス８６ａ上のセルの発信者のスイッチ入力チャネル
８２を表している。このように、セルはＳＴＭ共通メモ
リ９０の発信チャネルを示すアドレスにストアされる。
これは、ＳＴＭ入力周辺装置１５６、ＳＴＭ信号入出力
源１７０についても同様である。しかしながら、ＡＴＭ
共通メモリ１００においてストアされたセルに関しては
このような関係はない。
ＳＴＭカウンタ１２２がスイッチ入力チャネル数に等し
いカウント値になった後でオーバーフローするので、常
にバス８６ａ上のセルの発信者のスイッチ入力チャネル
８２を表している。このように、セルはＳＴＭ共通メモ
リ９０の発信チャネルを示すアドレスにストアされる。
これは、ＳＴＭ入力周辺装置１５６、ＳＴＭ信号入出力
源１７０についても同様である。しかしながら、ＡＴＭ
共通メモリ１００においてストアされたセルに関しては
このような関係はない。
【００４１】ヘッダ読み取り装置１０４は、バス８６ｂ
上のセルから、図４（ａ）に示されるスイッチヘッダ１
３２を読み取り、そのヘッダをコントローラ１０６に送
出する。コントローラ１０６はヘッダ１３２のフラッグ
バイト１３４を識別しセルがＡＴＭ セルであるかＳＴ
Ｍセルであるかを判断する。セルがＡＴＭセルである場
合はルーチングバイトはバス１１２を介してルータ１１
０に送出される。ルータ１１０はルーチングバイトを用
いて、表示されたスイッチ出力チャネルに割り当てられ
た待ち行列手段１１６を動作状態にする。これによっ
て、待ち行列手段１１６が現在のカウントをそのフット
に読み込む。従って、特定の出力チャネルに割り当てら
れた待ち行列手段１１６は、特定のスイッチ出力チャネ
ル用のＡＴＭセルのＡＴＭ共通メモリ１００のアドレス
を表示するデータを保持する。コントローラ１０６は信
号パス１１１上の制御信号を送出し、２位置スイッチ１
１３をオンにする。これによって２位置スイッチ１１３
はバス１２０上のどの信号もＡＴＭ共通メモリ１００の
読み出しアドレス入力１１９に入力するようにする。
上のセルから、図４（ａ）に示されるスイッチヘッダ１
３２を読み取り、そのヘッダをコントローラ１０６に送
出する。コントローラ１０６はヘッダ１３２のフラッグ
バイト１３４を識別しセルがＡＴＭ セルであるかＳＴ
Ｍセルであるかを判断する。セルがＡＴＭセルである場
合はルーチングバイトはバス１１２を介してルータ１１
０に送出される。ルータ１１０はルーチングバイトを用
いて、表示されたスイッチ出力チャネルに割り当てられ
た待ち行列手段１１６を動作状態にする。これによっ
て、待ち行列手段１１６が現在のカウントをそのフット
に読み込む。従って、特定の出力チャネルに割り当てら
れた待ち行列手段１１６は、特定のスイッチ出力チャネ
ル用のＡＴＭセルのＡＴＭ共通メモリ１００のアドレス
を表示するデータを保持する。コントローラ１０６は信
号パス１１１上の制御信号を送出し、２位置スイッチ１
１３をオンにする。これによって２位置スイッチ１１３
はバス１２０上のどの信号もＡＴＭ共通メモリ１００の
読み出しアドレス入力１１９に入力するようにする。
【００４２】システムクロックと適切な初期化によっ
て、マルチプレクサ１１８はデマルチプレクサ９６と同
期し、マルチプレクサ１１８は、デマルチプレクサ９６
がバス１０２を介してＮ番目の出力チャネルに接続され
たとき、Ｎ番目の待ち行列のヘッドからデータアイテム
を読み取る。従って、マルチプレクサ１１８によってデ
ータアイテムが待ち行列から読み出されたときに、その
データアイテムはＡＴＭ共通メモリ１００に入力する。
その後、ＡＴＭ共通メモリ１００はバス１０２を介して
セルを現在バスに接続されているデマルチプレクサ９６
の出力チャネルに出力される。
て、マルチプレクサ１１８はデマルチプレクサ９６と同
期し、マルチプレクサ１１８は、デマルチプレクサ９６
がバス１０２を介してＮ番目の出力チャネルに接続され
たとき、Ｎ番目の待ち行列のヘッドからデータアイテム
を読み取る。従って、マルチプレクサ１１８によってデ
ータアイテムが待ち行列から読み出されたときに、その
データアイテムはＡＴＭ共通メモリ１００に入力する。
その後、ＡＴＭ共通メモリ１００はバス１０２を介して
セルを現在バスに接続されているデマルチプレクサ９６
の出力チャネルに出力される。
【００４３】上述のしたように、ＳＴＭセルの場合は、
ルーチングバイトはスイッチ入力チャネル番号を表示
し、さらに、各スイッチ入力チャネルはＳＴＭ共通メモ
リ９０中の位置によって表示される。もし、バス８６上
の現在のセルがＳＴＭセルであったとしたら、コントロ
ーラ１０６は、２位置スイッチ１１３をオフにし、マル
チプレクサ１１８がＡＴＭ共通メモリ１００から読み出
し動作を初期化することを阻止する。スイッチヘッダ１
３２のヘッダルーチングバイト１３６はその後、バス１
０８を介してＳＴＭ共通メモリ９０の読み出しアドレス
に送出される。この結果、ＳＴＭセルのルーチングバイ
トによって表示されるスイッチ入力チャネルからどのセ
ルが発信されたかが分かる。このように、ルーチングバ
イトは、実際には、新たに生成されたＳＴＭセルが読み
込まれたタイムスロット中にに読み出されるべきＳＴＭ
セルからＳＴＭ入力周辺装置（ここではＳＴＭ信号入出
力源１７０）を識別する。
ルーチングバイトはスイッチ入力チャネル番号を表示
し、さらに、各スイッチ入力チャネルはＳＴＭ共通メモ
リ９０中の位置によって表示される。もし、バス８６上
の現在のセルがＳＴＭセルであったとしたら、コントロ
ーラ１０６は、２位置スイッチ１１３をオフにし、マル
チプレクサ１１８がＡＴＭ共通メモリ１００から読み出
し動作を初期化することを阻止する。スイッチヘッダ１
３２のヘッダルーチングバイト１３６はその後、バス１
０８を介してＳＴＭ共通メモリ９０の読み出しアドレス
に送出される。この結果、ＳＴＭセルのルーチングバイ
トによって表示されるスイッチ入力チャネルからどのセ
ルが発信されたかが分かる。このように、ルーチングバ
イトは、実際には、新たに生成されたＳＴＭセルが読み
込まれたタイムスロット中にに読み出されるべきＳＴＭ
セルからＳＴＭ入力周辺装置（ここではＳＴＭ信号入出
力源１７０）を識別する。
【００４４】図５のスイッチ８０において、ＳＴＭ共通
メモリ９０とＡＴＭ共通メモリ１００は、双方とも、各
々から１つのタイプのセルのみが読み出されたとして
も、スイッチに入力された全てのセルをストアする。図
５のスイッチはＳＴＭ共通メモリ９０にＳＴＭセルのみ
がストアされるように変更することもでき、ＡＴＭ共通
メモリ１００にＡＴＭセルのみがストアされるように変
更することもできる。すなわち、コントローラ１０６は
セルがＡＴＭセルである場合はＳＴＭ共通メモリ９０が
メモリにセルを書込むことを禁止することができる。し
かしながら、コントローラ１０６はＳＴＭカウンタ１２
２の歩進とはインタフェースが取られていない。さら
に、コントローラ１０６はセルがＳＴＭセルである場合
はＡＴＭ共通メモリ１００がメモリにセルを書込むこと
を禁止することができる。さらに、そのような場合は、
ＡＴＭカウンタ１１４の歩進は禁止される。
メモリ９０とＡＴＭ共通メモリ１００は、双方とも、各
々から１つのタイプのセルのみが読み出されたとして
も、スイッチに入力された全てのセルをストアする。図
５のスイッチはＳＴＭ共通メモリ９０にＳＴＭセルのみ
がストアされるように変更することもでき、ＡＴＭ共通
メモリ１００にＡＴＭセルのみがストアされるように変
更することもできる。すなわち、コントローラ１０６は
セルがＡＴＭセルである場合はＳＴＭ共通メモリ９０が
メモリにセルを書込むことを禁止することができる。し
かしながら、コントローラ１０６はＳＴＭカウンタ１２
２の歩進とはインタフェースが取られていない。さら
に、コントローラ１０６はセルがＳＴＭセルである場合
はＡＴＭ共通メモリ１００がメモリにセルを書込むこと
を禁止することができる。さらに、そのような場合は、
ＡＴＭカウンタ１１４の歩進は禁止される。
【００４５】図５のスイッチ８０は、さらに、単一の共
通メモリの機能を有するように変更できる。そのような
場合には、メモリの最初の部分は、ＳＴＭセル用に割り
当てられ、ＳＴＭカウンタはメモリのそのように割り当
てられた部分をアドレスする。残りのメモリは、メモリ
がアドレスされる前にＡＴＭカウンタによって出力され
るカウント値に定数を単に加えることによって、ＡＴＭ
カウンタによってアドレスされる。
通メモリの機能を有するように変更できる。そのような
場合には、メモリの最初の部分は、ＳＴＭセル用に割り
当てられ、ＳＴＭカウンタはメモリのそのように割り当
てられた部分をアドレスする。残りのメモリは、メモリ
がアドレスされる前にＡＴＭカウンタによって出力され
るカウント値に定数を単に加えることによって、ＡＴＭ
カウンタによってアドレスされる。
【００４６】２方向通信を行う２つの信号入出力源に先
だって、お互いが自由に通信できることを確保すること
が必要である。これを実現する適切な手段は、当業者に
良く知られたことであるから説明は省略する。
だって、お互いが自由に通信できることを確保すること
が必要である。これを実現する適切な手段は、当業者に
良く知られたことであるから説明は省略する。
【００４７】図６は、本発明の他の実施例の交換システ
ムの一部を示す。図６において、スイッチ２８０は修正
されたスイッチであり、調和したレートで伝送されるＳ
ＴＭセルを収容する。スイッチ２８０は、ＳＴＭヘッダ
の情報の内容が次のように修正されているときに、図３
の交換システムのスイッチ８０の代わりに使用される。
スイッチ２８０を使用するためには、図４の各ＳＴＭセ
ルのヘッダルーチングバイト１３６はセルに対するソー
スチャネル２８２と同じである場合である。これは、他
のＳＴＭセルが最初のＳＴＭセルが読み込まれるタイム
スロット中のスイッチから読み出される場合のソースチ
ャネル２８２と同様である。
ムの一部を示す。図６において、スイッチ２８０は修正
されたスイッチであり、調和したレートで伝送されるＳ
ＴＭセルを収容する。スイッチ２８０は、ＳＴＭヘッダ
の情報の内容が次のように修正されているときに、図３
の交換システムのスイッチ８０の代わりに使用される。
スイッチ２８０を使用するためには、図４の各ＳＴＭセ
ルのヘッダルーチングバイト１３６はセルに対するソー
スチャネル２８２と同じである場合である。これは、他
のＳＴＭセルが最初のＳＴＭセルが読み込まれるタイム
スロット中のスイッチから読み出される場合のソースチ
ャネル２８２と同様である。
【００４８】スイッチ２８０は図３のスイッチ８０と同
様である。従って、図３と同じ番号の部品又は装置は同
じ機能を有する部品又は装置である。スイッチ２８０は
ＳＴＭカウンタを有しない。図６の実施例においては、
スイッチ入力チャネル８２ａの１つはサイクリックマル
チプレクサ２８４の出力に接続されている。マルチプレ
クサ２８４の入力は２つのソースチャネル２８２に接続
されている。対応するスイッチ出力チャネル９７ａはサ
イクリックマルチプレクサ２９６の入力に接続され、マ
ルチプレクサ２９６の出力は２つの宛先チャネル２９７
の接続される。スイッチ２８０のコントローラ２０６は
図３のスイッチ８０と同様な方法で接続される。しかし
ながら、このコントローラ２０６の機能は図３のスイッ
チ８０中のコントローラ１０６とは少し異なる。
様である。従って、図３と同じ番号の部品又は装置は同
じ機能を有する部品又は装置である。スイッチ２８０は
ＳＴＭカウンタを有しない。図６の実施例においては、
スイッチ入力チャネル８２ａの１つはサイクリックマル
チプレクサ２８４の出力に接続されている。マルチプレ
クサ２８４の入力は２つのソースチャネル２８２に接続
されている。対応するスイッチ出力チャネル９７ａはサ
イクリックマルチプレクサ２９６の入力に接続され、マ
ルチプレクサ２９６の出力は２つの宛先チャネル２９７
の接続される。スイッチ２８０のコントローラ２０６は
図３のスイッチ８０と同様な方法で接続される。しかし
ながら、このコントローラ２０６の機能は図３のスイッ
チ８０中のコントローラ１０６とは少し異なる。
【００４９】図６のスイッチ２８０の動作について以下
に説明する。ソースチャネル２８２はスイッチ入力チャ
ネル８２と同一であり、最初のチャネルレートでセルを
伝送する。２つのソースチャネル２８２はマルチプレク
サ２８４の入力端子を介してＳＴＭチャネルに送出さ
れ、最初のチャネルレートの半分のレートで伝送される
ＳＴＭセルを運ぶ。マルチプレクサ２８４は、これらの
２つのチャネルをセルが最初のチャネルレートでスイッ
チ入力チャネル８２に伝送されるように多重化する。入
りセルはスプリッタ８８で分岐され、バス８６ａ、８６
及び８６ｃに現れる。
に説明する。ソースチャネル２８２はスイッチ入力チャ
ネル８２と同一であり、最初のチャネルレートでセルを
伝送する。２つのソースチャネル２８２はマルチプレク
サ２８４の入力端子を介してＳＴＭチャネルに送出さ
れ、最初のチャネルレートの半分のレートで伝送される
ＳＴＭセルを運ぶ。マルチプレクサ２８４は、これらの
２つのチャネルをセルが最初のチャネルレートでスイッ
チ入力チャネル８２に伝送されるように多重化する。入
りセルはスプリッタ８８で分岐され、バス８６ａ、８６
及び８６ｃに現れる。
【００５０】ＡＴＭセルは図５のスイッチ８０で述べた
のと同様の方法で、スイッチ２８０によって、ＡＴＭセ
ルはＡＴＭ共通メモリ１００にストアされ、ＳＴＭセル
はＳＴＭ共通メモリ９０にストアされるように処理され
る。図６ではＳＴＭカウンタがない。これはＡＴＭセル
が受信されたとき、ＳＴＭメモリへの入力がないからで
あり、ＡＴＭセルをＳＴＭ共通メモリ９０にストアする
理由がないからである。入りＳＴＭセルの場合は、ヘッ
ダ読み取り装置１０４を介してコントローラ２０６に入
力するヘッダはセルに対するソースチャネル２８２の識
別子を含んでいる。この識別子は、バス８６ａ上のＳＴ
Ｍセルに対するアドレスとして、バス１０８を介してＳ
ＴＭ共通メモリ９０に送出される。このようにして、Ｓ
ＴＭセルはソースチャネル２８２で表示されるＳＴＭ共
通メモリ９０のアドレスにストアされる。また、コント
ローラ２０６はＳＴＭヘッダからセルが現在のタイムス
ロットに読まれるべきソースチャネル２８２の表示を分
離し、バス１０８を介してＳＴＭ共通メモリ９０の読み
出しアドレス入力にこの表示を送出する。
のと同様の方法で、スイッチ２８０によって、ＡＴＭセ
ルはＡＴＭ共通メモリ１００にストアされ、ＳＴＭセル
はＳＴＭ共通メモリ９０にストアされるように処理され
る。図６ではＳＴＭカウンタがない。これはＡＴＭセル
が受信されたとき、ＳＴＭメモリへの入力がないからで
あり、ＡＴＭセルをＳＴＭ共通メモリ９０にストアする
理由がないからである。入りＳＴＭセルの場合は、ヘッ
ダ読み取り装置１０４を介してコントローラ２０６に入
力するヘッダはセルに対するソースチャネル２８２の識
別子を含んでいる。この識別子は、バス８６ａ上のＳＴ
Ｍセルに対するアドレスとして、バス１０８を介してＳ
ＴＭ共通メモリ９０に送出される。このようにして、Ｓ
ＴＭセルはソースチャネル２８２で表示されるＳＴＭ共
通メモリ９０のアドレスにストアされる。また、コント
ローラ２０６はＳＴＭヘッダからセルが現在のタイムス
ロットに読まれるべきソースチャネル２８２の表示を分
離し、バス１０８を介してＳＴＭ共通メモリ９０の読み
出しアドレス入力にこの表示を送出する。
【００５１】サイクリックマルチプレクサ８４は各サイ
クル毎に一度各スイッチ入力チャネルを読み出すので、
マルチプレクサ２８４に接続された２つのソースチャネ
ル２８２のうち１つのセルは所定のサイクルでスイッチ
に読み出され、マルチプレクサ２８４に接続された２つ
のソースチャネルの他のセルは次のサイクルでスイッチ
に読み出される。同様に、マルチプレクサ８４とデマル
チプレクサ９６の同期によって、所定のサイクルで、セ
ルはデマルチプレクサ２９６に接続された宛先チャネル
２９７に送出される。なお、このデマルチプレクサ２９
６は、そのサイクルでセルが読み出されるマルチプレク
サ２８４と対応している。
クル毎に一度各スイッチ入力チャネルを読み出すので、
マルチプレクサ２８４に接続された２つのソースチャネ
ル２８２のうち１つのセルは所定のサイクルでスイッチ
に読み出され、マルチプレクサ２８４に接続された２つ
のソースチャネルの他のセルは次のサイクルでスイッチ
に読み出される。同様に、マルチプレクサ８４とデマル
チプレクサ９６の同期によって、所定のサイクルで、セ
ルはデマルチプレクサ２９６に接続された宛先チャネル
２９７に送出される。なお、このデマルチプレクサ２９
６は、そのサイクルでセルが読み出されるマルチプレク
サ２８４と対応している。
【００５２】最初のチャネルレートの１／Ｎのレートで
ＳＴＭセルを供給するＮチャネルの場合には、当業者に
よく知られているように、２つのマルチプレクサ２８４
とデマルチプレクサ２９６とをＮチャネルの装置で置き
換えればよい。全てのソースＳＴＭチャネルが最初のス
イッチイングレートでセルを供給する場合は、もちろ
ん、図６のスイッチ２８０はマルチプレクサ２８４とデ
マルチプレクサ２９６を用いる必要はない。なお、図６
のスイッチ２８０用いて、１以上のスイッチ入力チャネ
ルからのセルは同じ出力チャネルに方向付けされる。
ＳＴＭセルを供給するＮチャネルの場合には、当業者に
よく知られているように、２つのマルチプレクサ２８４
とデマルチプレクサ２９６とをＮチャネルの装置で置き
換えればよい。全てのソースＳＴＭチャネルが最初のス
イッチイングレートでセルを供給する場合は、もちろ
ん、図６のスイッチ２８０はマルチプレクサ２８４とデ
マルチプレクサ２９６を用いる必要はない。なお、図６
のスイッチ２８０用いて、１以上のスイッチ入力チャネ
ルからのセルは同じ出力チャネルに方向付けされる。
【００５３】図５、図６のスイッチにおいて、空きＡＴ
Ｍセルを処理するための適切な方法は、当業者によく知
られたことである。例えば、もし、入りセルが空きＡＴ
Ｍセルであった場合は、パス１２１上のディスエイブル
信号によってＡＴＭカウンタ１１４を一時的に不動作に
し、セルがＡＴＭ共通メモリ１００に書込まれ、また、
ＡＴＭカウンタ１１４が歩進されることを禁止する。も
し特定の出力チャネルの待ち行列が空きであったとき
は、バス１０２上で直接に又はＡＴＭ共通メモリ１００
からあらかじめストアされた空きセルを読み出すことに
よって、空きセルをチャネルのために新たに作る。図５
又は図６において、空きＳＴＭセルはルーチングによっ
て同じように処理される。
Ｍセルを処理するための適切な方法は、当業者によく知
られたことである。例えば、もし、入りセルが空きＡＴ
Ｍセルであった場合は、パス１２１上のディスエイブル
信号によってＡＴＭカウンタ１１４を一時的に不動作に
し、セルがＡＴＭ共通メモリ１００に書込まれ、また、
ＡＴＭカウンタ１１４が歩進されることを禁止する。も
し特定の出力チャネルの待ち行列が空きであったとき
は、バス１０２上で直接に又はＡＴＭ共通メモリ１００
からあらかじめストアされた空きセルを読み出すことに
よって、空きセルをチャネルのために新たに作る。図５
又は図６において、空きＳＴＭセルはルーチングによっ
て同じように処理される。
【００５４】データ通信網のリンクに光ケーブルを使用
してもよい。この場合にはスイッチ間のデータ伝送は網
の１つの装置のデータ伝送よりも非常に大きなレートで
行うことができる。このように、スイッチ間の光リンク
は多重化によって多くの装置からのデータを伝送でき
る。１つの標準的なデータ伝送としてＳＯＮＥＴ標準が
よく知られている。これは、１つのスイッチから他のス
イッチに送出される多くのチャネルからのセルが同期伝
送の形でフォーマットされ、多重化されている。本発明
はＳＯＮＥＴ標準を用いたスイッチ間伝送に適してい
る。もちろん、この場合、図３の交換システムの入力点
でＳＯＮＴＥＴフォーマットをＡＴＭセル又はＳＴＭセ
ルに適合させるためには他のスイッチ周辺装置が必要と
なる。さらに、図３の交換システムの出力点でＳＯＮＴ
ＥＴフォーマットを再構築するための他の周辺装置が必
要になる。
してもよい。この場合にはスイッチ間のデータ伝送は網
の１つの装置のデータ伝送よりも非常に大きなレートで
行うことができる。このように、スイッチ間の光リンク
は多重化によって多くの装置からのデータを伝送でき
る。１つの標準的なデータ伝送としてＳＯＮＥＴ標準が
よく知られている。これは、１つのスイッチから他のス
イッチに送出される多くのチャネルからのセルが同期伝
送の形でフォーマットされ、多重化されている。本発明
はＳＯＮＥＴ標準を用いたスイッチ間伝送に適してい
る。もちろん、この場合、図３の交換システムの入力点
でＳＯＮＴＥＴフォーマットをＡＴＭセル又はＳＴＭセ
ルに適合させるためには他のスイッチ周辺装置が必要と
なる。さらに、図３の交換システムの出力点でＳＯＮＴ
ＥＴフォーマットを再構築するための他の周辺装置が必
要になる。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
同一の交換機においてＡＴＭ信号とＳＴＭ信号とを同時
に処理することができる。 また、異なるフォーマット
を有する信号を処理でき、さらに、スピードの異なるチ
ャネル間での通信もできる。
同一の交換機においてＡＴＭ信号とＳＴＭ信号とを同時
に処理することができる。 また、異なるフォーマット
を有する信号を処理でき、さらに、スピードの異なるチ
ャネル間での通信もできる。
【図１】ＳＴＭを処理する従来の共通メモリスイッチを
示す。
示す。
【図２】ＡＴＭ信号ルーチング用の従来のスイッチを示
す。
す。
【図３】本発明の１実施例である交換システムのブロッ
ク図を示す。
ク図を示す。
【図４】情報セルを示す。
【図５】本発明の実施例のスイッチ８０の詳細図を示
す。
す。
【図６】本発明の他の実施例のスイッチ２８０の詳細図
を示す。
を示す。
８０ スイッチ ８２ スイッチ入力チャネル ８４ マルチプレクサ ８８ スプリッタ ９０ ＳＴＭ共通メモリ ９４ 結合装置 ９６ デマルチプレクサ ９７ スイッチ出力チャネル １００ ＡＴＭ共通メモリ １０４ ヘッダ読み取り装置 １０５ 参照テーブル及びスイッチヘッダ発生器 １０６ コントローラ １１０ ルータ １１３ ２位置スイッチ １１４ ＡＴＭカウンタ １１６ 待ち行列手段 １１８ マルチプレクサ １５０ 交換システム １５８ ＡＴＭ出力周辺装置 １６０ ＳＴＭ出力周辺装置 １６４ ＡＴＭ信号入出力源 １７０ ＳＴＭ信号入出力源 １７４ スプリッタ １７８ ヘッダ読み取り装置 １８０ 結合装置 １８２ スイッチヘッダ除去装置 １８４ アキュムレータ １８６ 結合装置 １８８ ヘッダ発生装置 １９０ ヘッダ除去装置 １９２ セル分解装置 ２０６ コントローラ ２８０ スイッチ ２８２ ソースチャネル ２８４ マルチプレクサ ２９６ デマルチプレクサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 ディジタル情報信号ルーチングのため
の共通メモリスイッチ及びスイッチング方法
の共通メモリスイッチ及びスイッチング方法
Claims (11)
- 【請求項１】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た１つにルーチングするために、前記信号は情報固定長
ディジタルデータセルを含み、各セルはＡＴＭセル又は
ＳＴＭワードのいずれかを含み、ヘッダはルーチング情
報を有し、セルを表示するフラッグはＡＴＭセル又はＳ
ＴＭワードを含むディジタル情報信号ルーチングのため
の共通メモリスイッチにおいて、 （ａ） 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの１つから受信した受信セルをそ
れぞれ送出するための受信手段と； （ｂ） 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの１つ
に対応するセルをそれぞれ送信する送信手段と； （ｃ）前記受信手段の出力に接続されたヘッダ読み取り
手段と（１０４）； （ｄ）第１のセル処理手段と； この第１の手段は次の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、メ
モリアドレスにＡＴＭセルを含むセルをストアするため
の第１の共通メモリ手段（１００）、 前記複数のスイッチ出力チャネルの数に等しく、お
のおのが前記出力チャネルの１つに割り当てられた、複
数の待ち行列手段（１１６）、 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＡＴＭセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は（１）
前記複数の待ち行列手段の１つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、（２）前記
送信手段がセルをメモリアドレスに伝送するスイッチ出
力チャネルに割り当てられた前記複数の待ち行列の１つ
を識別し、前記メモリアドレスの前記第１の共通メモリ
手段から読み出す。 （ｅ）第２のセル処理手段と； この第２のセル手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、セ
ルのソースを示すメモリアドレスにＳＴＭワードを含む
セルをストアするための第２の共通メモリ手段（９
０）、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第２の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項２】 請求項１において、カウンタ（１１４）
を含み、このカウンタは第１の共通メモリ（１００）の
アドレスを書込むために現在のカウント値を送出し、そ
れによってセルは前記カウンタによって表示されたメモ
リアドレスにストアされ、そのカウンタはさらに、現在
のカウント値を前記ヘッダ読み取り手段（１０４）に応
答して前記カウンタに送出し、ヘッダ読み取り手段に応
答して前記カウンタは、ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられた複
数の待ち行列手段の１つにストアされる現在のカウント
値を表示させることを特徴とするディジタル情報信号ル
ーチングのための共通メモリスイッチ。 - 【請求項３】 請求項２において、さらに、第２のカウ
ンタ（１２２）を含み、このカウンタは現在のカウント
値を第２の共通メモリ手段（９０）のアドレスに書込
み、セルが前記カウンタによって表示されたメモリにス
トアされ、そのカウンタはそのカウント値が複数のスイ
ッチ入力チャネルの数に等しい数になった後にオーバー
フローすることを特徴とするディジタル情報信号ルーチ
ングのための共通メモリスイッチ。 - 【請求項４】 請求項２において、ＳＴＭワードを含む
セルの場合は、セルのヘッダはセルのソースの表示を含
み、さらに、ＳＴＭワードを含むセルのヘッダに応答す
る手段を含み、この手段は前記第２の共通メモリ手段が
ＳＴＭワードを含むセルのソースで表示されるメモリ位
置にそのようなセルをストアすることを特徴とするディ
ジタル情報信号ルーチングのための共通メモリスイッ
チ。 - 【請求項５】 請求項２において、第１の共通メモリ手
段（１００）と第２の共通メモリ手段（９０）は１つの
メモリを含むことを特徴とするディジタル情報信号ルー
チングのための共通メモリスイッチ。 - 【請求項６】 請求項１において、前記受信手段は直並
列変換手段を含み、入りセルを並列フォーマットに変換
し、前記送信手段は並直列変換手段を含み、出セルを直
列フォーマットに変換するディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項７】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た１つにルーチングするために、前記信号は情報固定長
ディジタルデータセルを含み、各セルはＡＴＭセル又は
ＳＴＭワードのいずれかを含み、各セルはルーチング情
報を有するヘッダを含み、セルを表示するフラッグはい
くつかのＳＴＭワード又はＡＴＭセルを含むディジタル
情報信号ルーチングのための共通メモリスイッチにおい
て、 （ａ） 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの１つから受信した受信セルをそ
れぞれ送出するための受信手段（８４）と； （ｂ） 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの１つ
に対応するセルをそれぞれ送信する送信手段（９６）
と； （ｃ）前記受信手段の出力に接続されたヘッダ読み取り
手段と（１０４）； （ｄ）ＡＴＭセル処理手段と； このＡＴＭ処理手段は次の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、メ
モリアドレスにＡＴＭセルを含むセルをストアするため
のＡＴＭ共通メモリ手段（１００）、 前記複数のスイッチ出力チャネルの数に等しく、各
々が前記出力チャネルの１つに割り当てられた、複数の
待ち行列手段（１１６）、 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＡＴＭセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は（１）
前記複数の待ち行列手段の１つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、（２）前記
送信手段がセルをメモリアドレスに伝送するスイッチ出
力チャネルに割り当てられた前記複数の待ち行列の１つ
を識別し、前記メモリアドレスの前記第１の共通メモリ
手段から読み出す。 （ｅ） ＳＴＭセル処理手段と； このＳＴＭセル処理手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、セ
ルのソースを示すメモリアドレスにＳＴＭワードを含む
セルをストアするための第２の共通メモリ手段（９
０）、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第２の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項８】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た１つにルーチングするために、前記信号はＳＴＭワー
ドの集合又はＡＴＭセルを含む情報固定長ディジタルデ
ータセルを含み、その各々はルーチング情報を有するヘ
ッダを含み、セルを表示するフラッグはＳＴＭワードの
集合又はＡＴＭセル含むディジタル情報信号ルーチング
のための共通メモリスイッチにおいて、 （ａ） 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの１つから受信した受信セルをそ
れぞれ送出するための受信手段と； （ｂ） 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの１つ
に対応するセルをそれぞれ送信する送信手段と； （ｃ）前記受信手段の出力に接続されたヘッダ読み取り
手段と（１０４）； （ｄ）前記複数のスイッチ入力チャネルの数よりも大き
なカウント値でオーバーフローする第１のカウンタ手段
（１１４）と； （ｅ）前記複数のスイッチＳＴＭチャネルの数と等しい
カウント値でオーバーフローする第２のカウンタ手段
（１２２）と； （ｆ）ＡＴＭセル処理手段と； このＡＴＭ処理手段は次の手段を含む。 前記受信手段にカップルされたデータ入力を有し、
前記第１のカウンタ手段によって表示されたメモリアド
レスにセルをストアするためのＡＴＭ共通メモリ手段
（１００）、 複数の待ち行列手段（１１６）、その複数の待ち行
列手段の各々は複数の送受信データの１つに割り当てさ
れ、その複数の待ち行列手段の各入力は第１のカウンタ
手段によって表示されるカウント値に対応し、その複数
の待ち行列手段の各出力は前記ＡＴＭ共通メモリ手段の
書込アドレス入力のカップルされ、 前記ヘッダ読み取り手段に対応する手段、この手段
は、ヘッダのフラッグがＡＴＭセルを表示するとき、前
記ヘッダ読み取り手段によって読み取られたセルのヘッ
ダ情報をルーチングすることによって表示されるスイッ
チ出力チャネルに割り当てられた複数の待ち行列手段の
１つを書込可能にし、 前記複数の待ち行列手段から読み出すための読み出
し手段、この読み出し手段は、スイッチ出力チャネルに
割り当てられ、前記送信手段はセルを送信し、読み出し
動作をＡＴＭ共通メモリ手段から送信手段に初期化する
ためにＡＴＭ共通メモリ手段をアドレスする。 （ｇ）ＳＴＭセル処理手段と； このＳＴＭセル手段は以下の手段を含む。 ＳＴＭ共通メモリ手段（９０）、このＳＴＭ共通メ
モリ手段は前記受信手段にカップルされたデータ入力及
び第２のカウンタ手段にカップルされた書込アドレス入
力を有し、前記第２のカウンタ手段（１２２）のカウン
ト値によって表示されるメモリアドレスに各セルをスト
アし、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記ＳＴＭ共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項９】 請求項８において、第１のカウンタ手段
は前記ＡＴＭ処理手段が動作する毎に歩進することを特
徴とするディジタル情報信号ルーチングのための共通メ
モリスイッチ。 - 【請求項１０】 複数の入りチャネル上のディジタル情
報信号を複数の出チャネルの選択された１つにルーチン
グするために、前記信号は情報固定長ディジタルデータ
セルを含み、各セルはＡＴＭセル又はＳＴＭワードのい
ずれかを含む共通メモリスイッチイングシステムにおい
て、 （ａ） ＡＴＭセルを受信する手段と； （ｂ） 受信ＡＴＭセルのヘッダに基づいたスイッチル
ーチング情報を含むスイッチヘッダとＡＴＭ情報を表示
するフラッグを発生する手段と； （ｃ） 受信したＡＴＭセルと前記のスイッチヘッダか
らスイッチセルを生成する手段と； （ｄ） 入りＳＴＭ周辺装置手段と； これはスイッチセルを発生し、以下の手段を含む。 予め定められた数のＳＴＭワードを受信し累積する
手段、 予め定められたルーチング表示に基づいたスイッチ
ルーチング情報を含むスイッチヘッダとＳＴＭ情報を表
示するフラッグを発生する手段、 累積されたＳＴＭワードと前記のスイッチヘッダか
らスイッチセルを生成する手段。 （ｅ） ＡＴＭセルを含むスイッチセルを受信し、それ
からスイッチヘッダを除去しＡＴＭセルを出力する出Ａ
ＴＭ周辺装置手段と； （ｆ） ＳＴＭワードを含むスイッチセルを受信し、そ
れからスイッチヘッダを除去しＳＴＭワードを出力する
出ＳＴＭ周辺装置手段と； （ｇ） スイッチ手段と； このスイッチ手段は以下の手段を含む。 前記の複数の入りＡＴＭ及びＳＴＭ周辺装置手段に
カップルされ、これらの入りＡＴＭ及びＳＴＭ周辺装置
手段からそれぞれ受信スイッチセルを出力する受信手
段、 前記の複数の出ＡＴＭ及びＳＴＭ周辺装置手段にカ
ップルされ、前記受信手段と同期し、これらの出ＡＴＭ
及びＳＴＭ周辺装置手段の１つからそれぞれセルを送信
する送信手段、 前記受信手段の出力にカップルされたヘッダ読み取
り手段。 （ｈ） 第１のスイッチセル処理手段と； この処理手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有する第
１の共通メモリ手段、この手段はメモリアドレスのＡＴ
Ｍセルを含むセルをストアする。 複数の待ち行列手段、この手段は出ＡＴＭ及びＳＴ
Ｍ周辺装置手段の数に等しく、それぞれ出ＡＴＭ及びＳ
ＴＭ周辺装置手段に割り当てられる。 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＡＴＭセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は（１）
前記複数の待ち行列手段の１つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、（２）前記
送信手段がセルをメモリアドレスに伝送する出ＡＴＭ周
辺装置手段に割り当てられた前記複数の待ち行列の１つ
を識別し、前記メモリアドレスの前記第１の共通メモリ
手段から読み出す。 （ｉ）第２のスイッチセル処理手段と； この第２のスイッチセル手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、入
りＳＴＭ周辺装置手段がスイッチセルのソースであるこ
とを示すメモリアドレスにＳＴＭワードを含むセルをス
トアするための第２の共通メモリ手段（９０）、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがＳＴＭワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第２の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項１１】 （ａ） チャネルから入力する予め定
められた数のＳＴＭワードを累積するステップと； （ｂ） ステップ（ａ）におけるＳＴＭワードの累積値
に、予め定められたルーチング情報とＳＴＭワードを含
む表示を有するヘッダを加えスイッチセルを生成するス
テップと； （ｃ） チャネルから入力するＡＴＭセルを受信するス
テップと； （ｄ） ステップ（ｃ）で受信されたＡＴＭセルに、ル
ーチング情報とＡＴＭセルを含む表示を有するヘッダを
加えてスイッチセルを生成するステップと； （ｅ） 所定の入りチャネルからの入りスイッチセル
をストアし、ＡＴＭセルを第１の共通メモリ手段に含ま
せ、前記スイッチセルのスイッチヘッダのルーチング
情報によって表示される出チャネルに割り当てられた待
ち行列中のスイッチセルに対してアドレスをストアし、
前記出チャネルに割り当てられた待ち行列中のエント
リによって表示される第１の共通メモリ手段のアドレス
にストアされたスイッチセルを所定の入りチャネルに対
応する出チャネルに送信するステップと； （ｆ） 所定の入りチャネルからの入りスイッチセル
をストアし、ＳＴＭワードを第２の共通メモリ手段の入
りチャネルで表示されたアドレスに含ませ、前記入り
スイッチセルのスイッチヘッダのルーチング情報によっ
て表示された第２の共通メモリ手段のアドレスにストア
されたスイッチセルを所定の入りチャネルに対応する出
チャネルに送信するステップと； を備え、ＡＴＭセル及びＳＴＭワードをスイッチイング
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US638872 | 1991-01-11 | ||
| US07/638,872 US5144619A (en) | 1991-01-11 | 1991-01-11 | Common memory switch for routing data signals comprising ATM and STM cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06261058A true JPH06261058A (ja) | 1994-09-16 |
| JP2686872B2 JP2686872B2 (ja) | 1997-12-08 |
Family
ID=24561803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176192A Expired - Fee Related JP2686872B2 (ja) | 1991-01-11 | 1992-01-11 | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5144619A (ja) |
| JP (1) | JP2686872B2 (ja) |
| CA (1) | CA2058816C (ja) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0810806A3 (en) * | 1990-07-26 | 2001-04-11 | Nec Corporation | Method of transmitting a plurality of asynchronous cells |
| GB2254980B (en) * | 1991-04-16 | 1995-03-08 | Roke Manor Research | Improvements in or relating to multicast server apparatus |
| EP0519563A3 (en) * | 1991-06-21 | 1997-08-27 | Koninkl Philips Electronics Nv | System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets |
| EP0528085A1 (de) * | 1991-08-19 | 1993-02-24 | Siemens Aktiengesellschaft | Fernmeldenetz mit ATM- und STM-Vermittlung |
| JP2571655B2 (ja) * | 1991-11-27 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロトコル変換機構、交換ネットワーク及びコンピュータ・システム |
| JPH05244187A (ja) * | 1992-02-14 | 1993-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 装置内監視方法 |
| US5357510A (en) * | 1992-02-19 | 1994-10-18 | Fujitsu Limited | Apparatus and a method for supervising and controlling ATM traffic |
| JP3064650B2 (ja) * | 1992-03-27 | 2000-07-12 | 株式会社日立製作所 | 同報通信装置 |
| DE59310324D1 (de) * | 1992-04-24 | 2003-02-13 | Siemens Ag | Verfahren zur Überwachung von virtuellen Verbindungen innerhalb eines digitalen Fernmeldenetzes |
| EP0597205B1 (en) * | 1992-09-07 | 2003-04-09 | Hitachi, Ltd. | Multiprocessor system and method of communication among processors |
| SE515274C2 (sv) * | 1992-11-09 | 2001-07-09 | Ericsson Telefon Ab L M | Paketväljare för telekommunikationsanläggning |
| SE515275C2 (sv) * | 1992-12-14 | 2001-07-09 | Ericsson Telefon Ab L M | Paketdatanät |
| US5546391A (en) * | 1993-03-04 | 1996-08-13 | International Business Machines Corporation | Central shared queue based time multiplexed packet switch with deadlock avoidance |
| JPH06276214A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム |
| JP3124647B2 (ja) * | 1993-03-19 | 2001-01-15 | 富士通株式会社 | フレームリレーモジュール制御方式 |
| EP0637182A3 (en) * | 1993-07-30 | 1995-11-29 | At & T Corp | Self-routing optical communication node using sagnac doors. |
| US5377182A (en) * | 1993-08-18 | 1994-12-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Non-blocking crossbar permutation engine with constant routing latency |
| US5390184A (en) * | 1993-09-30 | 1995-02-14 | Northern Telecom Limited | Flexible scheduling mechanism for ATM switches |
| US5457684A (en) * | 1993-12-21 | 1995-10-10 | At&T Ipm Corp. | Delay-less signal processing arrangement for use in an ATM network |
| US5428609A (en) * | 1994-01-03 | 1995-06-27 | At&T Corp. | STM-to-ATM converters |
| US5452293A (en) * | 1994-01-27 | 1995-09-19 | Dsc Communications Corporation | Apparatus and method of transmitting call information prior to establishing a connection path |
| US5528592A (en) * | 1994-01-27 | 1996-06-18 | Dsc Communications Corporation | Method and apparatus for route processing asynchronous transfer mode cells |
| US5453979A (en) * | 1994-01-27 | 1995-09-26 | Dsc Communications Corporation | Method and apparatus for generating route information for asynchronous transfer mode cell processing |
| CA2143495A1 (en) * | 1994-03-21 | 1995-09-22 | Rasoul M. Oskouy | Method and apparatus for reordering incoming interleaved asynchronous transfer mode cells |
| US6151301A (en) * | 1995-05-11 | 2000-11-21 | Pmc-Sierra, Inc. | ATM architecture and switching element |
| US5583861A (en) * | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
| US5475682A (en) * | 1994-06-10 | 1995-12-12 | At&T Corp. | Method of regulating backpressure traffic in a packet switched network |
| GB2293292B (en) * | 1994-09-14 | 1998-12-02 | Northern Telecom Ltd | Hybrid cross connect |
| US5570355A (en) * | 1994-11-17 | 1996-10-29 | Lucent Technologies Inc. | Method and apparatus enabling synchronous transfer mode and packet mode access for multiple services on a broadband communication network |
| US5483527A (en) * | 1994-12-21 | 1996-01-09 | At&T Corp. | Terminal adapter for interfacing an ATM network with a STM network |
| US6324179B1 (en) | 1994-12-21 | 2001-11-27 | Lucent Technologies Inc. | ATM network arranged to interface with STM in-band signaling |
| US5768273A (en) * | 1995-04-05 | 1998-06-16 | International Business Machines Corporation | Method and apparatus for priority level queueing in processing ATM cell header and payload |
| FR2732789B1 (fr) * | 1995-04-07 | 1997-06-06 | Sextant Avionique | Procede et dispositif de communication entre une pluralite de terminaux, compatible avec la norme arinc 629. |
| US6188692B1 (en) * | 1995-05-11 | 2001-02-13 | Pmc-Sierra Ltd. | Integrated user network interface device for interfacing between a sonet network and an ATM network |
| US5862136A (en) * | 1995-07-07 | 1999-01-19 | Northern Telecom Limited | Telecommunications apparatus and method |
| EP1052813A1 (en) * | 1995-07-07 | 2000-11-15 | Nortel Networks Limited | Telecommunications apparatus and method |
| US5841771A (en) * | 1995-07-07 | 1998-11-24 | Northern Telecom Limited | Telecommunications switch apparatus and method for time switching |
| DE19534754C1 (de) * | 1995-09-19 | 1996-11-07 | Siemens Ag | Verfahren zum Vermitteln von Schmalband-Teil-Leitungsbündeln zwischen Kommunikationssystemen über ein ATM-Kommunikationsnetz |
| US5680425A (en) * | 1995-09-28 | 1997-10-21 | Micron Technology, Inc. | Self-queuing serial output port |
| DE59510586D1 (de) | 1995-12-21 | 2003-04-17 | Siemens Ag | Verfahren zum Bilden von Leitweginformation in einem ATM-Kommunikationsnetz |
| US7099316B1 (en) * | 1996-02-29 | 2006-08-29 | Tomich John L | Photonic home area network |
| US6081519A (en) * | 1996-03-25 | 2000-06-27 | Next Level Communications | In-home communication system |
| JPH09284344A (ja) * | 1996-04-11 | 1997-10-31 | Fujitsu Ltd | Ａｔｍ／ｓｔｍ混在ネットワークシステム |
| US6041051A (en) * | 1996-06-14 | 2000-03-21 | Lucent Technologies, Inc. | Method and apparatus enabling multiple access for multiple services and multiple transmission modes over a broadband communication network utilizing an adaptive digital access protocol |
| US5940415A (en) * | 1996-09-17 | 1999-08-17 | Lucent Technologies Inc. | Error tolerant addressing system and method for noisy ATM links |
| US5953330A (en) * | 1997-03-24 | 1999-09-14 | Lucent Technologies Inc. | Communication switch |
| US6016315A (en) * | 1997-04-30 | 2000-01-18 | Vlsi Technology, Inc. | Virtual contiguous FIFO for combining multiple data packets into a single contiguous stream |
| KR100290999B1 (ko) | 1997-06-11 | 2001-07-12 | 윤종용 | 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법 |
| US6157657A (en) | 1997-10-02 | 2000-12-05 | Alcatel Usa Sourcing, L.P. | System and method for data bus interface |
| US6259699B1 (en) * | 1997-12-30 | 2001-07-10 | Nexabit Networks, Llc | System architecture for and method of processing packets and/or cells in a common switch |
| US7162730B1 (en) | 1998-01-07 | 2007-01-09 | Honeywell International, Inc. | Information communication systems |
| US6167041A (en) * | 1998-03-17 | 2000-12-26 | Afanador; J. Abraham | Switch with flexible link list manager for handling ATM and STM traffic |
| US6028867A (en) * | 1998-06-15 | 2000-02-22 | Covad Communications Group, Inc. | System, method, and network for providing high speed remote access from any location connected by a local loop to a central office |
| JP2000013387A (ja) * | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | 非同期通信網の交換機能を備えた同期通信網伝送装置 |
| SE513509C2 (sv) * | 1998-10-07 | 2000-09-25 | Net Insight Ab | Anordning för routing av datapaket i ett DTM-nät |
| KR20000044353A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 비동기 전송 모드 교환기에서 스위치 포트 통합장칭 |
| US6853647B1 (en) | 1999-02-17 | 2005-02-08 | Covad Communications Group, Inc. | System method and network for providing high speed remote access from any location connected by a local loop to a central office |
| US6850521B1 (en) * | 1999-03-17 | 2005-02-01 | Broadcom Corporation | Network switch |
| US7643481B2 (en) * | 1999-03-17 | 2010-01-05 | Broadcom Corporation | Network switch having a programmable counter |
| WO2000074315A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable |
| GB2358764B (en) * | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
| US6667954B1 (en) | 2000-02-10 | 2003-12-23 | Tellabs Operations, Inc. | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment |
| US6973084B1 (en) | 2000-02-23 | 2005-12-06 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US7006525B1 (en) | 2000-02-23 | 2006-02-28 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6999479B1 (en) | 2000-02-23 | 2006-02-14 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6778561B1 (en) | 2000-02-23 | 2004-08-17 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6847644B1 (en) | 2000-02-23 | 2005-01-25 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6965603B1 (en) | 2000-03-20 | 2005-11-15 | Cortina Systems, Inc. | Circuits for combining ATM and packet data on an optical fiber |
| US6751224B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data |
| US6751214B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets |
| US6810039B1 (en) | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
| US7012895B1 (en) | 2000-11-17 | 2006-03-14 | University Of Kentucky Research Foundation | Packet-switching network with symmetrical topology and method of routing packets |
| US7301956B2 (en) * | 2001-05-10 | 2007-11-27 | Brocade Communications Systems, Inc. | System and method for storing and retrieving multi-speed data streams within a network switch |
| DE10122422A1 (de) | 2001-05-09 | 2002-11-21 | Siemens Ag | Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz |
| US20020191621A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
| US20020194363A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
| US6966009B1 (en) | 2001-08-28 | 2005-11-15 | Tellabs Operations, Inc. | System and method for aligning data in a network environment |
| ATE352150T1 (de) * | 2001-08-30 | 2007-02-15 | Tellabs Operations Inc | System und verfahren zum vermitteln von daten unter verwendung eines gemeinsamen koppelfeldes |
| US7206287B2 (en) * | 2001-12-26 | 2007-04-17 | Alcatel Canada Inc. | Method and system for isolation of a fault location in a communications device |
| US7394806B2 (en) * | 2002-04-11 | 2008-07-01 | Nortel Networks Limited | Distributed space-time-space switch |
| DE10219854B4 (de) * | 2002-05-03 | 2007-12-27 | Infineon Technologies Ag | Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber |
| CN101610242A (zh) * | 2008-06-16 | 2009-12-23 | 华为技术有限公司 | 多协议交换网的信号处理方法及装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2475827B1 (fr) * | 1980-02-13 | 1987-05-29 | Dauphin Jean Louis | Systeme de commutation numerique a division du temps pour voies mic vehiculant la parole et des donnees en mode-paquet |
| FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
| US4731785A (en) * | 1986-06-20 | 1988-03-15 | American Telephone And Telegraph Company | Combined circuit switch and packet switching system |
| US4782478A (en) * | 1987-03-04 | 1988-11-01 | Bell Communications Research, Inc. | Time division circuit switch |
| FR2618624B1 (fr) * | 1987-07-24 | 1992-04-30 | Michel Servel | Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee |
| DE3742939A1 (de) * | 1987-12-18 | 1989-07-06 | Standard Elektrik Lorenz Ag | Verfahren zur hybriden paketvermittlung und einrichtungen hierzu |
| NL8801481A (nl) * | 1988-06-09 | 1990-01-02 | At & T & Philips Telecomm | Schakelstelsel voor het doorschakelen van zowel pakket-georienteerde data als circuit-georienteerde data. |
-
1991
- 1991-01-11 US US07/638,872 patent/US5144619A/en not_active Expired - Fee Related
-
1992
- 1992-01-06 CA CA002058816A patent/CA2058816C/en not_active Expired - Fee Related
- 1992-01-11 JP JP2176192A patent/JP2686872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2058816A1 (en) | 1992-07-12 |
| JP2686872B2 (ja) | 1997-12-08 |
| CA2058816C (en) | 1998-05-05 |
| US5144619A (en) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686872B2 (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
| US5103447A (en) | High-speed ring LAN system | |
| US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
| EP0680235A1 (en) | Channel identifier generation | |
| EP0762797A2 (en) | Scalable architecture for ATM segmentation and reassembly | |
| JPH0728314B2 (ja) | ハイブリッドパケット交換方法および装置 | |
| US5321691A (en) | Asynchronous transfer mode (ATM) switch fabric | |
| JP3034631B2 (ja) | 時分割交換システム | |
| JPH07321823A (ja) | マルチキャスティング機能を備えた装置 | |
| JPH10173673A (ja) | セル組立多重化装置及び分離装置 | |
| JPH07321822A (ja) | マルチキャスティング機能を備えた装置 | |
| JPH10117200A (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
| EP0338558A2 (en) | Packet switch suitable for integrated circuit implementation | |
| JP3753435B2 (ja) | Ａｔｍスイッチ・コア | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| EP1199850B1 (en) | A data packet switching node accommodating very high bit rate interfaces | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JPH08149137A (ja) | Ｓｔｍ−ａｔｍ変換装置 | |
| JP3202691B2 (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| KR100251743B1 (ko) | 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법 | |
| KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
| JPH02276339A (ja) | 高速リングｌａｎシステム | |
| AU622948B2 (en) | Packet switch converter | |
| JPH07336361A (ja) | Ａｔｍ網および網構成装置 | |
| JPH0758753A (ja) | インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |