JPH06261058A - ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 - Google Patents
ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法Info
- Publication number
- JPH06261058A JPH06261058A JP2176192A JP2176192A JPH06261058A JP H06261058 A JPH06261058 A JP H06261058A JP 2176192 A JP2176192 A JP 2176192A JP 2176192 A JP2176192 A JP 2176192A JP H06261058 A JPH06261058 A JP H06261058A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- cell
- header
- stm
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 3
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 3
- 125000004122 cyclic group Chemical group 0.000 description 10
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0005—Switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 同一の交換機において非同期転送モード(A
TM)セルと同期転送モード(STM)ワードとを1つ
の交換機で同時に処理する。 【構成】 本発明のディジタル情報信号ルーチングのた
めの共通メモリスイッチは、複数の入力チャネルを受信
する受信手段(84)と、この受信手段と同期し、複数
の出力チャネルを送信する送信手段(96)と、受信手
段の出力に接続されたヘッダ読み取り手段と(104)
と、ATMセルを含むセルをストアするための第1の共
通メモリ手段(100)と、STMワードを含むセルを
ストアするための第2の共通メモリ手段(90)とから
構成される。
TM)セルと同期転送モード(STM)ワードとを1つ
の交換機で同時に処理する。 【構成】 本発明のディジタル情報信号ルーチングのた
めの共通メモリスイッチは、複数の入力チャネルを受信
する受信手段(84)と、この受信手段と同期し、複数
の出力チャネルを送信する送信手段(96)と、受信手
段の出力に接続されたヘッダ読み取り手段と(104)
と、ATMセルを含むセルをストアするための第1の共
通メモリ手段(100)と、STMワードを含むセルを
ストアするための第2の共通メモリ手段(90)とから
構成される。
Description
【0001】
【産業上の利用分野】本発明はディジタル情報信号ルー
チングのための共通メモリスイッチ及びスイッチイング
方法に関するものである。
チングのための共通メモリスイッチ及びスイッチイング
方法に関するものである。
【0002】
【従来の技術】ディジタル通信網における最終的な目標
は、データ源(ソース)と所望のデータ宛先とを接続す
ることである。この目標はを達成するために、データソ
ースから送出される信号は、一般に、特定の宛先に到達
するためには1又はそれ以上の網スイッチを通過しなけ
ればならない。そのような網通信を実現するための1つ
の方法は網中にディジタル情報セルの基準を作り、各セ
ルはブロックデータとヘッダを含む固定バイト数から成
るようにする。このヘッダはセルの宛先を表示する。セ
ルのヘッダは網スイッチによって使用され、セルの宛先
を適切に決定する。このようなセルは網内で非同期転送
モード(又はATM)として宛先に非同期で伝送され
る。
は、データ源(ソース)と所望のデータ宛先とを接続す
ることである。この目標はを達成するために、データソ
ースから送出される信号は、一般に、特定の宛先に到達
するためには1又はそれ以上の網スイッチを通過しなけ
ればならない。そのような網通信を実現するための1つ
の方法は網中にディジタル情報セルの基準を作り、各セ
ルはブロックデータとヘッダを含む固定バイト数から成
るようにする。このヘッダはセルの宛先を表示する。セ
ルのヘッダは網スイッチによって使用され、セルの宛先
を適切に決定する。このようなセルは網内で非同期転送
モード(又はATM)として宛先に非同期で伝送され
る。
【0003】ATMで使用される網スイッチの1つのタ
イプは、共通メモリスイッチである。例えば、1986
年7月29日付けの発明者Servelの米国特許第4,603,41
6はATMセルをルーチングする共通メモリデータスイ
ッチを開示している。この特許によると、特定のヘッダ
によって決められた宛先は特定の入力チャネルに依存し
ている。すなわち、ヘッダはチャネル間で1つに決めら
れてはいない。ヘッダの付いた入力チャネルの表示は、
セルの宛先を完全に特定するために必要なものである。
それ故、セルの出力チャネルはどれかの特定のスイッチ
にルーチングされる。Servelのスイッチは、各入力チャ
ネルに接続された入回線を有し、直列セルを集めてチャ
ネルに送出する。この直列セルは情報セル又は空きセル
のいずれであってもよい。マルチプレクサは連続する入
回線をサイクリックにスキャンし、集めたセルを直並列
変換器にによって直列回線から並列回線に変換する。
イプは、共通メモリスイッチである。例えば、1986
年7月29日付けの発明者Servelの米国特許第4,603,41
6はATMセルをルーチングする共通メモリデータスイ
ッチを開示している。この特許によると、特定のヘッダ
によって決められた宛先は特定の入力チャネルに依存し
ている。すなわち、ヘッダはチャネル間で1つに決めら
れてはいない。ヘッダの付いた入力チャネルの表示は、
セルの宛先を完全に特定するために必要なものである。
それ故、セルの出力チャネルはどれかの特定のスイッチ
にルーチングされる。Servelのスイッチは、各入力チャ
ネルに接続された入回線を有し、直列セルを集めてチャ
ネルに送出する。この直列セルは情報セル又は空きセル
のいずれであってもよい。マルチプレクサは連続する入
回線をサイクリックにスキャンし、集めたセルを直並列
変換器にによって直列回線から並列回線に変換する。
【0004】従って、マルチプレクサの1サイクルの間
に、変換器は並列サイクルを各入力チャネルから連続し
た順序で送出する。1サイクルの動作中に変換器から送
出されるセルの順序はセルの入力チャネル番号を示す。
これは入力チャネル番号とセルのヘッダが参照テーブル
に加えられることを意味する。この参照テーブルは宛先
チャネル番号と新たなヘッダをセルに対して返送するた
めのものである。新たなヘッダはセルに付され、生成さ
れた宛先チャネル番号が複数の待ち行列の書込可入力に
印加される。その中の1つは、宛先チャネル番号によっ
て表される出力チャネルに割り当てられる待ち行列を書
込可能とするために、各出力チャネルに割り当てられ
る。
に、変換器は並列サイクルを各入力チャネルから連続し
た順序で送出する。1サイクルの動作中に変換器から送
出されるセルの順序はセルの入力チャネル番号を示す。
これは入力チャネル番号とセルのヘッダが参照テーブル
に加えられることを意味する。この参照テーブルは宛先
チャネル番号と新たなヘッダをセルに対して返送するた
めのものである。新たなヘッダはセルに付され、生成さ
れた宛先チャネル番号が複数の待ち行列の書込可入力に
印加される。その中の1つは、宛先チャネル番号によっ
て表される出力チャネルに割り当てられる待ち行列を書
込可能とするために、各出力チャネルに割り当てられ
る。
【0005】サイクリックなローカルクロックの出力は
待ち行列のデータ入力を生成し、マルチプレクサを通じ
て、さらにデータ入力が並列変換器の出力にカップルさ
れるバッファメモリの書込アドレス入力を生成する。従
って、バッファメモリにストアされるセルのアドレス
は、そのセルが特定される出力チャネルに割り当てられ
る待ち行列にもまたストアされる。
待ち行列のデータ入力を生成し、マルチプレクサを通じ
て、さらにデータ入力が並列変換器の出力にカップルさ
れるバッファメモリの書込アドレス入力を生成する。従
って、バッファメモリにストアされるセルのアドレス
は、そのセルが特定される出力チャネルに割り当てられ
る待ち行列にもまたストアされる。
【0006】出力チャネルに割り当てられた待ち行列は
サイクリックにスキャンされ、バッファメモリに読み出
しアドレスをシーケンシャルに送出する。これによっ
て、バッファメモリは連続的な出力チャネルの代わりに
セルを並直列変換器に出力する。この並直列変換器は、
サイクル中のセルの位置に従って、このセルを所望の出
力チャネルに移動する。
サイクリックにスキャンされ、バッファメモリに読み出
しアドレスをシーケンシャルに送出する。これによっ
て、バッファメモリは連続的な出力チャネルの代わりに
セルを並直列変換器に出力する。この並直列変換器は、
サイクル中のセルの位置に従って、このセルを所望の出
力チャネルに移動する。
【0007】一方、ServelはATM信号をルーチングす
るシステムについても開示している。このシステムにお
いては、異なるフォーマットを有する信号を扱うことは
できない。このように、Servelのシステムにおいては、
同期転送モード(STM)を扱うことはできない。とこ
ろで、STM信号はヘッダを有しない固定長(通常1バ
イト長)の同期信号である。すなわち、STM信号は宛
先を示す先頭バイトを含んでいない。その代わり、これ
らの信号の同期的な特徴によって信号の適当なルーチン
グをすることができる。これについて以下に説明する。
るシステムについても開示している。このシステムにお
いては、異なるフォーマットを有する信号を扱うことは
できない。このように、Servelのシステムにおいては、
同期転送モード(STM)を扱うことはできない。とこ
ろで、STM信号はヘッダを有しない固定長(通常1バ
イト長)の同期信号である。すなわち、STM信号は宛
先を示す先頭バイトを含んでいない。その代わり、これ
らの信号の同期的な特徴によって信号の適当なルーチン
グをすることができる。これについて以下に説明する。
【0008】ATM及びSTMの双方を交換できる本発
明の共通メモリデータスイッチを理解するために、従来
のATM及びSTM共通メモリデータスイッチについて
まず説明する。図1はSTMを処理する従来の共通メモ
リスイッチを示す。図1において、スイッチ10は、マ
ルチプレクサ14にサイクリックにカップルされた複数
のスイッチ入力チャネル12を含む。マルチプレクサ1
4は、データバス16を通じて共通メモリ22のデータ
入力20に接続されている。バス32は共通メモリのデ
ータ出力23とサイクリックデマルチプレクサ34に接
続される。デマルチプレクサ34は、複数の入力チャネ
ル12と同じ数の、複数のスイッチ出力チャネル36に
接続される。電源を入れたとき、チャネルカウンタ18
は ”1”に初期化される。チャネルカウンタ18はス
イッチ入力チャネル12又はスイッチ出力チャネル36
と同じ数になった後はオーバーフローする。チャネルカ
ウンタ18の出力は共通メモリ22の書込アドレス2
4、及びプログラマブル蓄積手段28の読み出しアドレ
ス26に接続される。
明の共通メモリデータスイッチを理解するために、従来
のATM及びSTM共通メモリデータスイッチについて
まず説明する。図1はSTMを処理する従来の共通メモ
リスイッチを示す。図1において、スイッチ10は、マ
ルチプレクサ14にサイクリックにカップルされた複数
のスイッチ入力チャネル12を含む。マルチプレクサ1
4は、データバス16を通じて共通メモリ22のデータ
入力20に接続されている。バス32は共通メモリのデ
ータ出力23とサイクリックデマルチプレクサ34に接
続される。デマルチプレクサ34は、複数の入力チャネ
ル12と同じ数の、複数のスイッチ出力チャネル36に
接続される。電源を入れたとき、チャネルカウンタ18
は ”1”に初期化される。チャネルカウンタ18はス
イッチ入力チャネル12又はスイッチ出力チャネル36
と同じ数になった後はオーバーフローする。チャネルカ
ウンタ18の出力は共通メモリ22の書込アドレス2
4、及びプログラマブル蓄積手段28の読み出しアドレ
ス26に接続される。
【0009】プログラマブル蓄積手段28は図示されな
い制御プロセッサからの線29上の制御信号によってプ
ログラムされる。プログラマブル蓄積手段28からのデ
ータ出力30は共通メモリ22の読み出しアドレス入力
31に入力する。図示されないシステムクロック信号は
マルチプレクサ14、共通メモリ22、デマルチプレク
サ34、プログラマブル蓄積手段28及びチャネルカウ
ンタ18にそれぞれ供給される。連続したシステムクロ
ックパルス間のパルス間隔は「タイムスロット」と呼ば
れる。
い制御プロセッサからの線29上の制御信号によってプ
ログラムされる。プログラマブル蓄積手段28からのデ
ータ出力30は共通メモリ22の読み出しアドレス入力
31に入力する。図示されないシステムクロック信号は
マルチプレクサ14、共通メモリ22、デマルチプレク
サ34、プログラマブル蓄積手段28及びチャネルカウ
ンタ18にそれぞれ供給される。連続したシステムクロ
ックパルス間のパルス間隔は「タイムスロット」と呼ば
れる。
【0010】次に従来の技術の動作について説明する。
スイッチ10はスイッチ入力チャネル12上の固定長の
直列伝送STM信号を受信する。各STM信号は1バイ
ト長のデータワードであるとする。マルチプレクサ14
は各チャネルからのワードを累積し、連続チャネルから
の並列ワードを、各タイムスロット毎に1つの並列ワー
ドをデータバス16に出力する。その後、マルチプレク
サ14はこの過程をサイクリックに繰り返す。チャネル
カウンタ18はシステムクロックの各パルスによって、
タイムスロットのスタート時点からカウンタを歩進す
る。従って、カウント値は1から始まり最後のチャネル
になった時にオーバーフローする。チャネルカウンタ1
8のカウント出力は常にデータバス16上のワードの発
信者チャネルを表示する。例えば、第3番目のチャネル
からの並列ワードが出力されると、チャネルカウンタ1
8の現在のカウントは”3”となる。チャネルカウンタ
18上の現在のカウントが共通メモリ22の書込アドレ
ス24に入力すると、データバス16上のワードはカウ
ント値で示されたアドレスに書き込まれる。このよう
に、ワードは、共通メモリ22中で、ワードのスイッチ
入力チャネル12で表示されたアドレスにストアされ
る。
スイッチ10はスイッチ入力チャネル12上の固定長の
直列伝送STM信号を受信する。各STM信号は1バイ
ト長のデータワードであるとする。マルチプレクサ14
は各チャネルからのワードを累積し、連続チャネルから
の並列ワードを、各タイムスロット毎に1つの並列ワー
ドをデータバス16に出力する。その後、マルチプレク
サ14はこの過程をサイクリックに繰り返す。チャネル
カウンタ18はシステムクロックの各パルスによって、
タイムスロットのスタート時点からカウンタを歩進す
る。従って、カウント値は1から始まり最後のチャネル
になった時にオーバーフローする。チャネルカウンタ1
8のカウント出力は常にデータバス16上のワードの発
信者チャネルを表示する。例えば、第3番目のチャネル
からの並列ワードが出力されると、チャネルカウンタ1
8の現在のカウントは”3”となる。チャネルカウンタ
18上の現在のカウントが共通メモリ22の書込アドレ
ス24に入力すると、データバス16上のワードはカウ
ント値で示されたアドレスに書き込まれる。このよう
に、ワードは、共通メモリ22中で、ワードのスイッチ
入力チャネル12で表示されたアドレスにストアされ
る。
【0011】プログラマブル蓄積手段28のアドレスは
スイッチ10の各スイッチ出力チャネル番号を表す。こ
のデータの内容は制御プロセッサにより、各アドレスの
入力チャネル番号によってプログラムされる。このよう
に、プログラマブル蓄積手段28は各出力チャネルに接
続されるべき入力チャネルを表示する参照テーブルであ
る。チャネルカウンタ18はプログラマブル蓄積手段2
8をアドレスし、プログラマブル蓄積手段28中の、現
在のカウント値によって表示されるアドレスにストアさ
れたデータを共通メモリ22の読み出しアドレス入力3
1に出力する。このため、チャネルカウンタ18はプロ
グラマブル蓄積手段28に出力チャネル番号を特定し、
このプログラマブル蓄積手段28は入力チャネルが出力
チャネルに接続されるように入力チャネル番号を返送す
る。共通メモリ22は入力チャネル番号を表示するアド
レスにワードをストアするので、共通メモリ22は、プ
ログラマブル蓄積手段28からの読み出しアドレスに応
答して、現在のカウント値によって表示される出力チャ
ネルに接続されるべき、入力チャネルからのワードを出
力する。
スイッチ10の各スイッチ出力チャネル番号を表す。こ
のデータの内容は制御プロセッサにより、各アドレスの
入力チャネル番号によってプログラムされる。このよう
に、プログラマブル蓄積手段28は各出力チャネルに接
続されるべき入力チャネルを表示する参照テーブルであ
る。チャネルカウンタ18はプログラマブル蓄積手段2
8をアドレスし、プログラマブル蓄積手段28中の、現
在のカウント値によって表示されるアドレスにストアさ
れたデータを共通メモリ22の読み出しアドレス入力3
1に出力する。このため、チャネルカウンタ18はプロ
グラマブル蓄積手段28に出力チャネル番号を特定し、
このプログラマブル蓄積手段28は入力チャネルが出力
チャネルに接続されるように入力チャネル番号を返送す
る。共通メモリ22は入力チャネル番号を表示するアド
レスにワードをストアするので、共通メモリ22は、プ
ログラマブル蓄積手段28からの読み出しアドレスに応
答して、現在のカウント値によって表示される出力チャ
ネルに接続されるべき、入力チャネルからのワードを出
力する。
【0012】さらに、共通メモリ22からの出力された
ワードを直列形式のワードに変換し、連続する出力チャ
ネルを送信するデマルチプレクサ34は、システムクロ
ックと適当な初期化によってチャネルカウンタ18と同
期する。このようにして、入力チャネルワードはプログ
ラマブル蓄積手段28によって表示された出力チャネル
に効率よくルーチングできる。
ワードを直列形式のワードに変換し、連続する出力チャ
ネルを送信するデマルチプレクサ34は、システムクロ
ックと適当な初期化によってチャネルカウンタ18と同
期する。このようにして、入力チャネルワードはプログ
ラマブル蓄積手段28によって表示された出力チャネル
に効率よくルーチングできる。
【0013】なお、このシステムでは、1以上の入力チ
ャネルからのワードに対して1つの出力チャネルを割り
当てることはできない。これは、各出力チャネルはプロ
グラマブル蓄積手段28を介して1つの入力チャネルと
のみ関連するからである。さらに、このSTMスイッチ
はスピードの異なるチャネルとは通信できない。
ャネルからのワードに対して1つの出力チャネルを割り
当てることはできない。これは、各出力チャネルはプロ
グラマブル蓄積手段28を介して1つの入力チャネルと
のみ関連するからである。さらに、このSTMスイッチ
はスピードの異なるチャネルとは通信できない。
【0014】図2は前述のServelのスイッチと良く似た
ATM信号ルーチングのための従来のスイッチを示す。
各信号は、例えば、2バイトの宛先情報を含む64バイ
ト長のセルである。ヘッダはオプションとして、例え
ば、優先権のような他の情報を含んでもよい。図2にお
いて、複数のスイッチ入力チャネル42はスイッチ40
のサイクリックマルチプレクサ44に入力する。バス4
6は共通メモリ52のデータ入力50に入力する。スプ
リッタ47はバス46上のセルのヘッダをルータ58に
入力するバス46aにコピーする。位置カウンタ48の
出力はルータ58及び共通メモリ52のアドレス入力5
4に入力する。ルータ58の出力は制御FIFO59に
入力し、順々にマルチプレクサ60に出力される。制御
FIFO59は複数のFIFO待ち行列68を含み、各
出力チャネルに割り当てられている。各待ち行列68の
フット69はルータ58から入力し、各待ち行列のヘッ
ド70はマルチプレクサ60に入力する。
ATM信号ルーチングのための従来のスイッチを示す。
各信号は、例えば、2バイトの宛先情報を含む64バイ
ト長のセルである。ヘッダはオプションとして、例え
ば、優先権のような他の情報を含んでもよい。図2にお
いて、複数のスイッチ入力チャネル42はスイッチ40
のサイクリックマルチプレクサ44に入力する。バス4
6は共通メモリ52のデータ入力50に入力する。スプ
リッタ47はバス46上のセルのヘッダをルータ58に
入力するバス46aにコピーする。位置カウンタ48の
出力はルータ58及び共通メモリ52のアドレス入力5
4に入力する。ルータ58の出力は制御FIFO59に
入力し、順々にマルチプレクサ60に出力される。制御
FIFO59は複数のFIFO待ち行列68を含み、各
出力チャネルに割り当てられている。各待ち行列68の
フット69はルータ58から入力し、各待ち行列のヘッ
ド70はマルチプレクサ60に入力する。
【0015】さらに、ルータ58は図示されていない各
待ち行列の書込可入力端子に入力する。マルチプレクサ
60の出力は共通メモリ52の読み出しアドレス入力6
1に接続される。バス62は共通メモリ52のデータ出
力63とサイクリックデマルチプレクサ64の間に接続
される。デマルチプレクサ64はスイッチ出力チャネル
66とカップルされ、入力チャネル数と同じ出力チャネ
ル数を有する。なお、図示されないシステムクロック信
号はスイッチ40の各要素にそれぞれ供給される。シス
テムクロックパルス間のパルス間隔は「タイムスロッ
ト」と呼ばれる。
待ち行列の書込可入力端子に入力する。マルチプレクサ
60の出力は共通メモリ52の読み出しアドレス入力6
1に接続される。バス62は共通メモリ52のデータ出
力63とサイクリックデマルチプレクサ64の間に接続
される。デマルチプレクサ64はスイッチ出力チャネル
66とカップルされ、入力チャネル数と同じ出力チャネ
ル数を有する。なお、図示されないシステムクロック信
号はスイッチ40の各要素にそれぞれ供給される。シス
テムクロックパルス間のパルス間隔は「タイムスロッ
ト」と呼ばれる。
【0016】次に、この従来技術の動作について説明す
る。スイッチ40はスイッチ入力チャネル42上の直列
伝送ATM信号を受信する。マルチプレクサ44は各チ
ャネルからのデータセル(又は空きセル)を累積し、シ
ステムクロックからのクロックパルスに応答して、連続
チャネルからの並列セルを、タイムスロット毎に1つの
セルをデータバス46に出力する。従って、ATMセル
はスイッチ40の外には非同期で伝送されるが、スイッ
チ40中の並列ATMセルは同期的に処理される。
る。スイッチ40はスイッチ入力チャネル42上の直列
伝送ATM信号を受信する。マルチプレクサ44は各チ
ャネルからのデータセル(又は空きセル)を累積し、シ
ステムクロックからのクロックパルスに応答して、連続
チャネルからの並列セルを、タイムスロット毎に1つの
セルをデータバス46に出力する。従って、ATMセル
はスイッチ40の外には非同期で伝送されるが、スイッ
チ40中の並列ATMセルは同期的に処理される。
【0017】電源を入れたとき、位置カウンタ48は
”1”に初期化される。位置カウンタ48はスイッチ
入力チャネル42又はスイッチ出力チャネル66と同じ
数になった後はオーバーフローするように構成される。
このチャネル数は共通メモリ52中の読み出されていな
いデータが重複して書込まれないように選択される。そ
の理由については以下に述べる。カウンタはシステムク
ロックに応答して歩進され、位置カウンタ48の現在の
カウント値は共通メモリ52の書込アドレス入力54に
入力する。これによって、バス46上のセルは位置カウ
ンタ48のカウント値で表示されるアドレスに書込まれ
る。
”1”に初期化される。位置カウンタ48はスイッチ
入力チャネル42又はスイッチ出力チャネル66と同じ
数になった後はオーバーフローするように構成される。
このチャネル数は共通メモリ52中の読み出されていな
いデータが重複して書込まれないように選択される。そ
の理由については以下に述べる。カウンタはシステムク
ロックに応答して歩進され、位置カウンタ48の現在の
カウント値は共通メモリ52の書込アドレス入力54に
入力する。これによって、バス46上のセルは位置カウ
ンタ48のカウント値で表示されるアドレスに書込まれ
る。
【0018】共通メモリ52に現在ストアされている特
定のセルに対して所望の宛先を表示する各セルのヘッダ
は、バス46aを介してルータ58に入力する。ルータ
58は、現在のカウント値をフット69に読み出すため
に、宛先情報を使用して所望のスイッチ出力チャネルに
割り当てられた待ち行列を書込可にする。従って、特定
の出力チャネルに割り当てられた待ち行列は共通メモリ
52で特定の出力チャネルに対して所望のセルのアドレ
スを表示するデータを保持する。システムクロックと適
当な初期化よって、マルチプレクサ60はデマルチプレ
クサ64と同期し、デマルチプレクサ64がバス62の
N番目の出力チャネルに接続される時、マルチプレクサ
60はN番目の待ち行列のヘッドからのデータアイテム
を読み出す。従って、マルチプレクサ60によってデー
タアイテムが待ち行列から読み出される時、データアイ
テムは共通メモリ52の読み出しアドレス61に入力さ
れる。共通メモリ52は、現在デマルチプレクサ64と
接続されている出力チャネル上にセルを出力する。
定のセルに対して所望の宛先を表示する各セルのヘッダ
は、バス46aを介してルータ58に入力する。ルータ
58は、現在のカウント値をフット69に読み出すため
に、宛先情報を使用して所望のスイッチ出力チャネルに
割り当てられた待ち行列を書込可にする。従って、特定
の出力チャネルに割り当てられた待ち行列は共通メモリ
52で特定の出力チャネルに対して所望のセルのアドレ
スを表示するデータを保持する。システムクロックと適
当な初期化よって、マルチプレクサ60はデマルチプレ
クサ64と同期し、デマルチプレクサ64がバス62の
N番目の出力チャネルに接続される時、マルチプレクサ
60はN番目の待ち行列のヘッドからのデータアイテム
を読み出す。従って、マルチプレクサ60によってデー
タアイテムが待ち行列から読み出される時、データアイ
テムは共通メモリ52の読み出しアドレス61に入力さ
れる。共通メモリ52は、現在デマルチプレクサ64と
接続されている出力チャネル上にセルを出力する。
【0019】図2のスイッチ構成において、1以上の入
力チャネルからのセルは1つの出力チャネルに対して予
定できる。そのような環境下では、もしカウンタが入力
数をカウントした後にオーバーフローしたら、特定の出
力チャネルに対して予定された共通メモリ52中の第2
のエントリはそれが読み出される前に重ね書きすること
ができる。カウンタが入力チャネル数より大きい数をカ
ウントした後にのみオーバーフローするのはこの理由か
らである。オーバーフローに対して選択された実際の数
は出力チャネルのどれかに対して待ち行列になっている
セルの最大予想レートに依存する。
力チャネルからのセルは1つの出力チャネルに対して予
定できる。そのような環境下では、もしカウンタが入力
数をカウントした後にオーバーフローしたら、特定の出
力チャネルに対して予定された共通メモリ52中の第2
のエントリはそれが読み出される前に重ね書きすること
ができる。カウンタが入力チャネル数より大きい数をカ
ウントした後にのみオーバーフローするのはこの理由か
らである。オーバーフローに対して選択された実際の数
は出力チャネルのどれかに対して待ち行列になっている
セルの最大予想レートに依存する。
【0020】スプリッタ47とバス46、46aに到達
した空きセルは有効な宛先アドレスを含んでいない。1
つの方法は位置カウンタ48によって現在指定されてい
る共通メモリ52の書込アドレス入力54にそのような
空きセルを書込むことである。しかしながら、このアド
レスは制御FIFO59のどこにもストアされない。従
って、位置カウンタ48は歩進されず、そのため次の空
きでないセルが共通メモリ52中で空きセルに重ね書き
される。
した空きセルは有効な宛先アドレスを含んでいない。1
つの方法は位置カウンタ48によって現在指定されてい
る共通メモリ52の書込アドレス入力54にそのような
空きセルを書込むことである。しかしながら、このアド
レスは制御FIFO59のどこにもストアされない。従
って、位置カウンタ48は歩進されず、そのため次の空
きでないセルが共通メモリ52中で空きセルに重ね書き
される。
【0021】出力側では、マルチプレクサ60が読み出
しアドレス61を回復するように設定されるとき、制御
FIFO59は空きになる。その場合は空きセルはデマ
ルチプレクサ64によって現在選択されているチャネル
に送られるべきである。これを実現するための1つの方
法は、共通メモリ52中の位置カウンタ48によって使
用されないアドレス(例えば、アドレス0)に1つの位
置を確保し、初期化の時に空きセルをそこにストアする
ことである。その後、この値(例えば、0)が空きのF
IFOによって出力されるようにFIFO論理を設定す
る。このようにして、空きセルは、要求があったときに
バス62に現れる。
しアドレス61を回復するように設定されるとき、制御
FIFO59は空きになる。その場合は空きセルはデマ
ルチプレクサ64によって現在選択されているチャネル
に送られるべきである。これを実現するための1つの方
法は、共通メモリ52中の位置カウンタ48によって使
用されないアドレス(例えば、アドレス0)に1つの位
置を確保し、初期化の時に空きセルをそこにストアする
ことである。その後、この値(例えば、0)が空きのF
IFOによって出力されるようにFIFO論理を設定す
る。このようにして、空きセルは、要求があったときに
バス62に現れる。
【0022】
【発明が解決しようとする課題】しかしながら、図2の
ようなATM信号をルーチングする装置においては、異
なるフォーマットを有する信号を扱うことはできず、ま
た、同期転送モード(STM)を同時に扱うこともでき
なかった。さらに、異なるフォーマットを有する信号又
は同期転送モード(STM)を扱うことはできなかっ
た。さらに、このSTMスイッチはスピードの異なるチ
ャネルとは通信できなかった。
ようなATM信号をルーチングする装置においては、異
なるフォーマットを有する信号を扱うことはできず、ま
た、同期転送モード(STM)を同時に扱うこともでき
なかった。さらに、異なるフォーマットを有する信号又
は同期転送モード(STM)を扱うことはできなかっ
た。さらに、このSTMスイッチはスピードの異なるチ
ャネルとは通信できなかった。
【0023】
【課題を解決するための手段】本発明の主な目的は現在
良く知られているデータ交換システムの上述のような欠
点を解決することにある。この発明は、複数スイッチ入
力チャネル上のディジタル情報信号を、複数スイッチの
出力選択チャネルにルーチングするための共通メモリス
イッチを供給する。この信号は固定長ディジタルデータ
セルを含み、各セルはATMセル又はSTMワードのい
ずれかを含む。ヘッダはルーチング情報を含み、セルを
表示するフラッグはATMセル又はSTMワードのいず
れかを含む。
良く知られているデータ交換システムの上述のような欠
点を解決することにある。この発明は、複数スイッチ入
力チャネル上のディジタル情報信号を、複数スイッチの
出力選択チャネルにルーチングするための共通メモリス
イッチを供給する。この信号は固定長ディジタルデータ
セルを含み、各セルはATMセル又はSTMワードのい
ずれかを含む。ヘッダはルーチング情報を含み、セルを
表示するフラッグはATMセル又はSTMワードのいず
れかを含む。
【0024】本発明は、複数のスイッチ入力チャネル上
のディジタル情報信号を複数のスイッチ出力チャネルの
選択された1つにルーチングするために、前記信号は情
報固定長ディジタルデータセルを含み、各セルはATM
セル又はSTMワードのいずれかを含み、ヘッダはルー
チング情報を有し、セルを表示するフラッグはATMセ
ル又はSTMワードを含むディジタル情報信号ルーチン
グのための共通メモリスイッチにおいて、(a) 複数
のスイッチ入力チャネルに接続され、前記スイッチ入力
チャネルの1つから受信した受信セルをそれぞれ送出す
るための受信手段と;(b) 複数のスイッチ出力チャ
ネルに接続され、前記受信手段と同期し、複数のスイッ
チ出力チャネルの1つに対応するセルをそれぞれ送信す
る送信手段と;(c)前記受信手段の出力に接続された
ヘッダ読み取り手段と(104);(d)第1のセル処
理手段と;{この第1の手段は次の手段を含む。 前
記受信手段の出力に応じたデータ入力を有し、メモリア
ドレスにATMセルを含むセルをストアするための第1
の共通メモリ手段(100)、 前記複数のスイッチ
出力チャネルの数に等しく、おのおのが前記出力チャネ
ルの1つに割り当てられた、複数の待ち行列手段(11
6)、 ヘッダ読み取り手段によって読み取られたヘ
ッダのフラッグがATMセルを含むセルを表示すると
き、前記ヘッダ読み取り手段に応答する手段、この手段
は(1)前記複数の待ち行列手段の1つを動作させ、こ
の待ち行列手段は、前記ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられ、前
記セルがストアされるメモリアドレスにストアされ、
(2)前記送信手段がセルをメモリアドレスに伝送する
スイッチ出力チャネルに割り当てられた前記複数の待ち
行列の1つを識別し、前記メモリアドレスの前記第1の
共通メモリ手段から読み出す。}(e)第2のセル処理
手段と;{この第2のセル手段は以下の手段を含む。
前記受信手段の出力に応じたデータ入力を有し、セル
のソースを示すメモリアドレスにSTMワードを含むセ
ルをストアするための第2の共通メモリ手段(90)、
前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第2の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。}を備えたディジタル情報信号ルーチングのための
共通メモリスイッチである。
のディジタル情報信号を複数のスイッチ出力チャネルの
選択された1つにルーチングするために、前記信号は情
報固定長ディジタルデータセルを含み、各セルはATM
セル又はSTMワードのいずれかを含み、ヘッダはルー
チング情報を有し、セルを表示するフラッグはATMセ
ル又はSTMワードを含むディジタル情報信号ルーチン
グのための共通メモリスイッチにおいて、(a) 複数
のスイッチ入力チャネルに接続され、前記スイッチ入力
チャネルの1つから受信した受信セルをそれぞれ送出す
るための受信手段と;(b) 複数のスイッチ出力チャ
ネルに接続され、前記受信手段と同期し、複数のスイッ
チ出力チャネルの1つに対応するセルをそれぞれ送信す
る送信手段と;(c)前記受信手段の出力に接続された
ヘッダ読み取り手段と(104);(d)第1のセル処
理手段と;{この第1の手段は次の手段を含む。 前
記受信手段の出力に応じたデータ入力を有し、メモリア
ドレスにATMセルを含むセルをストアするための第1
の共通メモリ手段(100)、 前記複数のスイッチ
出力チャネルの数に等しく、おのおのが前記出力チャネ
ルの1つに割り当てられた、複数の待ち行列手段(11
6)、 ヘッダ読み取り手段によって読み取られたヘ
ッダのフラッグがATMセルを含むセルを表示すると
き、前記ヘッダ読み取り手段に応答する手段、この手段
は(1)前記複数の待ち行列手段の1つを動作させ、こ
の待ち行列手段は、前記ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられ、前
記セルがストアされるメモリアドレスにストアされ、
(2)前記送信手段がセルをメモリアドレスに伝送する
スイッチ出力チャネルに割り当てられた前記複数の待ち
行列の1つを識別し、前記メモリアドレスの前記第1の
共通メモリ手段から読み出す。}(e)第2のセル処理
手段と;{この第2のセル手段は以下の手段を含む。
前記受信手段の出力に応じたデータ入力を有し、セル
のソースを示すメモリアドレスにSTMワードを含むセ
ルをストアするための第2の共通メモリ手段(90)、
前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第2の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。}を備えたディジタル情報信号ルーチングのための
共通メモリスイッチである。
【0025】本発明の他の観点は、(a) チャネルか
ら入力する予め定められた数のSTMワードを累積する
ステップと;(b) ステップ(a)におけるSTMワ
ードの累積値に、予め定められたルーチング情報とST
Mワードを含む表示を有するヘッダを加えスイッチセル
を生成するステップと;(c) チャネルから入力する
ATMセルを受信するステップと;(d) ステップ
(c)で受信されたATMセルに、ルーチング情報とA
TMセルを含む表示を有するヘッダを加えてスイッチセ
ルを生成するステップと;(e) 所定の入りチャネ
ルからの入りスイッチセルをストアし、ATMセルを第
1の共通メモリ手段に含ませ、前記スイッチセルのス
イッチヘッダのルーチング情報によって表示される出チ
ャネルに割り当てられた待ち行列中のスイッチセルに対
してアドレスをストアし、前記出チャネルに割り当て
られた待ち行列中のエントリによって表示される第1の
共通メモリ手段のアドレスにストアされたスイッチセル
を所定の入りチャネルに対応する出チャネルに送信する
ステップと;(f) 所定の入りチャネルからの入り
スイッチセルをストアし、STMワードを第2の共通メ
モリ手段の入りチャネルで表示されたアドレスに含ま
せ、前記入りスイッチセルのスイッチヘッダのルーチ
ング情報によって表示された第2の共通メモリ手段のア
ドレスにストアされたスイッチセルを所定の入りチャネ
ルに対応する出チャネルに送信するステップと;を備え
たディジタル情報信号ルーチングのためのスイッチイン
グ方法である。
ら入力する予め定められた数のSTMワードを累積する
ステップと;(b) ステップ(a)におけるSTMワ
ードの累積値に、予め定められたルーチング情報とST
Mワードを含む表示を有するヘッダを加えスイッチセル
を生成するステップと;(c) チャネルから入力する
ATMセルを受信するステップと;(d) ステップ
(c)で受信されたATMセルに、ルーチング情報とA
TMセルを含む表示を有するヘッダを加えてスイッチセ
ルを生成するステップと;(e) 所定の入りチャネ
ルからの入りスイッチセルをストアし、ATMセルを第
1の共通メモリ手段に含ませ、前記スイッチセルのス
イッチヘッダのルーチング情報によって表示される出チ
ャネルに割り当てられた待ち行列中のスイッチセルに対
してアドレスをストアし、前記出チャネルに割り当て
られた待ち行列中のエントリによって表示される第1の
共通メモリ手段のアドレスにストアされたスイッチセル
を所定の入りチャネルに対応する出チャネルに送信する
ステップと;(f) 所定の入りチャネルからの入り
スイッチセルをストアし、STMワードを第2の共通メ
モリ手段の入りチャネルで表示されたアドレスに含ま
せ、前記入りスイッチセルのスイッチヘッダのルーチ
ング情報によって表示された第2の共通メモリ手段のア
ドレスにストアされたスイッチセルを所定の入りチャネ
ルに対応する出チャネルに送信するステップと;を備え
たディジタル情報信号ルーチングのためのスイッチイン
グ方法である。
【0026】
【作用】本発明においては、同一の交換機において非同
期転送モード(ATM)セルと同期転送モード(ST
M)ワードとを1つの交換機で同時に処理する。チャネ
ルに入力するSTMワードは累積され、それに加えられ
たヘッダはルーチング情報を有し、フラッグはSTMワ
ード含むセルをを表示する。さらに、ヘッダはチャネル
に入力する各ATMセルに加えられる。このヘッダはル
ーチング情報を含み、フラッグはATMセルを含むセル
を表示する。その結果、スイッチセルは共通メモリスイ
ッチのスイッチイング入力チャネルに入力する。所定の
入りチャネルからのATMスイッチセルは、スイッチセ
ルのヘッダのルーチング情報によって表示された出チャ
ネルに割り当てられた待ち行列に入力するメモリアドレ
スにストアされる。同時に、所定の入りチャネルに対応
する出チャネルに対するATMスイッチセルはスイッチ
から読み出され、スイッチヘッダが除去され、出チャネ
ルに送信される。所定の入りチャネルからのSTMスイ
ッチセルは所定の入りチャネルで表示されるアドレスに
ストアされ、同時に、入りセルのルーチング情報によっ
て表示された他の入りチャネルからのストアされたスイ
ッチセルはスイッチから読み出される。
期転送モード(ATM)セルと同期転送モード(ST
M)ワードとを1つの交換機で同時に処理する。チャネ
ルに入力するSTMワードは累積され、それに加えられ
たヘッダはルーチング情報を有し、フラッグはSTMワ
ード含むセルをを表示する。さらに、ヘッダはチャネル
に入力する各ATMセルに加えられる。このヘッダはル
ーチング情報を含み、フラッグはATMセルを含むセル
を表示する。その結果、スイッチセルは共通メモリスイ
ッチのスイッチイング入力チャネルに入力する。所定の
入りチャネルからのATMスイッチセルは、スイッチセ
ルのヘッダのルーチング情報によって表示された出チャ
ネルに割り当てられた待ち行列に入力するメモリアドレ
スにストアされる。同時に、所定の入りチャネルに対応
する出チャネルに対するATMスイッチセルはスイッチ
から読み出され、スイッチヘッダが除去され、出チャネ
ルに送信される。所定の入りチャネルからのSTMスイ
ッチセルは所定の入りチャネルで表示されるアドレスに
ストアされ、同時に、入りセルのルーチング情報によっ
て表示された他の入りチャネルからのストアされたスイ
ッチセルはスイッチから読み出される。
【0027】
【実施例】図3は本発明の1実施例である交換システム
150のブロック図を示す。図3において、この交換シ
ステムはスイッチ80と周辺装置を含む。周辺装置はA
TM信号入出力源164からの入りチャネル162とス
イッチ入力82間に接続されたATM入力周辺装置15
4、及びスイッチ出力チャネル97とATM信号入出力
源164に出力する出チャネル166間に接続されたA
TM出力周辺装置158を含む。各ATM信号入出力源
164はATM入力周辺装置154及びATM出力周辺
装置158に接続され、この2つの周辺装置は対応する
スイッチ80の入出力チャネルに接続される。このよう
に、例えば、もしATM入力周辺装置154がスイッチ
80の入力チャネルNに接続されるとすると、同じAT
M信号入出力源164に接続されるATM出力周辺装置
158はスイッチ80の出力チャネルNに接続される。
150のブロック図を示す。図3において、この交換シ
ステムはスイッチ80と周辺装置を含む。周辺装置はA
TM信号入出力源164からの入りチャネル162とス
イッチ入力82間に接続されたATM入力周辺装置15
4、及びスイッチ出力チャネル97とATM信号入出力
源164に出力する出チャネル166間に接続されたA
TM出力周辺装置158を含む。各ATM信号入出力源
164はATM入力周辺装置154及びATM出力周辺
装置158に接続され、この2つの周辺装置は対応する
スイッチ80の入出力チャネルに接続される。このよう
に、例えば、もしATM入力周辺装置154がスイッチ
80の入力チャネルNに接続されるとすると、同じAT
M信号入出力源164に接続されるATM出力周辺装置
158はスイッチ80の出力チャネルNに接続される。
【0028】周辺装置は、さらに、STM信号入出力源
170からの入りチャネル168とスイッチ入力チャネ
ル82間に接続されたSTM入力周辺装置156、及び
スイッチ出力チャネル97とSTM信号入出力源170
に出力する出チャネル172間に接続されたSTM出力
周辺装置160を含む。STM入力周辺装置156と出
力周辺装置160は対をなし、各々の周辺装置はSTM
信号入出力源170に接続されるとともに、スイッチ8
0の入出力チャネルに接続される。後で説明するよう
に、このような対応の結果、スイッチ80は特定の信号
入出力源で発生した信号を受信し、また同時にスイッチ
80が信号を特定の信号入出力源に信号を送信する間ス
ロットを受信する。ここで、各ATM信号入出力源16
4とSTM信号入出力源170は、例えば、データ通信
装置(DCE)又は他の交換システムからの1つのチャ
ネルであってもよい。
170からの入りチャネル168とスイッチ入力チャネ
ル82間に接続されたSTM入力周辺装置156、及び
スイッチ出力チャネル97とSTM信号入出力源170
に出力する出チャネル172間に接続されたSTM出力
周辺装置160を含む。STM入力周辺装置156と出
力周辺装置160は対をなし、各々の周辺装置はSTM
信号入出力源170に接続されるとともに、スイッチ8
0の入出力チャネルに接続される。後で説明するよう
に、このような対応の結果、スイッチ80は特定の信号
入出力源で発生した信号を受信し、また同時にスイッチ
80が信号を特定の信号入出力源に信号を送信する間ス
ロットを受信する。ここで、各ATM信号入出力源16
4とSTM信号入出力源170は、例えば、データ通信
装置(DCE)又は他の交換システムからの1つのチャ
ネルであってもよい。
【0029】ATM入力周辺装置154はスプリッタ1
74を含み、このスプリッタ174は入りチャネル16
2とパス176a及び176b間に接続される。パス1
76aはヘッダ読み取り装置178に終端され、パス1
76bは結合装置180で終端される。ヘッダ読み取り
装置178は参照テーブル及びスイッチヘッダ発生器1
05に接続され、この参照テーブル及びスイッチヘッダ
発生器105は結合装置180の他の入力に接続され
る。結合装置180の出力はスイッチ入力チャネル82
に接続される。ATM出力周辺装置158はスイッチ出
力チャネル97と出チャネル166間に接続されたスイ
ッチヘッダ除去装置182を含む。このスイッチ出力チ
ャネル97はATM信号入出力源164に接続されたA
TM入力周辺装置154のスイッチ入力チャネル82に
対応している。
74を含み、このスプリッタ174は入りチャネル16
2とパス176a及び176b間に接続される。パス1
76aはヘッダ読み取り装置178に終端され、パス1
76bは結合装置180で終端される。ヘッダ読み取り
装置178は参照テーブル及びスイッチヘッダ発生器1
05に接続され、この参照テーブル及びスイッチヘッダ
発生器105は結合装置180の他の入力に接続され
る。結合装置180の出力はスイッチ入力チャネル82
に接続される。ATM出力周辺装置158はスイッチ出
力チャネル97と出チャネル166間に接続されたスイ
ッチヘッダ除去装置182を含む。このスイッチ出力チ
ャネル97はATM信号入出力源164に接続されたA
TM入力周辺装置154のスイッチ入力チャネル82に
対応している。
【0030】STM入力周辺装置156は入りチャネル
168と結合装置186の一方の入力間に接続されたア
キュムレータ184、及び結合装置186の他の入力に
接続図されたヘッダ発生装置188を含む。ヘッダ発生
装置188は図示されていない接続プロセッサからパス
191を介して入力信号を受信し、結合装置186の他
の入力に信号を出力する。結合装置186はスイッチ入
力チャネル82に出力する。STM出力周辺装置160
はヘッダ除去装置190及びセル分解装置192を含
む。ヘッダ除去装置190はスイッチ出力チャネル97
とセル分解装置192間に接続される。スイッチ出力チ
ャネル97はSTM信号入出力源170に接続されたS
TM入力周辺装置156のスイッチ入力チャネル82に
対応している。セル分解装置192は出チャネル172
に接続される。
168と結合装置186の一方の入力間に接続されたア
キュムレータ184、及び結合装置186の他の入力に
接続図されたヘッダ発生装置188を含む。ヘッダ発生
装置188は図示されていない接続プロセッサからパス
191を介して入力信号を受信し、結合装置186の他
の入力に信号を出力する。結合装置186はスイッチ入
力チャネル82に出力する。STM出力周辺装置160
はヘッダ除去装置190及びセル分解装置192を含
む。ヘッダ除去装置190はスイッチ出力チャネル97
とセル分解装置192間に接続される。スイッチ出力チ
ャネル97はSTM信号入出力源170に接続されたS
TM入力周辺装置156のスイッチ入力チャネル82に
対応している。セル分解装置192は出チャネル172
に接続される。
【0031】図4は情報セルを示す。(a)は本発明で
使用される情報セル、(b)は標準的な情報セルを示す
図である。従来のATM装置におけるATM入力周辺装
置154には図4(b)で示されるセルが入力する。A
TMセルはヘッダ144とデータバイトブロック146
を含む。入りチャネル162を介してATM入力周辺装
置154に入力するATMセル143はスプリッタ17
4によってパス176aとパス176bにコピーされ
る。ヘッダ読み取り装置178はヘッダ144を入りセ
ルから参照テーブル及びスイッチヘッダ発生器105に
送出する。参照テーブル及びスイッチヘッダ発生器10
5は図4(a)に示すヘッダルーチングバイト136を
参照し、スイッチヘッダ132を結合装置180に出力
する。
使用される情報セル、(b)は標準的な情報セルを示す
図である。従来のATM装置におけるATM入力周辺装
置154には図4(b)で示されるセルが入力する。A
TMセルはヘッダ144とデータバイトブロック146
を含む。入りチャネル162を介してATM入力周辺装
置154に入力するATMセル143はスプリッタ17
4によってパス176aとパス176bにコピーされ
る。ヘッダ読み取り装置178はヘッダ144を入りセ
ルから参照テーブル及びスイッチヘッダ発生器105に
送出する。参照テーブル及びスイッチヘッダ発生器10
5は図4(a)に示すヘッダルーチングバイト136を
参照し、スイッチヘッダ132を結合装置180に出力
する。
【0032】スイッチヘッダ132はルーチングバイト
のみでなくATMセルを表示するフラッグバイト134
及びエラーチェックバイト138をも含む。このスイッ
チヘッダ132はその後結合装置180で入りセルと結
合され、図4(a)の修正セル130を出力する。この
修正セル130はスイッチ80のスイッチ入力チャネル
82に送出される。入りATMセルのヘッダ144はセ
ルの宛先を表示する。参照テーブル及びスイッチヘッダ
発生器105はスイッチ80へのルーチングを行うヘッ
ダ144を翻訳し、セルがその目的の宛先に送出される
ように出力チャネル番号を表示する。スイッチ出力チャ
ネル97を介してスイッチ80から出力される修正セル
130は、スイッチヘッダ除去装置182によってスイ
ッチヘッダ132が除去され、ルーチング出ATMセル
は、再び図4(b)のATMセル143の形式で出チャ
ネル166を介して出力される。
のみでなくATMセルを表示するフラッグバイト134
及びエラーチェックバイト138をも含む。このスイッ
チヘッダ132はその後結合装置180で入りセルと結
合され、図4(a)の修正セル130を出力する。この
修正セル130はスイッチ80のスイッチ入力チャネル
82に送出される。入りATMセルのヘッダ144はセ
ルの宛先を表示する。参照テーブル及びスイッチヘッダ
発生器105はスイッチ80へのルーチングを行うヘッ
ダ144を翻訳し、セルがその目的の宛先に送出される
ように出力チャネル番号を表示する。スイッチ出力チャ
ネル97を介してスイッチ80から出力される修正セル
130は、スイッチヘッダ除去装置182によってスイ
ッチヘッダ132が除去され、ルーチング出ATMセル
は、再び図4(b)のATMセル143の形式で出チャ
ネル166を介して出力される。
【0033】各STM入力周辺装置156は、STMバ
イト又はワード形式のSTM信号を入りチャネル168
から受信する。アキュムレータ184はSTMバイトを
図4(a)の修正セル130のデータブロック140を
構成するに十分なバイトが埋まるまでSTMバイトを累
積し、その後、累積されたブロックを結合装置186に
送出する。ヘッダ発生装置188はスイッチヘッダ13
2を生成し、このスイッチヘッダ132も同様にスイッ
チ入力における図4(a)のセルの形式を有するSTM
セルを構成するために結合装置186に送出される。ヘ
ッダ発生装置188で生成されたヘッダはSTMセルを
表示するフラッグバイト134及びルータバイトを含
む。このルータバイトは、スイッチ80から読み出され
るSTMセルからスイッチ入力チャネル番号を、新たに
生成されたSTMセルを有するタイムスロット中におい
て識別する。ヘッダルーチングバイト136は図示され
ていない接続プロセッサからパス191を介してヘッダ
発生装置188に送出される。後述するように、この接
続プロセッサはスイッチ80を介してSTM信号のルー
チングを制御する。
イト又はワード形式のSTM信号を入りチャネル168
から受信する。アキュムレータ184はSTMバイトを
図4(a)の修正セル130のデータブロック140を
構成するに十分なバイトが埋まるまでSTMバイトを累
積し、その後、累積されたブロックを結合装置186に
送出する。ヘッダ発生装置188はスイッチヘッダ13
2を生成し、このスイッチヘッダ132も同様にスイッ
チ入力における図4(a)のセルの形式を有するSTM
セルを構成するために結合装置186に送出される。ヘ
ッダ発生装置188で生成されたヘッダはSTMセルを
表示するフラッグバイト134及びルータバイトを含
む。このルータバイトは、スイッチ80から読み出され
るSTMセルからスイッチ入力チャネル番号を、新たに
生成されたSTMセルを有するタイムスロット中におい
て識別する。ヘッダルーチングバイト136は図示され
ていない接続プロセッサからパス191を介してヘッダ
発生装置188に送出される。後述するように、この接
続プロセッサはスイッチ80を介してSTM信号のルー
チングを制御する。
【0034】図4(a)の修正セル130のスイッチヘ
ッダ132は8バイト長であり、フラッグバイト13
4、ヘッダルーチングバイト136及びエラーチェック
バイト138を含んでいる。フラッグバイト134はセ
ルがATMセルであるかSTMセルであるかを表示する
ためのものである。修正セル130のデータブロック1
40は54バイト長である。入力周辺装置は、オプショ
ンによってエラーチェックバイト142を修正セル13
0のデータブロック140に追加することができる。
ッダ132は8バイト長であり、フラッグバイト13
4、ヘッダルーチングバイト136及びエラーチェック
バイト138を含んでいる。フラッグバイト134はセ
ルがATMセルであるかSTMセルであるかを表示する
ためのものである。修正セル130のデータブロック1
40は54バイト長である。入力周辺装置は、オプショ
ンによってエラーチェックバイト142を修正セル13
0のデータブロック140に追加することができる。
【0035】図5は本発明のスイッチ80の詳細図であ
る。スイッチ入力チャネル82はサイクリックマルチプ
レクサ84から構成される受信手段に接続される。マル
チプレクサ84はバス86に出力し、このバス86はス
プリッタ88でバス86a、86b及び86cに分岐さ
れる。バス86aはSTM共通メモリ90のデータ入力
87に接続される。STM共通メモリ90のデータ出力
89はバス92を介して結合装置94に接続される。結
合装置94はサイクリックデマルチプレクサ96から構
成される送信手段に接続される。デマルチプレクサ96
は複数のスイッチ出力チャネル97に接続される。バス
86cはATM共通メモリ100のデータ入力99に接
続される。ATM共通メモリ100のデータ出力101
は、バス102及び結合装置94を介してデマルチプレ
クサ96に結合される。バス86bはヘッダ読み取り装
置104に接続され、ヘッダ読み取り装置104はコン
トローラ106に接続される。コントローラ106はヘ
ッダ情報をSTM共通メモリ90の書込アドレス入力1
09にバス108を介して出力するとともに、バス11
2を介してルータ110に出力する。さらに、コントロ
ーラ106は信号パス111を介して2位置スイッチ1
13の制御入力に出力する。さらに、コントローラ10
6はディスエイブル信号をパス121を介してATMカ
ウンタ114に送出し、空きカウンタを処理する。これ
については後で述べる。
る。スイッチ入力チャネル82はサイクリックマルチプ
レクサ84から構成される受信手段に接続される。マル
チプレクサ84はバス86に出力し、このバス86はス
プリッタ88でバス86a、86b及び86cに分岐さ
れる。バス86aはSTM共通メモリ90のデータ入力
87に接続される。STM共通メモリ90のデータ出力
89はバス92を介して結合装置94に接続される。結
合装置94はサイクリックデマルチプレクサ96から構
成される送信手段に接続される。デマルチプレクサ96
は複数のスイッチ出力チャネル97に接続される。バス
86cはATM共通メモリ100のデータ入力99に接
続される。ATM共通メモリ100のデータ出力101
は、バス102及び結合装置94を介してデマルチプレ
クサ96に結合される。バス86bはヘッダ読み取り装
置104に接続され、ヘッダ読み取り装置104はコン
トローラ106に接続される。コントローラ106はヘ
ッダ情報をSTM共通メモリ90の書込アドレス入力1
09にバス108を介して出力するとともに、バス11
2を介してルータ110に出力する。さらに、コントロ
ーラ106は信号パス111を介して2位置スイッチ1
13の制御入力に出力する。さらに、コントローラ10
6はディスエイブル信号をパス121を介してATMカ
ウンタ114に送出し、空きカウンタを処理する。これ
については後で述べる。
【0036】ATMカウンタ114はバス115を介し
てATM共通メモリ100の書込アドレス入力117に
出力する。さらに、ATMカウンタ114はルータ11
0に出力する。ルータ110は複数の待ち行列手段11
6のデータ入力及び書込可入力に出力する。待ち行列手
段116の各々は複数のスイッチ出力チャネル97のそ
れぞれのチャネルに割り当てられる。複数の待ち行列手
段116の各データ出力はサイクリックマルチプレクサ
118に出力される。マルチプレクサ118は2位置ス
イッチ113及びバス120を介して順々にATM共通
メモリ100の読み出しアドレス入力119に出力す
る。STMカウンタ122はSTM共通メモリ90の書
込アドレス入力125に出力する。システムクロックは
全ての要素にクロック信号を供給する。
てATM共通メモリ100の書込アドレス入力117に
出力する。さらに、ATMカウンタ114はルータ11
0に出力する。ルータ110は複数の待ち行列手段11
6のデータ入力及び書込可入力に出力する。待ち行列手
段116の各々は複数のスイッチ出力チャネル97のそ
れぞれのチャネルに割り当てられる。複数の待ち行列手
段116の各データ出力はサイクリックマルチプレクサ
118に出力される。マルチプレクサ118は2位置ス
イッチ113及びバス120を介して順々にATM共通
メモリ100の読み出しアドレス入力119に出力す
る。STMカウンタ122はSTM共通メモリ90の書
込アドレス入力125に出力する。システムクロックは
全ての要素にクロック信号を供給する。
【0037】セルは、一般には図3に示される交換シス
テム150の外部には直列に伝送される。しかしなが
ら、このセルはスイッチ80の中では並列で伝送され
る。従って、マルチプレクサ84は直並列変換器として
動作し、デマルチプレクサ96は並直列変換器として動
作する。これらの変換器は従来の装置を使用できる。
テム150の外部には直列に伝送される。しかしなが
ら、このセルはスイッチ80の中では並列で伝送され
る。従って、マルチプレクサ84は直並列変換器として
動作し、デマルチプレクサ96は並直列変換器として動
作する。これらの変換器は従来の装置を使用できる。
【0038】以下に、図5のスイッチ80の動作につい
て説明する。スイッチ80はスイッチ入力チャネル82
から直列に伝送されるセルを受信する。マルチプレクサ
84は、各チャネルからのデータセル(又は空きセル)
を累積し、その後システムパルスに応答して、バス86
を介して各タイムスロットに1つの並列セルを連続的に
出力する。タイムスロットの間、バス86上のセルはス
プリッタ88によって分岐され、セルはバス86a、8
6b及び86cに現れる。ATMカウンタ114とST
Mカウンタ122は共に電源オンのときに”1”に初期
設定される。両カウンタは各タイムスロットのはじめか
ら歩進される。
て説明する。スイッチ80はスイッチ入力チャネル82
から直列に伝送されるセルを受信する。マルチプレクサ
84は、各チャネルからのデータセル(又は空きセル)
を累積し、その後システムパルスに応答して、バス86
を介して各タイムスロットに1つの並列セルを連続的に
出力する。タイムスロットの間、バス86上のセルはス
プリッタ88によって分岐され、セルはバス86a、8
6b及び86cに現れる。ATMカウンタ114とST
Mカウンタ122は共に電源オンのときに”1”に初期
設定される。両カウンタは各タイムスロットのはじめか
ら歩進される。
【0039】ATMカウンタ114はカウント数がスイ
ッチ入力チャネル82の数よりも大きくなった後でオー
バーフローするように構成される。STMカウンタ12
2はスイッチ入力チャネルの数をカウントした後にオー
バーフローするように構成される。バス86c上のセル
は、カウンタ出力がATM共通メモリ100の書込アド
レス入力117に入力するので、ATM共通メモリ10
0のATMカウンタ114で表示されるアドレスに書込
まれる。バス86a上のセルはSTMカウンタ122の
カウント値によって表示されるSTM共通メモリ90の
アドレスに書込まらえる。
ッチ入力チャネル82の数よりも大きくなった後でオー
バーフローするように構成される。STMカウンタ12
2はスイッチ入力チャネルの数をカウントした後にオー
バーフローするように構成される。バス86c上のセル
は、カウンタ出力がATM共通メモリ100の書込アド
レス入力117に入力するので、ATM共通メモリ10
0のATMカウンタ114で表示されるアドレスに書込
まれる。バス86a上のセルはSTMカウンタ122の
カウント値によって表示されるSTM共通メモリ90の
アドレスに書込まらえる。
【0040】STMカウンタ122のカウント出力は、
STMカウンタ122がスイッチ入力チャネル数に等し
いカウント値になった後でオーバーフローするので、常
にバス86a上のセルの発信者のスイッチ入力チャネル
82を表している。このように、セルはSTM共通メモ
リ90の発信チャネルを示すアドレスにストアされる。
これは、STM入力周辺装置156、STM信号入出力
源170についても同様である。しかしながら、ATM
共通メモリ100においてストアされたセルに関しては
このような関係はない。
STMカウンタ122がスイッチ入力チャネル数に等し
いカウント値になった後でオーバーフローするので、常
にバス86a上のセルの発信者のスイッチ入力チャネル
82を表している。このように、セルはSTM共通メモ
リ90の発信チャネルを示すアドレスにストアされる。
これは、STM入力周辺装置156、STM信号入出力
源170についても同様である。しかしながら、ATM
共通メモリ100においてストアされたセルに関しては
このような関係はない。
【0041】ヘッダ読み取り装置104は、バス86b
上のセルから、図4(a)に示されるスイッチヘッダ1
32を読み取り、そのヘッダをコントローラ106に送
出する。コントローラ106はヘッダ132のフラッグ
バイト134を識別しセルがATM セルであるかST
Mセルであるかを判断する。セルがATMセルである場
合はルーチングバイトはバス112を介してルータ11
0に送出される。ルータ110はルーチングバイトを用
いて、表示されたスイッチ出力チャネルに割り当てられ
た待ち行列手段116を動作状態にする。これによっ
て、待ち行列手段116が現在のカウントをそのフット
に読み込む。従って、特定の出力チャネルに割り当てら
れた待ち行列手段116は、特定のスイッチ出力チャネ
ル用のATMセルのATM共通メモリ100のアドレス
を表示するデータを保持する。コントローラ106は信
号パス111上の制御信号を送出し、2位置スイッチ1
13をオンにする。これによって2位置スイッチ113
はバス120上のどの信号もATM共通メモリ100の
読み出しアドレス入力119に入力するようにする。
上のセルから、図4(a)に示されるスイッチヘッダ1
32を読み取り、そのヘッダをコントローラ106に送
出する。コントローラ106はヘッダ132のフラッグ
バイト134を識別しセルがATM セルであるかST
Mセルであるかを判断する。セルがATMセルである場
合はルーチングバイトはバス112を介してルータ11
0に送出される。ルータ110はルーチングバイトを用
いて、表示されたスイッチ出力チャネルに割り当てられ
た待ち行列手段116を動作状態にする。これによっ
て、待ち行列手段116が現在のカウントをそのフット
に読み込む。従って、特定の出力チャネルに割り当てら
れた待ち行列手段116は、特定のスイッチ出力チャネ
ル用のATMセルのATM共通メモリ100のアドレス
を表示するデータを保持する。コントローラ106は信
号パス111上の制御信号を送出し、2位置スイッチ1
13をオンにする。これによって2位置スイッチ113
はバス120上のどの信号もATM共通メモリ100の
読み出しアドレス入力119に入力するようにする。
【0042】システムクロックと適切な初期化によっ
て、マルチプレクサ118はデマルチプレクサ96と同
期し、マルチプレクサ118は、デマルチプレクサ96
がバス102を介してN番目の出力チャネルに接続され
たとき、N番目の待ち行列のヘッドからデータアイテム
を読み取る。従って、マルチプレクサ118によってデ
ータアイテムが待ち行列から読み出されたときに、その
データアイテムはATM共通メモリ100に入力する。
その後、ATM共通メモリ100はバス102を介して
セルを現在バスに接続されているデマルチプレクサ96
の出力チャネルに出力される。
て、マルチプレクサ118はデマルチプレクサ96と同
期し、マルチプレクサ118は、デマルチプレクサ96
がバス102を介してN番目の出力チャネルに接続され
たとき、N番目の待ち行列のヘッドからデータアイテム
を読み取る。従って、マルチプレクサ118によってデ
ータアイテムが待ち行列から読み出されたときに、その
データアイテムはATM共通メモリ100に入力する。
その後、ATM共通メモリ100はバス102を介して
セルを現在バスに接続されているデマルチプレクサ96
の出力チャネルに出力される。
【0043】上述のしたように、STMセルの場合は、
ルーチングバイトはスイッチ入力チャネル番号を表示
し、さらに、各スイッチ入力チャネルはSTM共通メモ
リ90中の位置によって表示される。もし、バス86上
の現在のセルがSTMセルであったとしたら、コントロ
ーラ106は、2位置スイッチ113をオフにし、マル
チプレクサ118がATM共通メモリ100から読み出
し動作を初期化することを阻止する。スイッチヘッダ1
32のヘッダルーチングバイト136はその後、バス1
08を介してSTM共通メモリ90の読み出しアドレス
に送出される。この結果、STMセルのルーチングバイ
トによって表示されるスイッチ入力チャネルからどのセ
ルが発信されたかが分かる。このように、ルーチングバ
イトは、実際には、新たに生成されたSTMセルが読み
込まれたタイムスロット中にに読み出されるべきSTM
セルからSTM入力周辺装置(ここではSTM信号入出
力源170)を識別する。
ルーチングバイトはスイッチ入力チャネル番号を表示
し、さらに、各スイッチ入力チャネルはSTM共通メモ
リ90中の位置によって表示される。もし、バス86上
の現在のセルがSTMセルであったとしたら、コントロ
ーラ106は、2位置スイッチ113をオフにし、マル
チプレクサ118がATM共通メモリ100から読み出
し動作を初期化することを阻止する。スイッチヘッダ1
32のヘッダルーチングバイト136はその後、バス1
08を介してSTM共通メモリ90の読み出しアドレス
に送出される。この結果、STMセルのルーチングバイ
トによって表示されるスイッチ入力チャネルからどのセ
ルが発信されたかが分かる。このように、ルーチングバ
イトは、実際には、新たに生成されたSTMセルが読み
込まれたタイムスロット中にに読み出されるべきSTM
セルからSTM入力周辺装置(ここではSTM信号入出
力源170)を識別する。
【0044】図5のスイッチ80において、STM共通
メモリ90とATM共通メモリ100は、双方とも、各
々から1つのタイプのセルのみが読み出されたとして
も、スイッチに入力された全てのセルをストアする。図
5のスイッチはSTM共通メモリ90にSTMセルのみ
がストアされるように変更することもでき、ATM共通
メモリ100にATMセルのみがストアされるように変
更することもできる。すなわち、コントローラ106は
セルがATMセルである場合はSTM共通メモリ90が
メモリにセルを書込むことを禁止することができる。し
かしながら、コントローラ106はSTMカウンタ12
2の歩進とはインタフェースが取られていない。さら
に、コントローラ106はセルがSTMセルである場合
はATM共通メモリ100がメモリにセルを書込むこと
を禁止することができる。さらに、そのような場合は、
ATMカウンタ114の歩進は禁止される。
メモリ90とATM共通メモリ100は、双方とも、各
々から1つのタイプのセルのみが読み出されたとして
も、スイッチに入力された全てのセルをストアする。図
5のスイッチはSTM共通メモリ90にSTMセルのみ
がストアされるように変更することもでき、ATM共通
メモリ100にATMセルのみがストアされるように変
更することもできる。すなわち、コントローラ106は
セルがATMセルである場合はSTM共通メモリ90が
メモリにセルを書込むことを禁止することができる。し
かしながら、コントローラ106はSTMカウンタ12
2の歩進とはインタフェースが取られていない。さら
に、コントローラ106はセルがSTMセルである場合
はATM共通メモリ100がメモリにセルを書込むこと
を禁止することができる。さらに、そのような場合は、
ATMカウンタ114の歩進は禁止される。
【0045】図5のスイッチ80は、さらに、単一の共
通メモリの機能を有するように変更できる。そのような
場合には、メモリの最初の部分は、STMセル用に割り
当てられ、STMカウンタはメモリのそのように割り当
てられた部分をアドレスする。残りのメモリは、メモリ
がアドレスされる前にATMカウンタによって出力され
るカウント値に定数を単に加えることによって、ATM
カウンタによってアドレスされる。
通メモリの機能を有するように変更できる。そのような
場合には、メモリの最初の部分は、STMセル用に割り
当てられ、STMカウンタはメモリのそのように割り当
てられた部分をアドレスする。残りのメモリは、メモリ
がアドレスされる前にATMカウンタによって出力され
るカウント値に定数を単に加えることによって、ATM
カウンタによってアドレスされる。
【0046】2方向通信を行う2つの信号入出力源に先
だって、お互いが自由に通信できることを確保すること
が必要である。これを実現する適切な手段は、当業者に
良く知られたことであるから説明は省略する。
だって、お互いが自由に通信できることを確保すること
が必要である。これを実現する適切な手段は、当業者に
良く知られたことであるから説明は省略する。
【0047】図6は、本発明の他の実施例の交換システ
ムの一部を示す。図6において、スイッチ280は修正
されたスイッチであり、調和したレートで伝送されるS
TMセルを収容する。スイッチ280は、STMヘッダ
の情報の内容が次のように修正されているときに、図3
の交換システムのスイッチ80の代わりに使用される。
スイッチ280を使用するためには、図4の各STMセ
ルのヘッダルーチングバイト136はセルに対するソー
スチャネル282と同じである場合である。これは、他
のSTMセルが最初のSTMセルが読み込まれるタイム
スロット中のスイッチから読み出される場合のソースチ
ャネル282と同様である。
ムの一部を示す。図6において、スイッチ280は修正
されたスイッチであり、調和したレートで伝送されるS
TMセルを収容する。スイッチ280は、STMヘッダ
の情報の内容が次のように修正されているときに、図3
の交換システムのスイッチ80の代わりに使用される。
スイッチ280を使用するためには、図4の各STMセ
ルのヘッダルーチングバイト136はセルに対するソー
スチャネル282と同じである場合である。これは、他
のSTMセルが最初のSTMセルが読み込まれるタイム
スロット中のスイッチから読み出される場合のソースチ
ャネル282と同様である。
【0048】スイッチ280は図3のスイッチ80と同
様である。従って、図3と同じ番号の部品又は装置は同
じ機能を有する部品又は装置である。スイッチ280は
STMカウンタを有しない。図6の実施例においては、
スイッチ入力チャネル82aの1つはサイクリックマル
チプレクサ284の出力に接続されている。マルチプレ
クサ284の入力は2つのソースチャネル282に接続
されている。対応するスイッチ出力チャネル97aはサ
イクリックマルチプレクサ296の入力に接続され、マ
ルチプレクサ296の出力は2つの宛先チャネル297
の接続される。スイッチ280のコントローラ206は
図3のスイッチ80と同様な方法で接続される。しかし
ながら、このコントローラ206の機能は図3のスイッ
チ80中のコントローラ106とは少し異なる。
様である。従って、図3と同じ番号の部品又は装置は同
じ機能を有する部品又は装置である。スイッチ280は
STMカウンタを有しない。図6の実施例においては、
スイッチ入力チャネル82aの1つはサイクリックマル
チプレクサ284の出力に接続されている。マルチプレ
クサ284の入力は2つのソースチャネル282に接続
されている。対応するスイッチ出力チャネル97aはサ
イクリックマルチプレクサ296の入力に接続され、マ
ルチプレクサ296の出力は2つの宛先チャネル297
の接続される。スイッチ280のコントローラ206は
図3のスイッチ80と同様な方法で接続される。しかし
ながら、このコントローラ206の機能は図3のスイッ
チ80中のコントローラ106とは少し異なる。
【0049】図6のスイッチ280の動作について以下
に説明する。ソースチャネル282はスイッチ入力チャ
ネル82と同一であり、最初のチャネルレートでセルを
伝送する。2つのソースチャネル282はマルチプレク
サ284の入力端子を介してSTMチャネルに送出さ
れ、最初のチャネルレートの半分のレートで伝送される
STMセルを運ぶ。マルチプレクサ284は、これらの
2つのチャネルをセルが最初のチャネルレートでスイッ
チ入力チャネル82に伝送されるように多重化する。入
りセルはスプリッタ88で分岐され、バス86a、86
及び86cに現れる。
に説明する。ソースチャネル282はスイッチ入力チャ
ネル82と同一であり、最初のチャネルレートでセルを
伝送する。2つのソースチャネル282はマルチプレク
サ284の入力端子を介してSTMチャネルに送出さ
れ、最初のチャネルレートの半分のレートで伝送される
STMセルを運ぶ。マルチプレクサ284は、これらの
2つのチャネルをセルが最初のチャネルレートでスイッ
チ入力チャネル82に伝送されるように多重化する。入
りセルはスプリッタ88で分岐され、バス86a、86
及び86cに現れる。
【0050】ATMセルは図5のスイッチ80で述べた
のと同様の方法で、スイッチ280によって、ATMセ
ルはATM共通メモリ100にストアされ、STMセル
はSTM共通メモリ90にストアされるように処理され
る。図6ではSTMカウンタがない。これはATMセル
が受信されたとき、STMメモリへの入力がないからで
あり、ATMセルをSTM共通メモリ90にストアする
理由がないからである。入りSTMセルの場合は、ヘッ
ダ読み取り装置104を介してコントローラ206に入
力するヘッダはセルに対するソースチャネル282の識
別子を含んでいる。この識別子は、バス86a上のST
Mセルに対するアドレスとして、バス108を介してS
TM共通メモリ90に送出される。このようにして、S
TMセルはソースチャネル282で表示されるSTM共
通メモリ90のアドレスにストアされる。また、コント
ローラ206はSTMヘッダからセルが現在のタイムス
ロットに読まれるべきソースチャネル282の表示を分
離し、バス108を介してSTM共通メモリ90の読み
出しアドレス入力にこの表示を送出する。
のと同様の方法で、スイッチ280によって、ATMセ
ルはATM共通メモリ100にストアされ、STMセル
はSTM共通メモリ90にストアされるように処理され
る。図6ではSTMカウンタがない。これはATMセル
が受信されたとき、STMメモリへの入力がないからで
あり、ATMセルをSTM共通メモリ90にストアする
理由がないからである。入りSTMセルの場合は、ヘッ
ダ読み取り装置104を介してコントローラ206に入
力するヘッダはセルに対するソースチャネル282の識
別子を含んでいる。この識別子は、バス86a上のST
Mセルに対するアドレスとして、バス108を介してS
TM共通メモリ90に送出される。このようにして、S
TMセルはソースチャネル282で表示されるSTM共
通メモリ90のアドレスにストアされる。また、コント
ローラ206はSTMヘッダからセルが現在のタイムス
ロットに読まれるべきソースチャネル282の表示を分
離し、バス108を介してSTM共通メモリ90の読み
出しアドレス入力にこの表示を送出する。
【0051】サイクリックマルチプレクサ84は各サイ
クル毎に一度各スイッチ入力チャネルを読み出すので、
マルチプレクサ284に接続された2つのソースチャネ
ル282のうち1つのセルは所定のサイクルでスイッチ
に読み出され、マルチプレクサ284に接続された2つ
のソースチャネルの他のセルは次のサイクルでスイッチ
に読み出される。同様に、マルチプレクサ84とデマル
チプレクサ96の同期によって、所定のサイクルで、セ
ルはデマルチプレクサ296に接続された宛先チャネル
297に送出される。なお、このデマルチプレクサ29
6は、そのサイクルでセルが読み出されるマルチプレク
サ284と対応している。
クル毎に一度各スイッチ入力チャネルを読み出すので、
マルチプレクサ284に接続された2つのソースチャネ
ル282のうち1つのセルは所定のサイクルでスイッチ
に読み出され、マルチプレクサ284に接続された2つ
のソースチャネルの他のセルは次のサイクルでスイッチ
に読み出される。同様に、マルチプレクサ84とデマル
チプレクサ96の同期によって、所定のサイクルで、セ
ルはデマルチプレクサ296に接続された宛先チャネル
297に送出される。なお、このデマルチプレクサ29
6は、そのサイクルでセルが読み出されるマルチプレク
サ284と対応している。
【0052】最初のチャネルレートの1/Nのレートで
STMセルを供給するNチャネルの場合には、当業者に
よく知られているように、2つのマルチプレクサ284
とデマルチプレクサ296とをNチャネルの装置で置き
換えればよい。全てのソースSTMチャネルが最初のス
イッチイングレートでセルを供給する場合は、もちろ
ん、図6のスイッチ280はマルチプレクサ284とデ
マルチプレクサ296を用いる必要はない。なお、図6
のスイッチ280用いて、1以上のスイッチ入力チャネ
ルからのセルは同じ出力チャネルに方向付けされる。
STMセルを供給するNチャネルの場合には、当業者に
よく知られているように、2つのマルチプレクサ284
とデマルチプレクサ296とをNチャネルの装置で置き
換えればよい。全てのソースSTMチャネルが最初のス
イッチイングレートでセルを供給する場合は、もちろ
ん、図6のスイッチ280はマルチプレクサ284とデ
マルチプレクサ296を用いる必要はない。なお、図6
のスイッチ280用いて、1以上のスイッチ入力チャネ
ルからのセルは同じ出力チャネルに方向付けされる。
【0053】図5、図6のスイッチにおいて、空きAT
Mセルを処理するための適切な方法は、当業者によく知
られたことである。例えば、もし、入りセルが空きAT
Mセルであった場合は、パス121上のディスエイブル
信号によってATMカウンタ114を一時的に不動作に
し、セルがATM共通メモリ100に書込まれ、また、
ATMカウンタ114が歩進されることを禁止する。も
し特定の出力チャネルの待ち行列が空きであったとき
は、バス102上で直接に又はATM共通メモリ100
からあらかじめストアされた空きセルを読み出すことに
よって、空きセルをチャネルのために新たに作る。図5
又は図6において、空きSTMセルはルーチングによっ
て同じように処理される。
Mセルを処理するための適切な方法は、当業者によく知
られたことである。例えば、もし、入りセルが空きAT
Mセルであった場合は、パス121上のディスエイブル
信号によってATMカウンタ114を一時的に不動作に
し、セルがATM共通メモリ100に書込まれ、また、
ATMカウンタ114が歩進されることを禁止する。も
し特定の出力チャネルの待ち行列が空きであったとき
は、バス102上で直接に又はATM共通メモリ100
からあらかじめストアされた空きセルを読み出すことに
よって、空きセルをチャネルのために新たに作る。図5
又は図6において、空きSTMセルはルーチングによっ
て同じように処理される。
【0054】データ通信網のリンクに光ケーブルを使用
してもよい。この場合にはスイッチ間のデータ伝送は網
の1つの装置のデータ伝送よりも非常に大きなレートで
行うことができる。このように、スイッチ間の光リンク
は多重化によって多くの装置からのデータを伝送でき
る。1つの標準的なデータ伝送としてSONET標準が
よく知られている。これは、1つのスイッチから他のス
イッチに送出される多くのチャネルからのセルが同期伝
送の形でフォーマットされ、多重化されている。本発明
はSONET標準を用いたスイッチ間伝送に適してい
る。もちろん、この場合、図3の交換システムの入力点
でSONTETフォーマットをATMセル又はSTMセ
ルに適合させるためには他のスイッチ周辺装置が必要と
なる。さらに、図3の交換システムの出力点でSONT
ETフォーマットを再構築するための他の周辺装置が必
要になる。
してもよい。この場合にはスイッチ間のデータ伝送は網
の1つの装置のデータ伝送よりも非常に大きなレートで
行うことができる。このように、スイッチ間の光リンク
は多重化によって多くの装置からのデータを伝送でき
る。1つの標準的なデータ伝送としてSONET標準が
よく知られている。これは、1つのスイッチから他のス
イッチに送出される多くのチャネルからのセルが同期伝
送の形でフォーマットされ、多重化されている。本発明
はSONET標準を用いたスイッチ間伝送に適してい
る。もちろん、この場合、図3の交換システムの入力点
でSONTETフォーマットをATMセル又はSTMセ
ルに適合させるためには他のスイッチ周辺装置が必要と
なる。さらに、図3の交換システムの出力点でSONT
ETフォーマットを再構築するための他の周辺装置が必
要になる。
【0055】
【発明の効果】以上説明したように、本発明によれば、
同一の交換機においてATM信号とSTM信号とを同時
に処理することができる。 また、異なるフォーマット
を有する信号を処理でき、さらに、スピードの異なるチ
ャネル間での通信もできる。
同一の交換機においてATM信号とSTM信号とを同時
に処理することができる。 また、異なるフォーマット
を有する信号を処理でき、さらに、スピードの異なるチ
ャネル間での通信もできる。
【図1】STMを処理する従来の共通メモリスイッチを
示す。
示す。
【図2】ATM信号ルーチング用の従来のスイッチを示
す。
す。
【図3】本発明の1実施例である交換システムのブロッ
ク図を示す。
ク図を示す。
【図4】情報セルを示す。
【図5】本発明の実施例のスイッチ80の詳細図を示
す。
す。
【図6】本発明の他の実施例のスイッチ280の詳細図
を示す。
を示す。
80 スイッチ 82 スイッチ入力チャネル 84 マルチプレクサ 88 スプリッタ 90 STM共通メモリ 94 結合装置 96 デマルチプレクサ 97 スイッチ出力チャネル 100 ATM共通メモリ 104 ヘッダ読み取り装置 105 参照テーブル及びスイッチヘッダ発生器 106 コントローラ 110 ルータ 113 2位置スイッチ 114 ATMカウンタ 116 待ち行列手段 118 マルチプレクサ 150 交換システム 158 ATM出力周辺装置 160 STM出力周辺装置 164 ATM信号入出力源 170 STM信号入出力源 174 スプリッタ 178 ヘッダ読み取り装置 180 結合装置 182 スイッチヘッダ除去装置 184 アキュムレータ 186 結合装置 188 ヘッダ発生装置 190 ヘッダ除去装置 192 セル分解装置 206 コントローラ 280 スイッチ 282 ソースチャネル 284 マルチプレクサ 296 デマルチプレクサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年2月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 ディジタル情報信号ルーチングのため
の共通メモリスイッチ及びスイッチング方法
の共通メモリスイッチ及びスイッチング方法
Claims (11)
- 【請求項1】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た1つにルーチングするために、前記信号は情報固定長
ディジタルデータセルを含み、各セルはATMセル又は
STMワードのいずれかを含み、ヘッダはルーチング情
報を有し、セルを表示するフラッグはATMセル又はS
TMワードを含むディジタル情報信号ルーチングのため
の共通メモリスイッチにおいて、 (a) 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの1つから受信した受信セルをそ
れぞれ送出するための受信手段と; (b) 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの1つ
に対応するセルをそれぞれ送信する送信手段と; (c)前記受信手段の出力に接続されたヘッダ読み取り
手段と(104); (d)第1のセル処理手段と; この第1の手段は次の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、メ
モリアドレスにATMセルを含むセルをストアするため
の第1の共通メモリ手段(100)、 前記複数のスイッチ出力チャネルの数に等しく、お
のおのが前記出力チャネルの1つに割り当てられた、複
数の待ち行列手段(116)、 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがATMセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は(1)
前記複数の待ち行列手段の1つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、(2)前記
送信手段がセルをメモリアドレスに伝送するスイッチ出
力チャネルに割り当てられた前記複数の待ち行列の1つ
を識別し、前記メモリアドレスの前記第1の共通メモリ
手段から読み出す。 (e)第2のセル処理手段と; この第2のセル手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、セ
ルのソースを示すメモリアドレスにSTMワードを含む
セルをストアするための第2の共通メモリ手段(9
0)、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第2の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項2】 請求項1において、カウンタ(114)
を含み、このカウンタは第1の共通メモリ(100)の
アドレスを書込むために現在のカウント値を送出し、そ
れによってセルは前記カウンタによって表示されたメモ
リアドレスにストアされ、そのカウンタはさらに、現在
のカウント値を前記ヘッダ読み取り手段(104)に応
答して前記カウンタに送出し、ヘッダ読み取り手段に応
答して前記カウンタは、ヘッダのルーチング情報によっ
て表示されたスイッチ出力チャネルに割り当てられた複
数の待ち行列手段の1つにストアされる現在のカウント
値を表示させることを特徴とするディジタル情報信号ル
ーチングのための共通メモリスイッチ。 - 【請求項3】 請求項2において、さらに、第2のカウ
ンタ(122)を含み、このカウンタは現在のカウント
値を第2の共通メモリ手段(90)のアドレスに書込
み、セルが前記カウンタによって表示されたメモリにス
トアされ、そのカウンタはそのカウント値が複数のスイ
ッチ入力チャネルの数に等しい数になった後にオーバー
フローすることを特徴とするディジタル情報信号ルーチ
ングのための共通メモリスイッチ。 - 【請求項4】 請求項2において、STMワードを含む
セルの場合は、セルのヘッダはセルのソースの表示を含
み、さらに、STMワードを含むセルのヘッダに応答す
る手段を含み、この手段は前記第2の共通メモリ手段が
STMワードを含むセルのソースで表示されるメモリ位
置にそのようなセルをストアすることを特徴とするディ
ジタル情報信号ルーチングのための共通メモリスイッ
チ。 - 【請求項5】 請求項2において、第1の共通メモリ手
段(100)と第2の共通メモリ手段(90)は1つの
メモリを含むことを特徴とするディジタル情報信号ルー
チングのための共通メモリスイッチ。 - 【請求項6】 請求項1において、前記受信手段は直並
列変換手段を含み、入りセルを並列フォーマットに変換
し、前記送信手段は並直列変換手段を含み、出セルを直
列フォーマットに変換するディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項7】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た1つにルーチングするために、前記信号は情報固定長
ディジタルデータセルを含み、各セルはATMセル又は
STMワードのいずれかを含み、各セルはルーチング情
報を有するヘッダを含み、セルを表示するフラッグはい
くつかのSTMワード又はATMセルを含むディジタル
情報信号ルーチングのための共通メモリスイッチにおい
て、 (a) 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの1つから受信した受信セルをそ
れぞれ送出するための受信手段(84)と; (b) 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの1つ
に対応するセルをそれぞれ送信する送信手段(96)
と; (c)前記受信手段の出力に接続されたヘッダ読み取り
手段と(104); (d)ATMセル処理手段と; このATM処理手段は次の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、メ
モリアドレスにATMセルを含むセルをストアするため
のATM共通メモリ手段(100)、 前記複数のスイッチ出力チャネルの数に等しく、各
々が前記出力チャネルの1つに割り当てられた、複数の
待ち行列手段(116)、 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがATMセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は(1)
前記複数の待ち行列手段の1つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、(2)前記
送信手段がセルをメモリアドレスに伝送するスイッチ出
力チャネルに割り当てられた前記複数の待ち行列の1つ
を識別し、前記メモリアドレスの前記第1の共通メモリ
手段から読み出す。 (e) STMセル処理手段と; このSTMセル処理手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、セ
ルのソースを示すメモリアドレスにSTMワードを含む
セルをストアするための第2の共通メモリ手段(9
0)、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第2の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項8】 複数のスイッチ入力チャネル上のディジ
タル情報信号を複数のスイッチ出力チャネルの選択され
た1つにルーチングするために、前記信号はSTMワー
ドの集合又はATMセルを含む情報固定長ディジタルデ
ータセルを含み、その各々はルーチング情報を有するヘ
ッダを含み、セルを表示するフラッグはSTMワードの
集合又はATMセル含むディジタル情報信号ルーチング
のための共通メモリスイッチにおいて、 (a) 複数のスイッチ入力チャネルに接続され、前記
スイッチ入力チャネルの1つから受信した受信セルをそ
れぞれ送出するための受信手段と; (b) 複数のスイッチ出力チャネルに接続され、前記
受信手段と同期し、複数のスイッチ出力チャネルの1つ
に対応するセルをそれぞれ送信する送信手段と; (c)前記受信手段の出力に接続されたヘッダ読み取り
手段と(104); (d)前記複数のスイッチ入力チャネルの数よりも大き
なカウント値でオーバーフローする第1のカウンタ手段
(114)と; (e)前記複数のスイッチSTMチャネルの数と等しい
カウント値でオーバーフローする第2のカウンタ手段
(122)と; (f)ATMセル処理手段と; このATM処理手段は次の手段を含む。 前記受信手段にカップルされたデータ入力を有し、
前記第1のカウンタ手段によって表示されたメモリアド
レスにセルをストアするためのATM共通メモリ手段
(100)、 複数の待ち行列手段(116)、その複数の待ち行
列手段の各々は複数の送受信データの1つに割り当てさ
れ、その複数の待ち行列手段の各入力は第1のカウンタ
手段によって表示されるカウント値に対応し、その複数
の待ち行列手段の各出力は前記ATM共通メモリ手段の
書込アドレス入力のカップルされ、 前記ヘッダ読み取り手段に対応する手段、この手段
は、ヘッダのフラッグがATMセルを表示するとき、前
記ヘッダ読み取り手段によって読み取られたセルのヘッ
ダ情報をルーチングすることによって表示されるスイッ
チ出力チャネルに割り当てられた複数の待ち行列手段の
1つを書込可能にし、 前記複数の待ち行列手段から読み出すための読み出
し手段、この読み出し手段は、スイッチ出力チャネルに
割り当てられ、前記送信手段はセルを送信し、読み出し
動作をATM共通メモリ手段から送信手段に初期化する
ためにATM共通メモリ手段をアドレスする。 (g)STMセル処理手段と; このSTMセル手段は以下の手段を含む。 STM共通メモリ手段(90)、このSTM共通メ
モリ手段は前記受信手段にカップルされたデータ入力及
び第2のカウンタ手段にカップルされた書込アドレス入
力を有し、前記第2のカウンタ手段(122)のカウン
ト値によって表示されるメモリアドレスに各セルをスト
アし、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記STM共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項9】 請求項8において、第1のカウンタ手段
は前記ATM処理手段が動作する毎に歩進することを特
徴とするディジタル情報信号ルーチングのための共通メ
モリスイッチ。 - 【請求項10】 複数の入りチャネル上のディジタル情
報信号を複数の出チャネルの選択された1つにルーチン
グするために、前記信号は情報固定長ディジタルデータ
セルを含み、各セルはATMセル又はSTMワードのい
ずれかを含む共通メモリスイッチイングシステムにおい
て、 (a) ATMセルを受信する手段と; (b) 受信ATMセルのヘッダに基づいたスイッチル
ーチング情報を含むスイッチヘッダとATM情報を表示
するフラッグを発生する手段と; (c) 受信したATMセルと前記のスイッチヘッダか
らスイッチセルを生成する手段と; (d) 入りSTM周辺装置手段と; これはスイッチセルを発生し、以下の手段を含む。 予め定められた数のSTMワードを受信し累積する
手段、 予め定められたルーチング表示に基づいたスイッチ
ルーチング情報を含むスイッチヘッダとSTM情報を表
示するフラッグを発生する手段、 累積されたSTMワードと前記のスイッチヘッダか
らスイッチセルを生成する手段。 (e) ATMセルを含むスイッチセルを受信し、それ
からスイッチヘッダを除去しATMセルを出力する出A
TM周辺装置手段と; (f) STMワードを含むスイッチセルを受信し、そ
れからスイッチヘッダを除去しSTMワードを出力する
出STM周辺装置手段と; (g) スイッチ手段と; このスイッチ手段は以下の手段を含む。 前記の複数の入りATM及びSTM周辺装置手段に
カップルされ、これらの入りATM及びSTM周辺装置
手段からそれぞれ受信スイッチセルを出力する受信手
段、 前記の複数の出ATM及びSTM周辺装置手段にカ
ップルされ、前記受信手段と同期し、これらの出ATM
及びSTM周辺装置手段の1つからそれぞれセルを送信
する送信手段、 前記受信手段の出力にカップルされたヘッダ読み取
り手段。 (h) 第1のスイッチセル処理手段と; この処理手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有する第
1の共通メモリ手段、この手段はメモリアドレスのAT
Mセルを含むセルをストアする。 複数の待ち行列手段、この手段は出ATM及びST
M周辺装置手段の数に等しく、それぞれ出ATM及びS
TM周辺装置手段に割り当てられる。 ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがATMセルを含むセルを表示するとき、前記
ヘッダ読み取り手段に応答する手段、この手段は(1)
前記複数の待ち行列手段の1つを動作させ、この待ち行
列手段は、前記ヘッダのルーチング情報によって表示さ
れたスイッチ出力チャネルに割り当てられ、前記セルが
ストアされるメモリアドレスにストアされ、(2)前記
送信手段がセルをメモリアドレスに伝送する出ATM周
辺装置手段に割り当てられた前記複数の待ち行列の1つ
を識別し、前記メモリアドレスの前記第1の共通メモリ
手段から読み出す。 (i)第2のスイッチセル処理手段と; この第2のスイッチセル手段は以下の手段を含む。 前記受信手段の出力に応じたデータ入力を有し、入
りSTM周辺装置手段がスイッチセルのソースであるこ
とを示すメモリアドレスにSTMワードを含むセルをス
トアするための第2の共通メモリ手段(90)、 前記ヘッダ読み取り手段に応答する手段、この手段
は、ヘッダ読み取り手段によって読み取られたヘッダの
フラッグがSTMワードを含むセルであるとき、前記ヘ
ッダのルーチング情報に示された前記第2の共通メモリ
手段のメモリアドレスの情報を前記送信手段に読み出
す。 を備えたことを特徴とするディジタル情報信号ルーチン
グのための共通メモリスイッチ。 - 【請求項11】 (a) チャネルから入力する予め定
められた数のSTMワードを累積するステップと; (b) ステップ(a)におけるSTMワードの累積値
に、予め定められたルーチング情報とSTMワードを含
む表示を有するヘッダを加えスイッチセルを生成するス
テップと; (c) チャネルから入力するATMセルを受信するス
テップと; (d) ステップ(c)で受信されたATMセルに、ル
ーチング情報とATMセルを含む表示を有するヘッダを
加えてスイッチセルを生成するステップと; (e) 所定の入りチャネルからの入りスイッチセル
をストアし、ATMセルを第1の共通メモリ手段に含ま
せ、前記スイッチセルのスイッチヘッダのルーチング
情報によって表示される出チャネルに割り当てられた待
ち行列中のスイッチセルに対してアドレスをストアし、
前記出チャネルに割り当てられた待ち行列中のエント
リによって表示される第1の共通メモリ手段のアドレス
にストアされたスイッチセルを所定の入りチャネルに対
応する出チャネルに送信するステップと; (f) 所定の入りチャネルからの入りスイッチセル
をストアし、STMワードを第2の共通メモリ手段の入
りチャネルで表示されたアドレスに含ませ、前記入り
スイッチセルのスイッチヘッダのルーチング情報によっ
て表示された第2の共通メモリ手段のアドレスにストア
されたスイッチセルを所定の入りチャネルに対応する出
チャネルに送信するステップと; を備え、ATMセル及びSTMワードをスイッチイング
する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US638872 | 1991-01-11 | ||
US07/638,872 US5144619A (en) | 1991-01-11 | 1991-01-11 | Common memory switch for routing data signals comprising ATM and STM cells |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06261058A true JPH06261058A (ja) | 1994-09-16 |
JP2686872B2 JP2686872B2 (ja) | 1997-12-08 |
Family
ID=24561803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2176192A Expired - Fee Related JP2686872B2 (ja) | 1991-01-11 | 1992-01-11 | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5144619A (ja) |
JP (1) | JP2686872B2 (ja) |
CA (1) | CA2058816C (ja) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0810806A3 (en) * | 1990-07-26 | 2001-04-11 | Nec Corporation | Method of transmitting a plurality of asynchronous cells |
GB2254980B (en) * | 1991-04-16 | 1995-03-08 | Roke Manor Research | Improvements in or relating to multicast server apparatus |
EP0519563A3 (en) * | 1991-06-21 | 1997-08-27 | Koninkl Philips Electronics Nv | System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets |
EP0528085A1 (de) * | 1991-08-19 | 1993-02-24 | Siemens Aktiengesellschaft | Fernmeldenetz mit ATM- und STM-Vermittlung |
JP2571655B2 (ja) * | 1991-11-27 | 1997-01-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロトコル変換機構、交換ネットワーク及びコンピュータ・システム |
JPH05244187A (ja) * | 1992-02-14 | 1993-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 装置内監視方法 |
US5357510A (en) * | 1992-02-19 | 1994-10-18 | Fujitsu Limited | Apparatus and a method for supervising and controlling ATM traffic |
JP3064650B2 (ja) * | 1992-03-27 | 2000-07-12 | 株式会社日立製作所 | 同報通信装置 |
DE59310324D1 (de) * | 1992-04-24 | 2003-02-13 | Siemens Ag | Verfahren zur Überwachung von virtuellen Verbindungen innerhalb eines digitalen Fernmeldenetzes |
EP0597205B1 (en) * | 1992-09-07 | 2003-04-09 | Hitachi, Ltd. | Multiprocessor system and method of communication among processors |
SE515274C2 (sv) * | 1992-11-09 | 2001-07-09 | Ericsson Telefon Ab L M | Paketväljare för telekommunikationsanläggning |
SE515275C2 (sv) * | 1992-12-14 | 2001-07-09 | Ericsson Telefon Ab L M | Paketdatanät |
US5546391A (en) * | 1993-03-04 | 1996-08-13 | International Business Machines Corporation | Central shared queue based time multiplexed packet switch with deadlock avoidance |
JPH06276214A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | Stm信号とatm信号の混在処理方法およびスイッチシステム |
JP3124647B2 (ja) * | 1993-03-19 | 2001-01-15 | 富士通株式会社 | フレームリレーモジュール制御方式 |
EP0637182A3 (en) * | 1993-07-30 | 1995-11-29 | At & T Corp | Self-routing optical communication node using sagnac doors. |
US5377182A (en) * | 1993-08-18 | 1994-12-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Non-blocking crossbar permutation engine with constant routing latency |
US5390184A (en) * | 1993-09-30 | 1995-02-14 | Northern Telecom Limited | Flexible scheduling mechanism for ATM switches |
US5457684A (en) * | 1993-12-21 | 1995-10-10 | At&T Ipm Corp. | Delay-less signal processing arrangement for use in an ATM network |
US5428609A (en) * | 1994-01-03 | 1995-06-27 | At&T Corp. | STM-to-ATM converters |
US5452293A (en) * | 1994-01-27 | 1995-09-19 | Dsc Communications Corporation | Apparatus and method of transmitting call information prior to establishing a connection path |
US5528592A (en) * | 1994-01-27 | 1996-06-18 | Dsc Communications Corporation | Method and apparatus for route processing asynchronous transfer mode cells |
US5453979A (en) * | 1994-01-27 | 1995-09-26 | Dsc Communications Corporation | Method and apparatus for generating route information for asynchronous transfer mode cell processing |
CA2143495A1 (en) * | 1994-03-21 | 1995-09-22 | Rasoul M. Oskouy | Method and apparatus for reordering incoming interleaved asynchronous transfer mode cells |
US6151301A (en) * | 1995-05-11 | 2000-11-21 | Pmc-Sierra, Inc. | ATM architecture and switching element |
US5583861A (en) * | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
US5475682A (en) * | 1994-06-10 | 1995-12-12 | At&T Corp. | Method of regulating backpressure traffic in a packet switched network |
GB2293292B (en) * | 1994-09-14 | 1998-12-02 | Northern Telecom Ltd | Hybrid cross connect |
US5570355A (en) * | 1994-11-17 | 1996-10-29 | Lucent Technologies Inc. | Method and apparatus enabling synchronous transfer mode and packet mode access for multiple services on a broadband communication network |
US5483527A (en) * | 1994-12-21 | 1996-01-09 | At&T Corp. | Terminal adapter for interfacing an ATM network with a STM network |
US6324179B1 (en) | 1994-12-21 | 2001-11-27 | Lucent Technologies Inc. | ATM network arranged to interface with STM in-band signaling |
US5768273A (en) * | 1995-04-05 | 1998-06-16 | International Business Machines Corporation | Method and apparatus for priority level queueing in processing ATM cell header and payload |
FR2732789B1 (fr) * | 1995-04-07 | 1997-06-06 | Sextant Avionique | Procede et dispositif de communication entre une pluralite de terminaux, compatible avec la norme arinc 629. |
US6188692B1 (en) * | 1995-05-11 | 2001-02-13 | Pmc-Sierra Ltd. | Integrated user network interface device for interfacing between a sonet network and an ATM network |
US5862136A (en) * | 1995-07-07 | 1999-01-19 | Northern Telecom Limited | Telecommunications apparatus and method |
EP1052813A1 (en) * | 1995-07-07 | 2000-11-15 | Nortel Networks Limited | Telecommunications apparatus and method |
US5841771A (en) * | 1995-07-07 | 1998-11-24 | Northern Telecom Limited | Telecommunications switch apparatus and method for time switching |
DE19534754C1 (de) * | 1995-09-19 | 1996-11-07 | Siemens Ag | Verfahren zum Vermitteln von Schmalband-Teil-Leitungsbündeln zwischen Kommunikationssystemen über ein ATM-Kommunikationsnetz |
US5680425A (en) * | 1995-09-28 | 1997-10-21 | Micron Technology, Inc. | Self-queuing serial output port |
DE59510586D1 (de) | 1995-12-21 | 2003-04-17 | Siemens Ag | Verfahren zum Bilden von Leitweginformation in einem ATM-Kommunikationsnetz |
US7099316B1 (en) * | 1996-02-29 | 2006-08-29 | Tomich John L | Photonic home area network |
US6081519A (en) * | 1996-03-25 | 2000-06-27 | Next Level Communications | In-home communication system |
JPH09284344A (ja) * | 1996-04-11 | 1997-10-31 | Fujitsu Ltd | Atm/stm混在ネットワークシステム |
US6041051A (en) * | 1996-06-14 | 2000-03-21 | Lucent Technologies, Inc. | Method and apparatus enabling multiple access for multiple services and multiple transmission modes over a broadband communication network utilizing an adaptive digital access protocol |
US5940415A (en) * | 1996-09-17 | 1999-08-17 | Lucent Technologies Inc. | Error tolerant addressing system and method for noisy ATM links |
US5953330A (en) * | 1997-03-24 | 1999-09-14 | Lucent Technologies Inc. | Communication switch |
US6016315A (en) * | 1997-04-30 | 2000-01-18 | Vlsi Technology, Inc. | Virtual contiguous FIFO for combining multiple data packets into a single contiguous stream |
KR100290999B1 (ko) | 1997-06-11 | 2001-07-12 | 윤종용 | 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법 |
US6157657A (en) | 1997-10-02 | 2000-12-05 | Alcatel Usa Sourcing, L.P. | System and method for data bus interface |
US6259699B1 (en) * | 1997-12-30 | 2001-07-10 | Nexabit Networks, Llc | System architecture for and method of processing packets and/or cells in a common switch |
US7162730B1 (en) | 1998-01-07 | 2007-01-09 | Honeywell International, Inc. | Information communication systems |
US6167041A (en) * | 1998-03-17 | 2000-12-26 | Afanador; J. Abraham | Switch with flexible link list manager for handling ATM and STM traffic |
US6028867A (en) * | 1998-06-15 | 2000-02-22 | Covad Communications Group, Inc. | System, method, and network for providing high speed remote access from any location connected by a local loop to a central office |
JP2000013387A (ja) * | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | 非同期通信網の交換機能を備えた同期通信網伝送装置 |
SE513509C2 (sv) * | 1998-10-07 | 2000-09-25 | Net Insight Ab | Anordning för routing av datapaket i ett DTM-nät |
KR20000044353A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 비동기 전송 모드 교환기에서 스위치 포트 통합장칭 |
US6853647B1 (en) | 1999-02-17 | 2005-02-08 | Covad Communications Group, Inc. | System method and network for providing high speed remote access from any location connected by a local loop to a central office |
US6850521B1 (en) * | 1999-03-17 | 2005-02-01 | Broadcom Corporation | Network switch |
US7643481B2 (en) * | 1999-03-17 | 2010-01-05 | Broadcom Corporation | Network switch having a programmable counter |
WO2000074315A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable |
GB2358764B (en) * | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
US6667954B1 (en) | 2000-02-10 | 2003-12-23 | Tellabs Operations, Inc. | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment |
US6973084B1 (en) | 2000-02-23 | 2005-12-06 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
US7006525B1 (en) | 2000-02-23 | 2006-02-28 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
US6999479B1 (en) | 2000-02-23 | 2006-02-14 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
US6778561B1 (en) | 2000-02-23 | 2004-08-17 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
US6847644B1 (en) | 2000-02-23 | 2005-01-25 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
US6965603B1 (en) | 2000-03-20 | 2005-11-15 | Cortina Systems, Inc. | Circuits for combining ATM and packet data on an optical fiber |
US6751224B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data |
US6751214B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets |
US6810039B1 (en) | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
US7012895B1 (en) | 2000-11-17 | 2006-03-14 | University Of Kentucky Research Foundation | Packet-switching network with symmetrical topology and method of routing packets |
US7301956B2 (en) * | 2001-05-10 | 2007-11-27 | Brocade Communications Systems, Inc. | System and method for storing and retrieving multi-speed data streams within a network switch |
DE10122422A1 (de) | 2001-05-09 | 2002-11-21 | Siemens Ag | Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz |
US20020191621A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
US20020194363A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
US6966009B1 (en) | 2001-08-28 | 2005-11-15 | Tellabs Operations, Inc. | System and method for aligning data in a network environment |
ATE352150T1 (de) * | 2001-08-30 | 2007-02-15 | Tellabs Operations Inc | System und verfahren zum vermitteln von daten unter verwendung eines gemeinsamen koppelfeldes |
US7206287B2 (en) * | 2001-12-26 | 2007-04-17 | Alcatel Canada Inc. | Method and system for isolation of a fault location in a communications device |
US7394806B2 (en) * | 2002-04-11 | 2008-07-01 | Nortel Networks Limited | Distributed space-time-space switch |
DE10219854B4 (de) * | 2002-05-03 | 2007-12-27 | Infineon Technologies Ag | Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber |
CN101610242A (zh) * | 2008-06-16 | 2009-12-23 | 华为技术有限公司 | 多协议交换网的信号处理方法及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2475827B1 (fr) * | 1980-02-13 | 1987-05-29 | Dauphin Jean Louis | Systeme de commutation numerique a division du temps pour voies mic vehiculant la parole et des donnees en mode-paquet |
FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
US4731785A (en) * | 1986-06-20 | 1988-03-15 | American Telephone And Telegraph Company | Combined circuit switch and packet switching system |
US4782478A (en) * | 1987-03-04 | 1988-11-01 | Bell Communications Research, Inc. | Time division circuit switch |
FR2618624B1 (fr) * | 1987-07-24 | 1992-04-30 | Michel Servel | Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee |
DE3742939A1 (de) * | 1987-12-18 | 1989-07-06 | Standard Elektrik Lorenz Ag | Verfahren zur hybriden paketvermittlung und einrichtungen hierzu |
NL8801481A (nl) * | 1988-06-09 | 1990-01-02 | At & T & Philips Telecomm | Schakelstelsel voor het doorschakelen van zowel pakket-georienteerde data als circuit-georienteerde data. |
-
1991
- 1991-01-11 US US07/638,872 patent/US5144619A/en not_active Expired - Fee Related
-
1992
- 1992-01-06 CA CA002058816A patent/CA2058816C/en not_active Expired - Fee Related
- 1992-01-11 JP JP2176192A patent/JP2686872B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2058816A1 (en) | 1992-07-12 |
JP2686872B2 (ja) | 1997-12-08 |
CA2058816C (en) | 1998-05-05 |
US5144619A (en) | 1992-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2686872B2 (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
US5103447A (en) | High-speed ring LAN system | |
US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
EP0680235A1 (en) | Channel identifier generation | |
EP0762797A2 (en) | Scalable architecture for ATM segmentation and reassembly | |
JPH0728314B2 (ja) | ハイブリッドパケット交換方法および装置 | |
US5321691A (en) | Asynchronous transfer mode (ATM) switch fabric | |
JP3034631B2 (ja) | 時分割交換システム | |
JPH07321823A (ja) | マルチキャスティング機能を備えた装置 | |
JPH10173673A (ja) | セル組立多重化装置及び分離装置 | |
JPH07321822A (ja) | マルチキャスティング機能を備えた装置 | |
JPH10117200A (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
EP0338558A2 (en) | Packet switch suitable for integrated circuit implementation | |
JP3753435B2 (ja) | Atmスイッチ・コア | |
RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
EP1199850B1 (en) | A data packet switching node accommodating very high bit rate interfaces | |
JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
JPH08149137A (ja) | Stm−atm変換装置 | |
JP3202691B2 (ja) | Isdnインタフェース制御用lsi | |
KR100251743B1 (ko) | 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법 | |
KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
JPH02276339A (ja) | 高速リングlanシステム | |
AU622948B2 (en) | Packet switch converter | |
JPH07336361A (ja) | Atm網および網構成装置 | |
JPH0758753A (ja) | インタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |