JPH06252536A - Solder precoat wiring board and its manufacture - Google Patents
Solder precoat wiring board and its manufactureInfo
- Publication number
- JPH06252536A JPH06252536A JP3208593A JP3208593A JPH06252536A JP H06252536 A JPH06252536 A JP H06252536A JP 3208593 A JP3208593 A JP 3208593A JP 3208593 A JP3208593 A JP 3208593A JP H06252536 A JPH06252536 A JP H06252536A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring board
- layer
- crystal
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、はんだプリコート配線
基板およびその製造方法に関し、特に、ファインピッチ
な実装が可能で、かつ生産性に優れるはんだプリコート
配線基板およびその製造方法について提案する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solder precoated wiring board and a method for manufacturing the same, and more particularly to a solder precoated wiring board which can be mounted at a fine pitch and is excellent in productivity, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、ICやLSI などの電子部品の小型化
・高密度化に伴い、これらの部品を搭載するための配線
板もファインパターンによる高密度化が要請されてい
る。それに伴い、配線板への表面実装部品の接続も一層
精密化が必要となっている。従来、このような表面実装
部品の配線板への接続技術としては、はんだ付けによる
方法，なかでもリフローはんだ付けという生産性の高い
方法が広く普及している。この方法は、プリント配線板
表面の銅箔部分（パッド）に予めペースト状はんだを供
給しておいて、表面実装部品を位置決めして搭載した
後、基板ごと加熱炉（リフロー炉）の中に入れて、はん
だを溶かして接続する方法である。2. Description of the Related Art In recent years, with the miniaturization and high density of electronic parts such as ICs and LSIs, there has been a demand for high density of wiring boards for mounting these parts by fine patterns. Along with this, the connection of the surface mount components to the wiring board needs to be further refined. Conventionally, as a technique for connecting such surface-mounted components to a wiring board, a soldering method, in particular, a reflow soldering method having high productivity has been widely used. In this method, paste solder is supplied in advance to the copper foil part (pad) on the surface of the printed wiring board, the surface mount components are positioned and mounted, and then the board is placed in a heating furnace (reflow furnace). It is a method of melting and connecting the solder.
【０００３】この技術は、配線基板のパッド上に表面実
装用はんだを供給する方法として、溶融はんだめっき法
やはんだペースト印刷法，電解はんだめっき法，無電解
はんだめっき法などを採用していた。ところが、これら
のはんだ供給方法については、ファインピッチな表面実
装を行うと、それぞれ以下に示すような問題があった。 溶融はんだめっき法では、めっき厚の制御が困難であ
り均一な膜が得られない。 はんだペースト印刷法では、ピッチ幅の限界が0.3mm
でありピッチの狭小化に対応できない。 電解はんだめっき法では、通電用リードが必要とな
り、工程が複雑化するとともにパターン配線密度の低下
を招く。 無電解はんだめっき法では、めっき皮膜形成が銅との
置換反応であり厚膜化が困難である。 以上説明したように、急速に進行する配線基板の小型
化，高密度配線化や表面実装部品の小型化等に伴うファ
インピッチな表面実装に対処するための従来技術は、は
んだ層の厚みが不十分であったり、必要な電気的接続性
が得られなかったりして、実装配線基板の信頼性に欠け
ていた。This technique has adopted a molten solder plating method, a solder paste printing method, an electrolytic solder plating method, an electroless solder plating method or the like as a method for supplying the surface mounting solder onto the pads of the wiring board. However, these solder supply methods have the following problems when fine-pitch surface mounting is performed. In the molten solder plating method, it is difficult to control the plating thickness and a uniform film cannot be obtained. In solder paste printing method, the pitch width limit is 0.3mm
Therefore, it cannot cope with the narrowing of the pitch. The electrolytic solder plating method requires leads for energization, which complicates the process and lowers the pattern wiring density. In the electroless solder plating method, it is difficult to form a thick film because the plating film formation is a substitution reaction with copper. As described above, the conventional technique for dealing with fine pitch surface mounting accompanying the rapid progress of downsizing of wiring boards, high density wiring, downsizing of surface mount components, etc. The mounting wiring board lacked reliability because it was sufficient or required electrical connectivity was not obtained.
【０００４】これに対し、最近、表面実装におけるはん
だ技術として、スーパーソルダーおよびセルフソルダー
ＱＦＰという新たな技術が提案されている。ここで、上
記スーパーソルダーとは、有機酸PbとSnとの加熱反応に
より得られる合金を配線基板のパッド上に選択的に析出
させるはんだ生成技術であり、一方上記セルフソルダー
ＱＦＰとは、表面実装部品のアウターリード（ピン）部
を予め高速電解はんだめっきしておいて、配線基板上に
実装する技術のことである。このような新規な従来技術
によれば、配線基板へのファインピッチ表面実装が可能
となる。On the other hand, recently, as a soldering technique for surface mounting, new techniques called super solder and self-solder QFP have been proposed. Here, the super solder is a solder generation technique for selectively depositing an alloy obtained by a heating reaction of an organic acid Pb and Sn on a pad of a wiring board, while the self solder QFP is a surface mount. This is a technique in which the outer leads (pins) of components are preliminarily subjected to high-speed electrolytic solder plating and then mounted on a wiring board. According to such a new conventional technique, fine pitch surface mounting on a wiring board is possible.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記新
規な従来技術は、いずれも生産性に劣るという課題を残
していた。このような課題は、具体的には、スーパーソ
ルダーでは、製造コストが高い点と、反応残渣中にはん
だ成分が多く含まれるため、生産ライン用の洗浄機とし
て固形分の回収装置を組み込んだものを必要とする点に
あり、一方、セルフソルダーＱＦＰでは、個々の実装部
品にそれぞれめっきを施す必要がある点にある。However, all of the above-mentioned new prior arts have the problem of poor productivity. Such a problem is, in particular, that the manufacturing cost of the super solder is high and the reaction residue contains a large amount of solder components, so that a solid content recovery device is incorporated as a cleaning machine for the production line. On the other hand, in the self-solder QFP, it is necessary to plate each mounted component individually.
【０００６】本発明の目的は、上述した従来技術が抱え
る上記課題を解決することにあり、特に、ファインピッ
チな実装が可能で、かつ生産性に優れるはんだプリコー
ト配線基板およびそれを製造する技術を提供することに
ある。An object of the present invention is to solve the above-mentioned problems of the above-mentioned prior art. In particular, it is possible to provide a solder pre-coated wiring board which can be mounted at a fine pitch and is excellent in productivity and a technology for manufacturing the same. To provide.
【０００７】[0007]
【課題を解決するための手段】この発明は、上記目的の
実現に向け鋭意研究した結果なされたものであり、還元
剤を用いない高アルカリ下でのSnの不均化反応ならび
に、イオン化傾向を利用したCuとSn，SnとPbの置換現象
を利用すれば、溶融後に所望の厚みおよび所望のSn／Pb
比を示す電子部品接続用金属層を形成することができる
ことを見出し、本発明に想到した。The present invention has been made as a result of extensive studies aimed at the achievement of the above-mentioned object, and it has been proposed that Sn disproportionation reaction and ionization tendency in a highly alkaline solution without using a reducing agent should be investigated. By utilizing the substitution phenomenon of Cu and Sn and Sn and Pb used, the desired thickness and desired Sn / Pb after melting can be obtained.
The inventors have found that a metal layer for connecting electronic parts exhibiting a ratio can be formed, and have conceived the present invention.
【０００８】すなわち、本発明は、配線基板の電子部品
接続用導体上に、実装に必要なはんだ層を予め設けてな
るはんだプリコート配線基板において、上記はんだ層
を、Sn薄膜層と, 少なくともSn結晶の一部がPbで被覆さ
れてなるSn−Pb被覆結晶層とで形成したことを特徴とす
るはんだプリコート配線基板であり、配線基板の電子部
品接続用導体上に、実装に必要なはんだ層を予め設けて
なるはんだプリコート配線基板において、上記はんだ層
を、Sn薄膜層と, 少なくともSn結晶の一部がPbで被覆さ
れてなるSn−Pb被覆結晶層とで形成し、かかるはんだ層
を加熱溶融し、その後、冷却して合金層を形成してなる
ことを特徴とするはんだプリコート配線基板である。そ
して、配線基板の電子部品接続用導体上に、実装に必要
なはんだ層を予め設けてなる本発明のはんだプリコート
配線基板の製造方法は、上記はんだ層を下記(a) 〜(c)
工程； (a) 導体回路を形成した配線基板の電子部品接続用導体
上に、Sn薄膜層を形成する工程、(b) 前記Sn薄膜層上
に、Sn上への選択的析出に基づくSnの不均化反応によ
り、Sn結晶層を形成する工程、(c) 前記Sn結晶層におけ
るSn結晶の少なくとも一部を、イオン化傾向に基づくSn
−Pb置換反応によってPbで置換被覆し、Sn−Pb被覆結晶
層を形成する工程、を経て形成することを特徴とし、ま
た、上記はんだ層を下記(a) 〜(d) 工程； (a) 導体回路を形成した配線基板の電子部品接続用導体
上に、Sn薄膜層を形成する工程、(b) 前記Sn薄膜層上
に、Sn上への選択的析出に基づくSnの不均化反応によ
り、Sn結晶層を形成する工程、(c) 前記Sn結晶層におけ
るSn結晶の少なくとも一部を、イオン化傾向に基づくSn
−Pb置換反応によってPbで置換被覆し、Sn−Pb被覆結晶
層を形成する工程、(d) 上記工程で形成したSn薄膜層
と，少なくともSn結晶の一部がPbで被覆されてなるSn−
Pb被覆結晶層とを、加熱することにより溶融し、次いで
これを冷却して合金層とする工程、を経て形成すること
を特徴とする。なお、上記電子部品接続用導体上にSn薄
膜層を形成する方法は、チオ尿素のCu錯体形成に基づく
Cu−Sn置換反応であることが望ましい。That is, according to the present invention, in a solder precoated wiring board in which a solder layer necessary for mounting is previously provided on an electronic component connecting conductor of the wiring board, the solder layer is a Sn thin film layer and at least a Sn crystal layer. Is a solder pre-coated wiring board, characterized in that it is formed with a Sn-Pb coating crystal layer part of which is coated with Pb, the solder layer required for mounting on the electronic component connection conductor of the wiring board In the solder pre-coated wiring board provided in advance, the solder layer is formed by a Sn thin film layer and a Sn-Pb coated crystal layer in which at least a part of Sn crystal is coated with Pb, and the solder layer is heated and melted. Then, the solder pre-coated wiring board is characterized by being formed by cooling and then forming an alloy layer. Then, on the electronic component connecting conductor of the wiring board, a method for manufacturing a solder precoated wiring board of the present invention in which a solder layer required for mounting is provided in advance, the solder layer is the following (a) to (c):
Step; (a) a step of forming a Sn thin film layer on a conductor for connecting electronic parts of a wiring board on which a conductor circuit is formed, (b) a step of forming Sn on the Sn thin film layer by selective deposition on Sn By a disproportionation reaction, the step of forming a Sn crystal layer, (c) at least a part of the Sn crystal in the Sn crystal layer, Sn based on the ionization tendency
-Pb substitution reaction by Pb substitution reaction, the step of forming a Sn-Pb coating crystal layer, characterized in that the above-mentioned solder layer (a) ~ (d) step; (a) On the conductor for connecting electronic components of the wiring board on which the conductor circuit is formed, the step of forming a Sn thin film layer, (b) on the Sn thin film layer, by the disproportionation reaction of Sn based on selective deposition on Sn , A step of forming a Sn crystal layer, (c) at least a part of the Sn crystal in the Sn crystal layer, Sn based on the ionization tendency
-Pb substitution reaction by Pb substitution reaction to form a Sn-Pb coating crystal layer, (d) Sn thin film layer formed in the above step, and at least part of Sn crystal Sn-Pb is coated
The Pb-covered crystal layer and the Pb-coated crystal layer are melted by heating and then cooled to form an alloy layer. The method for forming the Sn thin film layer on the electronic component connecting conductor is based on the formation of a Cu complex of thiourea.
It is preferably a Cu-Sn substitution reaction.
【０００９】[0009]
【作用】本発明のはんだプリコート配線基板の特徴は、
置換型の無電解共晶はんだめっきを用いることなくSn，
Pbの無電解単体めっきを用いることにより、溶融すると
所望のはんだ層となる金属層を、電子部品接続用導体上
に形成させるようにした点にあり、とりわけ、前記Sn結
晶の無電解めっきとしてSn不均化反応を利用している点
にある。これにより、置換型の無電解共晶はんだめっき
の欠点である析出膜厚の不足を解消することができ、困
難とされていたピッチ幅0.3mm の実装はもとより、さら
に狭ピッチの実装も信頼性よく行うことができるように
なる。The function of the solder precoated wiring board of the present invention is as follows.
Sn, without using substitution type electroless eutectic solder plating
By using the electroless simple plating of Pb, a metal layer that becomes a desired solder layer when melted, is formed on the conductor for connecting electronic components, in particular, Sn as electroless plating of the Sn crystal. The point is that the disproportionation reaction is used. As a result, it is possible to solve the shortage of the deposited film thickness, which is a drawback of the substitution type electroless eutectic solder plating, and it is not only difficult to mount the pitch width of 0.3 mm, but also the narrow pitch mounting is reliable. You will be able to do well.
【００１０】ここで、電子部品接続用の上記金属層は、
Sn薄膜層と, 少なくともSn結晶の一部がPbで被覆されて
なるSn−Pb被覆結晶層とからなり、溶融することによ
り、最終的には、Sn／Pb比が99.9／0.1 〜80.0／20.0と
なるような組成比とすることが望ましい。この理由は、
Sn含有率が99.9％を超えると、溶融の際に非常に高い温
度とする必要があり、そのため配線基板にダメージを与
えることになるからであり、一方、Pb含有率が80.0％を
超えると、溶融後のはんだが酸化しやすくなるからであ
る。Here, the above-mentioned metal layer for connecting electronic parts is
The Sn thin film layer and the Sn-Pb coating crystal layer in which at least a part of the Sn crystal is coated with Pb, and by melting, the Sn / Pb ratio finally becomes 99.9 / 0.1 to 80.0 / 20.0. It is desirable that the composition ratio be such that The reason for this is
This is because if the Sn content exceeds 99.9%, it is necessary to make the temperature extremely high during melting, which will cause damage to the wiring board. On the other hand, if the Pb content exceeds 80.0%, This is because the solder after melting is easily oxidized.
【００１１】本発明においては、はんだを供給する配線
基板としては、サブトラクティブ基板やアディティブ基
板などの基板を用いることができ、いずれの配線基板を
用いても従来に比べてファインピッチな高密度実装が可
能となる。なかでも、アディティブ基板は、特有の永久
レジストを有し、この永久レジストのもつセルフアライ
メント効果が利用できるので、表面実装部品のアセンブ
ル時の位置合わせが容易になる他、部品搭載後のはんだ
リフロー時にはソルダーダム効果によるはんだブリッジ
防止が可能となって有利である。従って、アディティブ
基板を用いた本発明のはんだプリコート配線基板は、よ
りファインピッチ化した電子部品を取り付けるのに好適
である。In the present invention, a substrate such as a subtractive substrate or an additive substrate can be used as a wiring board for supplying solder. Whichever wiring board is used, fine pitch high-density mounting as compared with the conventional one can be used. Is possible. Above all, the additive substrate has a unique permanent resist, and the self-alignment effect of this permanent resist can be used, which facilitates the alignment when assembling surface-mounted components and during solder reflow after component mounting. This is advantageous because solder bridges can be prevented by the solder dam effect. Therefore, the solder pre-coated wiring board of the present invention using an additive board is suitable for mounting electronic components having a finer pitch.
【００１２】次に、本発明のはんだプリコート配線基板
を製造する方法について説明する。 (1) 本発明のはんだプリコート配線基板の製造に当たっ
ては、まず、アディティブ法やサブトラクティブ法など
の方法により、所定のプリント配線基板を得る。Next, a method of manufacturing the solder precoated wiring board of the present invention will be described. (1) In manufacturing the solder precoated wiring board of the present invention, first, a predetermined printed wiring board is obtained by a method such as an additive method or a subtractive method.
【００１３】なお、上記配線基板に用いる基板として
は、例えばプラスチック基板，セラミック基板，金属基
板およびフィルム基板などが挙げられる。例えば、ガラ
スエポキシ基板，ガラスポリイミド基板，アルミナ基
板，低温焼成セラミック基板，窒化アルミニウム基板，
アルミニウム基板，鉄基板およびポリイミドフィルム基
板などである。そして、これらの基板を用いて、片面配
線板，両面スルーホール配線板およびCu／ポリイミド多
層配線板のような多層配線板などを製作する。Examples of the substrate used for the wiring substrate include a plastic substrate, a ceramic substrate, a metal substrate and a film substrate. For example, glass epoxy substrate, glass polyimide substrate, alumina substrate, low temperature firing ceramic substrate, aluminum nitride substrate,
Examples include aluminum substrates, iron substrates and polyimide film substrates. Then, using these substrates, a single-sided wiring board, a double-sided through-hole wiring board, and a multilayer wiring board such as a Cu / polyimide multilayer wiring board are manufactured.
【００１４】上記配線基板において導体回路を形成する
方法としては、例えば銅やニッケル，金，銀等の無電解
および電解めっき、クロムやモリブデン等のスパッタリ
ング、銅や銀，パラジウム，タングステン等のペースト
印刷が適用できるが、なかでも無電解および電解による
銅めっきを用いることが好適である。なお、本発明の製
造方法においては、前記各種方法で導体回路を形成した
上に、さらに種々の方法で異なる種類の金属層を供給す
ることもできる。As a method of forming a conductor circuit on the wiring board, for example, electroless or electrolytic plating of copper, nickel, gold, silver, etc., sputtering of chromium, molybdenum, etc., paste printing of copper, silver, palladium, tungsten, etc. However, it is preferable to use electroless and electrolytic copper plating. In addition, in the manufacturing method of the present invention, it is possible to form a conductor circuit by the above-mentioned various methods and further supply different kinds of metal layers by various methods.
【００１５】また、本発明方法において上記の導体回路
は、既知のプリント配線板について実施されている種々
の方法を用いて形成される。例えば、基板に無電解めっ
きを施してから回路をエッチングする方法や無電解めっ
きを施す際に直接回路を形成する方法などがある。Further, in the method of the present invention, the above-mentioned conductor circuit is formed by using various methods which have been carried out for known printed wiring boards. For example, there are a method of etching a circuit after performing electroless plating on a substrate, and a method of directly forming a circuit when performing electroless plating.
【００１６】(2) 次に、上述のようにして導体回路を形
成した配線基板の電子部品接続用導体上に、望ましくは
チオ尿素のCu錯体形成に基づくCu−Sn置換反応によっ
て、Sn薄膜層を形成する。後述するSn不均化反応は、Cu
表面上では起こらずSn上でのみ起こることから、Sn不均
化反応めっきの工程前に上記工程が必要となる。この工
程においてチオ尿素を添加する理由は、例えばCuパッド
の場合、チオ尿素が存在しないとCuの標準電極電位はSn
の標準電極電位より貴であるためCuパッド上ではSnの置
換析出が起きないからであり、この点、Ｓ（チオ尿素：
SN(NH2)2）が存在すると、Cuがチオ錯体を形成すること
によって標準電極電位がSnのそれより卑方向にシフトす
るので、Snの置換析出ができる。なお、導体を形成する
金属は、Cuに限られるものではなく、NiやAu,Ag,Cr,
Ｗ,Mo などを用いることもできる。この場合は、導体回
路金属の標準電極電位をSnのそれよりも卑にする必要が
ある。(2) Next, a Sn thin film layer is formed on the conductor for connecting electronic parts of the wiring board on which the conductor circuit is formed as described above, preferably by Cu-Sn substitution reaction based on Cu complex formation of thiourea. To form. The Sn disproportionation reaction described below is Cu
Since it does not occur on the surface but only on Sn, the above step is required before the step of Sn disproportionation reactive plating. The reason for adding thiourea in this step is, for example, in the case of Cu pad, the standard electrode potential of Cu is Sn when thiourea is not present.
This is because the substitutional precipitation of Sn does not occur on the Cu pad because it is nobler than the standard electrode potential of S (thiourea:
In the presence of SN (NH 2 ) 2 ), Cu forms a thio-complex, whereby the standard electrode potential shifts to the base direction from that of Sn, so that substitutional precipitation of Sn is possible. The metal forming the conductor is not limited to Cu, but Ni, Au, Ag, Cr,
W, Mo, etc. can also be used. In this case, the standard electrode potential of the conductor circuit metal needs to be lower than that of Sn.
【００１７】(3) 次に、配線基板の電子部品接続用導体
上に形成した上記Sn薄膜層上に、Sn上への選択的析出に
基づくSnの不均化反応による無電解めっきによってSn結
晶層を形成する。このSnの不均化反応による無電解めっ
きとは、還元剤を含まないアルカリ溶液から、亜錫酸イ
オンの不均化反応、 ２Sn(OH)3 - → Sn ＋ Sn(OH)6 2- によって起こる、自己触媒型の無電解めっきのことであ
る。このようにして析出形成したSn結晶層は、Sn不均化
めっきで析出する結晶が粗いため、Snの析出結晶粒の集
合体となる。(3) Next, Sn crystal is formed on the Sn thin film layer formed on the conductor for connecting electronic parts of the wiring board by electroless plating by the disproportionation reaction of Sn based on selective deposition on Sn. Form the layers. The electroless plating by disproportionation reaction of Sn, from alkaline solution free of reducing agents, disproportionation Asuzusan ion, 2Sn (OH) 3 - → Sn + Sn (OH) 6 by 2- It is the self-catalytic electroless plating that occurs. The Sn crystal layer thus deposited and formed becomes an aggregate of Sn precipitation crystal grains because the crystals precipitated by Sn disproportionation plating are rough.
【００１８】ここに、Snの供給源としては、Sn（II）金
属塩であればよいが、好ましくは、塩化物（SnCl2 ・2H
2O），酢酸塩（Sn(CH3COO)2 ），ホウフッ化物（Sn(B
F4)2），硫酸塩（SnSO4 ）が好適である。Here, the source of Sn may be any Sn (II) metal salt, but preferably chloride (SnCl 2 .2H).
2 O), acetate (Sn (CH 3 COO) 2 ), borofluoride (Sn (B
F 4 ) 2 ) and sulfate (SnSO 4 ) are preferable.
【００１９】(4) そして、Snの不均化反応によって形成
した上記Sn結晶層におけるSn結晶の少なくとも一部を、
イオン化傾向に基づくSn−Pb置換反応によってPbで置換
被覆し、Sn−Pb被覆結晶層を形成し、電子部品接続用導
体上にはんだ層を形成する金属層を設けたはんだプリコ
ート配線基板を製造する。なお、不均化反応による上記
Sn結晶層は、その層構造がSnの析出結晶粒の集合体であ
るがゆえに、Pbで置換すると、Sn結晶粒表面がPb層で覆
われる構造となる。(4) Then, at least a part of the Sn crystal in the Sn crystal layer formed by the disproportionation reaction of Sn is
Manufactures a solder pre-coated wiring board in which a Sn-Pb substitution reaction based on an ionization tendency is used to substitute and coat with Pb to form a Sn-Pb coating crystal layer, and to provide a metal layer for forming a solder layer on a conductor for connecting electronic components. . In addition, due to the disproportionation reaction,
Since the layer structure of the Sn crystal layer is an aggregate of the precipitated crystal grains of Sn, when it is replaced with Pb, the surface of the Sn crystal grain is covered with the Pb layer.
【００２０】ここに、Pbの供給源としては、Pb（II）金
属塩であればよいが、好ましくは、塩化物（PbCl2 ），
酢酸塩（Pb(CH3COO)2 ・2H2O），ホウフッ化物（Pb(B
F4)2），硝酸塩（Pb(NO3)2）が好適である。The source of Pb may be a Pb (II) metal salt, preferably a chloride (PbCl 2 ),
Acetate (Pb (CH 3 COO) 2 · 2H 2 O), fluoroborate compound (Pb (B
F 4) 2), nitrate (Pb (NO 3) 2) are preferred.
【００２１】(5) さらに望ましくは、このようにして製
造した本発明のはんだプリコート配線基板を、加熱炉
（リフロー炉）内に入れて加熱することにより、上記金
属層を溶融して合金化（はんだ化）したはんだプリコー
ト配線基板とする。かかる本発明のはんだプリコート配
線基板によれば、はんだ層に電子部品の接続部を熱圧着
等することにより、はんだが溶融，再固化し、電子部品
を基板上に高い信頼性をもって実装することができるの
である。なお、このような電子部品の実装は、上記金属
層を加熱炉（リフロー炉）にて合金化することなく、予
めこの金属層に電子部品を搭載し、その後、加熱炉（リ
フロー炉）にて金属層を溶融，合金化することにより行
ってもよい。(5) More preferably, the solder precoated wiring board of the present invention thus produced is placed in a heating furnace (reflow furnace) and heated to melt and alloy the metal layer ( Soldered) Solder pre-coated wiring board. According to such a solder pre-coated wiring board of the present invention, the solder is melted and resolidified by thermocompression bonding of the connection part of the electronic component to the solder layer, and the electronic component can be mounted on the substrate with high reliability. You can do it. In mounting such electronic components, the electronic components are mounted in advance on the metal layer without alloying the metal layer in a heating furnace (reflow furnace), and then in the heating furnace (reflow furnace). It may be performed by melting and alloying the metal layer.
【００２２】[0022]
【実施例】（実施例１） (1) アディティブ型プリント配線基板の作製 (a)メラミン樹脂1275重量部と37％ホルマリン1366重量
部と水 730重量部を混合し、10％炭酸ナトリウムにてpH
＝9.0 に調整し、90℃で60分間保持した後、メタノール
を 109重量部加えて、樹脂液を得た。 (b)この樹脂液を噴霧乾燥法にて乾燥し、粉末状の樹脂
を得た。 (c)前記(b) で得られた樹脂粉末と離型剤、硬化触媒を
ボールミルにて粉砕混合し、混合粉とした。 (d)前記混合粉を 150℃に加熱した金型中に入れて、250
kg/cm2 の圧力で60分間保持し成型品とした。この成型
に際しては、金型を開きガス抜きを行った。 (e)前記(d) で得られた成型品をボールミルにて粉砕、
微粉化し、粒径0.5 μｍと5.5 μｍの粉末を得た。 (f)フェノールノボラック型エポキシ樹脂（油化シェル
製）60重量部、ビスフェノールＡ型エポキシ樹脂（油化
シェル製）40重量部およびイミダゾール系硬化剤（四国
化成製）５重量部をブチルセロソルブアセテートに溶解
し、この組成物の固形分 100重量部に対して、前記(e)
で作成した微粉末を、粒径 0.5μｍのものを15重量部、
粒径 5.5μｍのものを30重量部の割合で混合し、その後
３本ロールで混練して、さらにブチルセロソルブアセテ
ートを添加し、固形分濃度75％の接着剤溶液を作成し
た。この溶液の粘度は、JIS-K7117 に準じ、東京計器製
デジタル粘度計を用い、20℃で60秒間測定したところ、
回転数６rpm で5.2 Pa・s 、60rpm で2.6 Pa・s であ
り、そのSVI 値（チキソトロピック性）は2.0 であっ
た。 (g)ガラスエポキシ基板１（図１(a) 参照）を研磨によ
り粗化して、JIS-B0601Ｒmax ＝２〜３μｍの粗化を形
成した後、その基板上に前記(f) で作成した接着剤溶液
をロールコーターを用いて塗布した（図１(b) 参照）。
この時の塗布方法はコーティングロールとして、中高粘
度用レジスト用コーティングロール（大日本スクリーン
製）を用い、コーティングローラとドクターバーとの隙
間を0.4mm、コーティングローラとバックアップローラ
との隙間を1.4mm および搬送速度を400mm/s であった。
その後、水平状態で20分間放置した後、70℃で乾燥させ
て厚さ約50μｍの接着剤層２を形成した（図１(c) 参
照）。 (h)接着剤層２を形成した前記基板（図１(c) 参照）を5
00g/lのクロム酸（CrO3）水溶液からなる酸化剤に70℃
で15分間浸漬して接着剤層２の表面を粗化してから、中
和溶液（シプレイ社製）に浸漬して水洗した。接着剤層
２が粗化された基板にパラジウム触媒（シプレイ社製）
を付与して、接着剤層２の表面を活性化させた（図１
(d) 参照）。 (i)次に、前記(h) の処理を施した基板を、窒素ガス雰
囲気（10ppm ）中で120℃で30分間、触媒固定化のため
の熱処理を行った。 (j)次に、前記(i) の処理を施した基板上に、上記(f)
で作成した接着剤溶液に感光性を付与した樹脂溶液を上
記(g) と同様にロールコーターを用いて塗布した。得ら
れた塗布層の溶剤を除去するために80℃で30分間の熱処
理を行い、次いでパターン形成用のマスクを介して露光
したのちエターナIR（旭化成製）で現像し、その後、紫
外線照射（UVキュアー）したのち熱処理して、めっきレ
ジスト３（厚さ40μｍ）を形成した（図１(e) 参照）。 (k)めっきレジスト３を形成し終えた前記(j) で得られ
た基板を、表１に示す組成および条件の無電解銅めっき
液に11時間浸漬して、導体部を形成するために、めっき
膜の厚さ25μｍの無電解銅めっきを施し、各種リードピ
ッチ（0.15, 0.3,0.5mm ）の電子部品（0.15mmＴＡＢ，
0.3 ・0.5mm ＱＦＰ）を実装するためのCuパッドを同一
基板に形成したアディティブ型プリント配線基板を得た
（図１(f)参照）。この時、レジスト３とめっき膜によ
るCuパッド４との段差は15μｍであった。(Example) (Example 1) (1) Preparation of an additive type printed wiring board (a) 1275 parts by weight of melamine resin, 1366 parts by weight of 37% formalin and 730 parts by weight of water are mixed, and pH is adjusted with 10% sodium carbonate.
After adjusting to 9.0 and holding at 90 ° C. for 60 minutes, 109 parts by weight of methanol was added to obtain a resin solution. (b) The resin liquid was dried by a spray drying method to obtain a powdery resin. (c) The resin powder obtained in (b) above, a release agent, and a curing catalyst were pulverized and mixed in a ball mill to obtain a mixed powder. (d) Put the mixed powder in a mold heated to 150 ° C, and
A molded product was obtained by holding the pressure of kg / cm 2 for 60 minutes. At the time of this molding, the mold was opened and degassing was performed. (e) The molded product obtained in (d) above is crushed with a ball mill,
It was pulverized to obtain powders having a particle size of 0.5 μm and 5.5 μm. (f) Dissolve 60 parts by weight of phenol novolac type epoxy resin (made by Yuka Shell), 40 parts by weight of bisphenol A type epoxy resin (made by Yuka Shell) and 5 parts by weight of imidazole-based curing agent (made by Shikoku Kasei) in butyl cellosolve acetate. The solid content of 100 parts by weight of the composition, the above (e)
15 parts by weight of the fine powder having a particle size of 0.5 μm,
A mixture having a particle size of 5.5 μm was mixed at a ratio of 30 parts by weight, and then kneaded with a three-roll mill, and butyl cellosolve acetate was further added to prepare an adhesive solution having a solid content concentration of 75%. The viscosity of this solution was measured at 20 ° C for 60 seconds using a digital viscometer manufactured by Tokyo Keiki in accordance with JIS-K7117.
The rotation speed was 6 rpm, the pressure was 5.2 Pa · s, the rotation speed was 60 rpm, the pressure was 2.6 Pa · s, and the SVI value (thixotropic property) was 2.0. (g) After the glass epoxy substrate 1 (see FIG. 1 (a)) is roughened by polishing to form a roughening of JIS-B0601R max = 2 to 3 μm, the adhesive prepared in (f) above on the substrate. The agent solution was applied using a roll coater (see FIG. 1 (b)).
The coating method at this time was to use a medium-high viscosity resist coating roll (manufactured by Dainippon Screen) as the coating roll. The gap between the coating roller and the doctor bar was 0.4 mm, and the gap between the coating roller and the backup roller was 1.4 mm. The transport speed was 400 mm / s.
Then, the plate was left in a horizontal state for 20 minutes and then dried at 70 ° C. to form an adhesive layer 2 having a thickness of about 50 μm (see FIG. 1 (c)). (h) The substrate with the adhesive layer 2 formed (see FIG. 1 (c))
70 ℃ for oxidizer consisting of 00g / l chromic acid (CrO 3 ) solution
Then, the surface of the adhesive layer 2 was roughened by immersing it for 15 minutes, then immersed in a neutralizing solution (made by Shipley) and washed with water. Palladium catalyst (made by Shipley) on the substrate with the adhesive layer 2 roughened
To activate the surface of the adhesive layer 2 (see FIG. 1).
(See (d)). (i) Next, the substrate subjected to the treatment of (h) above was subjected to a heat treatment for catalyst immobilization at 120 ° C. for 30 minutes in a nitrogen gas atmosphere (10 ppm). (j) Next, on the substrate subjected to the treatment of (i), above (f)
The resin solution in which photosensitivity was applied to the adhesive solution prepared in the above was applied using a roll coater in the same manner as in the above (g). To remove the solvent of the obtained coating layer, heat treatment is carried out at 80 ° C for 30 minutes, and then it is exposed through a mask for pattern formation and then developed with Etana IR (manufactured by Asahi Kasei). After curing, heat treatment was performed to form a plating resist 3 (thickness 40 μm) (see FIG. 1 (e)). (k) In order to form the conductor portion, the substrate obtained in the above (j) after the formation of the plating resist 3 is immersed in an electroless copper plating solution having the composition and conditions shown in Table 1 for 11 hours, Electroless copper plating with a plating film thickness of 25 μm is applied to various lead pitch (0.15, 0.3, 0.5 mm) electronic components (0.15 mm TAB,
An additive type printed wiring board having a Cu pad for mounting 0.3.0.5 mm QFP) formed on the same board was obtained (see FIG. 1 (f)). At this time, the step difference between the resist 3 and the Cu pad 4 formed by the plating film was 15 μm.
【００２３】[0023]
【表１】 [Table 1]
【００２４】(2) 前処理 次に、この無電解銅めっきを施した電子部品実装用Cuパ
ッド４を有するプリント配線基板（図２(a) 参照）を脱
脂液（シプレイ社製アルキレート）で70℃、５分間処理
し、水洗後、活性化液（通常ソフトエッチ）で常温、10
秒間処理して、はんだ供給めっき基板とした。 (3) Sn薄膜層５の形成（図２(b) 参照） 前記(2) で得られた基板を、チオ尿素および錫のホウフ
ッ化物溶液（Sn(BF4)2）を水に溶解させて調整した表２
に示す組成および条件の無電解Sn置換めっき液に約１分
間浸漬することにより、Cu表面をSn層で置換させ、Snめ
っき膜の厚さ0.3 〜0.5 μｍの無電解Sn置換めっきを施
した。(2) Pretreatment Next, the printed wiring board (see FIG. 2 (a)) having the electroless copper-plated Cu pad 4 for mounting electronic parts is treated with a degreasing liquid (Alchelate manufactured by Shipley). Treated at 70 ℃ for 5 minutes, washed with water, and then activated with an activation solution (usually soft etch) at room temperature for 10
It was processed for 2 seconds to obtain a solder-supplied plated substrate. (3) Formation of Sn thin film layer 5 (see FIG. 2 (b)) The substrate obtained in (2) above was dissolved in water with a borofluoride solution (Sn (BF 4 ) 2 ) of thiourea and tin. Adjusted Table 2
The Cu surface was replaced with the Sn layer by immersing in an electroless Sn displacement plating solution having the composition and conditions shown in (1) for about 1 minute, and electroless Sn displacement plating with a Sn plating film thickness of 0.3 to 0.5 μm was performed.
【００２５】[0025]
【表２】 [Table 2]
【００２６】(4) Sn結晶層６の形成（図２(c) 参照） 前記(3) のめっき処理を施した基板を水洗後、水酸化ナ
トリウムを水に溶解させた溶液に、錫の塩化物（塩化第
一錫・二水和物）を水に溶解させた溶液を攪拌しながら
加え、最後に安定剤としてホルマリンを加えて調整した
表３に示す組成および条件の無電解Sn厚付めっき液（Sn
の不均化反応を利用）に３時間浸漬することにより、前
記(3) で得られたSn薄膜５上にSn結晶凝集体６を供給し
て、その凝集体の最大高さが50μｍとなる無電解Sn厚付
めっきを施した。この時、厚付Sn層は表面および破断面
観察により、結晶粒の集合体であった。(4) Formation of Sn crystal layer 6 (see FIG. 2 (c)) After washing the plating-treated substrate of (3) with water, tin chloride was added to a solution of sodium hydroxide dissolved in water. (Stannous chloride dihydrate) dissolved in water was added with stirring, and formalin was added as a stabilizer at the end to prepare electroless Sn thick plating with the composition and conditions shown in Table 3. Liquid (Sn
(3) is used for 3 hours to supply Sn crystal aggregates 6 onto the Sn thin film 5 obtained in (3) above, and the maximum height of the aggregates becomes 50 μm. Electroless Sn thick plating was applied. At this time, the thick Sn layer was an aggregate of crystal grains by observing the surface and the fracture surface.
【００２７】[0027]
【表３】 [Table 3]
【００２８】(5) Sn−Pb被覆結晶層７の形成（図２(d)
参照） 前記(4) の処理を施した基板を水洗後、テトラフルオロ
ほう酸鉛（II）溶液およびホウフッ化水素酸を水に溶解
させて調整した表４に示す組成および条件の無電解Pb置
換めっき液に６分間浸漬するとにより、前記(4) で得ら
れたSn結晶凝集体６のSn結晶粒表面をPb層で皮相的に置
換させる無電解Pb置換めっきを施した。(5) Formation of Sn-Pb coating crystal layer 7 (FIG. 2 (d)
Refer to) Electroless Pb displacement plating with composition and conditions shown in Table 4 prepared by dissolving the substrate treated in (4) above with water and dissolving lead (II) tetrafluoroborate solution and hydrofluoroboric acid in water. By soaking in the liquid for 6 minutes, electroless Pb displacement plating was performed in which the Sn crystal grain surface of the Sn crystal aggregate 6 obtained in (4) above was replaced with a Pb layer in an apparent manner.
【００２９】[0029]
【表４】 [Table 4]
【００３０】(6) 後処理 次に、前記(5) の処理を施した基板を水洗後、熱風乾燥
機内にて80℃で10分間乾燥し、電子部品を実装するため
の金属（Sn,Pb ）をめっきによりCuパッド４上に供給し
てなるアディティブ型のはんだプリコート配線基板とし
た（図２参照）。なお、この電子部品実装用接続金属の
組成は、上記はんだプリコート配線基板を加熱して単体
めっきにより供給した金属（Sn,Pb ）を溶融し、合金化
したものをＥＤＳ分析した結果、Sn／Pb比は６／４であ
った。 (7) 電子部品の実装 次に、このアディティブ型のはんだプリコート配線基板
を加熱処理することなく、 0.3, 0.5mm ＱＦＰの場合
は、それを該当箇所に搭載したのちリフロー機にて加熱
することにより実装し、一方、 0.15mm ＴＡＢの場合
は、それを該当箇所に搭載したのちホットバー（パルス
ヒート方式）にて加熱することにより実装した。(6) Post-Treatment Next, the substrate treated in (5) above is washed with water and then dried in a hot air dryer at 80 ° C. for 10 minutes to prepare a metal (Sn, Pb) for mounting electronic parts. ) Was applied on the Cu pad 4 by plating to obtain an additive type solder pre-coated wiring board (see FIG. 2). The composition of the connecting metal for mounting electronic parts is as follows: Sn / Pb is the result of EDS analysis of the alloy obtained by melting the metal (Sn, Pb) supplied by single plating by heating the solder pre-coated wiring board. The ratio was 6/4. (7) Mounting of electronic parts Next, without heat treatment of this additive type solder pre-coated wiring board, in the case of 0.3, 0.5 mm QFP, by mounting it on the relevant part and then heating it with a reflow machine. On the other hand, in the case of 0.15 mm TAB, it was mounted by mounting it on the corresponding part and then heating it with a hot bar (pulse heating method).
【００３１】（実施例２） (1) 実施例１の(1) 〜(6) に示す各工程と同じ処理を行
い、電子部品を実装するための金属（溶融後のはんだ：
Sn／Pb比が６／４）をめっきによりCuパッド上に供給し
てなるアディディブ型のはんだプリコート配線基板を得
た。 (2) 次に、この配線基板を有機熱媒体中にて210 ℃で５
秒間、浸漬し、銅上に供給されたSnおよびPbを溶融し合
金化した。この時、溶融により合金化したはんだ（Sn／
Pb比：６／４）は、Cuリード幅あるいは同一高さのレジ
スト壁部を弦とする弧を描いた形状となった。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Embodiment 2) (1) A metal for mounting an electronic component (solder after melting: by performing the same processing as each step shown in (1) to (6) of Embodiment 1)
An additive type solder pre-coated wiring board was obtained by supplying Sn / Pb ratio of 6/4) on the Cu pad by plating. (2) Next, this wiring board is placed in an organic heat medium at 210 ° C for 5 minutes.
After immersion for 2 seconds, Sn and Pb supplied on copper were melted and alloyed. At this time, the solder (Sn /
The Pb ratio: 6/4) has a shape in which an arc is drawn with the resist wall portion having the Cu lead width or the same height as a chord. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３２】（実施例３） (1) 実施例１の(5) に示す工程において、Pb置換めっき
液に２分間浸漬すること以外は、実施例１の(1) 〜(6)
に示す各工程と同じ処理を行い、アディディブ型のはん
だプリコート配線基板を得た。 (2) 次に、この配線基板を加熱処理し、合金化した後
（Sn／Pb比：９／１）、実施例１の(7) に示す工程と同
じ処理を行い、各種電子部品を実装した。(Example 3) (1) In the step shown in (5) of Example 1, (1) to (6) of Example 1 except that the Pb displacement plating solution was immersed for 2 minutes.
The same process as each process shown in (1) was performed to obtain an additive type solder pre-coated wiring board. (2) Next, this wiring board is heat-treated and alloyed (Sn / Pb ratio: 9/1), and then the same treatment as the step shown in (7) of Example 1 is performed to mount various electronic components. did.
【００３３】（実施例４） (1) 銅張積層板（圧延銅箔層厚み18μｍ）を、常法であ
るエッチドホイル法により、各種リードピッチ（0.15，
0.3, 0.5mm）の電子部品を実装するためのCuパッドを形
成したサブトラクティブ型プリント配線基板を得た。 (2) 次に、実施例１の(3) 〜(6) に示す各工程と同じ処
理を行い、銅上および銅側壁上に電子部品を実装するた
めの金属（はんだ）をめっきにより供給してなるサブト
ラクティブ型のはんだプリコート配線基板を得た。 (3) 次に、この配線基板を有機熱媒体中にて210 ℃で５
秒間、浸漬し、銅上および銅側壁上に供給されたSnおよ
びPbを溶融し合金化した。この時、溶融により合金化し
たはんだ（Sn／Pb比：６／４）は、Cuパッドを包んだ形
状となった。 (4) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Example 4) (1) A copper clad laminate (rolled copper foil layer thickness 18 μm) was subjected to various lead pitches (0.15,
We obtained a subtractive printed wiring board on which Cu pads for mounting electronic components of 0.3, 0.5 mm) were formed. (2) Next, the same process as each of the steps (3) to (6) of Example 1 is performed, and a metal (solder) for mounting electronic components on copper and copper sidewalls is supplied by plating. Thus, a subtractive type solder pre-coated wiring board was obtained. (3) Next, this wiring board is heated at 210 ° C. in an organic heating medium for 5 minutes.
It was immersed for 2 seconds, and Sn and Pb supplied on the copper and the copper sidewall were melted and alloyed. At this time, the solder alloyed by melting (Sn / Pb ratio: 6/4) had a shape enclosing the Cu pad. (4) Next, the same process as the process shown in (7) of Example 1 was performed to mount various electronic components.
【００３４】（比較例１） (1) 実施例１の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したアディディブ型プ
リント配線基板を得た。 (2) 次に、この配線基板をはんだ印刷機（横田製作所
製）にて、粒径20〜38μｍのはんだペースト（タムラ製
作所製）を、メタルマスクを介して、スキージ速度２〜
３cm／ｓにて印刷し、50μｍのはんだ（Sn／Pb比：６／
４）を供給した。なお、0.3mm ピッチ以下のCuパッド上
には、精度良くはんだを供給することはできなかった。
また、リードピッチによりはんだ厚のバラツキが生じ
た。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 1) (1) The same processes as those in the step (1) of Example 1 were performed to obtain an additive type printed wiring board having Cu conductor portions of various pad pitches formed thereon. (2) Next, this wiring board was soldered with a solder printer (manufactured by Yokota Manufacturing Co., Ltd.) to a solder paste (Tamura Manufacturing Co., Ltd.) having a particle size of 20 to 38 μm through a metal mask and a squeegee speed of 2 to 2.
Printed at 3 cm / s and 50 μm solder (Sn / Pb ratio: 6 /
4) was supplied. In addition, it was not possible to accurately supply solder onto the Cu pad with a pitch of 0.3 mm or less.
Further, the lead pitch caused variations in the solder thickness. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３５】（比較例２） (1) 実施例１の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したアディディブ型プ
リント配線基板を得た。なお、全てのパッドに、予め通
電用リードを設けた。 (2) 次に、この配線基板を常法により、電解はんだめっ
きを行い、Cuパッド上に50μｍのはんだ（Sn／Pb比：６
／４）を供給した。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 2) (1) The same processes as those in the step (1) of Example 1 were carried out to obtain an additive type printed wiring board on which Cu conductor portions having various pad pitches were formed. It should be noted that all pads were previously provided with energization leads. (2) Next, this wiring board is subjected to electrolytic solder plating by a conventional method, and 50 μm solder (Sn / Pb ratio: 6) is placed on the Cu pad.
/ 4) was supplied. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３６】（比較例３） (1) 実施例１の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したアディディブ型プ
リント配線基板を得た。 (2) 次に、この配線基板を前処理後、常温の無電解はん
だめっき（Cu置換型）を行ったが、Cuパッド上には10〜
15μｍのはんだ（Sn／Pb比：６／４）しか供給できなか
った。これは、めっきによるはんだ形成が、パッドであ
るCuとの置換反応を利用することから、はんだ厚は前記
供給厚が限界であった。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 3) (1) The same processes as those in the step (1) of Example 1 were performed to obtain an additive type printed wiring board on which Cu conductor portions having various pad pitches were formed. (2) Next, after pre-processing this wiring board, electroless solder plating (Cu substitution type) at room temperature was performed.
Only 15 μm solder (Sn / Pb ratio: 6/4) could be supplied. This is because the formation of solder by plating utilizes the substitution reaction with Cu, which is a pad, so that the supply thickness of solder is limited. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３７】（比較例４） (1) 実施例４の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したサブトラクティブ
型プリント配線基板を得た。 (2) 次に、この配線基板を比較例１の(2) に示す工程と
同じ処理を行い、基板上にはんだペーストを印刷し、各
種リードピッチのCuパッド上にはんだを供給した。ま
た、同様に0.3mm ピッチ以下のCuパッド上には、精度良
くはんだを供給することはできず、供給厚バラツキが生
じた。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 4) (1) The same processes as those in the step (1) of Example 4 were carried out to obtain a subtractive type printed wiring board having Cu conductor portions of various pad pitches formed thereon. (2) Next, this wiring board was subjected to the same treatment as the step shown in (2) of Comparative Example 1, a solder paste was printed on the board, and solder was supplied onto Cu pads having various lead pitches. Similarly, solder could not be supplied accurately on Cu pads with a pitch of 0.3 mm or less, resulting in variations in supply thickness. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３８】（比較例５） (1) 実施例４の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したサブトラクティブ
型プリント配線基板を得た。なお、全てのパッドに、予
め通電用リードを設けた。 (2) 次に、この配線基板を比較例２の(2) に示す工程と
同じ処理を行い、電解はんだめっきにより基板Cuパッド
上に50μｍのはんだ（Sn／Pb比：６／４）を供給した。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 5) (1) The same processes as those in the step (1) of Example 4 were carried out to obtain a subtractive type printed wiring board having Cu conductor portions of various pad pitches formed thereon. It should be noted that all pads were previously provided with energization leads. (2) Next, this wiring board was subjected to the same treatment as the step shown in (2) of Comparative Example 2, and 50 μm solder (Sn / Pb ratio: 6/4) was supplied on the board Cu pad by electrolytic solder plating. did. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００３９】（比較例６） (1) 実施例４の(1) に示す各工程と同じ処理を行い、各
種パッドピッチのCu導体部を形成したサブトラクティブ
型プリント配線基板を得た。 (2) 次に、この配線基板を比較例３の(2) に示す工程と
同じ処理を行い、無電解はんだめっきにより、基板Cuパ
ッド上に10〜15μｍのはんだ（Sn／Pb比：６／４）を供
給した。 (3) 次に、実施例１の(7) に示す工程と同じ処理を行
い、各種電子部品を実装した。(Comparative Example 6) (1) The same processes as those in the step (1) of Example 4 were performed to obtain a subtractive type printed wiring board on which Cu conductor portions having various pad pitches were formed. (2) Next, this wiring board was subjected to the same treatment as the step shown in (2) of Comparative Example 3 and electroless solder plating was performed to solder 10 to 15 μm solder (Sn / Pb ratio: 6 / 4) was supplied. (3) Next, the same processing as the step shown in (7) of Example 1 was performed to mount various electronic components.
【００４０】上述のようにして、各種はんだ供給法（本
発明法，はんだペースト印刷法，電解はんだめっき法お
よび無電解置換はんだめっき法）を単独に用いて、Cuパ
ッド上にはんだを供給したはんだプリコート配線基板上
に、各種リードピッチの電子部品（0.15ＴＡＢ，0.3 Ｑ
ＦＰ，0.5 ＱＦＰ）を混載実装した結果、その実装信頼
性を表５に示す。この表に示す結果から明らかなよう
に、本発明のはんだプリコート配線基板を用いた実装で
は、広い範囲（ラフピッチ，ファインピッチ）で表面実
装が可能であることを確認した。なお、表５の比較例に
おける電解はんだめっきの場合は、通電用リードが必要
であり、配線密度の低下を招くとともに生産性が非常に
悪いという問題がある。また、無電解置換はんだめっき
の場合は、はんだ層の厚膜化が困難であり、ラフピッチ
Cuパッド上にさらに何らかの方法ではんだを供給する必
要があり生産性が非常に悪いという問題がある。さら
に、はんだペースト印刷法の場合は、ファインピッチCu
パッド（0.3mm 以下）上への信頼性の高いはんだ供給が
困難であるという問題がある。この点、本発明法の場合
は、上述した各種問題を生ずることはなく、非常に有益
な技術であることが判る。As described above, various solder supply methods (the method of the present invention, the solder paste printing method, the electrolytic solder plating method and the electroless substitution solder plating method) are independently used to supply the solder onto the Cu pad. Electronic components with various lead pitches (0.15 TAB, 0.3 Q
Table 5 shows the mounting reliability as a result of mixed mounting of FP and 0.5 QFP). As is clear from the results shown in this table, it was confirmed that surface mounting is possible in a wide range (rough pitch, fine pitch) in mounting using the solder precoated wiring board of the present invention. In the case of electrolytic solder plating in the comparative example of Table 5, there is a problem that energization leads are required, which leads to a decrease in wiring density and very poor productivity. Further, in the case of electroless displacement solder plating, it is difficult to increase the thickness of the solder layer, and rough pitch
There is a problem that the productivity is very poor because it is necessary to supply solder on the Cu pad by some method. Furthermore, in the case of the solder paste printing method, fine pitch Cu
There is a problem that it is difficult to supply highly reliable solder onto the pad (0.3 mm or less). In this respect, the method of the present invention does not cause the above-mentioned various problems, and it is understood that this is a very useful technique.
【００４１】[0041]
【表５】 [Table 5]
【００４２】[0042]
【発明の効果】以上説明したように本発明によれば、困
難とされていたピッチ幅0.3mm の実装はもとより、さら
に狭ピッチの実装も信頼性よく行うことができ、よりフ
ァインピッチな実装が可能で、かつ生産性に優れるはん
だプリコート配線基板を安定して提供できる。特に、ア
ディティブ基板は特有の永久レジストを有するので、こ
の永久レジストのもつセルフアライメント効果が利用で
き、表面実装部品のアセンブル時の位置合わせが容易に
なる他、部品搭載後のはんだリフロー時にはソルダーダ
ム効果によるはんだブリッジ防止が可能となる。As described above, according to the present invention, not only the mounting of a pitch width of 0.3 mm, which was considered difficult, but also the mounting of a narrower pitch can be performed reliably, and a finer pitch mounting can be achieved. It is possible to stably provide a solder pre-coated wiring board which is possible and excellent in productivity. In particular, since the additive substrate has a unique permanent resist, the self-alignment effect of this permanent resist can be used, which facilitates the alignment when assembling surface-mounted components, and the solder dam effect during solder reflow after component mounting. The solder bridge can be prevented.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明に用いるプリント配線板の一実施例を示
す製造工程図である。FIG. 1 is a manufacturing process diagram showing an embodiment of a printed wiring board used in the present invention.
【図２】本発明方法におけるはんだ供給の一実施例を示
す製造工程図である。FIG. 2 is a manufacturing process diagram showing an example of solder supply in the method of the present invention.
１ 基板 ２ 接着剤層（絶縁層） ３ レジスト ４ Cuパッド ５ Sn薄膜層 ６ Sn結晶層 ７ Sn−Pb被覆結晶層 1 substrate 2 adhesive layer (insulating layer) 3 resist 4 Cu pad 5 Sn thin film layer 6 Sn crystal layer 7 Sn-Pb coating crystal layer
Claims (5)
装に必要なはんだ層を予め設けてなるはんだプリコート
配線基板において、上記はんだ層を、Sn薄膜層と, 少な
くともSn結晶の一部がPbで被覆されてなるSn−Pb被覆結
晶層とで形成したことを特徴とするはんだプリコート配
線基板。1. A solder pre-coated wiring board comprising a solder layer necessary for mounting on a conductor for connecting electronic parts of a wiring board, wherein the solder layer comprises an Sn thin film layer and at least a part of Sn crystal. A solder pre-coated wiring board formed by a Sn-Pb coating crystal layer coated with Pb.
装に必要なはんだ層を予め設けてなるはんだプリコート
配線基板において、上記はんだ層を、Sn薄膜層と, 少な
くともSn結晶の一部がPbで被覆されてなるSn−Pb被覆結
晶層とで形成し、かかるはんだ層を加熱溶融し、その
後、冷却して合金層を形成してなることを特徴とするは
んだプリコート配線基板。2. A solder pre-coated wiring board comprising a solder layer necessary for mounting on a conductor for connecting electronic parts of the wiring board in advance, wherein the solder layer comprises a Sn thin film layer and at least a part of Sn crystal. A solder pre-coated wiring board, comprising: a Sn-Pb coating crystal layer coated with Pb; and heating and melting the solder layer, and then cooling to form an alloy layer.
装に必要なはんだ層を予め設けてなるはんだプリコート
配線基板の製造方法に当たり、 上記はんだ層を下記(a) 〜(c) 工程； (a) 導体回路を形成した配線基板の電子部品接続用導体
上に、Sn薄膜層を形成する工程、 (b) 前記Sn薄膜層上に、Sn上への選択的析出に基づくSn
の不均化反応により、Sn結晶層を形成する工程、 (c) 前記Sn結晶層におけるSn結晶の少なくとも一部を、
イオン化傾向に基づくSn−Pb置換反応によってPbで置換
被覆し、Sn−Pb被覆結晶層を形成する工程、 を経て形成することを特徴とするはんだプリコート配線
基板の製造方法。3. A method for manufacturing a solder pre-coated wiring board, comprising a solder layer necessary for mounting on a conductor for connecting electronic parts of the wiring board in advance, wherein the solder layer is formed by the following steps (a) to (c); (a) a step of forming a Sn thin film layer on a conductor for connecting electronic components of a wiring board on which a conductor circuit is formed, (b) on the Sn thin film layer, Sn based on selective deposition on Sn
By a disproportionation reaction of forming a Sn crystal layer, (c) at least a part of the Sn crystal in the Sn crystal layer,
A method for manufacturing a solder pre-coated wiring board, comprising the steps of: substituting and coating with Pb by a Sn-Pb substitution reaction based on an ionization tendency to form a Sn-Pb coating crystal layer.
装に必要なはんだ層を予め設けてなるはんだプリコート
配線基板の製造方法に当たり、 上記はんだ層を下記(a) 〜(d) 工程； (a) 導体回路を形成した配線基板の電子部品接続用導体
上に、Sn薄膜層を形成する工程、 (b) 前記Sn薄膜層上に、Sn上への選択的析出に基づくSn
の不均化反応により、Sn結晶層を形成する工程、 (c) 前記Sn結晶層におけるSn結晶の少なくとも一部を、
イオン化傾向に基づくSn−Pb置換反応によってPbで置換
被覆し、Sn−Pb被覆結晶層を形成する工程、 (d) 上記工程で形成したSn薄膜層と，少なくともSn結晶
の一部がPbで被覆されてなるSn−Pb被覆結晶層とを、加
熱することにより溶融し、次いでこれを冷却して合金層
とする工程、 を経て形成することを特徴とするはんだプリコート配線
基板の製造方法。4. A method of manufacturing a solder pre-coated wiring board, comprising a solder layer necessary for mounting on a conductor for connecting electronic parts of the wiring board in advance, wherein the solder layer is formed by the following steps (a) to (d): (a) a step of forming a Sn thin film layer on a conductor for connecting electronic components of a wiring board on which a conductor circuit is formed, (b) on the Sn thin film layer, Sn based on selective deposition on Sn
By a disproportionation reaction of forming a Sn crystal layer, (c) at least a part of the Sn crystal in the Sn crystal layer,
A step of forming a Sn-Pb coating crystal layer by performing substitution coating with Pb by Sn-Pb substitution reaction based on ionization tendency, (d) Sn thin film layer formed in the above step, and at least a part of Sn crystal coating with Pb A Sn-Pb-coated crystal layer thus obtained is melted by heating and then cooled to form an alloy layer.
形成する方法が、チオ尿素のCu錯体形成に基づくCu−Sn
置換反応であることを特徴とする請求項３または請求項
４に記載のはんだプリコート配線基板の製造方法。5. A method of forming a Sn thin film layer on a conductor for connecting electronic parts, comprising: Cu—Sn based on formation of a Cu complex of thiourea.
The method for manufacturing a solder precoated wiring board according to claim 3 or 4, wherein the method is a substitution reaction.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208593A JPH06252536A (en) | 1993-02-22 | 1993-02-22 | Solder precoat wiring board and its manufacture |
| PCT/JP1993/000736 WO1993025060A1 (en) | 1992-06-02 | 1993-06-01 | Solder-precoated wiring board and method for manufacturing the same |
| EP93910425A EP0644713B1 (en) | 1992-06-02 | 1993-06-01 | Solder-precoated wiring board and method for manufacturing the same |
| DE0644713T DE644713T1 (en) | 1992-06-02 | 1993-06-01 | CIRCUIT BOARD PRE-COATED WITH SOLE METAL AND METHOD FOR THE PRODUCTION THEREOF. |
| JP6500401A JP2883204B2 (en) | 1992-06-02 | 1993-06-01 | Solder pre-coated wiring board and method of manufacturing the same |
| DE69327163T DE69327163T2 (en) | 1992-06-02 | 1993-06-01 | CIRCUIT BOARD PRE-COATED WITH SOLE METAL AND METHOD FOR PRODUCING THE SAME |
| US08/338,531 US5532070A (en) | 1992-06-02 | 1993-06-01 | Solder-precoated conductor circuit substrate and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208593A JPH06252536A (en) | 1993-02-22 | 1993-02-22 | Solder precoat wiring board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252536A true JPH06252536A (en) | 1994-09-09 |
Family
ID=12349046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208593A Pending JPH06252536A (en) | 1992-06-02 | 1993-02-22 | Solder precoat wiring board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252536A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597110A (en) * | 1995-08-25 | 1997-01-28 | Motorola, Inc. | Method for forming a solder bump by solder-jetting or the like |
| JP2010050271A (en) * | 2008-08-21 | 2010-03-04 | Seiko Instruments Inc | Circuit board |
-
1993
- 1993-02-22 JP JP3208593A patent/JPH06252536A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597110A (en) * | 1995-08-25 | 1997-01-28 | Motorola, Inc. | Method for forming a solder bump by solder-jetting or the like |
| JP2010050271A (en) * | 2008-08-21 | 2010-03-04 | Seiko Instruments Inc | Circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0475567B1 (en) | Method for fabricating printed circuits | |
| USRE45175E1 (en) | Process for silver plating in printed circuit board manufacture | |
| US6319543B1 (en) | Process for silver plating in printed circuit board manufacture | |
| US4640746A (en) | Bath and process for plating tin/lead alloys on composite substrates | |
| JP2001519477A (en) | Methods and solutions for producing a gold layer | |
| JP2008109087A (en) | Substrate for mounting semiconductor chip, and preprocessing liquid | |
| WO1993025060A1 (en) | Solder-precoated wiring board and method for manufacturing the same | |
| JPH05327187A (en) | Printed circuit board and manufacture thereof | |
| JPH0828561B2 (en) | Manufacturing method of printed wiring board | |
| JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
| JPH06252536A (en) | Solder precoat wiring board and its manufacture | |
| JP2883204B2 (en) | Solder pre-coated wiring board and method of manufacturing the same | |
| JP3152559B2 (en) | Semiconductor mounting board | |
| JP3354221B2 (en) | Method of forming bump electrode | |
| JPH0621621A (en) | Method for formation of circuit pattern | |
| JP3991588B2 (en) | Method for manufacturing printed wiring board | |
| JP3265968B2 (en) | Electrode of glass ceramic substrate and method for forming the same | |
| KR940009173B1 (en) | Method of preparing a printed substrate | |
| JPH06181380A (en) | Surface mounting substrate and manufacture thereof | |
| JP2002256444A (en) | Wiring board | |
| JPH04297091A (en) | Solder coating printed circuit board and manufacture thereof | |
| JPH09167883A (en) | Surface-mounting printed wiring board and its manufacture | |
| JPH0762254B2 (en) | Electroless copper nickel alloy plating method and plating solution used therefor | |
| JPH06177527A (en) | Printed wiring board for surface installation | |
| JPS62128594A (en) | Formation of conducting circuit |