JPH06244702A - 静電誘導サイリスタの駆動回路 - Google Patents
静電誘導サイリスタの駆動回路Info
- Publication number
- JPH06244702A JPH06244702A JP5025015A JP2501593A JPH06244702A JP H06244702 A JPH06244702 A JP H06244702A JP 5025015 A JP5025015 A JP 5025015A JP 2501593 A JP2501593 A JP 2501593A JP H06244702 A JPH06244702 A JP H06244702A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- capacitor
- cathode
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】
【目的】 ノイズによる誤点弧を防止できる小型の静電
誘導サイリスタの駆動回路を提供する。 【構成】 静電誘導サイリスタSIThのゲートGにト
ランジスタQ1 のコレクタとダイオードD1 及びコンデ
ンサC1 を接続し、コンデンサC1 にトランジスタQ2
のエミッタを接続している。トランジスタQ2 のエミッ
タとトランジスタQ3 のコレクタとを接続し、トランジ
スタQ1 及びトランジスタQ3 のベースをトランジスタ
Q4 のエミッタに接続し、ダイオードD2 をコンデンサ
C1 と接続している。静電誘導サイリスタSIThのカ
ソードKとダイオードD2 とトランジスタQ2 のコレク
タとトランジスタQ4 のコレクタとを直流電源Eの正極
に接続し、トランジスタQ1 のエミッタとトランジスタ
Q3 のエミッタとトランジスタQ4 のエミッタとを直流
電源Eの負極に接続して駆動回路を構成している。
誘導サイリスタの駆動回路を提供する。 【構成】 静電誘導サイリスタSIThのゲートGにト
ランジスタQ1 のコレクタとダイオードD1 及びコンデ
ンサC1 を接続し、コンデンサC1 にトランジスタQ2
のエミッタを接続している。トランジスタQ2 のエミッ
タとトランジスタQ3 のコレクタとを接続し、トランジ
スタQ1 及びトランジスタQ3 のベースをトランジスタ
Q4 のエミッタに接続し、ダイオードD2 をコンデンサ
C1 と接続している。静電誘導サイリスタSIThのカ
ソードKとダイオードD2 とトランジスタQ2 のコレク
タとトランジスタQ4 のコレクタとを直流電源Eの正極
に接続し、トランジスタQ1 のエミッタとトランジスタ
Q3 のエミッタとトランジスタQ4 のエミッタとを直流
電源Eの負極に接続して駆動回路を構成している。
Description
【0001】
【産業上の利用分野】本発明は、静電誘導サイリスタの
駆動回路に関するものである。
駆動回路に関するものである。
【0002】
【従来の技術】従来の静電誘導サイリスタの駆動回路の
一例を図3に示す。静電誘導サイリスタSITh のゲー
トGにトランジスタQ5 のエミッタ及びトランジスタQ
6 のコレクタを接続し、トランジスタQ7 のコレクタを
トランジスタQ5 のベースに接続し、トランジスタQ7
のエミッタをトランジスタQ6 のベースに接続し、直流
電源Eの正極に、トランジスタQ5 のバイアス用の抵抗
R7を介してトランジスタQ7 のコレクタを接続し、直
流電源Eの負極に、トランジスタQ6 のバイアス用の抵
抗R8 を介してトランジスタQ7 のエミッタを接続し、
直流電源Eの両極間にコンデンサC2 とツェナーダイオ
ードZDとの並列回路を抵抗R9 を介して接続し、ツェ
ナーダイオードZDのカソードを静電誘導サイリスタS
ITh のカソードKに接続して静電誘導サイリスタSI
Th の駆動回路を構成している。
一例を図3に示す。静電誘導サイリスタSITh のゲー
トGにトランジスタQ5 のエミッタ及びトランジスタQ
6 のコレクタを接続し、トランジスタQ7 のコレクタを
トランジスタQ5 のベースに接続し、トランジスタQ7
のエミッタをトランジスタQ6 のベースに接続し、直流
電源Eの正極に、トランジスタQ5 のバイアス用の抵抗
R7を介してトランジスタQ7 のコレクタを接続し、直
流電源Eの負極に、トランジスタQ6 のバイアス用の抵
抗R8 を介してトランジスタQ7 のエミッタを接続し、
直流電源Eの両極間にコンデンサC2 とツェナーダイオ
ードZDとの並列回路を抵抗R9 を介して接続し、ツェ
ナーダイオードZDのカソードを静電誘導サイリスタS
ITh のカソードKに接続して静電誘導サイリスタSI
Th の駆動回路を構成している。
【0003】ところで、静電誘導サイリスタSITh を
ターンオンするには、ゲートG・カソードK間を順バイ
アスして電流をゲートGに流し込み、アノードA・カソ
ードK間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタSITh をターンオフするに
は、ゲートGに逆電流を流すことによってゲートGから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードA・カソードK間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートG・カソードK間を逆バイアスす
る必要がある。
ターンオンするには、ゲートG・カソードK間を順バイ
アスして電流をゲートGに流し込み、アノードA・カソ
ードK間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタSITh をターンオフするに
は、ゲートGに逆電流を流すことによってゲートGから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードA・カソードK間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートG・カソードK間を逆バイアスす
る必要がある。
【0004】従って、上記の駆動回路において、静電誘
導サイリスタSITh をターンオンするには、次のよう
に行う。すなわち、トランジスタQ7 のベースへの入力
電圧Vinを遮断してトランジスタQ7 をオフすることに
よって、トランジスタQ5 をオンするとともにトランジ
スタQ6 をオフする。そうすると、直流電源Eの電源電
圧とツェナーダイオードZDのツェナー電圧との電位差
によって、静電誘導サイリスタSITh のゲートG・カ
ソードK間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタSITh はターンオンし
てアノードA・カソードK間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源E→ト
ランジスタQ5 →ゲートG→カソードK→コンデンサC
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサC2 が完全に充電されると、直流電源E→トランジ
スタQ5 →ゲートG→カソードK→ツェナーダイオード
ZDの経路で流れる。
導サイリスタSITh をターンオンするには、次のよう
に行う。すなわち、トランジスタQ7 のベースへの入力
電圧Vinを遮断してトランジスタQ7 をオフすることに
よって、トランジスタQ5 をオンするとともにトランジ
スタQ6 をオフする。そうすると、直流電源Eの電源電
圧とツェナーダイオードZDのツェナー電圧との電位差
によって、静電誘導サイリスタSITh のゲートG・カ
ソードK間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタSITh はターンオンし
てアノードA・カソードK間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源E→ト
ランジスタQ5 →ゲートG→カソードK→コンデンサC
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサC2 が完全に充電されると、直流電源E→トランジ
スタQ5 →ゲートG→カソードK→ツェナーダイオード
ZDの経路で流れる。
【0005】逆に静電誘導サイリスタSITh をターン
オフするには、トランジスタQ7 のベースへ入力電圧V
inを加えてトランジスタQ7 をオンすることによって、
トランジスタQ5 をオフするとともにトランジスタQ6
をオンする。そうすると、コンデンサC2 に蓄えられた
電荷が放電し、ゲートG・カソードK間を逆バイアスし
てコンデンサC2 →カソードK→ゲートG→トランジス
タQ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートGから蓄積電荷を放電し、静電誘導サイ
リスタSITh をターンオフしてアノードA・カソード
K間の主電流を遮断するのである。また、静電誘導サイ
リスタSITh がオフしている間に、直流電源Eによっ
てコンデンサC2 が充電されるのである。
オフするには、トランジスタQ7 のベースへ入力電圧V
inを加えてトランジスタQ7 をオンすることによって、
トランジスタQ5 をオフするとともにトランジスタQ6
をオンする。そうすると、コンデンサC2 に蓄えられた
電荷が放電し、ゲートG・カソードK間を逆バイアスし
てコンデンサC2 →カソードK→ゲートG→トランジス
タQ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートGから蓄積電荷を放電し、静電誘導サイ
リスタSITh をターンオフしてアノードA・カソード
K間の主電流を遮断するのである。また、静電誘導サイ
リスタSITh がオフしている間に、直流電源Eによっ
てコンデンサC2 が充電されるのである。
【0006】上述したような駆動回路によれば、静電誘
導サイリスタSITh のゲートG・カソードK間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタSITh の駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タSITh がオフしている間も逆バイアス用のコンデン
サC2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサC2は常に完全充電され、ゲートG・
カソードK間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタSITh の誤点弧が発生しにく
いという利点もある。
導サイリスタSITh のゲートG・カソードK間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタSITh の駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タSITh がオフしている間も逆バイアス用のコンデン
サC2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサC2は常に完全充電され、ゲートG・
カソードK間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタSITh の誤点弧が発生しにく
いという利点もある。
【0007】
【発明が解決しようとする課題】しかし、上述した従来
の静電誘導サイリスタの駆動回路では、図4(a)に示
すように、入力電圧Vinを加えて静電誘導サイリスタS
ITh をターンオフした瞬間は、図4(b)に示すよう
に放電によってコンデンサC2 の両端電圧Vc が減少す
るので、図4(c)に示すように、ゲートG・カソード
K間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタSITh の誤点弧が発生しや
すくなるという問題がある。
の静電誘導サイリスタの駆動回路では、図4(a)に示
すように、入力電圧Vinを加えて静電誘導サイリスタS
ITh をターンオフした瞬間は、図4(b)に示すよう
に放電によってコンデンサC2 の両端電圧Vc が減少す
るので、図4(c)に示すように、ゲートG・カソード
K間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタSITh の誤点弧が発生しや
すくなるという問題がある。
【0008】それに対して、コンデンサC2 の両端電圧
Vc の変動を小さくするために、コンデンサC2 の容量
を大きくすればよいのであるが、その場合、コンデンサ
C2自体が大型化しコストも上がるという問題がある。
さらに、逆バイアス用の電圧をツェナーダイオードZD
で制御しているために、ツェナーダイオードZDの温度
特性による電圧変動があり、使用温度範囲内で常に所望
の逆バイアス電圧が得られないという問題や、駆動回路
を集積化する際にツェナー電圧の設計が困難であるとい
う問題もある。
Vc の変動を小さくするために、コンデンサC2 の容量
を大きくすればよいのであるが、その場合、コンデンサ
C2自体が大型化しコストも上がるという問題がある。
さらに、逆バイアス用の電圧をツェナーダイオードZD
で制御しているために、ツェナーダイオードZDの温度
特性による電圧変動があり、使用温度範囲内で常に所望
の逆バイアス電圧が得られないという問題や、駆動回路
を集積化する際にツェナー電圧の設計が困難であるとい
う問題もある。
【0009】本発明は上記の点に鑑みて成されたもので
あり、小型で、ノイズによる誤点弧を防止できる静電誘
導サイリスタの駆動回路を提供しようとするものであ
る。
あり、小型で、ノイズによる誤点弧を防止できる静電誘
導サイリスタの駆動回路を提供しようとするものであ
る。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するために、静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン/オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して駆動回路を構成したのである。
成するために、静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン/オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して駆動回路を構成したのである。
【0011】
【作用】本発明の構成では、静電誘導サイリスタがター
ンオフした時のゲート・カソード間の逆バイアス電圧を
駆動回路の直流電源から供給して、逆バイアス電圧を常
に一定に保持するのである。それによって、静電誘導サ
イリスタの逆バイアス電圧のターンオフ直後における変
動や温度による変動を抑制するのである。
ンオフした時のゲート・カソード間の逆バイアス電圧を
駆動回路の直流電源から供給して、逆バイアス電圧を常
に一定に保持するのである。それによって、静電誘導サ
イリスタの逆バイアス電圧のターンオフ直後における変
動や温度による変動を抑制するのである。
【0012】
【実施例】以下、本発明の一実施例を図1及び図2によ
り詳述する。本実施例の回路図を図1に示す。静電誘導
サイリスタSITh のゲートGに、ターンオフゲート電
流引抜き用のトランジスタQ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードD1 のカ
ソードとを接続する。ダイオードD1 のアノードに、タ
ーンオンゲート電流制限用の抵抗R1 を介してターンオ
ンゲート電流供給用のコンデンサC1 を接続し、コンデ
ンサC1 の他端にターンオンするスイッチとなるトラン
ジスタQ2 のエミッタを接続する。トランジスタQ2 の
エミッタと、コンデンサC1 に充電電流を流すトランジ
スタQ3 のコレクタとを充電電流を制限する抵抗R2 を
介して接続し、トランジスタQ1 のベースとトランジス
タQ3 のベースとを、それぞれ抵抗R5 、R6 を介し
て、トランジスタQ1 〜Q3 をオン/オフするトランジ
スタQ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードD2 のカソードを抵
抗R 1 とコンデンサC1 との接続点に接続する。静電誘
導サイリスタSITh のカソードKとダイオードD2 の
アノードとトランジスタQ2 のコレクタとを直流電源E
の正極に接続し、直流電源Eの正極に、トランジスタQ
2 のバイアス用の抵抗R3 を介してトランジスタQ4 の
コレクタを接続する。そして、トランジスタQ 1 のエミ
ッタとトランジスタQ3 のエミッタとを直流電源Eの負
極に接続し、直流電源Eの負極に、トランジスタQ3 の
バイアス用の抵抗R4 を介してトランジスタQ4 のエミ
ッタを接続して駆動回路を構成している。
り詳述する。本実施例の回路図を図1に示す。静電誘導
サイリスタSITh のゲートGに、ターンオフゲート電
流引抜き用のトランジスタQ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードD1 のカ
ソードとを接続する。ダイオードD1 のアノードに、タ
ーンオンゲート電流制限用の抵抗R1 を介してターンオ
ンゲート電流供給用のコンデンサC1 を接続し、コンデ
ンサC1 の他端にターンオンするスイッチとなるトラン
ジスタQ2 のエミッタを接続する。トランジスタQ2 の
エミッタと、コンデンサC1 に充電電流を流すトランジ
スタQ3 のコレクタとを充電電流を制限する抵抗R2 を
介して接続し、トランジスタQ1 のベースとトランジス
タQ3 のベースとを、それぞれ抵抗R5 、R6 を介し
て、トランジスタQ1 〜Q3 をオン/オフするトランジ
スタQ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードD2 のカソードを抵
抗R 1 とコンデンサC1 との接続点に接続する。静電誘
導サイリスタSITh のカソードKとダイオードD2 の
アノードとトランジスタQ2 のコレクタとを直流電源E
の正極に接続し、直流電源Eの正極に、トランジスタQ
2 のバイアス用の抵抗R3 を介してトランジスタQ4 の
コレクタを接続する。そして、トランジスタQ 1 のエミ
ッタとトランジスタQ3 のエミッタとを直流電源Eの負
極に接続し、直流電源Eの負極に、トランジスタQ3 の
バイアス用の抵抗R4 を介してトランジスタQ4 のエミ
ッタを接続して駆動回路を構成している。
【0013】まず、静電誘導サイリスタSITh をター
ンオフするには、トランジスタQ4のベースに入力電圧
Vinを加えてトランジスタQ4 をオンすることによっ
て、トランジスタQ1 及びトランジスタQ3 をオンする
とともに、トランジスタQ2 をオフする。その結果、静
電誘導サイリスタSITh のゲートG・カソードK間は
直流電源Eによって逆バイアスされ、ターンオフゲート
電流が流れてゲートGの蓄積電荷が放電するので静電誘
導サイリスタSITh はターンオフする。ここで、ター
ンオフゲート電流は、直流電源E→カソードK→ゲート
G→トランジスタQ1 の経路で流れる。
ンオフするには、トランジスタQ4のベースに入力電圧
Vinを加えてトランジスタQ4 をオンすることによっ
て、トランジスタQ1 及びトランジスタQ3 をオンする
とともに、トランジスタQ2 をオフする。その結果、静
電誘導サイリスタSITh のゲートG・カソードK間は
直流電源Eによって逆バイアスされ、ターンオフゲート
電流が流れてゲートGの蓄積電荷が放電するので静電誘
導サイリスタSITh はターンオフする。ここで、ター
ンオフゲート電流は、直流電源E→カソードK→ゲート
G→トランジスタQ1 の経路で流れる。
【0014】静電誘導サイリスタSITh がオフしてい
る間は、トランジスタQ3 がオンしており、コンデンサ
C1 は直流電源Eによって充電される。充電電流は抵抗
R2によって制限され、直流電源E→ダイオードD2 →
コンデンサC1 →抵抗R2 →トランジスタQ3 の経路で
流れる。なお、コンデンサC1 が完全に充電された時の
コンデンサC1 の両端電圧VC は、直流電源Eの電源電
圧からダイオードD2の順方向ドロップ電圧を差し引い
た電圧となる。
る間は、トランジスタQ3 がオンしており、コンデンサ
C1 は直流電源Eによって充電される。充電電流は抵抗
R2によって制限され、直流電源E→ダイオードD2 →
コンデンサC1 →抵抗R2 →トランジスタQ3 の経路で
流れる。なお、コンデンサC1 が完全に充電された時の
コンデンサC1 の両端電圧VC は、直流電源Eの電源電
圧からダイオードD2の順方向ドロップ電圧を差し引い
た電圧となる。
【0015】次に、静電誘導サイリスタSITh をター
ンオンするには、トランジスタQ4のベースに加わって
いた入力電圧Vinを遮断してトランジスタQ4 をオフす
ることによって、トランジスタQ1 及びトランジスタQ
3 をオフするとともに、トランジスタQ2 をオンする。
その結果、コンデンサC1 の両端電圧VC によってゲー
トG・カソードK間が順バイアスされ、コンデンサC1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗R1 によって制限され、コンデンサC1 →抵抗R
1 →ダイオードD1 →ゲートG→カソードK→トランジ
スタQ2 の経路で流れる。なお、静電誘導サイリスタS
ITh はゲート感度が非常に高く、数mAのゲート電流
でターンオンし、一旦ターンオンすると、アノードA・
カソードK間に流れる主電流によって正帰還がかかるの
でゲートGへの電流供給は不要となる。したがって、コ
ンデンサC1 の容量は小さくてよい。
ンオンするには、トランジスタQ4のベースに加わって
いた入力電圧Vinを遮断してトランジスタQ4 をオフす
ることによって、トランジスタQ1 及びトランジスタQ
3 をオフするとともに、トランジスタQ2 をオンする。
その結果、コンデンサC1 の両端電圧VC によってゲー
トG・カソードK間が順バイアスされ、コンデンサC1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗R1 によって制限され、コンデンサC1 →抵抗R
1 →ダイオードD1 →ゲートG→カソードK→トランジ
スタQ2 の経路で流れる。なお、静電誘導サイリスタS
ITh はゲート感度が非常に高く、数mAのゲート電流
でターンオンし、一旦ターンオンすると、アノードA・
カソードK間に流れる主電流によって正帰還がかかるの
でゲートGへの電流供給は不要となる。したがって、コ
ンデンサC1 の容量は小さくてよい。
【0016】本実施例において、図2(a)に示すよう
に入力電圧Vinを加えて静電誘導サイリスタSITh を
ターンオフした直後であっても、図2(c)に示すよう
に、直流電源Eによって与えられるゲートG・カソード
K間の逆バイアスは充分にして安定しており、図2
(b)に示すコンデンサC1 の両端電圧VC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
に入力電圧Vinを加えて静電誘導サイリスタSITh を
ターンオフした直後であっても、図2(c)に示すよう
に、直流電源Eによって与えられるゲートG・カソード
K間の逆バイアスは充分にして安定しており、図2
(b)に示すコンデンサC1 の両端電圧VC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
【0017】さらに、逆バイアス電圧の制御にツェナー
ダイオードを使用しないので、温度による逆バイアスの
変動がなく、ノイズによる誤点弧が発生しにくくなる。
また、駆動回路の集積化も容易になるのである。
ダイオードを使用しないので、温度による逆バイアスの
変動がなく、ノイズによる誤点弧が発生しにくくなる。
また、駆動回路の集積化も容易になるのである。
【0018】
【発明の効果】本発明は、上述のように構成したので、
静電誘導サイリスタをターンオフするためにゲート・カ
ソード間に加える逆バイアス電圧を、駆動回路の直流電
源から供給することができ、逆バイアス電圧を常に一定
に保持することができる。その結果、逆バイアス電圧供
給用の大容量のコンデンサ及び逆バイアス電圧制御用の
ツェナーダイオードを省略できるので、静電誘導サイリ
スタのターンオフ直後における逆バイアス電圧の変動
と、温度変化による逆バイアス電圧の変動とを抑制し、
静電誘導サイリスタのターンオフ直後の、ノイズによる
静電誘導サイリスタの誤点弧を防止することができると
いう効果がある。
静電誘導サイリスタをターンオフするためにゲート・カ
ソード間に加える逆バイアス電圧を、駆動回路の直流電
源から供給することができ、逆バイアス電圧を常に一定
に保持することができる。その結果、逆バイアス電圧供
給用の大容量のコンデンサ及び逆バイアス電圧制御用の
ツェナーダイオードを省略できるので、静電誘導サイリ
スタのターンオフ直後における逆バイアス電圧の変動
と、温度変化による逆バイアス電圧の変動とを抑制し、
静電誘導サイリスタのターンオフ直後の、ノイズによる
静電誘導サイリスタの誤点弧を防止することができると
いう効果がある。
【図1】実施例を示す回路図である。
【図2】同上の動作を説明する波形図である。
【図3】従来例を示す回路図である。
【図4】同上の動作を説明する波形図である。
SITh 静電誘導サイリスタ A 静電誘導サイリスタのアノード K 静電誘導サイリスタのカソード G 静電誘導サイリスタのゲート Q1 〜Q4 トランジスタ D1 、D2 ダイオード R1 〜R6 抵抗 E 直流電源 Vin 入力電圧 VGK 静電誘導サイリスタのゲート・カソード間電圧 VC コンデンサの両端電圧 C1 コンデンサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年5月10日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】従来の静電誘導サイリスタの駆動回路の
一例を図3に示す。静電誘導サイリスタSIThのゲー
トGにトランジスタQ5 のエミッタ及びトランジスタQ
6 のコレクタを接続し、トランジスタQ7 のコレクタを
トランジスタQ5 のベースに接続し、トランジスタQ7
のエミッタをトランジスタQ6 のベースに接続し、直流
電源Eの正極に、トランジスタQ5 のバイアス用の抵抗
R7を介してトランジスタQ7 のコレクタを接続し、直
流電源Eの負極に、トランジスタQ6 のバイアス用の抵
抗R8 を介してトランジスタQ7 のエミッタを接続し、
直流電源Eの両極間にコンデンサC2 とツェナーダイオ
ードZDとの並列回路を抵抗R9 を介して接続し、ツェ
ナーダイオードZDのカソードを静電誘導サイリスタS
IThのカソードKに接続して静電誘導サイリスタSI
Thの駆動回路を構成している。
一例を図3に示す。静電誘導サイリスタSIThのゲー
トGにトランジスタQ5 のエミッタ及びトランジスタQ
6 のコレクタを接続し、トランジスタQ7 のコレクタを
トランジスタQ5 のベースに接続し、トランジスタQ7
のエミッタをトランジスタQ6 のベースに接続し、直流
電源Eの正極に、トランジスタQ5 のバイアス用の抵抗
R7を介してトランジスタQ7 のコレクタを接続し、直
流電源Eの負極に、トランジスタQ6 のバイアス用の抵
抗R8 を介してトランジスタQ7 のエミッタを接続し、
直流電源Eの両極間にコンデンサC2 とツェナーダイオ
ードZDとの並列回路を抵抗R9 を介して接続し、ツェ
ナーダイオードZDのカソードを静電誘導サイリスタS
IThのカソードKに接続して静電誘導サイリスタSI
Thの駆動回路を構成している。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】ところで、静電誘導サイリスタSIThを
ターンオンするには、ゲートG・カソードK間を順バイ
アスして電流をゲートGに流し込み、アノードA・カソ
ードK間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタSIThをターンオフするに
は、ゲートGに逆電流を流すことによってゲートGから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードA・カソードK間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートG・カソードK間を逆バイアスす
る必要がある。
ターンオンするには、ゲートG・カソードK間を順バイ
アスして電流をゲートGに流し込み、アノードA・カソ
ードK間に流れる主電流のチャネルを開く必要がある。
逆に、静電誘導サイリスタSIThをターンオフするに
は、ゲートGに逆電流を流すことによってゲートGから
蓄積電荷を放電し、主電流のチャネルをピンチオフする
必要がある。さらに、アノードA・カソードK間の電圧
上昇に伴う変位電流やその他のノイズによる誤点弧を防
止するために、ゲートG・カソードK間を逆バイアスす
る必要がある。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】従って、上記の駆動回路において、静電誘
導サイリスタSIThをターンオンするには、次のよう
に行う。すなわち、トランジスタQ7 のベースへの入力
電圧Vinを遮断してトランジスタQ7 をオフすることに
よって、トランジスタQ5 をオンするとともにトランジ
スタQ6 をオフする。そうすると、直流電源Eの電源電
圧とツェナーダイオードZDのツェナー電圧との電位差
によって、静電誘導サイリスタSIThのゲートG・カ
ソードK間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタSIThはターンオンし
てアノードA・カソードK間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源E→ト
ランジスタQ5 →ゲートG→カソードK→コンデンサC
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサC2 が完全に充電されると、直流電源E→トランジ
スタQ5 →ゲートG→カソードK→ツェナーダイオード
ZDの経路で流れる。
導サイリスタSIThをターンオンするには、次のよう
に行う。すなわち、トランジスタQ7 のベースへの入力
電圧Vinを遮断してトランジスタQ7 をオフすることに
よって、トランジスタQ5 をオンするとともにトランジ
スタQ6 をオフする。そうすると、直流電源Eの電源電
圧とツェナーダイオードZDのツェナー電圧との電位差
によって、静電誘導サイリスタSIThのゲートG・カ
ソードK間が順バイアスされてターンオンゲート電流が
流れ込み、静電誘導サイリスタSIThはターンオンし
てアノードA・カソードK間に主電流が流れる。この時
のターンオンゲート電流は、過渡的には直流電源E→ト
ランジスタQ5 →ゲートG→カソードK→コンデンサC
2 の経路で流れ、ターンオンゲート電流によってコンデ
ンサC2 が完全に充電されると、直流電源E→トランジ
スタQ5 →ゲートG→カソードK→ツェナーダイオード
ZDの経路で流れる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】逆に静電誘導サイリスタSIThをターン
オフするには、トランジスタQ7 のベースへ入力電圧V
inを加えてトランジスタQ7 をオンすることによって、
トランジスタQ5 をオフするとともにトランジスタQ6
をオンする。そうすると、コンデンサC2 に蓄えられた
電荷が放電し、ゲートG・カソードK間を逆バイアスし
てコンデンサC2 →カソードK→ゲートG→トランジス
タQ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートGから蓄積電荷を放電し、静電誘導サイ
リスタSIThをターンオフしてアノードA・カソード
K間の主電流を遮断するのである。また、静電誘導サイ
リスタSIThがオフしている間に、直流電源Eによっ
てコンデンサC2 が充電されるのである。
オフするには、トランジスタQ7 のベースへ入力電圧V
inを加えてトランジスタQ7 をオンすることによって、
トランジスタQ5 をオフするとともにトランジスタQ6
をオンする。そうすると、コンデンサC2 に蓄えられた
電荷が放電し、ゲートG・カソードK間を逆バイアスし
てコンデンサC2 →カソードK→ゲートG→トランジス
タQ6 の経路でターンオフゲート電流が流れる。それに
よって、ゲートGから蓄積電荷を放電し、静電誘導サイ
リスタSIThをターンオフしてアノードA・カソード
K間の主電流を遮断するのである。また、静電誘導サイ
リスタSIThがオフしている間に、直流電源Eによっ
てコンデンサC2 が充電されるのである。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】上述したような駆動回路によれば、静電誘
導サイリスタSIThのゲートG・カソードK間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタSIThの駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タSIThがオフしている間も逆バイアス用のコンデン
サC2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサC2は常に完全充電され、ゲートG・
カソードK間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタSIThの誤点弧が発生しにく
いという利点もある。
導サイリスタSIThのゲートG・カソードK間を逆バ
イアスにするのに独立した電源を必要としないので、静
電誘導サイリスタSIThの駆動回路特に電源部の小型
化が図れるという利点がある。また、静電誘導サイリス
タSIThがオフしている間も逆バイアス用のコンデン
サC2 が充電されるので、オンデューティ比が小さい場
合でもコンデンサC2は常に完全充電され、ゲートG・
カソードK間は充分に逆バイアスされるので、ノイズに
よる静電誘導サイリスタSIThの誤点弧が発生しにく
いという利点もある。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【発明が解決しようとする課題】しかし、上述した従来
の静電誘導サイリスタの駆動回路では、図4(a)に示
すように、入力電圧Vinを加えて静電誘導サイリスタS
IThをターンオフした瞬間は、図4(b)に示すよう
に放電によってコンデンサC2 の両端電圧Vc が減少す
るので、図4(c)に示すように、ゲートG・カソード
K間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタSIThの誤点弧が発生しや
すくなるという問題がある。
の静電誘導サイリスタの駆動回路では、図4(a)に示
すように、入力電圧Vinを加えて静電誘導サイリスタS
IThをターンオフした瞬間は、図4(b)に示すよう
に放電によってコンデンサC2 の両端電圧Vc が減少す
るので、図4(c)に示すように、ゲートG・カソード
K間の逆バイアス電圧が不十分になり、この間、ノイズ
による静電誘導サイリスタSIThの誤点弧が発生しや
すくなるという問題がある。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】
【実施例】以下、本発明の一実施例を図1及び図2によ
り詳述する。本実施例の回路図を図1に示す。静電誘導
サイリスタSIThのゲートGに、ターンオフゲート電
流引抜き用のトランジスタQ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードD1 のカ
ソードとを接続する。ダイオードD1 のアノードに、タ
ーンオンゲート電流制限用の抵抗R1 を介してターンオ
ンゲート電流供給用のコンデンサC1 を接続し、コンデ
ンサC1 の他端にターンオンするスイッチとなるトラン
ジスタQ2 のエミッタを接続する。トランジスタQ2 の
エミッタと、コンデンサC1 に充電電流を流すトランジ
スタQ3 のコレクタとを充電電流を制限する抵抗R2 を
介して接続し、トランジスタQ1 のベースとトランジス
タQ3 のベースとを、それぞれ抵抗R5 、R6 を介し
て、トランジスタQ1 〜Q3 をオン/オフするトランジ
スタQ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードD2 のカソードを抵
抗R 1 とコンデンサC1 との接続点に接続する。静電誘
導サイリスタSIThのカソードKとダイオードD2 の
アノードとトランジスタQ2 のコレクタとを直流電源E
の正極に接続し、直流電源Eの正極に、トランジスタQ
2 のバイアス用の抵抗R3 を介してトランジスタQ4 の
コレクタを接続する。そして、トランジスタQ 1 のエミ
ッタとトランジスタQ3 のエミッタとを直流電源Eの負
極に接続し、直流電源Eの負極に、トランジスタQ3 の
バイアス用の抵抗R4 を介してトランジスタQ4 のエミ
ッタを接続して駆動回路を構成している。
り詳述する。本実施例の回路図を図1に示す。静電誘導
サイリスタSIThのゲートGに、ターンオフゲート電
流引抜き用のトランジスタQ1 のコレクタとターンオフ
ゲート電流の流れる方向を限定するダイオードD1 のカ
ソードとを接続する。ダイオードD1 のアノードに、タ
ーンオンゲート電流制限用の抵抗R1 を介してターンオ
ンゲート電流供給用のコンデンサC1 を接続し、コンデ
ンサC1 の他端にターンオンするスイッチとなるトラン
ジスタQ2 のエミッタを接続する。トランジスタQ2 の
エミッタと、コンデンサC1 に充電電流を流すトランジ
スタQ3 のコレクタとを充電電流を制限する抵抗R2 を
介して接続し、トランジスタQ1 のベースとトランジス
タQ3 のベースとを、それぞれ抵抗R5 、R6 を介し
て、トランジスタQ1 〜Q3 をオン/オフするトランジ
スタQ4 のエミッタに接続する。ターンオンゲート電流
の流れる方向を限定するダイオードD2 のカソードを抵
抗R 1 とコンデンサC1 との接続点に接続する。静電誘
導サイリスタSIThのカソードKとダイオードD2 の
アノードとトランジスタQ2 のコレクタとを直流電源E
の正極に接続し、直流電源Eの正極に、トランジスタQ
2 のバイアス用の抵抗R3 を介してトランジスタQ4 の
コレクタを接続する。そして、トランジスタQ 1 のエミ
ッタとトランジスタQ3 のエミッタとを直流電源Eの負
極に接続し、直流電源Eの負極に、トランジスタQ3 の
バイアス用の抵抗R4 を介してトランジスタQ4 のエミ
ッタを接続して駆動回路を構成している。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】まず、静電誘導サイリスタSIThをター
ンオフするには、トランジスタQ4のベースに入力電圧
Vinを加えてトランジスタQ4 をオンすることによっ
て、トランジスタQ1 及びトランジスタQ3 をオンする
とともに、トランジスタQ2 をオフする。その結果、静
電誘導サイリスタSIThのゲートG・カソードK間は
直流電源Eによって逆バイアスされ、ターンオフゲート
電流が流れてゲートGの蓄積電荷が放電するので静電誘
導サイリスタSIThはターンオフする。ここで、ター
ンオフゲート電流は、直流電源E→カソードK→ゲート
G→トランジスタQ1 の経路で流れる。
ンオフするには、トランジスタQ4のベースに入力電圧
Vinを加えてトランジスタQ4 をオンすることによっ
て、トランジスタQ1 及びトランジスタQ3 をオンする
とともに、トランジスタQ2 をオフする。その結果、静
電誘導サイリスタSIThのゲートG・カソードK間は
直流電源Eによって逆バイアスされ、ターンオフゲート
電流が流れてゲートGの蓄積電荷が放電するので静電誘
導サイリスタSIThはターンオフする。ここで、ター
ンオフゲート電流は、直流電源E→カソードK→ゲート
G→トランジスタQ1 の経路で流れる。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】静電誘導サイリスタSIThがオフしてい
る間は、トランジスタQ3 がオンしており、コンデンサ
C1 は直流電源Eによって充電される。充電電流は抵抗
R2によって制限され、直流電源E→ダイオードD2 →
コンデンサC1 →抵抗R2 →トランジスタQ3 の経路で
流れる。なお、コンデンサC1 が完全に充電された時の
コンデンサC1 の両端電圧VC は、直流電源Eの電源電
圧からダイオードD2の順方向ドロップ電圧を差し引い
た電圧となる。
る間は、トランジスタQ3 がオンしており、コンデンサ
C1 は直流電源Eによって充電される。充電電流は抵抗
R2によって制限され、直流電源E→ダイオードD2 →
コンデンサC1 →抵抗R2 →トランジスタQ3 の経路で
流れる。なお、コンデンサC1 が完全に充電された時の
コンデンサC1 の両端電圧VC は、直流電源Eの電源電
圧からダイオードD2の順方向ドロップ電圧を差し引い
た電圧となる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】次に、静電誘導サイリスタSIThをター
ンオンするには、トランジスタQ4のベースに加わって
いた入力電圧Vinを遮断してトランジスタQ4 をオフす
ることによって、トランジスタQ1 及びトランジスタQ
3 をオフするとともに、トランジスタQ2 をオンする。
その結果、コンデンサC1 の両端電圧VC によってゲー
トG・カソードK間が順バイアスされ、コンデンサC1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗R1 によって制限され、コンデンサC1 →抵抗R
1 →ダイオードD1 →ゲートG→カソードK→トランジ
スタQ2 の経路で流れる。なお、静電誘導サイリスタS
IThはゲート感度が非常に高く、数mAのゲート電流
でターンオンし、一旦ターンオンすると、アノードA・
カソードK間に流れる主電流によって正帰還がかかるの
でゲートGへの電流供給は不要となる。したがって、コ
ンデンサC1 の容量は小さくてよい。
ンオンするには、トランジスタQ4のベースに加わって
いた入力電圧Vinを遮断してトランジスタQ4 をオフす
ることによって、トランジスタQ1 及びトランジスタQ
3 をオフするとともに、トランジスタQ2 をオンする。
その結果、コンデンサC1 の両端電圧VC によってゲー
トG・カソードK間が順バイアスされ、コンデンサC1
に蓄えられていた電荷が放電することによってターンオ
ンゲート電流が流れる。ここで、ターンオンゲート電流
は抵抗R1 によって制限され、コンデンサC1 →抵抗R
1 →ダイオードD1 →ゲートG→カソードK→トランジ
スタQ2 の経路で流れる。なお、静電誘導サイリスタS
IThはゲート感度が非常に高く、数mAのゲート電流
でターンオンし、一旦ターンオンすると、アノードA・
カソードK間に流れる主電流によって正帰還がかかるの
でゲートGへの電流供給は不要となる。したがって、コ
ンデンサC1 の容量は小さくてよい。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】本実施例において、図2(a)に示すよう
に入力電圧Vinを加えて静電誘導サイリスタSIThを
ターンオフした直後であっても、図2(c)に示すよう
に、直流電源Eによって与えられるゲートG・カソード
K間の逆バイアスは充分にして安定しており、図2
(b)に示すコンデンサC1 の両端電圧VC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
に入力電圧Vinを加えて静電誘導サイリスタSIThを
ターンオフした直後であっても、図2(c)に示すよう
に、直流電源Eによって与えられるゲートG・カソード
K間の逆バイアスは充分にして安定しており、図2
(b)に示すコンデンサC1 の両端電圧VC のように変
動しない。したがって、ターンオフ直後でも充分な逆バ
イアス電圧が得られるので、ノイズによる誤点弧が発生
しにくいのである。また、従来例のような逆バイアス用
のコンデンサを設ける必要がないので、駆動回路を小型
化し、コストを下げることができる。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】SITh 静電誘導サイリスタ A 静電誘導サイリスタのアノード K 静電誘導サイリスタのカソード G 静電誘導サイリスタのゲート Q1 〜Q4 トランジスタ D1 、D2 ダイオード R1 〜R6 抵抗 E 直流電源 Vin 入力電圧 VGK 静電誘導サイリスタのゲート・カソード間電圧 VC コンデンサの両端電圧 C1 コンデンサ
【手続補正13】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
Claims (1)
- 【請求項1】 静電誘導サイリスタのゲートに、ターン
オフゲート電流引抜き用の第一のトランジスタのコレク
タとターンオフゲート電流の流れる方向を限定する第一
のダイオードのカソードとを接続し、第一のダイオード
のアノードにターンオンゲート電流制限用の第一の抵抗
を接続し、第一の抵抗の他端にターンオンゲート電流供
給用のコンデンサを接続し、コンデンサの他端に、ター
ンオンするスイッチとなる第二のトランジスタのエミッ
タを接続し、第二のトランジスタのエミッタに、コンデ
ンサに充電電流を流す第三のトランジスタのコレクタを
充電電流を制限する第二の抵抗を介して接続し、第一及
び第三のトランジスタのベースに、第一と第二と第三の
トランジスタをオン/オフする第四のトランジスタのエ
ミッタを接続し、第一の抵抗とコンデンサとの接続点
に、ターンオンゲート電流の流れる方向を限定する第二
のダイオードのカソードを接続し、静電誘導サイリスタ
のカソードと第二のダイオードのアノードと第二のトラ
ンジスタのコレクタとを直流電源の正極に接続し、直流
電源の正極に、第二のトランジスタのバイアス用の第三
の抵抗を介して第四のトランジスタのコレクタを接続
し、第一及び第三のトランジスタのエミッタを直流電源
の負極に接続し、直流電源の負極に、第三のトランジス
タのバイアス用の第四の抵抗を介して第四のトランジス
タのエミッタを接続して成ることを特徴とする静電誘導
サイリスタの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02501593A JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02501593A JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244702A true JPH06244702A (ja) | 1994-09-02 |
JP3319797B2 JP3319797B2 (ja) | 2002-09-03 |
Family
ID=12154093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02501593A Expired - Fee Related JP3319797B2 (ja) | 1993-02-15 | 1993-02-15 | 静電誘導サイリスタの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3319797B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780894A (en) * | 1996-02-23 | 1998-07-14 | Nippon Steel Corporation | Nonvolatile semiconductor memory device having stacked-gate type transistor |
JP2009021823A (ja) * | 2007-07-12 | 2009-01-29 | Hitachi Ltd | 電圧駆動型半導体素子のドライブ回路及びインバータ装置 |
WO2016203691A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP2020010431A (ja) * | 2018-07-03 | 2020-01-16 | 株式会社デンソー | 電源制御回路 |
-
1993
- 1993-02-15 JP JP02501593A patent/JP3319797B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780894A (en) * | 1996-02-23 | 1998-07-14 | Nippon Steel Corporation | Nonvolatile semiconductor memory device having stacked-gate type transistor |
JP2009021823A (ja) * | 2007-07-12 | 2009-01-29 | Hitachi Ltd | 電圧駆動型半導体素子のドライブ回路及びインバータ装置 |
JP4682173B2 (ja) * | 2007-07-12 | 2011-05-11 | 株式会社日立製作所 | 電圧駆動型半導体素子のドライブ回路及びインバータ装置 |
WO2016203691A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP2017011790A (ja) * | 2015-06-17 | 2017-01-12 | 株式会社デンソー | スイッチング素子の駆動装置 |
US10056896B2 (en) | 2015-06-17 | 2018-08-21 | Denso Corporation | Switching element driving device |
JP2020010431A (ja) * | 2018-07-03 | 2020-01-16 | 株式会社デンソー | 電源制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3319797B2 (ja) | 2002-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4719531A (en) | Overcurrent protective circuit for modulated-conductivity type MOSFET | |
US5138200A (en) | Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit | |
EP0763882B1 (en) | Load driving device | |
US7605495B2 (en) | Dual supply circuit | |
US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
JP3349150B2 (ja) | スイッチングモード電源 | |
JP2000333442A (ja) | 安定化ゲートドライバ | |
US4740722A (en) | Composite semiconductor device | |
JP3792296B2 (ja) | 蛍光管用スタータ装置および装置を実現する半導体コンポーネント | |
KR0164638B1 (ko) | 광 결합기 장치 | |
JPH0414806B2 (ja) | ||
JPH06244702A (ja) | 静電誘導サイリスタの駆動回路 | |
US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
US6150770A (en) | Flash apparatus | |
JPH01300617A (ja) | ゲート駆動回路 | |
US20030222598A1 (en) | Electronic ballast circuit for operating a high intensity discharge lamp | |
JP3019039B2 (ja) | 内燃機関点火装置 | |
JPH05347546A (ja) | 静電誘導サイリスタのスイッチング回路 | |
SU1555849A1 (ru) | Транзисторный ключ | |
JP2664295B2 (ja) | ゲートターンオフサイリスタのゲート回路 | |
JPH07221282A (ja) | 高速ターンオン半導体素子の駆動方法及びその駆動回路 | |
JPH0695639B2 (ja) | トランジスタ駆動回路 | |
JPH05243943A (ja) | 電流駆動型半導体スイッチの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
LAPS | Cancellation because of no payment of annual fees |