JPH05347546A - 静電誘導サイリスタのスイッチング回路 - Google Patents
静電誘導サイリスタのスイッチング回路Info
- Publication number
- JPH05347546A JPH05347546A JP4154837A JP15483792A JPH05347546A JP H05347546 A JPH05347546 A JP H05347546A JP 4154837 A JP4154837 A JP 4154837A JP 15483792 A JP15483792 A JP 15483792A JP H05347546 A JPH05347546 A JP H05347546A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- capacitor
- gate
- cathode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 SIサイリスタのゲート・カソード間の逆バ
イアス電圧を変化することなく、且つコンデンサの容量
を増やすことなく、SIサイリスタのターンオフの瞬間
にもSIサイリスタのゲート・カソード間の逆バイアス
電圧変動を抑え、この期間中のノイズによるミス点弧を
防止する。 【構成】 正電極側が直流電源1に接続され負電極側が
グランドにアースされたプッシュプル回路2と、直流電
源1に一方の端子が接続された抵抗3と、抵抗3のもう
一方の端子とグランドの間に接続されたコンデンサ4
と、コンデンサ4の両端に接続された第1のツェナーダ
イオード5と、抵抗3とコンデンサ4の接続点にコレク
タが接続されたトランジスタ6と、トランジスタ6のベ
ースに接続された第2のツェナーダイオード7と、トラ
ンジスタ6のコレクタ・エミッタ間に接続されたダイオ
ード8を備えている。
イアス電圧を変化することなく、且つコンデンサの容量
を増やすことなく、SIサイリスタのターンオフの瞬間
にもSIサイリスタのゲート・カソード間の逆バイアス
電圧変動を抑え、この期間中のノイズによるミス点弧を
防止する。 【構成】 正電極側が直流電源1に接続され負電極側が
グランドにアースされたプッシュプル回路2と、直流電
源1に一方の端子が接続された抵抗3と、抵抗3のもう
一方の端子とグランドの間に接続されたコンデンサ4
と、コンデンサ4の両端に接続された第1のツェナーダ
イオード5と、抵抗3とコンデンサ4の接続点にコレク
タが接続されたトランジスタ6と、トランジスタ6のベ
ースに接続された第2のツェナーダイオード7と、トラ
ンジスタ6のコレクタ・エミッタ間に接続されたダイオ
ード8を備えている。
Description
【0001】
【産業上の利用分野】本発明は、静電誘導サイリスタ
(以下、SIサイリスタという)のスイッチング回路に
関するものである。
(以下、SIサイリスタという)のスイッチング回路に
関するものである。
【0002】
【従来の技術】図3は従来のこの種のスイッチング回路
を示すもので、プッシュプル回路21と、プッシュプル
回路21が接続されている電源22に一方の端子が接続
された抵抗23と、抵抗23のもう一方の端子とグラン
ド間に接続されたコンデンサ24と、コンデンサ24の
両端にカソード側が電位が高くなるように接続されたツ
ェナーダイオード25とから構成されている。
を示すもので、プッシュプル回路21と、プッシュプル
回路21が接続されている電源22に一方の端子が接続
された抵抗23と、抵抗23のもう一方の端子とグラン
ド間に接続されたコンデンサ24と、コンデンサ24の
両端にカソード側が電位が高くなるように接続されたツ
ェナーダイオード25とから構成されている。
【0003】ここで、前記プッシュプル回路21の出力
端子はSIサイリスタ26のゲート端子に接続され、前
記コンデンサ24の正電位側、つまり、前記抵抗23と
コンデンサ24の接続点はCは、SIサイリスタ26の
カソード端子に接続されている。
端子はSIサイリスタ26のゲート端子に接続され、前
記コンデンサ24の正電位側、つまり、前記抵抗23と
コンデンサ24の接続点はCは、SIサイリスタ26の
カソード端子に接続されている。
【0004】ところで、SIサイリスタをターンオンす
るには、アノード・カソード間に流れる主電流のチャネ
ルを開くために、ゲート・カソード間を順バイアスし、
電流をゲートに流し込む必要がある。また、SIサイリ
スタをターンオフするには、ゲートから蓄積電荷を引き
抜き、主電流のチャネルをピンチオフするためにゲート
に逆電流を流し、さらに、アノード・カソード間の電圧
上昇に伴う変位電流やその他のノイズによるミス点弧を
防止するために、ゲート・カソード間を逆バイアスする
必要がある。
るには、アノード・カソード間に流れる主電流のチャネ
ルを開くために、ゲート・カソード間を順バイアスし、
電流をゲートに流し込む必要がある。また、SIサイリ
スタをターンオフするには、ゲートから蓄積電荷を引き
抜き、主電流のチャネルをピンチオフするためにゲート
に逆電流を流し、さらに、アノード・カソード間の電圧
上昇に伴う変位電流やその他のノイズによるミス点弧を
防止するために、ゲート・カソード間を逆バイアスする
必要がある。
【0005】従って、図3に示すSIサイリスタのスイ
ッチング回路で、SIサイリスタ26をターンオンする
には、プッシュプル回路21のハイサイドスイッチ27
をオンし、ローサイドスイッチ28をオフする。する
と、直流電源22の電圧とツェナーダイオード25のツ
ェナー電圧の差電圧によって、SIサイリスタ26のゲ
ート・カソード間が順バイアスされ、オン・ゲート電流
が流れる。この時のゲート電流は、過渡的には、直流電
源22→ハイサイドスイッチ27→SIサイリスタ26
のゲート→SIサイリスタ26のカソード→コンデンサ
24の経路で流れる。
ッチング回路で、SIサイリスタ26をターンオンする
には、プッシュプル回路21のハイサイドスイッチ27
をオンし、ローサイドスイッチ28をオフする。する
と、直流電源22の電圧とツェナーダイオード25のツ
ェナー電圧の差電圧によって、SIサイリスタ26のゲ
ート・カソード間が順バイアスされ、オン・ゲート電流
が流れる。この時のゲート電流は、過渡的には、直流電
源22→ハイサイドスイッチ27→SIサイリスタ26
のゲート→SIサイリスタ26のカソード→コンデンサ
24の経路で流れる。
【0006】その後、コンデンサ24はゲート電流によ
って充電され、完全に充電された状態では、ゲート電流
は、直流電源22→ハイサイドスイッチ27→SIサイ
リスタ26のゲート→SIサイリスタ26のカソード→
ツェナーダイオード25の経路で流れる。
って充電され、完全に充電された状態では、ゲート電流
は、直流電源22→ハイサイドスイッチ27→SIサイ
リスタ26のゲート→SIサイリスタ26のカソード→
ツェナーダイオード25の経路で流れる。
【0007】次に、SIサイリスタ26をターンオフす
るには、プッシュプル回路21のハイサイドスイッチ2
7をオフし、ローサイドスイッチ28をオンする。する
と、コンデンサ24の両極に蓄えられた電荷がSIサイ
リスタ26のゲート・カソード間を逆バイアスし、コン
デンサ24→SIサイリスタ26のカソード→SIサイ
リスタ26のゲート→ローサイドスイッチ28の経路で
オフ・ゲート電流を流す。
るには、プッシュプル回路21のハイサイドスイッチ2
7をオフし、ローサイドスイッチ28をオンする。する
と、コンデンサ24の両極に蓄えられた電荷がSIサイ
リスタ26のゲート・カソード間を逆バイアスし、コン
デンサ24→SIサイリスタ26のカソード→SIサイ
リスタ26のゲート→ローサイドスイッチ28の経路で
オフ・ゲート電流を流す。
【0008】ここで、コンデンサ24は、SIサイリス
タ26のターンオフの瞬間にはSIサイリスタ26のゲ
ート逆バイアス電流の供給のために放電されるが、SI
サイリスタ26のオフ期間中には、直流電源22→抵抗
23→コンデンサ24の経路で充電される。
タ26のターンオフの瞬間にはSIサイリスタ26のゲ
ート逆バイアス電流の供給のために放電されるが、SI
サイリスタ26のオフ期間中には、直流電源22→抵抗
23→コンデンサ24の経路で充電される。
【0009】このような従来のSIサイリスタのスイッ
チング回路によると、SIサイリスタ26のゲート・カ
ソード間逆バイアス時に独立した直流電源を必要としな
いので電源の数を減少でき、SIサイリスタのスイッチ
ング回路の小型化が図れるという利点を有する。また、
SIサイリスタ26のオフ期間中にもSIサイリスタ2
6の逆バイアス用のコンデンサ24が充電される構成と
なっているため、オンデューティー比が小さい場合でも
SIサイリスタ26のゲート・カソード間は逆バイアス
され、ノイズによるミス点弧が発生しにくいという利点
も有する。
チング回路によると、SIサイリスタ26のゲート・カ
ソード間逆バイアス時に独立した直流電源を必要としな
いので電源の数を減少でき、SIサイリスタのスイッチ
ング回路の小型化が図れるという利点を有する。また、
SIサイリスタ26のオフ期間中にもSIサイリスタ2
6の逆バイアス用のコンデンサ24が充電される構成と
なっているため、オンデューティー比が小さい場合でも
SIサイリスタ26のゲート・カソード間は逆バイアス
され、ノイズによるミス点弧が発生しにくいという利点
も有する。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
SIサイリスタのスイッチング回路では、SIサイリス
タ26のターンオフの瞬間には、図4(c)に示す如
く、電荷の放電によってコンデンサ24の両端電圧が減
少し、図4(a)I示すようにゲート・カソード間の逆
バイアスが不十分となり、この期間中にはノイズによる
ミス点弧が発生しやすくなる。また、ゲート・カソード
間の逆バイアス電圧を変更することなく、このコンデン
サ24の電圧変動を小さくするためには、コンデンサ2
4の容量を大きくする必要があるが、そうした場合、コ
ンデンサ24が大型化しコストも上がるため、スイッチ
ング回路の小型化、低コスト化に制約を与えるという問
題点があった。
SIサイリスタのスイッチング回路では、SIサイリス
タ26のターンオフの瞬間には、図4(c)に示す如
く、電荷の放電によってコンデンサ24の両端電圧が減
少し、図4(a)I示すようにゲート・カソード間の逆
バイアスが不十分となり、この期間中にはノイズによる
ミス点弧が発生しやすくなる。また、ゲート・カソード
間の逆バイアス電圧を変更することなく、このコンデン
サ24の電圧変動を小さくするためには、コンデンサ2
4の容量を大きくする必要があるが、そうした場合、コ
ンデンサ24が大型化しコストも上がるため、スイッチ
ング回路の小型化、低コスト化に制約を与えるという問
題点があった。
【0011】本発明は、上記問題点を解決するためにな
されたもので、その目的とするところは、SIサイリス
タのゲート・カソード間の逆バイアス電圧を変化するこ
となく、且つ、コンデンサの容量を増やすことなく、S
Iサイリスタのターンオフの瞬間にもSIサイリスタの
ゲート・カソード間の逆バイアス電圧変動を抑え、この
期間中のノイズによるミス点弧を防止するSIサイリス
タのスイッチング回路を提供することにある。
されたもので、その目的とするところは、SIサイリス
タのゲート・カソード間の逆バイアス電圧を変化するこ
となく、且つ、コンデンサの容量を増やすことなく、S
Iサイリスタのターンオフの瞬間にもSIサイリスタの
ゲート・カソード間の逆バイアス電圧変動を抑え、この
期間中のノイズによるミス点弧を防止するSIサイリス
タのスイッチング回路を提供することにある。
【0012】
【課題を解決するための手段】本発明は上記課題を解決
するため、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、前記直流
電源に一方の端子が接続された抵抗と、前記抵抗のもう
一方の端子とグランドの間に接続されたコンデンサと、
前記コンデンサの両端にカソードが正電位となるように
接続された第1のツェナーダイオードと、前記抵抗とコ
ンデンサの接続点にコレクタが接続されたトランジスタ
と、前記トランジスタのベースに接続された第2のツェ
ナーダイオードと、前記トランジスタのコレクタ・エミ
ッタ間に、該トランジスタのエミッタ側端子側にアノー
ド端子が接続されたダイオードを備えたSIサイリスタ
のスイッチング回路であって、前記プッシュプル回路の
出力端子をSIサイリスタのゲートに接続し、前記トラ
ンジスタのエミッタをSIサイリスタのカソードに接続
したことを特徴とする。
するため、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、前記直流
電源に一方の端子が接続された抵抗と、前記抵抗のもう
一方の端子とグランドの間に接続されたコンデンサと、
前記コンデンサの両端にカソードが正電位となるように
接続された第1のツェナーダイオードと、前記抵抗とコ
ンデンサの接続点にコレクタが接続されたトランジスタ
と、前記トランジスタのベースに接続された第2のツェ
ナーダイオードと、前記トランジスタのコレクタ・エミ
ッタ間に、該トランジスタのエミッタ側端子側にアノー
ド端子が接続されたダイオードを備えたSIサイリスタ
のスイッチング回路であって、前記プッシュプル回路の
出力端子をSIサイリスタのゲートに接続し、前記トラ
ンジスタのエミッタをSIサイリスタのカソードに接続
したことを特徴とする。
【0013】
【作用】上記のように構成したことにより、SIサイリ
スタのターンオフの瞬間に逆バイアス電圧供給用のコン
デンサが放電しても前記トランジスタのエミッタ電位が
一定なので、SIサイリスタのゲート・カソード間の逆
バイアス電圧は一定となる。また、コンデンサを高い電
圧で充電することによって、コンデンサの容量を大きく
することなくコンデンサの両端電圧をSIサイリスタの
逆バイアス電圧以上に保つことができる。
スタのターンオフの瞬間に逆バイアス電圧供給用のコン
デンサが放電しても前記トランジスタのエミッタ電位が
一定なので、SIサイリスタのゲート・カソード間の逆
バイアス電圧は一定となる。また、コンデンサを高い電
圧で充電することによって、コンデンサの容量を大きく
することなくコンデンサの両端電圧をSIサイリスタの
逆バイアス電圧以上に保つことができる。
【0014】従って、SIサイリスタのゲート・カソー
ド間の逆バイアス電圧を変化することなく、且つ、コン
デンサの容量を大きくすることなくSIサイリスタのタ
ーンオフの瞬間にもSIサイリスタのゲート・カソード
間の逆バイアス電圧変動を抑え、この期間のノイズによ
るミス点弧を防止することが可能となる。
ド間の逆バイアス電圧を変化することなく、且つ、コン
デンサの容量を大きくすることなくSIサイリスタのタ
ーンオフの瞬間にもSIサイリスタのゲート・カソード
間の逆バイアス電圧変動を抑え、この期間のノイズによ
るミス点弧を防止することが可能となる。
【0015】
【実施例】以下、本発明に係る静電誘導サイリスタのス
イッチング回路の一実施例を図1および図2に基づいて
説明する。なお、図1は回路図であり、図2は同回路に
おける各部の電圧・電流波形図であって、(a)はSI
サイリスタのゲート・カソード間電圧VGK、(b)はS
Iサイリスタのゲート電流IG 、(c)はコンデンサの
両端電圧VA 、(d)はトランジスタのエミッタ電圧V
B の波形をそれぞれ示す。
イッチング回路の一実施例を図1および図2に基づいて
説明する。なお、図1は回路図であり、図2は同回路に
おける各部の電圧・電流波形図であって、(a)はSI
サイリスタのゲート・カソード間電圧VGK、(b)はS
Iサイリスタのゲート電流IG 、(c)はコンデンサの
両端電圧VA 、(d)はトランジスタのエミッタ電圧V
B の波形をそれぞれ示す。
【0016】図1に示すようにSIサイリスタのスイッ
チング回路は、直流電源1と、正電極側が直流電源1に
接続され、負電極側がグランドにアースされたプッシュ
プル回路2と、直流電源1に一方の端子が接続された抵
抗3と、抵抗3のもう一方の端子とグランドの間に接続
されたコンデンサ4と、コンデンサ4の両端にカソード
が正電位となるように接続された第1のツェナーダイオ
ード5と、抵抗3とコンデンサ4の接続点にコレクタが
接続されたトランジスタ6と、トランジスタ6のベース
に接続された第2のツェナーダイオード7と、トランジ
スタ6のコレクタ・エミッタ間に、トランジスタ6のエ
ミッタ側端子側にアノード端子が接続されたダイオード
8を備え、プッシュプル回路2の出力端子はSIサイリ
スタ9のゲートに接続され、トランジスタ6のエミッタ
はSIサイリスタ9のカソードに接続されている。な
お、プッシュプル回路2はハイサイドスイッチ10とロ
ーサイドスイッチ11とで構成されている。
チング回路は、直流電源1と、正電極側が直流電源1に
接続され、負電極側がグランドにアースされたプッシュ
プル回路2と、直流電源1に一方の端子が接続された抵
抗3と、抵抗3のもう一方の端子とグランドの間に接続
されたコンデンサ4と、コンデンサ4の両端にカソード
が正電位となるように接続された第1のツェナーダイオ
ード5と、抵抗3とコンデンサ4の接続点にコレクタが
接続されたトランジスタ6と、トランジスタ6のベース
に接続された第2のツェナーダイオード7と、トランジ
スタ6のコレクタ・エミッタ間に、トランジスタ6のエ
ミッタ側端子側にアノード端子が接続されたダイオード
8を備え、プッシュプル回路2の出力端子はSIサイリ
スタ9のゲートに接続され、トランジスタ6のエミッタ
はSIサイリスタ9のカソードに接続されている。な
お、プッシュプル回路2はハイサイドスイッチ10とロ
ーサイドスイッチ11とで構成されている。
【0017】次に、上記実施例の動作を説明する。ま
ず、SIサイリスタ9をターンオンするには、プッシュ
プル回路2のハイサイドスイッチ10をオンし、ローサ
イドスイッチ11をオフする。すると、直流電源1の電
圧と第1ツェナーダイオード5のツェナー電圧の差電圧
からダイオード8の順方向電圧を差し引いた電圧によっ
て、SIサイリスタ9のゲート・カソード間が順バイア
スされ、オン・ゲート電流が流れる。この時のゲート電
流は、過渡的には、直流電源1→ハイサイドスイッチ1
0→SIサイリスタ9のゲート→SIサイリスタ9のカ
ソード→ダイオード8→コンデンサ4の経路で流れる。
ず、SIサイリスタ9をターンオンするには、プッシュ
プル回路2のハイサイドスイッチ10をオンし、ローサ
イドスイッチ11をオフする。すると、直流電源1の電
圧と第1ツェナーダイオード5のツェナー電圧の差電圧
からダイオード8の順方向電圧を差し引いた電圧によっ
て、SIサイリスタ9のゲート・カソード間が順バイア
スされ、オン・ゲート電流が流れる。この時のゲート電
流は、過渡的には、直流電源1→ハイサイドスイッチ1
0→SIサイリスタ9のゲート→SIサイリスタ9のカ
ソード→ダイオード8→コンデンサ4の経路で流れる。
【0018】その後、コンデンサ4はゲート電流によっ
て充電され、完全に充電された状態では、ゲート電流
は、直流電源1→ハイサイドスイッチ10→SIサイリ
スタ9のゲート→SIサイリスタ9のカソード→ダイオ
ード8→第1のツェナーダイオード5の経路で流れる。
て充電され、完全に充電された状態では、ゲート電流
は、直流電源1→ハイサイドスイッチ10→SIサイリ
スタ9のゲート→SIサイリスタ9のカソード→ダイオ
ード8→第1のツェナーダイオード5の経路で流れる。
【0019】次に、SIサイリスタ9をターンオフする
には、プッシュプル回路2のハイサイドスイッチ10を
オフし、ローサイドスイッチ11をオンする。すると、
コンデンサ4の両極に蓄えられた電荷によって、SIサ
イリスタ9のゲート・カソード間は逆バイアスされる。
この時、逆バイアス電圧は、第2のツェナーダイオード
7のツェナー電圧とトランジスタ6のベース・エミッタ
電圧によって決まり、オフ・ゲート電流は、コンデンサ
4→トランジスタ6→SIサイリスタ9のカソード→S
Iサイリスタ9のゲート→ローサイドスイッチ11の経
路で流れる。
には、プッシュプル回路2のハイサイドスイッチ10を
オフし、ローサイドスイッチ11をオンする。すると、
コンデンサ4の両極に蓄えられた電荷によって、SIサ
イリスタ9のゲート・カソード間は逆バイアスされる。
この時、逆バイアス電圧は、第2のツェナーダイオード
7のツェナー電圧とトランジスタ6のベース・エミッタ
電圧によって決まり、オフ・ゲート電流は、コンデンサ
4→トランジスタ6→SIサイリスタ9のカソード→S
Iサイリスタ9のゲート→ローサイドスイッチ11の経
路で流れる。
【0020】ここで、コンデンサ4はSIサイリスタ9
をターンオフの瞬間には、SIサイリスタ9のゲート逆
バイアス電流の供給のために放電されるが、SIサイリ
スタ9のオフ期間中には、直流電源1→抵抗3→コンデ
ンサ4の経路で充電される。従って、オンデューティー
比が小さい場合でもSIサイリスタ9のゲート・カソー
ド間は逆バイアスされ、ノイズによるミス点弧が発生し
にくい。
をターンオフの瞬間には、SIサイリスタ9のゲート逆
バイアス電流の供給のために放電されるが、SIサイリ
スタ9のオフ期間中には、直流電源1→抵抗3→コンデ
ンサ4の経路で充電される。従って、オンデューティー
比が小さい場合でもSIサイリスタ9のゲート・カソー
ド間は逆バイアスされ、ノイズによるミス点弧が発生し
にくい。
【0021】また、SIサイリスタ9のゲート・カソー
ド間の逆バイアス電圧は図2(d)に示すように、第2
のツェナーダイオード7のツェナー電圧からトランジス
タ6のベース・エミッタ電圧を差し引いた一定の電圧と
なり、SIサイリスタ9のターンオフ時に図2(c)で
示されるコンデンサ4の放電による電圧変動による影響
を受けない。従って、図2(a)に示すように、ターン
オフの瞬間にもノイズによるミス点弧が発生しなくな
る。
ド間の逆バイアス電圧は図2(d)に示すように、第2
のツェナーダイオード7のツェナー電圧からトランジス
タ6のベース・エミッタ電圧を差し引いた一定の電圧と
なり、SIサイリスタ9のターンオフ時に図2(c)で
示されるコンデンサ4の放電による電圧変動による影響
を受けない。従って、図2(a)に示すように、ターン
オフの瞬間にもノイズによるミス点弧が発生しなくな
る。
【0022】さらに、SIサイリスタ9のゲートターン
オフ電流の供給用のコンデンサ4の両端電圧は、第2の
ツェナーダイオード7のツェナー電圧より落ちなけれ
ば、SIサイリスタ9のゲート・カソード間の逆バイア
ス電圧とは関係がないため、充電電圧の制約がなくな
り、前記逆バイアス電圧より高い電圧で充電することが
できる。従って、コンデンサ4は小さな容量のものを使
用できるので、スイッチング回路の小型化、低コスト化
が図れる。
オフ電流の供給用のコンデンサ4の両端電圧は、第2の
ツェナーダイオード7のツェナー電圧より落ちなけれ
ば、SIサイリスタ9のゲート・カソード間の逆バイア
ス電圧とは関係がないため、充電電圧の制約がなくな
り、前記逆バイアス電圧より高い電圧で充電することが
できる。従って、コンデンサ4は小さな容量のものを使
用できるので、スイッチング回路の小型化、低コスト化
が図れる。
【0023】
【発明の効果】本発明のSIサイリスタのスイッチング
回路は上記のように構成されたものであるから、小さな
容量のコンデンサを使用し、ターンオフの瞬間にSIサ
イリスタのゲート・カソード間の逆バイアス電圧を一定
とすることができ、SIサイリスタのスイッチング回路
を小型化し、ミス点弧を生じなくすることができる。
回路は上記のように構成されたものであるから、小さな
容量のコンデンサを使用し、ターンオフの瞬間にSIサ
イリスタのゲート・カソード間の逆バイアス電圧を一定
とすることができ、SIサイリスタのスイッチング回路
を小型化し、ミス点弧を生じなくすることができる。
【図1】本発明の一実施例を示す回路図である。
【図2】上記実施例回路における各部の電圧・電流波形
を示す図であり、(a)はSIサイリスタのゲート・カ
ソード間電圧VGK、(b)はSIサイリスタのゲート電
流IG 、(c)はコンデンサの両端電圧VA 、(d)は
トランジスタのエミッタ電圧VB をそれぞれ示す。
を示す図であり、(a)はSIサイリスタのゲート・カ
ソード間電圧VGK、(b)はSIサイリスタのゲート電
流IG 、(c)はコンデンサの両端電圧VA 、(d)は
トランジスタのエミッタ電圧VB をそれぞれ示す。
【図3】従来例を示す回路図である。
【図4】上記従来例回路における各部の電圧・電流波形
を示す図であり、(a)はSIサイリスタのゲート・カ
ソード間電圧VGK、(b)はSIサイリスタのゲート電
流IG 、(c)はコンデンサの両端電圧VC をそれぞれ
示す。 1 直流電源 2 プッシュプル回路 3 抵抗 4 コンデンサ 5 第1のツェナーダイオード 6 トランジスタ 7 第2のツェナーダイオード 8 ダイオード 9 SIサイリスタ
を示す図であり、(a)はSIサイリスタのゲート・カ
ソード間電圧VGK、(b)はSIサイリスタのゲート電
流IG 、(c)はコンデンサの両端電圧VC をそれぞれ
示す。 1 直流電源 2 プッシュプル回路 3 抵抗 4 コンデンサ 5 第1のツェナーダイオード 6 トランジスタ 7 第2のツェナーダイオード 8 ダイオード 9 SIサイリスタ
Claims (1)
- 【請求項1】 静電誘導サイリスタと、 前記静電誘導サイリスタのゲートに出力端子が接続され
ると共に、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、 前記直流電源に一方の端子が接続された抵抗と、 前記抵抗のもう一方の端子とグランドの間に接続され、
前記静電誘導サイリスタの逆バイアス電源の電荷を蓄積
するためのコンデンサと、 前記コンデンサの両端にカソードが正電位となるように
接続され、該コンデンサの両端電圧を所定の電圧に保つ
ための第1のツェナーダイオードと、 前記抵抗とコンデンサの接続点にコレクタが、前記静電
誘導サイリスタのカソードにエミッタがそれぞれ接続さ
れ、前記静電誘導サイリスタの逆バイアス時に電流源と
して働くトランジスタと、 前記トランジスタのベースに接続され、該トランジスタ
のエミッタ電位を一定に保つための第2のツェナーダイ
オードと、 前記トランジスタのコレクタ・エミッタ間に接続され、
前記静電誘導サイリスタの順バイアス電流経路を形成す
るダイオードとで構成された静電誘導サイリスタのスイ
ッチング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4154837A JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4154837A JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05347546A true JPH05347546A (ja) | 1993-12-27 |
Family
ID=15592970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4154837A Pending JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05347546A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
JP2013172399A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
-
1992
- 1992-06-15 JP JP4154837A patent/JPH05347546A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
DE102011081970B4 (de) * | 2010-10-20 | 2020-06-18 | Mitsubishi Electric Corp. | Ansteuerschaltung und Halbleitervorrichtung mit der Ansteuerschaltung |
JP2013172399A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734563A (en) | Synchronous rectification type converter | |
CA2106325C (en) | Gate power supply circuit | |
US4564769A (en) | Saturation control of a switching transistor | |
US4805079A (en) | Switched voltage converter | |
US20230369984A1 (en) | Dc/dc converter and control method thereof | |
CA1063683A (en) | Bidirectional thyristor switch circuit | |
JPH05347546A (ja) | 静電誘導サイリスタのスイッチング回路 | |
US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
KR20000016476A (ko) | 전압 극 전환 회로 | |
JP3319797B2 (ja) | 静電誘導サイリスタの駆動回路 | |
US3879620A (en) | DC power control system | |
US4568837A (en) | Gate circuit for gate turn-off thyristor | |
JPH06165510A (ja) | インバータ | |
JPS61182324A (ja) | ゲ−ト駆動装置 | |
JP3333643B2 (ja) | 1方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
JP2636330B2 (ja) | スナバ回路 | |
JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
JP3178314B2 (ja) | 電力変換装置 | |
US4247805A (en) | Circuit for driving saw-tooth current in a coil | |
JP3863316B2 (ja) | 半導体スイッチング装置 | |
JPH09140122A (ja) | Igbt駆動の逆バイアス回路 | |
JP2652584B2 (ja) | スィツチング電源装置 | |
KR910003754Y1 (ko) | 승압형 정전압 회로의 스위칭 회로 | |
CN117081369A (zh) | 开关电源及其自举供电电路 | |
JPH0556634A (ja) | スイツチング電源回路 |