JPH05347546A - 静電誘導サイリスタのスイッチング回路 - Google Patents
静電誘導サイリスタのスイッチング回路Info
- Publication number
- JPH05347546A JPH05347546A JP4154837A JP15483792A JPH05347546A JP H05347546 A JPH05347546 A JP H05347546A JP 4154837 A JP4154837 A JP 4154837A JP 15483792 A JP15483792 A JP 15483792A JP H05347546 A JPH05347546 A JP H05347546A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- capacitor
- gate
- cathode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ＳＩサイリスタのゲート・カソード間の逆バ
イアス電圧を変化することなく、且つコンデンサの容量
を増やすことなく、ＳＩサイリスタのターンオフの瞬間
にもＳＩサイリスタのゲート・カソード間の逆バイアス
電圧変動を抑え、この期間中のノイズによるミス点弧を
防止する。 【構成】 正電極側が直流電源１に接続され負電極側が
グランドにアースされたプッシュプル回路２と、直流電
源１に一方の端子が接続された抵抗３と、抵抗３のもう
一方の端子とグランドの間に接続されたコンデンサ４
と、コンデンサ４の両端に接続された第１のツェナーダ
イオード５と、抵抗３とコンデンサ４の接続点にコレク
タが接続されたトランジスタ６と、トランジスタ６のベ
ースに接続された第２のツェナーダイオード７と、トラ
ンジスタ６のコレクタ・エミッタ間に接続されたダイオ
ード８を備えている。
イアス電圧を変化することなく、且つコンデンサの容量
を増やすことなく、ＳＩサイリスタのターンオフの瞬間
にもＳＩサイリスタのゲート・カソード間の逆バイアス
電圧変動を抑え、この期間中のノイズによるミス点弧を
防止する。 【構成】 正電極側が直流電源１に接続され負電極側が
グランドにアースされたプッシュプル回路２と、直流電
源１に一方の端子が接続された抵抗３と、抵抗３のもう
一方の端子とグランドの間に接続されたコンデンサ４
と、コンデンサ４の両端に接続された第１のツェナーダ
イオード５と、抵抗３とコンデンサ４の接続点にコレク
タが接続されたトランジスタ６と、トランジスタ６のベ
ースに接続された第２のツェナーダイオード７と、トラ
ンジスタ６のコレクタ・エミッタ間に接続されたダイオ
ード８を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタ
（以下、ＳＩサイリスタという）のスイッチング回路に
関するものである。
（以下、ＳＩサイリスタという）のスイッチング回路に
関するものである。
【０００２】
【従来の技術】図３は従来のこの種のスイッチング回路
を示すもので、プッシュプル回路２１と、プッシュプル
回路２１が接続されている電源２２に一方の端子が接続
された抵抗２３と、抵抗２３のもう一方の端子とグラン
ド間に接続されたコンデンサ２４と、コンデンサ２４の
両端にカソード側が電位が高くなるように接続されたツ
ェナーダイオード２５とから構成されている。
を示すもので、プッシュプル回路２１と、プッシュプル
回路２１が接続されている電源２２に一方の端子が接続
された抵抗２３と、抵抗２３のもう一方の端子とグラン
ド間に接続されたコンデンサ２４と、コンデンサ２４の
両端にカソード側が電位が高くなるように接続されたツ
ェナーダイオード２５とから構成されている。
【０００３】ここで、前記プッシュプル回路２１の出力
端子はＳＩサイリスタ２６のゲート端子に接続され、前
記コンデンサ２４の正電位側、つまり、前記抵抗２３と
コンデンサ２４の接続点はＣは、ＳＩサイリスタ２６の
カソード端子に接続されている。
端子はＳＩサイリスタ２６のゲート端子に接続され、前
記コンデンサ２４の正電位側、つまり、前記抵抗２３と
コンデンサ２４の接続点はＣは、ＳＩサイリスタ２６の
カソード端子に接続されている。
【０００４】ところで、ＳＩサイリスタをターンオンす
るには、アノード・カソード間に流れる主電流のチャネ
ルを開くために、ゲート・カソード間を順バイアスし、
電流をゲートに流し込む必要がある。また、ＳＩサイリ
スタをターンオフするには、ゲートから蓄積電荷を引き
抜き、主電流のチャネルをピンチオフするためにゲート
に逆電流を流し、さらに、アノード・カソード間の電圧
上昇に伴う変位電流やその他のノイズによるミス点弧を
防止するために、ゲート・カソード間を逆バイアスする
必要がある。
るには、アノード・カソード間に流れる主電流のチャネ
ルを開くために、ゲート・カソード間を順バイアスし、
電流をゲートに流し込む必要がある。また、ＳＩサイリ
スタをターンオフするには、ゲートから蓄積電荷を引き
抜き、主電流のチャネルをピンチオフするためにゲート
に逆電流を流し、さらに、アノード・カソード間の電圧
上昇に伴う変位電流やその他のノイズによるミス点弧を
防止するために、ゲート・カソード間を逆バイアスする
必要がある。
【０００５】従って、図３に示すＳＩサイリスタのスイ
ッチング回路で、ＳＩサイリスタ２６をターンオンする
には、プッシュプル回路２１のハイサイドスイッチ２７
をオンし、ローサイドスイッチ２８をオフする。する
と、直流電源２２の電圧とツェナーダイオード２５のツ
ェナー電圧の差電圧によって、ＳＩサイリスタ２６のゲ
ート・カソード間が順バイアスされ、オン・ゲート電流
が流れる。この時のゲート電流は、過渡的には、直流電
源２２→ハイサイドスイッチ２７→ＳＩサイリスタ２６
のゲート→ＳＩサイリスタ２６のカソード→コンデンサ
２４の経路で流れる。
ッチング回路で、ＳＩサイリスタ２６をターンオンする
には、プッシュプル回路２１のハイサイドスイッチ２７
をオンし、ローサイドスイッチ２８をオフする。する
と、直流電源２２の電圧とツェナーダイオード２５のツ
ェナー電圧の差電圧によって、ＳＩサイリスタ２６のゲ
ート・カソード間が順バイアスされ、オン・ゲート電流
が流れる。この時のゲート電流は、過渡的には、直流電
源２２→ハイサイドスイッチ２７→ＳＩサイリスタ２６
のゲート→ＳＩサイリスタ２６のカソード→コンデンサ
２４の経路で流れる。
【０００６】その後、コンデンサ２４はゲート電流によ
って充電され、完全に充電された状態では、ゲート電流
は、直流電源２２→ハイサイドスイッチ２７→ＳＩサイ
リスタ２６のゲート→ＳＩサイリスタ２６のカソード→
ツェナーダイオード２５の経路で流れる。
って充電され、完全に充電された状態では、ゲート電流
は、直流電源２２→ハイサイドスイッチ２７→ＳＩサイ
リスタ２６のゲート→ＳＩサイリスタ２６のカソード→
ツェナーダイオード２５の経路で流れる。
【０００７】次に、ＳＩサイリスタ２６をターンオフす
るには、プッシュプル回路２１のハイサイドスイッチ２
７をオフし、ローサイドスイッチ２８をオンする。する
と、コンデンサ２４の両極に蓄えられた電荷がＳＩサイ
リスタ２６のゲート・カソード間を逆バイアスし、コン
デンサ２４→ＳＩサイリスタ２６のカソード→ＳＩサイ
リスタ２６のゲート→ローサイドスイッチ２８の経路で
オフ・ゲート電流を流す。
るには、プッシュプル回路２１のハイサイドスイッチ２
７をオフし、ローサイドスイッチ２８をオンする。する
と、コンデンサ２４の両極に蓄えられた電荷がＳＩサイ
リスタ２６のゲート・カソード間を逆バイアスし、コン
デンサ２４→ＳＩサイリスタ２６のカソード→ＳＩサイ
リスタ２６のゲート→ローサイドスイッチ２８の経路で
オフ・ゲート電流を流す。
【０００８】ここで、コンデンサ２４は、ＳＩサイリス
タ２６のターンオフの瞬間にはＳＩサイリスタ２６のゲ
ート逆バイアス電流の供給のために放電されるが、ＳＩ
サイリスタ２６のオフ期間中には、直流電源２２→抵抗
２３→コンデンサ２４の経路で充電される。
タ２６のターンオフの瞬間にはＳＩサイリスタ２６のゲ
ート逆バイアス電流の供給のために放電されるが、ＳＩ
サイリスタ２６のオフ期間中には、直流電源２２→抵抗
２３→コンデンサ２４の経路で充電される。
【０００９】このような従来のＳＩサイリスタのスイッ
チング回路によると、ＳＩサイリスタ２６のゲート・カ
ソード間逆バイアス時に独立した直流電源を必要としな
いので電源の数を減少でき、ＳＩサイリスタのスイッチ
ング回路の小型化が図れるという利点を有する。また、
ＳＩサイリスタ２６のオフ期間中にもＳＩサイリスタ２
６の逆バイアス用のコンデンサ２４が充電される構成と
なっているため、オンデューティー比が小さい場合でも
ＳＩサイリスタ２６のゲート・カソード間は逆バイアス
され、ノイズによるミス点弧が発生しにくいという利点
も有する。
チング回路によると、ＳＩサイリスタ２６のゲート・カ
ソード間逆バイアス時に独立した直流電源を必要としな
いので電源の数を減少でき、ＳＩサイリスタのスイッチ
ング回路の小型化が図れるという利点を有する。また、
ＳＩサイリスタ２６のオフ期間中にもＳＩサイリスタ２
６の逆バイアス用のコンデンサ２４が充電される構成と
なっているため、オンデューティー比が小さい場合でも
ＳＩサイリスタ２６のゲート・カソード間は逆バイアス
され、ノイズによるミス点弧が発生しにくいという利点
も有する。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
ＳＩサイリスタのスイッチング回路では、ＳＩサイリス
タ２６のターンオフの瞬間には、図４（ｃ）に示す如
く、電荷の放電によってコンデンサ２４の両端電圧が減
少し、図４（ａ）Ｉ示すようにゲート・カソード間の逆
バイアスが不十分となり、この期間中にはノイズによる
ミス点弧が発生しやすくなる。また、ゲート・カソード
間の逆バイアス電圧を変更することなく、このコンデン
サ２４の電圧変動を小さくするためには、コンデンサ２
４の容量を大きくする必要があるが、そうした場合、コ
ンデンサ２４が大型化しコストも上がるため、スイッチ
ング回路の小型化、低コスト化に制約を与えるという問
題点があった。
ＳＩサイリスタのスイッチング回路では、ＳＩサイリス
タ２６のターンオフの瞬間には、図４（ｃ）に示す如
く、電荷の放電によってコンデンサ２４の両端電圧が減
少し、図４（ａ）Ｉ示すようにゲート・カソード間の逆
バイアスが不十分となり、この期間中にはノイズによる
ミス点弧が発生しやすくなる。また、ゲート・カソード
間の逆バイアス電圧を変更することなく、このコンデン
サ２４の電圧変動を小さくするためには、コンデンサ２
４の容量を大きくする必要があるが、そうした場合、コ
ンデンサ２４が大型化しコストも上がるため、スイッチ
ング回路の小型化、低コスト化に制約を与えるという問
題点があった。
【００１１】本発明は、上記問題点を解決するためにな
されたもので、その目的とするところは、ＳＩサイリス
タのゲート・カソード間の逆バイアス電圧を変化するこ
となく、且つ、コンデンサの容量を増やすことなく、Ｓ
Ｉサイリスタのターンオフの瞬間にもＳＩサイリスタの
ゲート・カソード間の逆バイアス電圧変動を抑え、この
期間中のノイズによるミス点弧を防止するＳＩサイリス
タのスイッチング回路を提供することにある。
されたもので、その目的とするところは、ＳＩサイリス
タのゲート・カソード間の逆バイアス電圧を変化するこ
となく、且つ、コンデンサの容量を増やすことなく、Ｓ
Ｉサイリスタのターンオフの瞬間にもＳＩサイリスタの
ゲート・カソード間の逆バイアス電圧変動を抑え、この
期間中のノイズによるミス点弧を防止するＳＩサイリス
タのスイッチング回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明は上記課題を解決
するため、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、前記直流
電源に一方の端子が接続された抵抗と、前記抵抗のもう
一方の端子とグランドの間に接続されたコンデンサと、
前記コンデンサの両端にカソードが正電位となるように
接続された第１のツェナーダイオードと、前記抵抗とコ
ンデンサの接続点にコレクタが接続されたトランジスタ
と、前記トランジスタのベースに接続された第２のツェ
ナーダイオードと、前記トランジスタのコレクタ・エミ
ッタ間に、該トランジスタのエミッタ側端子側にアノー
ド端子が接続されたダイオードを備えたＳＩサイリスタ
のスイッチング回路であって、前記プッシュプル回路の
出力端子をＳＩサイリスタのゲートに接続し、前記トラ
ンジスタのエミッタをＳＩサイリスタのカソードに接続
したことを特徴とする。
するため、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、前記直流
電源に一方の端子が接続された抵抗と、前記抵抗のもう
一方の端子とグランドの間に接続されたコンデンサと、
前記コンデンサの両端にカソードが正電位となるように
接続された第１のツェナーダイオードと、前記抵抗とコ
ンデンサの接続点にコレクタが接続されたトランジスタ
と、前記トランジスタのベースに接続された第２のツェ
ナーダイオードと、前記トランジスタのコレクタ・エミ
ッタ間に、該トランジスタのエミッタ側端子側にアノー
ド端子が接続されたダイオードを備えたＳＩサイリスタ
のスイッチング回路であって、前記プッシュプル回路の
出力端子をＳＩサイリスタのゲートに接続し、前記トラ
ンジスタのエミッタをＳＩサイリスタのカソードに接続
したことを特徴とする。
【００１３】
【作用】上記のように構成したことにより、ＳＩサイリ
スタのターンオフの瞬間に逆バイアス電圧供給用のコン
デンサが放電しても前記トランジスタのエミッタ電位が
一定なので、ＳＩサイリスタのゲート・カソード間の逆
バイアス電圧は一定となる。また、コンデンサを高い電
圧で充電することによって、コンデンサの容量を大きく
することなくコンデンサの両端電圧をＳＩサイリスタの
逆バイアス電圧以上に保つことができる。
スタのターンオフの瞬間に逆バイアス電圧供給用のコン
デンサが放電しても前記トランジスタのエミッタ電位が
一定なので、ＳＩサイリスタのゲート・カソード間の逆
バイアス電圧は一定となる。また、コンデンサを高い電
圧で充電することによって、コンデンサの容量を大きく
することなくコンデンサの両端電圧をＳＩサイリスタの
逆バイアス電圧以上に保つことができる。
【００１４】従って、ＳＩサイリスタのゲート・カソー
ド間の逆バイアス電圧を変化することなく、且つ、コン
デンサの容量を大きくすることなくＳＩサイリスタのタ
ーンオフの瞬間にもＳＩサイリスタのゲート・カソード
間の逆バイアス電圧変動を抑え、この期間のノイズによ
るミス点弧を防止することが可能となる。
ド間の逆バイアス電圧を変化することなく、且つ、コン
デンサの容量を大きくすることなくＳＩサイリスタのタ
ーンオフの瞬間にもＳＩサイリスタのゲート・カソード
間の逆バイアス電圧変動を抑え、この期間のノイズによ
るミス点弧を防止することが可能となる。
【００１５】
【実施例】以下、本発明に係る静電誘導サイリスタのス
イッチング回路の一実施例を図１および図２に基づいて
説明する。なお、図１は回路図であり、図２は同回路に
おける各部の電圧・電流波形図であって、（ａ）はＳＩ
サイリスタのゲート・カソード間電圧ＶGK、（ｂ）はＳ
Ｉサイリスタのゲート電流ＩG 、（ｃ）はコンデンサの
両端電圧ＶA 、（ｄ）はトランジスタのエミッタ電圧Ｖ
B の波形をそれぞれ示す。
イッチング回路の一実施例を図１および図２に基づいて
説明する。なお、図１は回路図であり、図２は同回路に
おける各部の電圧・電流波形図であって、（ａ）はＳＩ
サイリスタのゲート・カソード間電圧ＶGK、（ｂ）はＳ
Ｉサイリスタのゲート電流ＩG 、（ｃ）はコンデンサの
両端電圧ＶA 、（ｄ）はトランジスタのエミッタ電圧Ｖ
B の波形をそれぞれ示す。
【００１６】図１に示すようにＳＩサイリスタのスイッ
チング回路は、直流電源１と、正電極側が直流電源１に
接続され、負電極側がグランドにアースされたプッシュ
プル回路２と、直流電源１に一方の端子が接続された抵
抗３と、抵抗３のもう一方の端子とグランドの間に接続
されたコンデンサ４と、コンデンサ４の両端にカソード
が正電位となるように接続された第１のツェナーダイオ
ード５と、抵抗３とコンデンサ４の接続点にコレクタが
接続されたトランジスタ６と、トランジスタ６のベース
に接続された第２のツェナーダイオード７と、トランジ
スタ６のコレクタ・エミッタ間に、トランジスタ６のエ
ミッタ側端子側にアノード端子が接続されたダイオード
８を備え、プッシュプル回路２の出力端子はＳＩサイリ
スタ９のゲートに接続され、トランジスタ６のエミッタ
はＳＩサイリスタ９のカソードに接続されている。な
お、プッシュプル回路２はハイサイドスイッチ１０とロ
ーサイドスイッチ１１とで構成されている。
チング回路は、直流電源１と、正電極側が直流電源１に
接続され、負電極側がグランドにアースされたプッシュ
プル回路２と、直流電源１に一方の端子が接続された抵
抗３と、抵抗３のもう一方の端子とグランドの間に接続
されたコンデンサ４と、コンデンサ４の両端にカソード
が正電位となるように接続された第１のツェナーダイオ
ード５と、抵抗３とコンデンサ４の接続点にコレクタが
接続されたトランジスタ６と、トランジスタ６のベース
に接続された第２のツェナーダイオード７と、トランジ
スタ６のコレクタ・エミッタ間に、トランジスタ６のエ
ミッタ側端子側にアノード端子が接続されたダイオード
８を備え、プッシュプル回路２の出力端子はＳＩサイリ
スタ９のゲートに接続され、トランジスタ６のエミッタ
はＳＩサイリスタ９のカソードに接続されている。な
お、プッシュプル回路２はハイサイドスイッチ１０とロ
ーサイドスイッチ１１とで構成されている。
【００１７】次に、上記実施例の動作を説明する。ま
ず、ＳＩサイリスタ９をターンオンするには、プッシュ
プル回路２のハイサイドスイッチ１０をオンし、ローサ
イドスイッチ１１をオフする。すると、直流電源１の電
圧と第１ツェナーダイオード５のツェナー電圧の差電圧
からダイオード８の順方向電圧を差し引いた電圧によっ
て、ＳＩサイリスタ９のゲート・カソード間が順バイア
スされ、オン・ゲート電流が流れる。この時のゲート電
流は、過渡的には、直流電源１→ハイサイドスイッチ１
０→ＳＩサイリスタ９のゲート→ＳＩサイリスタ９のカ
ソード→ダイオード８→コンデンサ４の経路で流れる。
ず、ＳＩサイリスタ９をターンオンするには、プッシュ
プル回路２のハイサイドスイッチ１０をオンし、ローサ
イドスイッチ１１をオフする。すると、直流電源１の電
圧と第１ツェナーダイオード５のツェナー電圧の差電圧
からダイオード８の順方向電圧を差し引いた電圧によっ
て、ＳＩサイリスタ９のゲート・カソード間が順バイア
スされ、オン・ゲート電流が流れる。この時のゲート電
流は、過渡的には、直流電源１→ハイサイドスイッチ１
０→ＳＩサイリスタ９のゲート→ＳＩサイリスタ９のカ
ソード→ダイオード８→コンデンサ４の経路で流れる。
【００１８】その後、コンデンサ４はゲート電流によっ
て充電され、完全に充電された状態では、ゲート電流
は、直流電源１→ハイサイドスイッチ１０→ＳＩサイリ
スタ９のゲート→ＳＩサイリスタ９のカソード→ダイオ
ード８→第１のツェナーダイオード５の経路で流れる。
て充電され、完全に充電された状態では、ゲート電流
は、直流電源１→ハイサイドスイッチ１０→ＳＩサイリ
スタ９のゲート→ＳＩサイリスタ９のカソード→ダイオ
ード８→第１のツェナーダイオード５の経路で流れる。
【００１９】次に、ＳＩサイリスタ９をターンオフする
には、プッシュプル回路２のハイサイドスイッチ１０を
オフし、ローサイドスイッチ１１をオンする。すると、
コンデンサ４の両極に蓄えられた電荷によって、ＳＩサ
イリスタ９のゲート・カソード間は逆バイアスされる。
この時、逆バイアス電圧は、第２のツェナーダイオード
７のツェナー電圧とトランジスタ６のベース・エミッタ
電圧によって決まり、オフ・ゲート電流は、コンデンサ
４→トランジスタ６→ＳＩサイリスタ９のカソード→Ｓ
Ｉサイリスタ９のゲート→ローサイドスイッチ１１の経
路で流れる。
には、プッシュプル回路２のハイサイドスイッチ１０を
オフし、ローサイドスイッチ１１をオンする。すると、
コンデンサ４の両極に蓄えられた電荷によって、ＳＩサ
イリスタ９のゲート・カソード間は逆バイアスされる。
この時、逆バイアス電圧は、第２のツェナーダイオード
７のツェナー電圧とトランジスタ６のベース・エミッタ
電圧によって決まり、オフ・ゲート電流は、コンデンサ
４→トランジスタ６→ＳＩサイリスタ９のカソード→Ｓ
Ｉサイリスタ９のゲート→ローサイドスイッチ１１の経
路で流れる。
【００２０】ここで、コンデンサ４はＳＩサイリスタ９
をターンオフの瞬間には、ＳＩサイリスタ９のゲート逆
バイアス電流の供給のために放電されるが、ＳＩサイリ
スタ９のオフ期間中には、直流電源１→抵抗３→コンデ
ンサ４の経路で充電される。従って、オンデューティー
比が小さい場合でもＳＩサイリスタ９のゲート・カソー
ド間は逆バイアスされ、ノイズによるミス点弧が発生し
にくい。
をターンオフの瞬間には、ＳＩサイリスタ９のゲート逆
バイアス電流の供給のために放電されるが、ＳＩサイリ
スタ９のオフ期間中には、直流電源１→抵抗３→コンデ
ンサ４の経路で充電される。従って、オンデューティー
比が小さい場合でもＳＩサイリスタ９のゲート・カソー
ド間は逆バイアスされ、ノイズによるミス点弧が発生し
にくい。
【００２１】また、ＳＩサイリスタ９のゲート・カソー
ド間の逆バイアス電圧は図２（ｄ）に示すように、第２
のツェナーダイオード７のツェナー電圧からトランジス
タ６のベース・エミッタ電圧を差し引いた一定の電圧と
なり、ＳＩサイリスタ９のターンオフ時に図２（ｃ）で
示されるコンデンサ４の放電による電圧変動による影響
を受けない。従って、図２（ａ）に示すように、ターン
オフの瞬間にもノイズによるミス点弧が発生しなくな
る。
ド間の逆バイアス電圧は図２（ｄ）に示すように、第２
のツェナーダイオード７のツェナー電圧からトランジス
タ６のベース・エミッタ電圧を差し引いた一定の電圧と
なり、ＳＩサイリスタ９のターンオフ時に図２（ｃ）で
示されるコンデンサ４の放電による電圧変動による影響
を受けない。従って、図２（ａ）に示すように、ターン
オフの瞬間にもノイズによるミス点弧が発生しなくな
る。
【００２２】さらに、ＳＩサイリスタ９のゲートターン
オフ電流の供給用のコンデンサ４の両端電圧は、第２の
ツェナーダイオード７のツェナー電圧より落ちなけれ
ば、ＳＩサイリスタ９のゲート・カソード間の逆バイア
ス電圧とは関係がないため、充電電圧の制約がなくな
り、前記逆バイアス電圧より高い電圧で充電することが
できる。従って、コンデンサ４は小さな容量のものを使
用できるので、スイッチング回路の小型化、低コスト化
が図れる。
オフ電流の供給用のコンデンサ４の両端電圧は、第２の
ツェナーダイオード７のツェナー電圧より落ちなけれ
ば、ＳＩサイリスタ９のゲート・カソード間の逆バイア
ス電圧とは関係がないため、充電電圧の制約がなくな
り、前記逆バイアス電圧より高い電圧で充電することが
できる。従って、コンデンサ４は小さな容量のものを使
用できるので、スイッチング回路の小型化、低コスト化
が図れる。
【００２３】
【発明の効果】本発明のＳＩサイリスタのスイッチング
回路は上記のように構成されたものであるから、小さな
容量のコンデンサを使用し、ターンオフの瞬間にＳＩサ
イリスタのゲート・カソード間の逆バイアス電圧を一定
とすることができ、ＳＩサイリスタのスイッチング回路
を小型化し、ミス点弧を生じなくすることができる。
回路は上記のように構成されたものであるから、小さな
容量のコンデンサを使用し、ターンオフの瞬間にＳＩサ
イリスタのゲート・カソード間の逆バイアス電圧を一定
とすることができ、ＳＩサイリスタのスイッチング回路
を小型化し、ミス点弧を生じなくすることができる。
【図１】本発明の一実施例を示す回路図である。
【図２】上記実施例回路における各部の電圧・電流波形
を示す図であり、（ａ）はＳＩサイリスタのゲート・カ
ソード間電圧ＶGK、（ｂ）はＳＩサイリスタのゲート電
流ＩG 、（ｃ）はコンデンサの両端電圧ＶA 、（ｄ）は
トランジスタのエミッタ電圧ＶB をそれぞれ示す。
を示す図であり、（ａ）はＳＩサイリスタのゲート・カ
ソード間電圧ＶGK、（ｂ）はＳＩサイリスタのゲート電
流ＩG 、（ｃ）はコンデンサの両端電圧ＶA 、（ｄ）は
トランジスタのエミッタ電圧ＶB をそれぞれ示す。
【図３】従来例を示す回路図である。
【図４】上記従来例回路における各部の電圧・電流波形
を示す図であり、（ａ）はＳＩサイリスタのゲート・カ
ソード間電圧ＶGK、（ｂ）はＳＩサイリスタのゲート電
流ＩG 、（ｃ）はコンデンサの両端電圧ＶC をそれぞれ
示す。 １ 直流電源 ２ プッシュプル回路 ３ 抵抗 ４ コンデンサ ５ 第１のツェナーダイオード ６ トランジスタ ７ 第２のツェナーダイオード ８ ダイオード ９ ＳＩサイリスタ
を示す図であり、（ａ）はＳＩサイリスタのゲート・カ
ソード間電圧ＶGK、（ｂ）はＳＩサイリスタのゲート電
流ＩG 、（ｃ）はコンデンサの両端電圧ＶC をそれぞれ
示す。 １ 直流電源 ２ プッシュプル回路 ３ 抵抗 ４ コンデンサ ５ 第１のツェナーダイオード ６ トランジスタ ７ 第２のツェナーダイオード ８ ダイオード ９ ＳＩサイリスタ
Claims (1)
- 【請求項１】 静電誘導サイリスタと、 前記静電誘導サイリスタのゲートに出力端子が接続され
ると共に、正電極側が直流電源に接続され、負電極側が
グランドにアースされたプッシュプル回路と、 前記直流電源に一方の端子が接続された抵抗と、 前記抵抗のもう一方の端子とグランドの間に接続され、
前記静電誘導サイリスタの逆バイアス電源の電荷を蓄積
するためのコンデンサと、 前記コンデンサの両端にカソードが正電位となるように
接続され、該コンデンサの両端電圧を所定の電圧に保つ
ための第１のツェナーダイオードと、 前記抵抗とコンデンサの接続点にコレクタが、前記静電
誘導サイリスタのカソードにエミッタがそれぞれ接続さ
れ、前記静電誘導サイリスタの逆バイアス時に電流源と
して働くトランジスタと、 前記トランジスタのベースに接続され、該トランジスタ
のエミッタ電位を一定に保つための第２のツェナーダイ
オードと、 前記トランジスタのコレクタ・エミッタ間に接続され、
前記静電誘導サイリスタの順バイアス電流経路を形成す
るダイオードとで構成された静電誘導サイリスタのスイ
ッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154837A JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154837A JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347546A true JPH05347546A (ja) | 1993-12-27 |
Family
ID=15592970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154837A Pending JPH05347546A (ja) | 1992-06-15 | 1992-06-15 | 静電誘導サイリスタのスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
| JP2013172399A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
-
1992
- 1992-06-15 JP JP4154837A patent/JPH05347546A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
| DE102011081970B4 (de) * | 2010-10-20 | 2020-06-18 | Mitsubishi Electric Corp. | Ansteuerschaltung und Halbleitervorrichtung mit der Ansteuerschaltung |
| JP2013172399A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734563A (en) | Synchronous rectification type converter | |
| CA2106325C (en) | Gate power supply circuit | |
| US4564769A (en) | Saturation control of a switching transistor | |
| US4805079A (en) | Switched voltage converter | |
| US20230369984A1 (en) | Dc/dc converter and control method thereof | |
| CA1063683A (en) | Bidirectional thyristor switch circuit | |
| JPH05347546A (ja) | 静電誘導サイリスタのスイッチング回路 | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| KR20000016476A (ko) | 전압 극 전환 회로 | |
| JP3319797B2 (ja) | 静電誘導サイリスタの駆動回路 | |
| US3879620A (en) | DC power control system | |
| US4568837A (en) | Gate circuit for gate turn-off thyristor | |
| JPH06165510A (ja) | インバータ | |
| JPS61182324A (ja) | ゲ−ト駆動装置 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JP2636330B2 (ja) | スナバ回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JP3178314B2 (ja) | 電力変換装置 | |
| US4247805A (en) | Circuit for driving saw-tooth current in a coil | |
| JP3863316B2 (ja) | 半導体スイッチング装置 | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JP2652584B2 (ja) | スィツチング電源装置 | |
| KR910003754Y1 (ko) | 승압형 정전압 회로의 스위칭 회로 | |
| CN117081369A (zh) | 开关电源及其自举供电电路 | |
| JPH0556634A (ja) | スイツチング電源回路 |