JPH06244353A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH06244353A
JPH06244353A JP3104993A JP3104993A JPH06244353A JP H06244353 A JPH06244353 A JP H06244353A JP 3104993 A JP3104993 A JP 3104993A JP 3104993 A JP3104993 A JP 3104993A JP H06244353 A JPH06244353 A JP H06244353A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3104993A
Other languages
Japanese (ja)
Inventor
Hitoshi Matsui
仁 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP3104993A priority Critical patent/JPH06244353A/en
Publication of JPH06244353A publication Critical patent/JPH06244353A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a low-cost semiconductor integrated circuit device that doesn't require a conventional molding die, by using a lead frame fixed between non-conductive members. CONSTITUTION:A semiconductor integrated circuit device having a structure, in which a semiconductor element is connected to a lead frame 3 with a wire 2. The semiconductor integrated circuit comprises a semiconductor-element chip l having a logical or storing function, a wire 2 for connecting the chip 1 and the lead frame 3, a tab 4 for fixing the chip 1 with an adhesive 7, and non-conductive tapes 5a and 5b for fixing the lead frame 3 and the tab 4, and serving as a barrier for holding a chip-protective resin 6 on the chip 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体製造技術におけ
る半導体集積回路装置に関して、前記半導体集積回路装
置における半導体素子を保護する技術に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device in a semiconductor manufacturing technique, and to a technique for protecting a semiconductor element in the semiconductor integrated circuit device.

【０００２】[0002]

【従来の技術】従来のモールドタイプの半導体集積回路
装置の構造の一例を図３の平面図と、図４の部分断面図
とに示す。2. Description of the Related Art An example of the structure of a conventional mold type semiconductor integrated circuit device is shown in a plan view of FIG. 3 and a partial sectional view of FIG.

【０００３】まず、図３および図４を用いて、前記モー
ルドタイプの半導体集積回路装置の構成を説明すると、
半導体素子であるチップ１が接着剤７によってタブ４に
固定され、また、ワイヤ２によってチップ１とリードフ
レーム３とが接続されている。First, the structure of the mold type semiconductor integrated circuit device will be described with reference to FIGS. 3 and 4.
A chip 1 which is a semiconductor element is fixed to a tab 4 with an adhesive 7, and a wire 2 connects the chip 1 and a lead frame 3.

【０００４】さらに、樹脂６を図示しないモールド金型
に流し込むことによって、前記半導体集積回路装置が形
成される。Further, the semiconductor integrated circuit device is formed by pouring the resin 6 into a molding die (not shown).

【０００５】次に、従来のテープキャリアタイプの半導
体集積回路装置の構造の一例を図５の平面図と、図６の
部分断面図とに示す。Next, an example of the structure of a conventional tape carrier type semiconductor integrated circuit device is shown in a plan view of FIG. 5 and a partial sectional view of FIG.

【０００６】図５および図６を用いて、前記テープキャ
リアタイプの半導体集積回路装置の構成を説明すると、
半導体素子であるチップ１にバンプ８を形成し、非導電
性テープ８ａに取り付けられたリードフレーム３が、チ
ップ１上に形成された前記バンプ８と接合し、樹脂６を
ポッティングすることによって、前記テープキャリアタ
イプの半導体集積回路装置が形成される。The structure of the tape carrier type semiconductor integrated circuit device will be described with reference to FIGS. 5 and 6.
The bumps 8 are formed on the chip 1 which is a semiconductor element, and the lead frame 3 attached to the non-conductive tape 8a is bonded to the bumps 8 formed on the chip 1 and the resin 6 is potted to form the bumps 8. A tape carrier type semiconductor integrated circuit device is formed.

【０００７】次に、従来の基板タイプの半導体集積回路
装置の構造の一例を図７の平面図と、図８の部分断面図
とに示す。Next, an example of the structure of a conventional substrate type semiconductor integrated circuit device is shown in a plan view of FIG. 7 and a partial sectional view of FIG.

【０００８】図７および図８を用いて、前記基板タイプ
の半導体集積回路装置の構成を説明すると、半導体素子
であるチップ１が接着剤７によって基板１０に固定され
る。The structure of the substrate type semiconductor integrated circuit device will be described with reference to FIGS. 7 and 8. A chip 1 which is a semiconductor element is fixed to a substrate 10 by an adhesive 7.

【０００９】また、ワイヤ２によってチップ１と基板１
０上のリードフレーム３とが接続され、さらに、障壁部
材９に囲まれた領域において、樹脂６をポッティングす
ることによって、前記基板タイプの半導体集積回路装置
が形成される。Further, the chip 1 and the substrate 1 are connected by the wire 2.
0 is connected to the lead frame 3 and the resin 6 is potted in a region surrounded by the barrier member 9 to form the substrate type semiconductor integrated circuit device.

【００１０】[0010]

【発明が解決しようとする課題】ところが、前記図３〜
図８に示した従来技術において、モールドタイプの半導
体集積回路装置の場合は、モールド金型が必要とされる
が、該モールド金型は、非常に高価である。However, the above-mentioned FIG.
In the prior art shown in FIG. 8, a mold die is required in the case of a mold type semiconductor integrated circuit device, but the mold die is very expensive.

【００１１】また、モールドサイズが異なる場合には、
前記モールド金型の交換が必要となり、前記モールド金
型の交換に費やす時間が長くかかるという作業性の問題
もある。If the mold size is different,
There is also a problem of workability in that the mold die needs to be replaced, and it takes a long time to replace the mold die.

【００１２】さらに、テープキャリアタイプの半導体集
積回路装置の場合においては、テープリールが高額であ
るという問題が残されており、また、基板タイプの半導
体集積回路装置の場合においても、基板がリードフレー
ムなどに比べて高額であり、かつ、ポッティング時の樹
脂の流出を防止する外枠（基板あるいは障壁部材）が必
要とされる等の問題がある。Further, in the case of a tape carrier type semiconductor integrated circuit device, the problem that the tape reel is expensive remains, and also in the case of a substrate type semiconductor integrated circuit device, the substrate is a lead frame. There is a problem in that it is more expensive than the above, and an outer frame (substrate or barrier member) is required to prevent the outflow of resin during potting.

【００１３】そこで、本発明の目的は、リードフレーム
が非導電性部材に挟まれて固定されることにより、従来
使用していたモールド金型を不要とし、低価格な半導体
集積回路装置を提供することにある。Therefore, an object of the present invention is to provide a low-priced semiconductor integrated circuit device by eliminating the need for a molding die which has been conventionally used, by fixing the lead frame by sandwiching it between the non-conductive members. Especially.

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【００１５】[0015]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【００１６】すなわち、本発明による半導体集積回路装
置は、リードフレームが、該リードフレームの表裏両面
側に設けられる非導電性部材によって、挟まれて固定さ
れるものである。That is, in the semiconductor integrated circuit device according to the present invention, the lead frame is sandwiched and fixed by the non-conductive members provided on both front and back sides of the lead frame.

【００１７】さらに、前記非導電性部材は障壁機能を備
える非導電性テープ状のものとすることができる。Further, the non-conductive member may be in the form of a non-conductive tape having a barrier function.

【００１８】[0018]

【作用】前記した手段によれば、リードフレームが、該
リードフレームの表裏両面側に設けられる非導電性部材
によって、挟まれて固定され、さらに、前記非導電性部
材が障壁機能を備えることにより、半導体素子を保護す
る樹脂をポッティングする時に、タブ面上、あるいは前
記半導体素子上から前記樹脂が流出するのを防止するこ
とができる。According to the above-mentioned means, the lead frame is sandwiched and fixed by the non-conductive members provided on both front and back surface sides of the lead frame, and the non-conductive member has a barrier function. When the resin for protecting the semiconductor element is potted, the resin can be prevented from flowing out from the tab surface or from the semiconductor element.

【００１９】さらに、リードフレームの浮きを防止する
ことができる。Furthermore, it is possible to prevent the lead frame from floating.

【００２０】[0020]

【実施例】図１は本発明の一実施例である半導体集積回
路装置の構造の一例を示す平面図である。1 is a plan view showing an example of the structure of a semiconductor integrated circuit device according to an embodiment of the present invention.

【００２１】また、図２は本発明の一実施例である半導
体集積回路装置の構造の一例を示す部分断面図である。FIG. 2 is a partial sectional view showing an example of the structure of a semiconductor integrated circuit device according to an embodiment of the present invention.

【００２２】まず、図１および図２を用いて、本発明に
よる半導体集積回路装置の構成を説明すると、該半導体
集積回路装置は、半導体素子であり、論理・記憶などの
機能を持つチップ１と、前記チップ１とリードフレーム
３とを接続するワイヤ２と、チップ１が接着剤７などに
よって固定されるタブ４と、リードフレーム３とタブ４
とを固定する非導電性テープ５ｂと、リードフレーム３
を前記非導電性テープ５ｂとによって挟着する非導電性
テープ５ａとから構成されるものである。First, the structure of a semiconductor integrated circuit device according to the present invention will be described with reference to FIGS. 1 and 2. The semiconductor integrated circuit device is a semiconductor element and includes a chip 1 having functions such as logic and storage. , A wire 2 for connecting the chip 1 and the lead frame 3, a tab 4 to which the chip 1 is fixed by an adhesive 7 and the like, a lead frame 3 and a tab 4
A non-conductive tape 5b for fixing the lead frame 3 and
And a non-conductive tape 5a sandwiching it with the non-conductive tape 5b.

【００２３】ここで、前記非導電性テープ５ａおよび５
ｂは、チップ１を保護する樹脂６が外部へ流出するのを
防ぐ障壁機能を兼ね備えるものである。Here, the non-conductive tapes 5a and 5 are used.
b also has a barrier function of preventing the resin 6 protecting the chip 1 from flowing out.

【００２４】次に、前記構成部材１〜７の成分および材
質について説明すると、チップ１はＳｉ、またはＧａＡ
ｓなどの化合物半導体材料であり、ワイヤ２はＡｌやＡ
ｕなどの金属によって形成されるものである。Next, the components and materials of the constituent members 1 to 7 will be described. The chip 1 is made of Si or GaA.
The wire 2 is a compound semiconductor material such as s.
It is formed of a metal such as u.

【００２５】さらに、リードフレーム３およびタブ４
は、Ｆｅ−Ｎｉ合金またはＣｕなどから形成され、Ｎｉ
等によって塗装されるものである。Further, the lead frame 3 and the tab 4
Is formed from an Fe-Ni alloy or Cu, and Ni
It is to be painted by etc.

【００２６】また、非導電性テープ５ａおよび５ｂは、
ポリイミドなどから形成され、片面に接着剤を備えるも
のであり、樹脂６は、シリコーン系またはエポキシ系の
樹脂であり、さらに、接着剤７はＡｇとエポキシ系、ま
たはシリコーン系の接着剤である。The non-conductive tapes 5a and 5b are
It is made of polyimide or the like and has an adhesive on one side. The resin 6 is a silicone-based or epoxy-based resin, and the adhesive 7 is an Ag-epoxy-based or silicone-based adhesive.

【００２７】次に、本実施例による半導体集積回路装置
の製造方法を説明する。Next, a method of manufacturing the semiconductor integrated circuit device according to this embodiment will be described.

【００２８】まず、リードフレーム３とタブ４とが裏面
側から非導電性テープ５ｂによって接続される。この
時、前記非導電性テープ５ｂは、例えば３００〜４００
℃で熱圧着され、非導電性テープ５ｂとリードフレーム
３とが、または、非導電性テープ５ｂとタブ４とがそれ
ぞれ前記非導電性テープ５ｂに備えられる接着剤によ
り、固定される。First, the lead frame 3 and the tab 4 are connected from the back side by the non-conductive tape 5b. At this time, the non-conductive tape 5b is, for example, 300 to 400.
The non-conductive tape 5b and the lead frame 3 or the non-conductive tape 5b and the tab 4 are fixed to each other with an adhesive provided on the non-conductive tape 5b, respectively, by thermocompression bonding at ℃.

【００２９】さらに、リードフレーム３の表面側にワイ
ヤボンディング可能な0.３〜0.５ｍｍ程度のスペースを
あけ、非導電性テープ５ａを３００〜４００℃で熱圧着
し、固定する。これらの作業は、同時に行うことも可能
である。Further, a space of about 0.3 to 0.5 mm for wire bonding is opened on the surface side of the lead frame 3, and the non-conductive tape 5a is fixed by thermocompression bonding at 300 to 400 ° C. These operations can be performed at the same time.

【００３０】これにより、リードフレーム３は表裏両面
側から非導電性テープ５ａと５ｂとで挟まれて固定され
ることになる。As a result, the lead frame 3 is fixed by being sandwiched by the non-conductive tapes 5a and 5b from both front and back sides.

【００３１】また、前記タブ４上に、チップ１が、例え
ば１５０〜３００℃で接着剤７を硬化させて固定され
る。これに、ワイヤ２を用いて、例えば２００〜４５０
℃で超音波併用熱圧着または熱圧着することによって、
前記チップ１と前記リードフレーム３とが結線される。
この時、常温において超音波だけによる接続方法を用い
てもよい。The chip 1 is fixed on the tab 4 by curing the adhesive 7 at 150 to 300 ° C., for example. For this, using the wire 2, for example, 200 to 450
By ultrasonic thermocompression bonding or thermocompression bonding at ℃,
The chip 1 and the lead frame 3 are connected.
At this time, a connection method using only ultrasonic waves at room temperature may be used.

【００３２】さらに、樹脂６を用いてポッティング等に
より封止し、例えば８０〜２００℃で前記樹脂６を硬化
させる。その際、リードフレーム３を挟着している非導
電性テープ５ａおよび５ｂが障壁となるため、前記樹脂
６が外部へ流出するのを防止できる。Further, the resin 6 is sealed by potting or the like, and the resin 6 is cured at 80 to 200 ° C., for example. At this time, the non-conductive tapes 5a and 5b sandwiching the lead frame 3 serve as a barrier, so that the resin 6 can be prevented from flowing out.

【００３３】そして、最後に、リードフレーム３の外枠
を図示しない金型等を用いて切断する。Finally, the outer frame of the lead frame 3 is cut using a mold or the like not shown.

【００３４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【００３５】例えば、本実施例において説明した非導電
性テープは、必ずしも耐熱性の優れたものを使用するこ
とはないが、ポリイミドのように耐熱性に富んだ材質の
ものを使用すれば、タブ裏面のはんだ付けも可能となる
ため、搭載されるチップの放熱効果をより高めることも
できる。For example, the non-conductive tape described in this embodiment does not necessarily have excellent heat resistance, but if a material having high heat resistance such as polyimide is used, Since the back surface can be soldered, the heat dissipation effect of the mounted chip can be further enhanced.

【００３６】また、前記非導電性テープは、テープと同
様な形状を備える非導電性部材であってもかまわない。The non-conductive tape may be a non-conductive member having the same shape as the tape.

【００３７】[0037]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【００３８】（１）．リードフレームが非導電性部材に
よって挟まれて固定され、さらに、前記非導電性部材が
障壁機能を備えることにより、ポッティング時における
樹脂の外部への流出を防止できることによって、従来使
用していたモールド金型が不要となり、また、従来のリ
ードフレームをそのまま使用することもできるため、組
立加工費を低減することができる。(1). Since the lead frame is sandwiched and fixed by the non-conductive member, and the non-conductive member has a barrier function, it is possible to prevent the resin from flowing out during potting. Since the mold is unnecessary and the conventional lead frame can be used as it is, the assembly processing cost can be reduced.

【００３９】（２）．リードフレームが非導電性部材に
よって挟まれて固定されることにより、前記リードフレ
ームの浮きを防止することができるため、組立工程にお
けるワイヤボンディング時のリードフレームの位置ずれ
を低減させることができる。(2). Since the lead frame can be prevented from floating by being sandwiched and fixed by the non-conductive member, it is possible to reduce the displacement of the lead frame during wire bonding in the assembly process.

【００４０】（３）．従来使用していたモールド金型が
不要になることから、半導体素子等の部品交換に要する
時間を短縮できるため、開発期間の短縮化および多品種
少量生産への対応が可能になる。(3). Since the conventionally used mold die is no longer required, the time required for exchanging parts such as semiconductor elements can be shortened, so that the development period can be shortened and high-mix low-volume production can be supported.

【００４１】（４）．前記（１）〜（３）による相乗効
果として、低価格、かつ、高品質な半導体集積回路装置
を製造することができる。(4). As a synergistic effect of the above (1) to (3), a low-priced and high-quality semiconductor integrated circuit device can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例である半導体集積回路装置の
構造の一例を示す平面図である。FIG. 1 is a plan view showing an example of the structure of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図２】本発明の一実施例である半導体集積回路装置の
構造の一例を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing an example of the structure of a semiconductor integrated circuit device which is an embodiment of the present invention.

【図３】従来のモールドタイプの半導体集積回路装置の
構造の一例を示す平面図である。FIG. 3 is a plan view showing an example of a structure of a conventional mold type semiconductor integrated circuit device.

【図４】従来のモールドタイプの半導体集積回路装置の
構造の一例を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing an example of the structure of a conventional mold type semiconductor integrated circuit device.

【図５】従来のテープキャリアタイプの半導体集積回路
装置の構造の一例を示す平面図である。FIG. 5 is a plan view showing an example of the structure of a conventional tape carrier type semiconductor integrated circuit device.

【図６】従来のテープキャリアタイプの半導体集積回路
装置の構造の一例を示す部分断面図である。FIG. 6 is a partial cross-sectional view showing an example of the structure of a conventional tape carrier type semiconductor integrated circuit device.

【図７】従来の基板タイプの半導体集積回路装置の構造
の一例を示す平面図である。FIG. 7 is a plan view showing an example of the structure of a conventional substrate type semiconductor integrated circuit device.

【図８】従来の基板タイプの半導体集積回路装置の構造
の一例を示す部分断面図である。FIG. 8 is a partial cross-sectional view showing an example of the structure of a conventional substrate type semiconductor integrated circuit device.

【符号の説明】[Explanation of symbols]

１ チップ（半導体素子） ２ ワイヤ ３ リードフレーム ４ タブ ５ａ，５ｂ 非導電性テープ（非導電性部材） ６ 樹脂 ７ 接着剤 ８ バンプ ８ａ 非導電性テープ ９ 障壁部材 １０ 基板 1 chip (semiconductor element) 2 wire 3 lead frame 4 tabs 5a, 5b non-conductive tape (non-conductive member) 6 resin 7 adhesive 8 bumps 8a non-conductive tape 9 barrier member 10 substrate

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 半導体素子がワイヤまたは半田バンプに
よってリードフレームに接続される構造を備えた半導体
集積回路装置であって、前記リードフレームが、該リー
ドフレームの表裏両面側に設けられる非導電性部材によ
って挟まれて固定されることを特徴とする半導体集積回
路装置。1. A semiconductor integrated circuit device having a structure in which a semiconductor element is connected to a lead frame by a wire or a solder bump, wherein the lead frame is provided on both front and back sides of the lead frame. A semiconductor integrated circuit device characterized by being sandwiched and fixed by. 【請求項２】 前記非導電性部材は、障壁機能を備えた
非導電性テープ状のものであることを特徴とする請求項
１記載の半導体集積回路装置。2. The semiconductor integrated circuit device according to claim 1, wherein the non-conductive member is in the form of a non-conductive tape having a barrier function.
JP3104993A 1993-02-22 1993-02-22 Semiconductor integrated circuit device Pending JPH06244353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3104993A JPH06244353A (en) 1993-02-22 1993-02-22 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3104993A JPH06244353A (en) 1993-02-22 1993-02-22 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH06244353A true JPH06244353A (en) 1994-09-02

Family

ID=12320634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3104993A Pending JPH06244353A (en) 1993-02-22 1993-02-22 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH06244353A (en)

Similar Documents

Publication Publication Date Title
JP3255646B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US5304842A (en) Dissimilar adhesive die attach for semiconductor devices
JP2003133499A (en) Lead frame, its manufacturing method, and method for manufacturing semiconductor device using the same
JPH113970A (en) Semiconductor device
JPH11340409A (en) Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture
JP2002299540A (en) Semiconductor device and manufacturing method therefor
JPH09252014A (en) Manufacturing method of semiconductor element
JP3077668B2 (en) Semiconductor device, lead frame for semiconductor device, and method of manufacturing the same
US20050110127A1 (en) Semiconductor device
US6064112A (en) Resin-molded semiconductor device having a lead on chip structure
JPH0582977B2 (en)
JPH06244353A (en) Semiconductor integrated circuit device
JP6408038B2 (en) Manufacturing method of semiconductor device
JP2682200B2 (en) Semiconductor device
JPH06295971A (en) Semiconductor device and its lead frame
JPH0936300A (en) Semiconductor device and manufacture thereof
JP2788011B2 (en) Semiconductor integrated circuit device
JPH0222850A (en) Lead frame for semiconductor device
JPS63293963A (en) Resin-sealed semiconductor device
JPH06188333A (en) Semiconductor device
JPS6276661A (en) Resin sealed type semiconductor device
JP2006032773A (en) Semiconductor device
JPH1126643A (en) Semiconductor device
JP4153813B2 (en) Semiconductor device and manufacturing method thereof
JP2936255B2 (en) Manufacturing method of ceramic package