JPH06244337A - 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 - Google Patents
電子回路素子搭載用リードフレームおよびこれを用いた電子回路Info
- Publication number
- JPH06244337A JPH06244337A JP50A JP2900693A JPH06244337A JP H06244337 A JPH06244337 A JP H06244337A JP 50 A JP50 A JP 50A JP 2900693 A JP2900693 A JP 2900693A JP H06244337 A JPH06244337 A JP H06244337A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electronic circuit
- circuit element
- lead frame
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】従来のエッチング法によっても、リードフレー
ムのより一層の多ピン化を行うことができるようにす
る。 【構成】絶縁性基板１４の上面には、インナーリード１
２の上側インナーリード１２ａが設けられ、絶縁性基板
１４の下面には、インナーリード１２の下側インナーリ
ード１２ｂ、内側アウターリード１３ｂおよび外側アウ
ターリード１３ａが設けられている。その場合、絶縁性
基板１４の上面の各リードと下面の各リードとが上下方
向に互いに重なるように設けられ、かつ下側インナーリ
ード１３ｂの内端が上側インナーリード１３ａの内端よ
り内側に突出している。更に上側インナーリード１２ａ
の外端と外側アウターリード１３ａの内端とは、絶縁性
基板１４を貫通するスルーホール１５を介して互いに電
気的に導通されている。下側インナーリード１２ｂの内
端に隣接してダイパッド１１が設けられている。
ムのより一層の多ピン化を行うことができるようにす
る。 【構成】絶縁性基板１４の上面には、インナーリード１
２の上側インナーリード１２ａが設けられ、絶縁性基板
１４の下面には、インナーリード１２の下側インナーリ
ード１２ｂ、内側アウターリード１３ｂおよび外側アウ
ターリード１３ａが設けられている。その場合、絶縁性
基板１４の上面の各リードと下面の各リードとが上下方
向に互いに重なるように設けられ、かつ下側インナーリ
ード１３ｂの内端が上側インナーリード１３ａの内端よ
り内側に突出している。更に上側インナーリード１２ａ
の外端と外側アウターリード１３ａの内端とは、絶縁性
基板１４を貫通するスルーホール１５を介して互いに電
気的に導通されている。下側インナーリード１２ｂの内
端に隣接してダイパッド１１が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等の電子回
路素子を実装してプラスチックパッケージを形成するた
めの電子回路素子搭載用リードフレームおよびこれを用
いた電子回路に関するものである。
路素子を実装してプラスチックパッケージを形成するた
めの電子回路素子搭載用リードフレームおよびこれを用
いた電子回路に関するものである。
【０００２】
【従来の技術】従来より、半導体装置の組立用部材とし
てリードフレームが用いられている。このリードフレー
ムとして、例えば図１４に示すＱＦＰ（Quad Flat Pack
age）型リードフレームＡまたは図１５に示すＤＩＰ（D
ual Inline Package）型リードフレームＡがあり、これ
らのリードフレームＡは１層構造の平板状に形成されて
おり、半導体素子（以下単に素子ともいう）を取り付け
るためのダイパッド１と、その周辺に配設され、素子の
パッドにワイヤにより電気的に接続される所定数のイン
ナーリード２と、該インナーリード２に連続して形成さ
れ、外部電気回路に電気的に接続されるアウターリード
３とを備えている。
てリードフレームが用いられている。このリードフレー
ムとして、例えば図１４に示すＱＦＰ（Quad Flat Pack
age）型リードフレームＡまたは図１５に示すＤＩＰ（D
ual Inline Package）型リードフレームＡがあり、これ
らのリードフレームＡは１層構造の平板状に形成されて
おり、半導体素子（以下単に素子ともいう）を取り付け
るためのダイパッド１と、その周辺に配設され、素子の
パッドにワイヤにより電気的に接続される所定数のイン
ナーリード２と、該インナーリード２に連続して形成さ
れ、外部電気回路に電気的に接続されるアウターリード
３とを備えている。
【０００３】リードフレームＡは、通常、銅、銅系合
金、コバール、４２合金、４２％Ｎｉ含有鉄合金等の、
導電性に優れ且つ強度が大きい金属板を、フォトエッチ
ング法やスタンピング法等により、ダイパッド１、イン
ナーリード２及びアウターリード３を有する形状に加工
して製造されるものである。
金、コバール、４２合金、４２％Ｎｉ含有鉄合金等の、
導電性に優れ且つ強度が大きい金属板を、フォトエッチ
ング法やスタンピング法等により、ダイパッド１、イン
ナーリード２及びアウターリード３を有する形状に加工
して製造されるものである。
【０００４】そして、図１６に示すようにリードフレー
ムＡは、ダイパッド１に半導体素子４を取り付けると共
に、この素子４のボンディングパッド（図示せず）とイ
ンナーリード２とを金等からなるワイヤ５により電気的
に接続するようにして用いられる。その場合、インナー
リード２のボンディング位置に金や銀等の貴金属をめっ
きして、ワイヤボンディングが確実に行えるようになさ
れている。
ムＡは、ダイパッド１に半導体素子４を取り付けると共
に、この素子４のボンディングパッド（図示せず）とイ
ンナーリード２とを金等からなるワイヤ５により電気的
に接続するようにして用いられる。その場合、インナー
リード２のボンディング位置に金や銀等の貴金属をめっ
きして、ワイヤボンディングが確実に行えるようになさ
れている。
【０００５】ところで、半導体装置等の電子装置を製造
するにあたり、半導体素子等の電子回路素子の実装の高
密度化が、近年、ますます強く求められている。これに
応えるために、半導体素子を実装してプラスチックモー
ルドにより形成される半導体パッケージにおいては、半
導体素子を実装するリードフレームに多ピン化およびリ
ード間の狭ピッチ化が要求されている。
するにあたり、半導体素子等の電子回路素子の実装の高
密度化が、近年、ますます強く求められている。これに
応えるために、半導体素子を実装してプラスチックモー
ルドにより形成される半導体パッケージにおいては、半
導体素子を実装するリードフレームに多ピン化およびリ
ード間の狭ピッチ化が要求されている。
【０００６】このようなリードフレームの多ピン化およ
び狭ピッチ化の要求に対しては、従来、主としてエッチ
ング法を用いて対応している。このエッチング法は、前
述の金属板の両面に所定のパターンのレジスト像を形成
した後、この金属板に両面からエッチャントをスプレー
して、レジスト像の形成されていない金属部分をエッチ
ングすることにより、リードフレームを製造する方法で
ある。
び狭ピッチ化の要求に対しては、従来、主としてエッチ
ング法を用いて対応している。このエッチング法は、前
述の金属板の両面に所定のパターンのレジスト像を形成
した後、この金属板に両面からエッチャントをスプレー
して、レジスト像の形成されていない金属部分をエッチ
ングすることにより、リードフレームを製造する方法で
ある。
【０００７】
【発明が解決しようとする課題】このようなリードフレ
ームの多ピン化および狭ピッチ化は、従来から種々研究
され、開発されてきている。しかしながら、１枚の金属
板からエッチングにより製造される１層構造のリードフ
レームにおいては、金属板の板厚とその金属のエッチン
グファクターとの関係から、多ピン化および狭ピッチ化
に対応するエッチング加工の技術に限界が生じてきてい
る。このため、近年ますます強く要求されている半導体
素子等の電子回路素子の実装の高密度化に十分かつ確実
に対応することができなくなってきているという問題が
ある。
ームの多ピン化および狭ピッチ化は、従来から種々研究
され、開発されてきている。しかしながら、１枚の金属
板からエッチングにより製造される１層構造のリードフ
レームにおいては、金属板の板厚とその金属のエッチン
グファクターとの関係から、多ピン化および狭ピッチ化
に対応するエッチング加工の技術に限界が生じてきてい
る。このため、近年ますます強く要求されている半導体
素子等の電子回路素子の実装の高密度化に十分かつ確実
に対応することができなくなってきているという問題が
ある。
【０００８】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、従来のエッチング法によ
っても、より一層の多ピン化を行うことができる電子回
路素子搭載用リードフレームおよびこれを用いた電子回
路を提供することである。
たものであって、その目的は、従来のエッチング法によ
っても、より一層の多ピン化を行うことができる電子回
路素子搭載用リードフレームおよびこれを用いた電子回
路を提供することである。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明の電子回路素子リードフレーム
は、外部電気回路に電気的に接続される所定数のアウタ
ーリードと、これらのインナーリードに電気的に導通す
るとともに電子回路素子の電極と電気的にワイヤ−ボン
ディングされるインナーリードとを少なくとも有する電
子回路素子搭載用リードフレームにおいて、前記インナ
ーリードが、絶縁層の上面に設けられた上側インナーリ
ードと絶縁層の下面に設けられた下側インナーリードと
からなることを特徴としている。
めに、請求項１の発明の電子回路素子リードフレーム
は、外部電気回路に電気的に接続される所定数のアウタ
ーリードと、これらのインナーリードに電気的に導通す
るとともに電子回路素子の電極と電気的にワイヤ−ボン
ディングされるインナーリードとを少なくとも有する電
子回路素子搭載用リードフレームにおいて、前記インナ
ーリードが、絶縁層の上面に設けられた上側インナーリ
ードと絶縁層の下面に設けられた下側インナーリードと
からなることを特徴としている。
【００１０】また請求項２の発明のリードフレームは、
前記上側インナーリードと前記下側インナーリードと
が、上下に重なるように前記絶縁層を介して上下対称形
に配置されているとともに、前記下側インナーリードの
内端が、前記電子回路素子を貫通させる前記絶縁層の中
央開口によって上方に露出しかつ前記上側インナーリー
ドの内端よりも内側に突出するように設けられているこ
とを特徴としている。
前記上側インナーリードと前記下側インナーリードと
が、上下に重なるように前記絶縁層を介して上下対称形
に配置されているとともに、前記下側インナーリードの
内端が、前記電子回路素子を貫通させる前記絶縁層の中
央開口によって上方に露出しかつ前記上側インナーリー
ドの内端よりも内側に突出するように設けられているこ
とを特徴としている。
【００１１】請求項３の発明のリードフレームは、電子
回路素子を搭載するためのダイパッドが、前記下側イン
ナーリードの内端に近接しかつ前記絶縁層の前記中央開
口を介して上方に露出するように設けられていることを
特徴としている。
回路素子を搭載するためのダイパッドが、前記下側イン
ナーリードの内端に近接しかつ前記絶縁層の前記中央開
口を介して上方に露出するように設けられていることを
特徴としている。
【００１２】更に請求項４の発明のリードフレームは、
前記アウターリードが、前記絶縁層の下面に設けられ、
前記下側インナーリードと連続して形成される内側アウ
ターリードと、前記絶縁層の下面に設けられ、前記上側
インナーリードに電気的に導通される外側アウターリー
ドとからなり、前記上側インナーリードと前記外側アウ
ターリードとは前記絶縁層に穿設された孔を介して電気
的に導通されていることを特徴としている。
前記アウターリードが、前記絶縁層の下面に設けられ、
前記下側インナーリードと連続して形成される内側アウ
ターリードと、前記絶縁層の下面に設けられ、前記上側
インナーリードに電気的に導通される外側アウターリー
ドとからなり、前記上側インナーリードと前記外側アウ
ターリードとは前記絶縁層に穿設された孔を介して電気
的に導通されていることを特徴としている。
【００１３】更に請求項５の発明の電子回路は、請求項
４記載の電子回路素子搭載用リードフレームの前記上側
インナーリードおよび前記下側インナーリードと前記電
子回路素子の各電極とをそれぞれ金属ワイヤーにより電
気的に接続するとともに、前記上側インナーリードおよ
び前記下側インナーリード、前記電子回路素子および前
記金属ワイヤーをそれぞれ封止樹脂のモールドでパッケ
ージすることにより形成された電子装置と、この電子装
置の前記内、外側アウターリードの各端子に対応するよ
うに、内、外側電子回路端子が設けられている外部電気
回路基板とからなり、前記内、外側アウターリードの各
端子がそれぞれ対応する前記内、外側電子回路端子に上
方から載置されかつ電気的に接続されていることを特徴
としている。
４記載の電子回路素子搭載用リードフレームの前記上側
インナーリードおよび前記下側インナーリードと前記電
子回路素子の各電極とをそれぞれ金属ワイヤーにより電
気的に接続するとともに、前記上側インナーリードおよ
び前記下側インナーリード、前記電子回路素子および前
記金属ワイヤーをそれぞれ封止樹脂のモールドでパッケ
ージすることにより形成された電子装置と、この電子装
置の前記内、外側アウターリードの各端子に対応するよ
うに、内、外側電子回路端子が設けられている外部電気
回路基板とからなり、前記内、外側アウターリードの各
端子がそれぞれ対応する前記内、外側電子回路端子に上
方から載置されかつ電気的に接続されていることを特徴
としている。
【００１４】
【作用】このように構成された本発明の電子回路素子搭
載用リードフレームにおいては、絶縁層を介し上下面に
インナーリードが設けられるようになる。このため、従
来のリードフレームにおけるインナーリードに比べて、
同ピッチでも２倍の数のインナーリードを形成すること
ができるようになる。
載用リードフレームにおいては、絶縁層を介し上下面に
インナーリードが設けられるようになる。このため、従
来のリードフレームにおけるインナーリードに比べて、
同ピッチでも２倍の数のインナーリードを形成すること
ができるようになる。
【００１５】したがって、従来の多ピンのリードフレー
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
【００１６】また、絶縁層の上下面に設けられるインナ
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。更に本発明の電
子回路は、電子回路素子が高密度に実装された電子装置
を外部電気回路に簡単にかつ効率よく組み付けることが
できるようになる。
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。更に本発明の電
子回路は、電子回路素子が高密度に実装された電子装置
を外部電気回路に簡単にかつ効率よく組み付けることが
できるようになる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の一実施例の半導体装置用
リードフレームを示し、（ａ）は平面図、（ｂ）は
（ａ）におけるIB−IB線に沿う断面図である。
て説明する。図１は、本発明の一実施例の半導体装置用
リードフレームを示し、（ａ）は平面図、（ｂ）は
（ａ）におけるIB−IB線に沿う断面図である。
【００１８】図１（ａ）に示すように、本実施例におけ
るリードフレーム１０は、半導体素子を取り付けるため
のダイパッド１１と、このダイパッド１１周辺に配設さ
れ、素子のパッドにワイヤにより電気的に接続される所
定数のインナーリード１２と、これらのインナーリード
１２に連続して形成され、外部電気回路に電気的に接続
されるアウターリード１３とを備えている。
るリードフレーム１０は、半導体素子を取り付けるため
のダイパッド１１と、このダイパッド１１周辺に配設さ
れ、素子のパッドにワイヤにより電気的に接続される所
定数のインナーリード１２と、これらのインナーリード
１２に連続して形成され、外部電気回路に電気的に接続
されるアウターリード１３とを備えている。
【００１９】同図（ｂ）に示すように、このリードフレ
ーム１０は、インナーリード１２およびアウターリード
１３がそれぞれ、本発明の絶縁層を構成する絶縁性基板
１４の上下面に設けられた３層構造のリードフレームと
なっている。すなわち、絶縁性基板１４の上面には、イ
ンナーリード１２の上側インナーリード１２ａが設けら
れている。また、絶縁性基板１４の下面には、インナー
リード１２の下側インナーリード１２ｂ、この下側イン
ナーリード１２ｂに連続する内側アウターリード１３
ｂ、およびこの内側アウターリード１３ｂに隣接して外
側アウターリード１３ａが設けられている。その場合、
絶縁性基板１４の上面の各リードと下面の各リードとが
上下方向に互いに重なるように設けられている。すなわ
ち、上側インナーリード１２ａと、下側インナーリード
１２ｂ、外、内側アウターリード１３ａ,１３ｂとは、
絶縁性基板１４を介して上下対称形に配置されている。
ーム１０は、インナーリード１２およびアウターリード
１３がそれぞれ、本発明の絶縁層を構成する絶縁性基板
１４の上下面に設けられた３層構造のリードフレームと
なっている。すなわち、絶縁性基板１４の上面には、イ
ンナーリード１２の上側インナーリード１２ａが設けら
れている。また、絶縁性基板１４の下面には、インナー
リード１２の下側インナーリード１２ｂ、この下側イン
ナーリード１２ｂに連続する内側アウターリード１３
ｂ、およびこの内側アウターリード１３ｂに隣接して外
側アウターリード１３ａが設けられている。その場合、
絶縁性基板１４の上面の各リードと下面の各リードとが
上下方向に互いに重なるように設けられている。すなわ
ち、上側インナーリード１２ａと、下側インナーリード
１２ｂ、外、内側アウターリード１３ａ,１３ｂとは、
絶縁性基板１４を介して上下対称形に配置されている。
【００２０】また、下側インナーリード１３ｂの内端は
上側インナーリード１３ａの内端より内側に突出するよ
うに設けられている。更に、上側インナーリード１２ａ
の外端は、内側アウターリード１３ｂの外端より外側に
突出するように設けられているとともに、外側アウター
リード１３ａの内端と上下方向にオーバーラップした状
態で設けられている。上側インナーリード１２ａの外端
と外側アウターリード１３ａの内端とのオーバーラップ
部は、スルーホール１５または図示しないバイアホール
により絶縁性基板１４を貫通して互いに電気的に導通さ
れている。
上側インナーリード１３ａの内端より内側に突出するよ
うに設けられている。更に、上側インナーリード１２ａ
の外端は、内側アウターリード１３ｂの外端より外側に
突出するように設けられているとともに、外側アウター
リード１３ａの内端と上下方向にオーバーラップした状
態で設けられている。上側インナーリード１２ａの外端
と外側アウターリード１３ａの内端とのオーバーラップ
部は、スルーホール１５または図示しないバイアホール
により絶縁性基板１４を貫通して互いに電気的に導通さ
れている。
【００２１】下側インナーリード１２ｂと同一平面でか
つ下側インナーリード１２ｂの内端で囲まれる領域に
は、半導体素子を搭載するためのダイパッド１１が設け
られている。このダイパッド１１は、絶縁性基板１４の
下面に設けられたレール部（不図示）に吊りリード１６
を介して支持されている。このダイパッド１１および下
側インナーリード１２ｂの内端は、絶縁性基板１４に穿
設された中央開口１４ａによって上方に露出されてい
る。
つ下側インナーリード１２ｂの内端で囲まれる領域に
は、半導体素子を搭載するためのダイパッド１１が設け
られている。このダイパッド１１は、絶縁性基板１４の
下面に設けられたレール部（不図示）に吊りリード１６
を介して支持されている。このダイパッド１１および下
側インナーリード１２ｂの内端は、絶縁性基板１４に穿
設された中央開口１４ａによって上方に露出されてい
る。
【００２２】上側インナーリード１２ａは、従来のリー
ドフレームと同様に、ともに銅、銅系合金、コバール、
４２合金、４２％Ｎｉ含有鉄合金等の、導電性に優れ、
強度が大きく、かつ微細回路が容易に形成できる条件を
備えた金属板または金属箔から形成されている。また、
下側インナーリード１２ｂ、外、内側アウターリード１
３ａ,１３ｂおよびダイパッド１１は、前記条件に加え
てガルウィング形状に形成しても、強度を確保できる硬
度を有する金属板または金属箔から形成されている。更
に、絶縁性基板１４は、、例えばポリイミド、ガラスポ
リイミドあるいはポリテトラフルオロエチレン等の誘電
率および誘電損失の低い材料から形成されている。
ドフレームと同様に、ともに銅、銅系合金、コバール、
４２合金、４２％Ｎｉ含有鉄合金等の、導電性に優れ、
強度が大きく、かつ微細回路が容易に形成できる条件を
備えた金属板または金属箔から形成されている。また、
下側インナーリード１２ｂ、外、内側アウターリード１
３ａ,１３ｂおよびダイパッド１１は、前記条件に加え
てガルウィング形状に形成しても、強度を確保できる硬
度を有する金属板または金属箔から形成されている。更
に、絶縁性基板１４は、、例えばポリイミド、ガラスポ
リイミドあるいはポリテトラフルオロエチレン等の誘電
率および誘電損失の低い材料から形成されている。
【００２３】このように構成された本実施例のリードフ
レーム１０を製造する方法について説明する。図２ない
し図９は、リードフレーム１０を製造する方法の各工程
を説明する図である。
レーム１０を製造する方法について説明する。図２ない
し図９は、リードフレーム１０を製造する方法の各工程
を説明する図である。
【００２４】本実施例のリードフレーム製造方法におい
ては、リードフレーム１０を製造するための材料の一例
として、例えば金属両面ポリイミド基板を用いる。その
ため、まずこの金属両面ポリイミド基板の製造する。金
属両面ポリイミド基板の製造にあたり、図２に示すよう
に上側インナーリード１２ａを形成するための第１金属
箔１７と、下側インナーリード１２ｂ、内側アウターリ
ード１３ｂおよび外側アウターリード１３ａを形成する
ための第１金属箔１８とを用意する。
ては、リードフレーム１０を製造するための材料の一例
として、例えば金属両面ポリイミド基板を用いる。その
ため、まずこの金属両面ポリイミド基板の製造する。金
属両面ポリイミド基板の製造にあたり、図２に示すよう
に上側インナーリード１２ａを形成するための第１金属
箔１７と、下側インナーリード１２ｂ、内側アウターリ
ード１３ｂおよび外側アウターリード１３ａを形成する
ための第１金属箔１８とを用意する。
【００２５】第１金属箔１７は、圧延法により所定厚お
よび所定サイズ（例えば１８μｍ厚さよりなるサイズ５
００ｍｍ□）に形成された４２％Ｎｉ含有鉄合金板１９
に、Ｎ−メチル−２−ピロリドン溶媒（以下、ＮＭＰ溶
媒ともいう）中にピロメリット酸無水物より合成したポ
リアミド酸固形分を重量パーセントで所定パーセント
（例えば３０％）になるように溶解調整したポリアミド
酸ワニスをスクリーン印刷法により乾燥後の厚さが所定
厚（例えば１０μｍ程度）になるように塗布してポリア
ミド酸被膜２０を形成することにより、製造される。
よび所定サイズ（例えば１８μｍ厚さよりなるサイズ５
００ｍｍ□）に形成された４２％Ｎｉ含有鉄合金板１９
に、Ｎ−メチル−２−ピロリドン溶媒（以下、ＮＭＰ溶
媒ともいう）中にピロメリット酸無水物より合成したポ
リアミド酸固形分を重量パーセントで所定パーセント
（例えば３０％）になるように溶解調整したポリアミド
酸ワニスをスクリーン印刷法により乾燥後の厚さが所定
厚（例えば１０μｍ程度）になるように塗布してポリア
ミド酸被膜２０を形成することにより、製造される。
【００２６】また、第２金属箔１８は、所定厚および所
定サイズ（例えば厚さ１８μｍよりなるサイズ５００ｍ
ｍ□）の圧廷銅箔２１の片面に、前述と同様にＮＭＰ溶
媒を含むポリアミド酸ワニスをスクリーン印刷法にて塗
布して所定厚（例えば１０μｍ）のポリアミド酸被膜２
２を形成することにより、製造される。
定サイズ（例えば厚さ１８μｍよりなるサイズ５００ｍ
ｍ□）の圧廷銅箔２１の片面に、前述と同様にＮＭＰ溶
媒を含むポリアミド酸ワニスをスクリーン印刷法にて塗
布して所定厚（例えば１０μｍ）のポリアミド酸被膜２
２を形成することにより、製造される。
【００２７】また、図３に示すように所定厚（例えば厚
さ５０μｍ）よりなるポリイミドフィルム２３を用意す
る。そして、このポリイミドフィルム２３の上面に、第
１金属箔１７をポリアミド酸被膜２１がポリイミドフィ
ルム２３に当接するように配置するとともに、ポリイミ
ドフィルム２３の下面に、第２金属箔１８をポリアミド
酸被膜２２がポリイミドフィルム２３に当接するように
配置した後、所定の条件（例えば、加圧圧力１５〜３０
kgf／cm2、加熱温度２６０℃、時間１２０sec）で加圧
かつ加熱を行って、両金属界面に存在するポリアミド酸
被膜の重合反応を促進することにより、金属両面ポリイ
ミド基板２４を形成する。
さ５０μｍ）よりなるポリイミドフィルム２３を用意す
る。そして、このポリイミドフィルム２３の上面に、第
１金属箔１７をポリアミド酸被膜２１がポリイミドフィ
ルム２３に当接するように配置するとともに、ポリイミ
ドフィルム２３の下面に、第２金属箔１８をポリアミド
酸被膜２２がポリイミドフィルム２３に当接するように
配置した後、所定の条件（例えば、加圧圧力１５〜３０
kgf／cm2、加熱温度２６０℃、時間１２０sec）で加圧
かつ加熱を行って、両金属界面に存在するポリアミド酸
被膜の重合反応を促進することにより、金属両面ポリイ
ミド基板２４を形成する。
【００２８】次に、図４に示すようにこの金属両面ポリ
イミド基板２４をアルミ板２５,２６にてサンドイッチ
し、所定径（例えば、径０.１mm）のドリル２７により
所定の加工条件（例えば、スピンドル回転数８０,００
０rpm、ヒットレイン６.２m／min）で、金属両面ポリイ
ミド基板２４の所定箇所に孔開け加工を行い、第１金属
箔１７、ポリイミドフィルム２３および第２金属箔１８
を上下に貫通する孔２８を所定数穿設する。
イミド基板２４をアルミ板２５,２６にてサンドイッチ
し、所定径（例えば、径０.１mm）のドリル２７により
所定の加工条件（例えば、スピンドル回転数８０,００
０rpm、ヒットレイン６.２m／min）で、金属両面ポリイ
ミド基板２４の所定箇所に孔開け加工を行い、第１金属
箔１７、ポリイミドフィルム２３および第２金属箔１８
を上下に貫通する孔２８を所定数穿設する。
【００２９】次に、図５に示すようにこれらの孔２８が
穿設された金属両面ポリイミド基板２４の全面にＰｄ触
媒を付与した後、無電解銅めっきを施し、更に所定温度
（例えば３０℃）の硫酸銅浴中にて所定の電流密度条件
（例えば、３A／dm2）下において、所定時間（例えば約
１０分）通電させることにより、所定肉厚（例えば、１
５μｍ）の金属銅からなり、第１金属箔１７と第２金属
箔１８とを電気的に導通するスルーホール１５を形成す
る。
穿設された金属両面ポリイミド基板２４の全面にＰｄ触
媒を付与した後、無電解銅めっきを施し、更に所定温度
（例えば３０℃）の硫酸銅浴中にて所定の電流密度条件
（例えば、３A／dm2）下において、所定時間（例えば約
１０分）通電させることにより、所定肉厚（例えば、１
５μｍ）の金属銅からなり、第１金属箔１７と第２金属
箔１８とを電気的に導通するスルーホール１５を形成す
る。
【００３０】次いで、図６に示すようにネガ型ドライフ
ィルムレジスト（例えば、モートン・インターナショナ
ル製ラミナーＡＧ［商品名］：現像液［炭酸ナトリウ
ム］）２９を、金属両面ポリイミド基板２４の両面にラ
ミネートし、リードフレームの構成要素を形成する上で
不必要な第１金属箔１７および第２金属箔１８の不要部
分を除去するためのレジストイメージングを行う。
ィルムレジスト（例えば、モートン・インターナショナ
ル製ラミナーＡＧ［商品名］：現像液［炭酸ナトリウ
ム］）２９を、金属両面ポリイミド基板２４の両面にラ
ミネートし、リードフレームの構成要素を形成する上で
不必要な第１金属箔１７および第２金属箔１８の不要部
分を除去するためのレジストイメージングを行う。
【００３１】次に、図７に示すようにレジストイメージ
ングの完了した金属両面ポリイミド基板２４に対して塩
化鉄腐食液を用いてエッチングを行い、ドライフィルム
レジスト２９によって覆われない第１金属箔１７および
第２金属箔１８の各露出部分を腐食除去する。その後、
図８に示すようにアルカリ剥離液を用いてドライフィル
ムレジスト２９を除去する。
ングの完了した金属両面ポリイミド基板２４に対して塩
化鉄腐食液を用いてエッチングを行い、ドライフィルム
レジスト２９によって覆われない第１金属箔１７および
第２金属箔１８の各露出部分を腐食除去する。その後、
図８に示すようにアルカリ剥離液を用いてドライフィル
ムレジスト２９を除去する。
【００３２】更に、図９に示すように１Ｎ（規定）水酸
化カリウムに調整された８０vol％エタノール溶液中に
て金属部分より露出したポリイミドフィルム２３の不要
部分を溶解除去する。最後に、この金属両面ポリイミド
基板２４に無電解Ｎｉめっき（例えば厚さ３μｍ）、電
解Ａｕめっき（例えば厚さ３μｍ）の金属表面処理を施
すことにより、半導体素子搭載用リードフレーム１０が
完成される。
化カリウムに調整された８０vol％エタノール溶液中に
て金属部分より露出したポリイミドフィルム２３の不要
部分を溶解除去する。最後に、この金属両面ポリイミド
基板２４に無電解Ｎｉめっき（例えば厚さ３μｍ）、電
解Ａｕめっき（例えば厚さ３μｍ）の金属表面処理を施
すことにより、半導体素子搭載用リードフレーム１０が
完成される。
【００３３】そして、従来のリードフレームに半導体素
子を搭載する場合と同様に、図１０に示すように本実施
例のリードフレーム１０のダイパッド１１に半導体素子
３０をダイボンディングし、この半導体素子３０上の外
部電極３０ａと上側インナーリード１２ａまたは下側イ
ンナーリード１２ｂとを、Ａｕワイヤーからなる金属細
線３１によりそれぞれ交互に電気的に接続する。なお、
金属細線３１としては、Ａｕ細線の他に、電気伝導性に
優れかつ半導体素子３０上の外部電極３０ａの表層を形
成するアルミニウム金属および上、下側インナーリード
１２ａ,１２ｂ上の表面処理の金属との熱拡散接続性の
高い金属であれば、如何なる種類の金属細線を用いるこ
ともできる。
子を搭載する場合と同様に、図１０に示すように本実施
例のリードフレーム１０のダイパッド１１に半導体素子
３０をダイボンディングし、この半導体素子３０上の外
部電極３０ａと上側インナーリード１２ａまたは下側イ
ンナーリード１２ｂとを、Ａｕワイヤーからなる金属細
線３１によりそれぞれ交互に電気的に接続する。なお、
金属細線３１としては、Ａｕ細線の他に、電気伝導性に
優れかつ半導体素子３０上の外部電極３０ａの表層を形
成するアルミニウム金属および上、下側インナーリード
１２ａ,１２ｂ上の表面処理の金属との熱拡散接続性の
高い金属であれば、如何なる種類の金属細線を用いるこ
ともできる。
【００３４】このように、半導体素子３０の外部電極３
０ａと上、下側インナーリード１２ａ,１２ｂとのワイ
ヤボンディングが終了した後、図１１に示すように上、
下側インナーリード１２ａ,１２ｂおよびポリイミドフ
ィルム２３のボンディング領域を含む所定領域、ダイパ
ッド１１、半導体素子３０および金属細線３１を、従来
と同様にエポキシ樹脂等の封止樹脂３２によりモールド
するとともに、図１２に示すように封止樹脂から突出す
る上、下側インナーリード１２ａ,１２ｂ、ポリイミド
フィルム２３および外、内側アウターリード１３ａ,１
３ｂを適宜折曲して所定形状に整形することにより、半
導体装置３３が製造される。
０ａと上、下側インナーリード１２ａ,１２ｂとのワイ
ヤボンディングが終了した後、図１１に示すように上、
下側インナーリード１２ａ,１２ｂおよびポリイミドフ
ィルム２３のボンディング領域を含む所定領域、ダイパ
ッド１１、半導体素子３０および金属細線３１を、従来
と同様にエポキシ樹脂等の封止樹脂３２によりモールド
するとともに、図１２に示すように封止樹脂から突出す
る上、下側インナーリード１２ａ,１２ｂ、ポリイミド
フィルム２３および外、内側アウターリード１３ａ,１
３ｂを適宜折曲して所定形状に整形することにより、半
導体装置３３が製造される。
【００３５】このように製造された半導体装置３３は、
外部電気回路である例えばプリント基板に電気的に接続
される。このため、図１３に示すようにプリント基板３
４は、外側アウターリード１３ａと電気的に接続される
外側プリント基板端子３４ａ、および内側アウターリー
ド１３ｂと電気的に接続される内側プリント基板端子３
４ｂが２列にかつ４角形に配列されるようになる。外側
アウターリード１３ａと外側プリント基板端子３４ａと
の接続および内側アウターリード１３ｂと内側プリント
基板端子３４ｂとの接続は通常熱圧着により行われる。
しかし、これらの接続は、熱圧着の他に他の適宜の方法
を用いることができる。
外部電気回路である例えばプリント基板に電気的に接続
される。このため、図１３に示すようにプリント基板３
４は、外側アウターリード１３ａと電気的に接続される
外側プリント基板端子３４ａ、および内側アウターリー
ド１３ｂと電気的に接続される内側プリント基板端子３
４ｂが２列にかつ４角形に配列されるようになる。外側
アウターリード１３ａと外側プリント基板端子３４ａと
の接続および内側アウターリード１３ｂと内側プリント
基板端子３４ｂとの接続は通常熱圧着により行われる。
しかし、これらの接続は、熱圧着の他に他の適宜の方法
を用いることができる。
【００３６】なお、本発明のリードフレームを製造する
ために用いられる金属両面ポリイミド基板２４の製造方
法は、前述した方法に限定されなるものではなく、例え
ばスパッタ法等との他の如何なる方法でもよい。
ために用いられる金属両面ポリイミド基板２４の製造方
法は、前述した方法に限定されなるものではなく、例え
ばスパッタ法等との他の如何なる方法でもよい。
【００３７】また、前述の実施例では金属両面絶縁材と
して、金属両面ポリイミド基板２４を用いているが、こ
の金属両面ポリイミド基板２４以外に、例えばポリイミ
ド、ポリアミド、ガラスポリイミド、ＰＥＥＫ、ＰＥＴ
あるいはポリテトラフロロエチレンといった耐熱性およ
び絶縁性を有するベース絶縁材の両面に、絶縁エポキシ
系接着剤あるいはアクリル系接着剤等の接着剤を用いて
金属を張り合わせて形成される金属両面絶縁材を用いる
こともできる。
して、金属両面ポリイミド基板２４を用いているが、こ
の金属両面ポリイミド基板２４以外に、例えばポリイミ
ド、ポリアミド、ガラスポリイミド、ＰＥＥＫ、ＰＥＴ
あるいはポリテトラフロロエチレンといった耐熱性およ
び絶縁性を有するベース絶縁材の両面に、絶縁エポキシ
系接着剤あるいはアクリル系接着剤等の接着剤を用いて
金属を張り合わせて形成される金属両面絶縁材を用いる
こともできる。
【００３８】更に、金属両面絶縁材は、無接着剤型片面
ポリイミド基板（例えばＥＳＰＡＮＥＸ［商品名］：新
日鉄化学［株］製）のポリイミド面側に接着剤を用いて
第２の金属箔あるいは金属板を張り合わせて構成するこ
ともできる。
ポリイミド基板（例えばＥＳＰＡＮＥＸ［商品名］：新
日鉄化学［株］製）のポリイミド面側に接着剤を用いて
第２の金属箔あるいは金属板を張り合わせて構成するこ
ともできる。
【００３９】更に、前述の実施例においては、スルーホ
ール１５を、小径ドリル２７により穿設した孔１８を基
に形成しているが、絶縁層がエッチングにより孔加工が
可能であれば、エッチングによる孔開け加工によりスル
ーホール１５を形成することもできる。
ール１５を、小径ドリル２７により穿設した孔１８を基
に形成しているが、絶縁層がエッチングにより孔加工が
可能であれば、エッチングによる孔開け加工によりスル
ーホール１５を形成することもできる。
【００４０】更に、本実施例においては外部電気回路に
電気的に接続されるアウターリードの端子を、絶縁層の
下面で１本のリード列に関し外側と内側との２箇所に設
けるようにしているが、アウターリードの端子をインナ
ーリードと同様に絶縁層の上下面に設けることもでき
る。
電気的に接続されるアウターリードの端子を、絶縁層の
下面で１本のリード列に関し外側と内側との２箇所に設
けるようにしているが、アウターリードの端子をインナ
ーリードと同様に絶縁層の上下面に設けることもでき
る。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
の電子回路素子搭載用リードフレームによれば、絶縁層
を介し上下面にインナーリードが設けられるようにな
る。このため、従来のリードフレームにおけるインナー
リードに比べて、同ピッチでも２倍の数のインナーリー
ドを形成することができるようになる。
の電子回路素子搭載用リードフレームによれば、絶縁層
を介し上下面にインナーリードが設けられるようにな
る。このため、従来のリードフレームにおけるインナー
リードに比べて、同ピッチでも２倍の数のインナーリー
ドを形成することができるようになる。
【００４２】したがって、従来の多ピンのリードフレー
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
【００４３】また、絶縁層の上下面に設けられるインナ
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。
【００４４】更に本発明の電子回路は、電子回路素子が
高密度に実装された電子装置を外部電気回路に簡単にか
つ効率よく組み付けることができる。
高密度に実装された電子装置を外部電気回路に簡単にか
つ効率よく組み付けることができる。
【図１】 本発明の電子回路素子搭載用リードフレーム
の一実施例を示し、（ａ）は平面図、（ｂ）はIB−IB線
に沿う断面図である。
の一実施例を示し、（ａ）は平面図、（ｂ）はIB−IB線
に沿う断面図である。
【図２】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の一部を示す工程図で
ある。
ドフレームを製造するための工程の一部を示す工程図で
ある。
【図３】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の他の一部を示す工程
図である。
ドフレームを製造するための工程の他の一部を示す工程
図である。
【図４】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図５】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図６】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図７】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図８】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図９】 図１に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図１０】図１の実施例のリードフレームのダイパッド
に半導体素子を搭載しかつワイヤーボンディングを行っ
た状態を部分的に示す斜視図である。
に半導体素子を搭載しかつワイヤーボンディングを行っ
た状態を部分的に示す斜視図である。
【図１１】図１０に示す状態から樹脂をモールドしてパ
ッケージングされた状態を示す断面図である。
ッケージングされた状態を示す断面図である。
【図１２】図１１に示す状態からアウターリードを所定
の形状に折曲して製造された半導体装置を部分的に示す
斜視図である。
の形状に折曲して製造された半導体装置を部分的に示す
斜視図である。
【図１３】図１２に示す半導体装置が組み付けられる外
部プリント基板の平面図である。
部プリント基板の平面図である。
【図１４】従来のＱＦＰ型リードフレームの平面図であ
る。
る。
【図１５】従来のＤＩＰ型リードフレームの平面図であ
る。
る。
【図１６】従来のリードフレームを用いて製造された半
導体装置の断面図である。
導体装置の断面図である。
１０…電子回路素子搭載用リードフレーム、１１…ダイ
パッド、１２…インナーリード、１２ａ…上側インナー
リード、１２ｂ…下側インナーリード、１３…アウター
リード、１３ａ…外側アウターリード、１３ｂ…内側ア
ウターリード、１４…絶縁性基板（絶縁層）、１５…ス
ルーホール、１６…支持リード、１７…第１金属箔、１
８…第２金属箔１８、１９…４２％Ｎｉ含有鉄合金板、
２０…ポリアミド酸被膜、２１…圧廷銅箔、２２…ポリ
アミド酸被膜、２３…ポリイミドフィルム、２４…金属
両面ポリイミド基板、２７…ドリル、２８…金属両面ポ
リイミド基板２４の孔、２９…ネガ型ドライフィルムレ
ジスト、３０…半導体素子、３１…金属細線、３２…封
止樹脂、３３…半導体装置、３４…プリント基板、３４
ａ…外側プリント基板端子、３４ｂ…内側プリント基板
端子
パッド、１２…インナーリード、１２ａ…上側インナー
リード、１２ｂ…下側インナーリード、１３…アウター
リード、１３ａ…外側アウターリード、１３ｂ…内側ア
ウターリード、１４…絶縁性基板（絶縁層）、１５…ス
ルーホール、１６…支持リード、１７…第１金属箔、１
８…第２金属箔１８、１９…４２％Ｎｉ含有鉄合金板、
２０…ポリアミド酸被膜、２１…圧廷銅箔、２２…ポリ
アミド酸被膜、２３…ポリイミドフィルム、２４…金属
両面ポリイミド基板、２７…ドリル、２８…金属両面ポ
リイミド基板２４の孔、２９…ネガ型ドライフィルムレ
ジスト、３０…半導体素子、３１…金属細線、３２…封
止樹脂、３３…半導体装置、３４…プリント基板、３４
ａ…外側プリント基板端子、３４ｂ…内側プリント基板
端子
Claims (5)
- 【請求項１】 外部電気回路に電気的に接続される所定
数のアウターリードと、これらのインナーリードに電気
的に導通するとともに電子回路素子の電極と電気的にワ
イヤ−ボンディングされるインナーリードとを少なくと
も有する電子回路素子搭載用リードフレームにおいて、 前記インナーリードが、絶縁層の上面に設けられた上側
インナーリードと絶縁層の下面に設けられた下側インナ
ーリードとからなることを特徴とする電子回路素子搭載
用リードフレーム。 - 【請求項２】 前記上側インナーリードと前記下側イン
ナーリードとは、上下に重なるように前記絶縁層を介し
て上下対称形に配置されているとともに、前記下側イン
ナーリードの内端が、前記電子回路素子を貫通させる前
記絶縁層の中央開口によって上方に露出しかつ前記上側
インナーリードの内端よりも内側に突出するように設け
られていることを特徴とする請求項１記載の電子回路素
子搭載用リードフレーム。 - 【請求項３】 電子回路素子を搭載するためのダイパッ
ドが、前記下側インナーリードの内端に近接しかつ前記
絶縁層の前記中央開口を介して上方に露出するように設
けられていることを特徴とする請求項１または２記載の
電子回路素子搭載用リードフレーム。 - 【請求項４】 前記アウターリードは、前記絶縁層の下
面に設けられ、前記下側インナーリードと連続して形成
される内側アウターリードと、前記絶縁層の下面に設け
られ、前記上側インナーリードに電気的に導通される外
側アウターリードとからなり、前記上側インナーリード
と前記外側アウターリードとは前記絶縁層に穿設された
孔を介して電気的に導通されていることを特徴とする請
求項１ないし３のいずれか１記載の電子回路素子搭載用
リードフレーム。 - 【請求項５】 請求項４記載の電子回路素子搭載用リー
ドフレームの前記上側インナーリードおよび前記下側イ
ンナーリードと前記電子回路素子の各電極とをそれぞれ
金属ワイヤーにより電気的に接続するとともに、前記上
側インナーリードおよび前記下側インナーリード、前記
電子回路素子および前記金属ワイヤーをそれぞれ樹脂の
モールドでパッケージすることにより形成された電子装
置と、この電子装置の前記内、外側アウターリードの各
端子に対応するように、内、外側電子回路端子が設けら
れている外部電気回路基板とからなり、前記内、外側ア
ウターリードの各端子がそれぞれ対応する前記内、外側
電子回路端子に情報化ら載置されかつ電気的に接続され
ていることを特徴とする前記電子回路素子搭載用リード
フレームを用いた電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244337A true JPH06244337A (ja) | 1994-09-02 |
Family
ID=12264323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
-
1993
- 1993-02-18 JP JP50A patent/JPH06244337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
| CN110663109A (zh) * | 2017-05-26 | 2020-01-07 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300665B1 (ko) | 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법 | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP3642911B2 (ja) | リードフレーム部材とその製造方法 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH11121646A (ja) | 半導体パッケ−ジおよびその製造方法 | |
| JP3453663B2 (ja) | 表面実装型半導体装置 | |
| JPH06244337A (ja) | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 | |
| JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002198635A (ja) | 配線板及びその製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JPH0697318A (ja) | 半導体装置用配線基板 | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP3777687B2 (ja) | チップキャリア | |
| TW557645B (en) | Flexible printed wiring board and its production method | |
| JP2004022615A (ja) | プラスチックｂｇａパッケージ |