JPH06244337A - 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 - Google Patents
電子回路素子搭載用リードフレームおよびこれを用いた電子回路Info
- Publication number
- JPH06244337A JPH06244337A JP50A JP2900693A JPH06244337A JP H06244337 A JPH06244337 A JP H06244337A JP 50 A JP50 A JP 50A JP 2900693 A JP2900693 A JP 2900693A JP H06244337 A JPH06244337 A JP H06244337A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electronic circuit
- circuit element
- lead frame
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】従来のエッチング法によっても、リードフレー
ムのより一層の多ピン化を行うことができるようにす
る。 【構成】絶縁性基板14の上面には、インナーリード1
2の上側インナーリード12aが設けられ、絶縁性基板
14の下面には、インナーリード12の下側インナーリ
ード12b、内側アウターリード13bおよび外側アウ
ターリード13aが設けられている。その場合、絶縁性
基板14の上面の各リードと下面の各リードとが上下方
向に互いに重なるように設けられ、かつ下側インナーリ
ード13bの内端が上側インナーリード13aの内端よ
り内側に突出している。更に上側インナーリード12a
の外端と外側アウターリード13aの内端とは、絶縁性
基板14を貫通するスルーホール15を介して互いに電
気的に導通されている。下側インナーリード12bの内
端に隣接してダイパッド11が設けられている。
ムのより一層の多ピン化を行うことができるようにす
る。 【構成】絶縁性基板14の上面には、インナーリード1
2の上側インナーリード12aが設けられ、絶縁性基板
14の下面には、インナーリード12の下側インナーリ
ード12b、内側アウターリード13bおよび外側アウ
ターリード13aが設けられている。その場合、絶縁性
基板14の上面の各リードと下面の各リードとが上下方
向に互いに重なるように設けられ、かつ下側インナーリ
ード13bの内端が上側インナーリード13aの内端よ
り内側に突出している。更に上側インナーリード12a
の外端と外側アウターリード13aの内端とは、絶縁性
基板14を貫通するスルーホール15を介して互いに電
気的に導通されている。下側インナーリード12bの内
端に隣接してダイパッド11が設けられている。
Description
【0001】
【産業上の利用分野】本発明は、半導体素子等の電子回
路素子を実装してプラスチックパッケージを形成するた
めの電子回路素子搭載用リードフレームおよびこれを用
いた電子回路に関するものである。
路素子を実装してプラスチックパッケージを形成するた
めの電子回路素子搭載用リードフレームおよびこれを用
いた電子回路に関するものである。
【0002】
【従来の技術】従来より、半導体装置の組立用部材とし
てリードフレームが用いられている。このリードフレー
ムとして、例えば図14に示すQFP(Quad Flat Pack
age)型リードフレームAまたは図15に示すDIP(D
ual Inline Package)型リードフレームAがあり、これ
らのリードフレームAは1層構造の平板状に形成されて
おり、半導体素子(以下単に素子ともいう)を取り付け
るためのダイパッド1と、その周辺に配設され、素子の
パッドにワイヤにより電気的に接続される所定数のイン
ナーリード2と、該インナーリード2に連続して形成さ
れ、外部電気回路に電気的に接続されるアウターリード
3とを備えている。
てリードフレームが用いられている。このリードフレー
ムとして、例えば図14に示すQFP(Quad Flat Pack
age)型リードフレームAまたは図15に示すDIP(D
ual Inline Package)型リードフレームAがあり、これ
らのリードフレームAは1層構造の平板状に形成されて
おり、半導体素子(以下単に素子ともいう)を取り付け
るためのダイパッド1と、その周辺に配設され、素子の
パッドにワイヤにより電気的に接続される所定数のイン
ナーリード2と、該インナーリード2に連続して形成さ
れ、外部電気回路に電気的に接続されるアウターリード
3とを備えている。
【0003】リードフレームAは、通常、銅、銅系合
金、コバール、42合金、42%Ni含有鉄合金等の、
導電性に優れ且つ強度が大きい金属板を、フォトエッチ
ング法やスタンピング法等により、ダイパッド1、イン
ナーリード2及びアウターリード3を有する形状に加工
して製造されるものである。
金、コバール、42合金、42%Ni含有鉄合金等の、
導電性に優れ且つ強度が大きい金属板を、フォトエッチ
ング法やスタンピング法等により、ダイパッド1、イン
ナーリード2及びアウターリード3を有する形状に加工
して製造されるものである。
【0004】そして、図16に示すようにリードフレー
ムAは、ダイパッド1に半導体素子4を取り付けると共
に、この素子4のボンディングパッド(図示せず)とイ
ンナーリード2とを金等からなるワイヤ5により電気的
に接続するようにして用いられる。その場合、インナー
リード2のボンディング位置に金や銀等の貴金属をめっ
きして、ワイヤボンディングが確実に行えるようになさ
れている。
ムAは、ダイパッド1に半導体素子4を取り付けると共
に、この素子4のボンディングパッド(図示せず)とイ
ンナーリード2とを金等からなるワイヤ5により電気的
に接続するようにして用いられる。その場合、インナー
リード2のボンディング位置に金や銀等の貴金属をめっ
きして、ワイヤボンディングが確実に行えるようになさ
れている。
【0005】ところで、半導体装置等の電子装置を製造
するにあたり、半導体素子等の電子回路素子の実装の高
密度化が、近年、ますます強く求められている。これに
応えるために、半導体素子を実装してプラスチックモー
ルドにより形成される半導体パッケージにおいては、半
導体素子を実装するリードフレームに多ピン化およびリ
ード間の狭ピッチ化が要求されている。
するにあたり、半導体素子等の電子回路素子の実装の高
密度化が、近年、ますます強く求められている。これに
応えるために、半導体素子を実装してプラスチックモー
ルドにより形成される半導体パッケージにおいては、半
導体素子を実装するリードフレームに多ピン化およびリ
ード間の狭ピッチ化が要求されている。
【0006】このようなリードフレームの多ピン化およ
び狭ピッチ化の要求に対しては、従来、主としてエッチ
ング法を用いて対応している。このエッチング法は、前
述の金属板の両面に所定のパターンのレジスト像を形成
した後、この金属板に両面からエッチャントをスプレー
して、レジスト像の形成されていない金属部分をエッチ
ングすることにより、リードフレームを製造する方法で
ある。
び狭ピッチ化の要求に対しては、従来、主としてエッチ
ング法を用いて対応している。このエッチング法は、前
述の金属板の両面に所定のパターンのレジスト像を形成
した後、この金属板に両面からエッチャントをスプレー
して、レジスト像の形成されていない金属部分をエッチ
ングすることにより、リードフレームを製造する方法で
ある。
【0007】
【発明が解決しようとする課題】このようなリードフレ
ームの多ピン化および狭ピッチ化は、従来から種々研究
され、開発されてきている。しかしながら、1枚の金属
板からエッチングにより製造される1層構造のリードフ
レームにおいては、金属板の板厚とその金属のエッチン
グファクターとの関係から、多ピン化および狭ピッチ化
に対応するエッチング加工の技術に限界が生じてきてい
る。このため、近年ますます強く要求されている半導体
素子等の電子回路素子の実装の高密度化に十分かつ確実
に対応することができなくなってきているという問題が
ある。
ームの多ピン化および狭ピッチ化は、従来から種々研究
され、開発されてきている。しかしながら、1枚の金属
板からエッチングにより製造される1層構造のリードフ
レームにおいては、金属板の板厚とその金属のエッチン
グファクターとの関係から、多ピン化および狭ピッチ化
に対応するエッチング加工の技術に限界が生じてきてい
る。このため、近年ますます強く要求されている半導体
素子等の電子回路素子の実装の高密度化に十分かつ確実
に対応することができなくなってきているという問題が
ある。
【0008】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、従来のエッチング法によ
っても、より一層の多ピン化を行うことができる電子回
路素子搭載用リードフレームおよびこれを用いた電子回
路を提供することである。
たものであって、その目的は、従来のエッチング法によ
っても、より一層の多ピン化を行うことができる電子回
路素子搭載用リードフレームおよびこれを用いた電子回
路を提供することである。
【0009】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明の電子回路素子リードフレーム
は、外部電気回路に電気的に接続される所定数のアウタ
ーリードと、これらのインナーリードに電気的に導通す
るとともに電子回路素子の電極と電気的にワイヤ−ボン
ディングされるインナーリードとを少なくとも有する電
子回路素子搭載用リードフレームにおいて、前記インナ
ーリードが、絶縁層の上面に設けられた上側インナーリ
ードと絶縁層の下面に設けられた下側インナーリードと
からなることを特徴としている。
めに、請求項1の発明の電子回路素子リードフレーム
は、外部電気回路に電気的に接続される所定数のアウタ
ーリードと、これらのインナーリードに電気的に導通す
るとともに電子回路素子の電極と電気的にワイヤ−ボン
ディングされるインナーリードとを少なくとも有する電
子回路素子搭載用リードフレームにおいて、前記インナ
ーリードが、絶縁層の上面に設けられた上側インナーリ
ードと絶縁層の下面に設けられた下側インナーリードと
からなることを特徴としている。
【0010】また請求項2の発明のリードフレームは、
前記上側インナーリードと前記下側インナーリードと
が、上下に重なるように前記絶縁層を介して上下対称形
に配置されているとともに、前記下側インナーリードの
内端が、前記電子回路素子を貫通させる前記絶縁層の中
央開口によって上方に露出しかつ前記上側インナーリー
ドの内端よりも内側に突出するように設けられているこ
とを特徴としている。
前記上側インナーリードと前記下側インナーリードと
が、上下に重なるように前記絶縁層を介して上下対称形
に配置されているとともに、前記下側インナーリードの
内端が、前記電子回路素子を貫通させる前記絶縁層の中
央開口によって上方に露出しかつ前記上側インナーリー
ドの内端よりも内側に突出するように設けられているこ
とを特徴としている。
【0011】請求項3の発明のリードフレームは、電子
回路素子を搭載するためのダイパッドが、前記下側イン
ナーリードの内端に近接しかつ前記絶縁層の前記中央開
口を介して上方に露出するように設けられていることを
特徴としている。
回路素子を搭載するためのダイパッドが、前記下側イン
ナーリードの内端に近接しかつ前記絶縁層の前記中央開
口を介して上方に露出するように設けられていることを
特徴としている。
【0012】更に請求項4の発明のリードフレームは、
前記アウターリードが、前記絶縁層の下面に設けられ、
前記下側インナーリードと連続して形成される内側アウ
ターリードと、前記絶縁層の下面に設けられ、前記上側
インナーリードに電気的に導通される外側アウターリー
ドとからなり、前記上側インナーリードと前記外側アウ
ターリードとは前記絶縁層に穿設された孔を介して電気
的に導通されていることを特徴としている。
前記アウターリードが、前記絶縁層の下面に設けられ、
前記下側インナーリードと連続して形成される内側アウ
ターリードと、前記絶縁層の下面に設けられ、前記上側
インナーリードに電気的に導通される外側アウターリー
ドとからなり、前記上側インナーリードと前記外側アウ
ターリードとは前記絶縁層に穿設された孔を介して電気
的に導通されていることを特徴としている。
【0013】更に請求項5の発明の電子回路は、請求項
4記載の電子回路素子搭載用リードフレームの前記上側
インナーリードおよび前記下側インナーリードと前記電
子回路素子の各電極とをそれぞれ金属ワイヤーにより電
気的に接続するとともに、前記上側インナーリードおよ
び前記下側インナーリード、前記電子回路素子および前
記金属ワイヤーをそれぞれ封止樹脂のモールドでパッケ
ージすることにより形成された電子装置と、この電子装
置の前記内、外側アウターリードの各端子に対応するよ
うに、内、外側電子回路端子が設けられている外部電気
回路基板とからなり、前記内、外側アウターリードの各
端子がそれぞれ対応する前記内、外側電子回路端子に上
方から載置されかつ電気的に接続されていることを特徴
としている。
4記載の電子回路素子搭載用リードフレームの前記上側
インナーリードおよび前記下側インナーリードと前記電
子回路素子の各電極とをそれぞれ金属ワイヤーにより電
気的に接続するとともに、前記上側インナーリードおよ
び前記下側インナーリード、前記電子回路素子および前
記金属ワイヤーをそれぞれ封止樹脂のモールドでパッケ
ージすることにより形成された電子装置と、この電子装
置の前記内、外側アウターリードの各端子に対応するよ
うに、内、外側電子回路端子が設けられている外部電気
回路基板とからなり、前記内、外側アウターリードの各
端子がそれぞれ対応する前記内、外側電子回路端子に上
方から載置されかつ電気的に接続されていることを特徴
としている。
【0014】
【作用】このように構成された本発明の電子回路素子搭
載用リードフレームにおいては、絶縁層を介し上下面に
インナーリードが設けられるようになる。このため、従
来のリードフレームにおけるインナーリードに比べて、
同ピッチでも2倍の数のインナーリードを形成すること
ができるようになる。
載用リードフレームにおいては、絶縁層を介し上下面に
インナーリードが設けられるようになる。このため、従
来のリードフレームにおけるインナーリードに比べて、
同ピッチでも2倍の数のインナーリードを形成すること
ができるようになる。
【0015】したがって、従来の多ピンのリードフレー
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
【0016】また、絶縁層の上下面に設けられるインナ
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。更に本発明の電
子回路は、電子回路素子が高密度に実装された電子装置
を外部電気回路に簡単にかつ効率よく組み付けることが
できるようになる。
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。更に本発明の電
子回路は、電子回路素子が高密度に実装された電子装置
を外部電気回路に簡単にかつ効率よく組み付けることが
できるようになる。
【0017】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は、本発明の一実施例の半導体装置用
リードフレームを示し、(a)は平面図、(b)は
(a)におけるIB−IB線に沿う断面図である。
て説明する。図1は、本発明の一実施例の半導体装置用
リードフレームを示し、(a)は平面図、(b)は
(a)におけるIB−IB線に沿う断面図である。
【0018】図1(a)に示すように、本実施例におけ
るリードフレーム10は、半導体素子を取り付けるため
のダイパッド11と、このダイパッド11周辺に配設さ
れ、素子のパッドにワイヤにより電気的に接続される所
定数のインナーリード12と、これらのインナーリード
12に連続して形成され、外部電気回路に電気的に接続
されるアウターリード13とを備えている。
るリードフレーム10は、半導体素子を取り付けるため
のダイパッド11と、このダイパッド11周辺に配設さ
れ、素子のパッドにワイヤにより電気的に接続される所
定数のインナーリード12と、これらのインナーリード
12に連続して形成され、外部電気回路に電気的に接続
されるアウターリード13とを備えている。
【0019】同図(b)に示すように、このリードフレ
ーム10は、インナーリード12およびアウターリード
13がそれぞれ、本発明の絶縁層を構成する絶縁性基板
14の上下面に設けられた3層構造のリードフレームと
なっている。すなわち、絶縁性基板14の上面には、イ
ンナーリード12の上側インナーリード12aが設けら
れている。また、絶縁性基板14の下面には、インナー
リード12の下側インナーリード12b、この下側イン
ナーリード12bに連続する内側アウターリード13
b、およびこの内側アウターリード13bに隣接して外
側アウターリード13aが設けられている。その場合、
絶縁性基板14の上面の各リードと下面の各リードとが
上下方向に互いに重なるように設けられている。すなわ
ち、上側インナーリード12aと、下側インナーリード
12b、外、内側アウターリード13a,13bとは、
絶縁性基板14を介して上下対称形に配置されている。
ーム10は、インナーリード12およびアウターリード
13がそれぞれ、本発明の絶縁層を構成する絶縁性基板
14の上下面に設けられた3層構造のリードフレームと
なっている。すなわち、絶縁性基板14の上面には、イ
ンナーリード12の上側インナーリード12aが設けら
れている。また、絶縁性基板14の下面には、インナー
リード12の下側インナーリード12b、この下側イン
ナーリード12bに連続する内側アウターリード13
b、およびこの内側アウターリード13bに隣接して外
側アウターリード13aが設けられている。その場合、
絶縁性基板14の上面の各リードと下面の各リードとが
上下方向に互いに重なるように設けられている。すなわ
ち、上側インナーリード12aと、下側インナーリード
12b、外、内側アウターリード13a,13bとは、
絶縁性基板14を介して上下対称形に配置されている。
【0020】また、下側インナーリード13bの内端は
上側インナーリード13aの内端より内側に突出するよ
うに設けられている。更に、上側インナーリード12a
の外端は、内側アウターリード13bの外端より外側に
突出するように設けられているとともに、外側アウター
リード13aの内端と上下方向にオーバーラップした状
態で設けられている。上側インナーリード12aの外端
と外側アウターリード13aの内端とのオーバーラップ
部は、スルーホール15または図示しないバイアホール
により絶縁性基板14を貫通して互いに電気的に導通さ
れている。
上側インナーリード13aの内端より内側に突出するよ
うに設けられている。更に、上側インナーリード12a
の外端は、内側アウターリード13bの外端より外側に
突出するように設けられているとともに、外側アウター
リード13aの内端と上下方向にオーバーラップした状
態で設けられている。上側インナーリード12aの外端
と外側アウターリード13aの内端とのオーバーラップ
部は、スルーホール15または図示しないバイアホール
により絶縁性基板14を貫通して互いに電気的に導通さ
れている。
【0021】下側インナーリード12bと同一平面でか
つ下側インナーリード12bの内端で囲まれる領域に
は、半導体素子を搭載するためのダイパッド11が設け
られている。このダイパッド11は、絶縁性基板14の
下面に設けられたレール部(不図示)に吊りリード16
を介して支持されている。このダイパッド11および下
側インナーリード12bの内端は、絶縁性基板14に穿
設された中央開口14aによって上方に露出されてい
る。
つ下側インナーリード12bの内端で囲まれる領域に
は、半導体素子を搭載するためのダイパッド11が設け
られている。このダイパッド11は、絶縁性基板14の
下面に設けられたレール部(不図示)に吊りリード16
を介して支持されている。このダイパッド11および下
側インナーリード12bの内端は、絶縁性基板14に穿
設された中央開口14aによって上方に露出されてい
る。
【0022】上側インナーリード12aは、従来のリー
ドフレームと同様に、ともに銅、銅系合金、コバール、
42合金、42%Ni含有鉄合金等の、導電性に優れ、
強度が大きく、かつ微細回路が容易に形成できる条件を
備えた金属板または金属箔から形成されている。また、
下側インナーリード12b、外、内側アウターリード1
3a,13bおよびダイパッド11は、前記条件に加え
てガルウィング形状に形成しても、強度を確保できる硬
度を有する金属板または金属箔から形成されている。更
に、絶縁性基板14は、、例えばポリイミド、ガラスポ
リイミドあるいはポリテトラフルオロエチレン等の誘電
率および誘電損失の低い材料から形成されている。
ドフレームと同様に、ともに銅、銅系合金、コバール、
42合金、42%Ni含有鉄合金等の、導電性に優れ、
強度が大きく、かつ微細回路が容易に形成できる条件を
備えた金属板または金属箔から形成されている。また、
下側インナーリード12b、外、内側アウターリード1
3a,13bおよびダイパッド11は、前記条件に加え
てガルウィング形状に形成しても、強度を確保できる硬
度を有する金属板または金属箔から形成されている。更
に、絶縁性基板14は、、例えばポリイミド、ガラスポ
リイミドあるいはポリテトラフルオロエチレン等の誘電
率および誘電損失の低い材料から形成されている。
【0023】このように構成された本実施例のリードフ
レーム10を製造する方法について説明する。図2ない
し図9は、リードフレーム10を製造する方法の各工程
を説明する図である。
レーム10を製造する方法について説明する。図2ない
し図9は、リードフレーム10を製造する方法の各工程
を説明する図である。
【0024】本実施例のリードフレーム製造方法におい
ては、リードフレーム10を製造するための材料の一例
として、例えば金属両面ポリイミド基板を用いる。その
ため、まずこの金属両面ポリイミド基板の製造する。金
属両面ポリイミド基板の製造にあたり、図2に示すよう
に上側インナーリード12aを形成するための第1金属
箔17と、下側インナーリード12b、内側アウターリ
ード13bおよび外側アウターリード13aを形成する
ための第1金属箔18とを用意する。
ては、リードフレーム10を製造するための材料の一例
として、例えば金属両面ポリイミド基板を用いる。その
ため、まずこの金属両面ポリイミド基板の製造する。金
属両面ポリイミド基板の製造にあたり、図2に示すよう
に上側インナーリード12aを形成するための第1金属
箔17と、下側インナーリード12b、内側アウターリ
ード13bおよび外側アウターリード13aを形成する
ための第1金属箔18とを用意する。
【0025】第1金属箔17は、圧延法により所定厚お
よび所定サイズ(例えば18μm厚さよりなるサイズ5
00mm□)に形成された42%Ni含有鉄合金板19
に、N−メチル−2−ピロリドン溶媒(以下、NMP溶
媒ともいう)中にピロメリット酸無水物より合成したポ
リアミド酸固形分を重量パーセントで所定パーセント
(例えば30%)になるように溶解調整したポリアミド
酸ワニスをスクリーン印刷法により乾燥後の厚さが所定
厚(例えば10μm程度)になるように塗布してポリア
ミド酸被膜20を形成することにより、製造される。
よび所定サイズ(例えば18μm厚さよりなるサイズ5
00mm□)に形成された42%Ni含有鉄合金板19
に、N−メチル−2−ピロリドン溶媒(以下、NMP溶
媒ともいう)中にピロメリット酸無水物より合成したポ
リアミド酸固形分を重量パーセントで所定パーセント
(例えば30%)になるように溶解調整したポリアミド
酸ワニスをスクリーン印刷法により乾燥後の厚さが所定
厚(例えば10μm程度)になるように塗布してポリア
ミド酸被膜20を形成することにより、製造される。
【0026】また、第2金属箔18は、所定厚および所
定サイズ(例えば厚さ18μmよりなるサイズ500m
m□)の圧廷銅箔21の片面に、前述と同様にNMP溶
媒を含むポリアミド酸ワニスをスクリーン印刷法にて塗
布して所定厚(例えば10μm)のポリアミド酸被膜2
2を形成することにより、製造される。
定サイズ(例えば厚さ18μmよりなるサイズ500m
m□)の圧廷銅箔21の片面に、前述と同様にNMP溶
媒を含むポリアミド酸ワニスをスクリーン印刷法にて塗
布して所定厚(例えば10μm)のポリアミド酸被膜2
2を形成することにより、製造される。
【0027】また、図3に示すように所定厚(例えば厚
さ50μm)よりなるポリイミドフィルム23を用意す
る。そして、このポリイミドフィルム23の上面に、第
1金属箔17をポリアミド酸被膜21がポリイミドフィ
ルム23に当接するように配置するとともに、ポリイミ
ドフィルム23の下面に、第2金属箔18をポリアミド
酸被膜22がポリイミドフィルム23に当接するように
配置した後、所定の条件(例えば、加圧圧力15〜30
kgf/cm2、加熱温度260℃、時間120sec)で加圧
かつ加熱を行って、両金属界面に存在するポリアミド酸
被膜の重合反応を促進することにより、金属両面ポリイ
ミド基板24を形成する。
さ50μm)よりなるポリイミドフィルム23を用意す
る。そして、このポリイミドフィルム23の上面に、第
1金属箔17をポリアミド酸被膜21がポリイミドフィ
ルム23に当接するように配置するとともに、ポリイミ
ドフィルム23の下面に、第2金属箔18をポリアミド
酸被膜22がポリイミドフィルム23に当接するように
配置した後、所定の条件(例えば、加圧圧力15〜30
kgf/cm2、加熱温度260℃、時間120sec)で加圧
かつ加熱を行って、両金属界面に存在するポリアミド酸
被膜の重合反応を促進することにより、金属両面ポリイ
ミド基板24を形成する。
【0028】次に、図4に示すようにこの金属両面ポリ
イミド基板24をアルミ板25,26にてサンドイッチ
し、所定径(例えば、径0.1mm)のドリル27により
所定の加工条件(例えば、スピンドル回転数80,00
0rpm、ヒットレイン6.2m/min)で、金属両面ポリイ
ミド基板24の所定箇所に孔開け加工を行い、第1金属
箔17、ポリイミドフィルム23および第2金属箔18
を上下に貫通する孔28を所定数穿設する。
イミド基板24をアルミ板25,26にてサンドイッチ
し、所定径(例えば、径0.1mm)のドリル27により
所定の加工条件(例えば、スピンドル回転数80,00
0rpm、ヒットレイン6.2m/min)で、金属両面ポリイ
ミド基板24の所定箇所に孔開け加工を行い、第1金属
箔17、ポリイミドフィルム23および第2金属箔18
を上下に貫通する孔28を所定数穿設する。
【0029】次に、図5に示すようにこれらの孔28が
穿設された金属両面ポリイミド基板24の全面にPd触
媒を付与した後、無電解銅めっきを施し、更に所定温度
(例えば30℃)の硫酸銅浴中にて所定の電流密度条件
(例えば、3A/dm2)下において、所定時間(例えば約
10分)通電させることにより、所定肉厚(例えば、1
5μm)の金属銅からなり、第1金属箔17と第2金属
箔18とを電気的に導通するスルーホール15を形成す
る。
穿設された金属両面ポリイミド基板24の全面にPd触
媒を付与した後、無電解銅めっきを施し、更に所定温度
(例えば30℃)の硫酸銅浴中にて所定の電流密度条件
(例えば、3A/dm2)下において、所定時間(例えば約
10分)通電させることにより、所定肉厚(例えば、1
5μm)の金属銅からなり、第1金属箔17と第2金属
箔18とを電気的に導通するスルーホール15を形成す
る。
【0030】次いで、図6に示すようにネガ型ドライフ
ィルムレジスト(例えば、モートン・インターナショナ
ル製ラミナーAG[商品名]:現像液[炭酸ナトリウ
ム])29を、金属両面ポリイミド基板24の両面にラ
ミネートし、リードフレームの構成要素を形成する上で
不必要な第1金属箔17および第2金属箔18の不要部
分を除去するためのレジストイメージングを行う。
ィルムレジスト(例えば、モートン・インターナショナ
ル製ラミナーAG[商品名]:現像液[炭酸ナトリウ
ム])29を、金属両面ポリイミド基板24の両面にラ
ミネートし、リードフレームの構成要素を形成する上で
不必要な第1金属箔17および第2金属箔18の不要部
分を除去するためのレジストイメージングを行う。
【0031】次に、図7に示すようにレジストイメージ
ングの完了した金属両面ポリイミド基板24に対して塩
化鉄腐食液を用いてエッチングを行い、ドライフィルム
レジスト29によって覆われない第1金属箔17および
第2金属箔18の各露出部分を腐食除去する。その後、
図8に示すようにアルカリ剥離液を用いてドライフィル
ムレジスト29を除去する。
ングの完了した金属両面ポリイミド基板24に対して塩
化鉄腐食液を用いてエッチングを行い、ドライフィルム
レジスト29によって覆われない第1金属箔17および
第2金属箔18の各露出部分を腐食除去する。その後、
図8に示すようにアルカリ剥離液を用いてドライフィル
ムレジスト29を除去する。
【0032】更に、図9に示すように1N(規定)水酸
化カリウムに調整された80vol%エタノール溶液中に
て金属部分より露出したポリイミドフィルム23の不要
部分を溶解除去する。最後に、この金属両面ポリイミド
基板24に無電解Niめっき(例えば厚さ3μm)、電
解Auめっき(例えば厚さ3μm)の金属表面処理を施
すことにより、半導体素子搭載用リードフレーム10が
完成される。
化カリウムに調整された80vol%エタノール溶液中に
て金属部分より露出したポリイミドフィルム23の不要
部分を溶解除去する。最後に、この金属両面ポリイミド
基板24に無電解Niめっき(例えば厚さ3μm)、電
解Auめっき(例えば厚さ3μm)の金属表面処理を施
すことにより、半導体素子搭載用リードフレーム10が
完成される。
【0033】そして、従来のリードフレームに半導体素
子を搭載する場合と同様に、図10に示すように本実施
例のリードフレーム10のダイパッド11に半導体素子
30をダイボンディングし、この半導体素子30上の外
部電極30aと上側インナーリード12aまたは下側イ
ンナーリード12bとを、Auワイヤーからなる金属細
線31によりそれぞれ交互に電気的に接続する。なお、
金属細線31としては、Au細線の他に、電気伝導性に
優れかつ半導体素子30上の外部電極30aの表層を形
成するアルミニウム金属および上、下側インナーリード
12a,12b上の表面処理の金属との熱拡散接続性の
高い金属であれば、如何なる種類の金属細線を用いるこ
ともできる。
子を搭載する場合と同様に、図10に示すように本実施
例のリードフレーム10のダイパッド11に半導体素子
30をダイボンディングし、この半導体素子30上の外
部電極30aと上側インナーリード12aまたは下側イ
ンナーリード12bとを、Auワイヤーからなる金属細
線31によりそれぞれ交互に電気的に接続する。なお、
金属細線31としては、Au細線の他に、電気伝導性に
優れかつ半導体素子30上の外部電極30aの表層を形
成するアルミニウム金属および上、下側インナーリード
12a,12b上の表面処理の金属との熱拡散接続性の
高い金属であれば、如何なる種類の金属細線を用いるこ
ともできる。
【0034】このように、半導体素子30の外部電極3
0aと上、下側インナーリード12a,12bとのワイ
ヤボンディングが終了した後、図11に示すように上、
下側インナーリード12a,12bおよびポリイミドフ
ィルム23のボンディング領域を含む所定領域、ダイパ
ッド11、半導体素子30および金属細線31を、従来
と同様にエポキシ樹脂等の封止樹脂32によりモールド
するとともに、図12に示すように封止樹脂から突出す
る上、下側インナーリード12a,12b、ポリイミド
フィルム23および外、内側アウターリード13a,1
3bを適宜折曲して所定形状に整形することにより、半
導体装置33が製造される。
0aと上、下側インナーリード12a,12bとのワイ
ヤボンディングが終了した後、図11に示すように上、
下側インナーリード12a,12bおよびポリイミドフ
ィルム23のボンディング領域を含む所定領域、ダイパ
ッド11、半導体素子30および金属細線31を、従来
と同様にエポキシ樹脂等の封止樹脂32によりモールド
するとともに、図12に示すように封止樹脂から突出す
る上、下側インナーリード12a,12b、ポリイミド
フィルム23および外、内側アウターリード13a,1
3bを適宜折曲して所定形状に整形することにより、半
導体装置33が製造される。
【0035】このように製造された半導体装置33は、
外部電気回路である例えばプリント基板に電気的に接続
される。このため、図13に示すようにプリント基板3
4は、外側アウターリード13aと電気的に接続される
外側プリント基板端子34a、および内側アウターリー
ド13bと電気的に接続される内側プリント基板端子3
4bが2列にかつ4角形に配列されるようになる。外側
アウターリード13aと外側プリント基板端子34aと
の接続および内側アウターリード13bと内側プリント
基板端子34bとの接続は通常熱圧着により行われる。
しかし、これらの接続は、熱圧着の他に他の適宜の方法
を用いることができる。
外部電気回路である例えばプリント基板に電気的に接続
される。このため、図13に示すようにプリント基板3
4は、外側アウターリード13aと電気的に接続される
外側プリント基板端子34a、および内側アウターリー
ド13bと電気的に接続される内側プリント基板端子3
4bが2列にかつ4角形に配列されるようになる。外側
アウターリード13aと外側プリント基板端子34aと
の接続および内側アウターリード13bと内側プリント
基板端子34bとの接続は通常熱圧着により行われる。
しかし、これらの接続は、熱圧着の他に他の適宜の方法
を用いることができる。
【0036】なお、本発明のリードフレームを製造する
ために用いられる金属両面ポリイミド基板24の製造方
法は、前述した方法に限定されなるものではなく、例え
ばスパッタ法等との他の如何なる方法でもよい。
ために用いられる金属両面ポリイミド基板24の製造方
法は、前述した方法に限定されなるものではなく、例え
ばスパッタ法等との他の如何なる方法でもよい。
【0037】また、前述の実施例では金属両面絶縁材と
して、金属両面ポリイミド基板24を用いているが、こ
の金属両面ポリイミド基板24以外に、例えばポリイミ
ド、ポリアミド、ガラスポリイミド、PEEK、PET
あるいはポリテトラフロロエチレンといった耐熱性およ
び絶縁性を有するベース絶縁材の両面に、絶縁エポキシ
系接着剤あるいはアクリル系接着剤等の接着剤を用いて
金属を張り合わせて形成される金属両面絶縁材を用いる
こともできる。
して、金属両面ポリイミド基板24を用いているが、こ
の金属両面ポリイミド基板24以外に、例えばポリイミ
ド、ポリアミド、ガラスポリイミド、PEEK、PET
あるいはポリテトラフロロエチレンといった耐熱性およ
び絶縁性を有するベース絶縁材の両面に、絶縁エポキシ
系接着剤あるいはアクリル系接着剤等の接着剤を用いて
金属を張り合わせて形成される金属両面絶縁材を用いる
こともできる。
【0038】更に、金属両面絶縁材は、無接着剤型片面
ポリイミド基板(例えばESPANEX[商品名]:新
日鉄化学[株]製)のポリイミド面側に接着剤を用いて
第2の金属箔あるいは金属板を張り合わせて構成するこ
ともできる。
ポリイミド基板(例えばESPANEX[商品名]:新
日鉄化学[株]製)のポリイミド面側に接着剤を用いて
第2の金属箔あるいは金属板を張り合わせて構成するこ
ともできる。
【0039】更に、前述の実施例においては、スルーホ
ール15を、小径ドリル27により穿設した孔18を基
に形成しているが、絶縁層がエッチングにより孔加工が
可能であれば、エッチングによる孔開け加工によりスル
ーホール15を形成することもできる。
ール15を、小径ドリル27により穿設した孔18を基
に形成しているが、絶縁層がエッチングにより孔加工が
可能であれば、エッチングによる孔開け加工によりスル
ーホール15を形成することもできる。
【0040】更に、本実施例においては外部電気回路に
電気的に接続されるアウターリードの端子を、絶縁層の
下面で1本のリード列に関し外側と内側との2箇所に設
けるようにしているが、アウターリードの端子をインナ
ーリードと同様に絶縁層の上下面に設けることもでき
る。
電気的に接続されるアウターリードの端子を、絶縁層の
下面で1本のリード列に関し外側と内側との2箇所に設
けるようにしているが、アウターリードの端子をインナ
ーリードと同様に絶縁層の上下面に設けることもでき
る。
【0041】
【発明の効果】以上の説明から明らかなように、本発明
の電子回路素子搭載用リードフレームによれば、絶縁層
を介し上下面にインナーリードが設けられるようにな
る。このため、従来のリードフレームにおけるインナー
リードに比べて、同ピッチでも2倍の数のインナーリー
ドを形成することができるようになる。
の電子回路素子搭載用リードフレームによれば、絶縁層
を介し上下面にインナーリードが設けられるようにな
る。このため、従来のリードフレームにおけるインナー
リードに比べて、同ピッチでも2倍の数のインナーリー
ドを形成することができるようになる。
【0042】したがって、従来の多ピンのリードフレー
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
ムを製造するために用いられているエッチング法によっ
ても、リードフレームに求められている更に一層の多ピ
ン化を容易にかつ比較的安価に行うことができる。これ
により、電子回路素子の高密度実装に十分にかつ確実に
対応することができる。
【0043】また、絶縁層の上下面に設けられるインナ
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。
ーリードおよびアウターリードは、この絶縁層を介して
上下対称に配置される。これにより、上下のリードのク
リアランスを容易に確保できるようになる。したがっ
て、インナーリード内端のボンディング領域の平坦幅を
所定幅に維持することができるようになり、ワイヤーボ
ンディングを容易にすることができる。
【0044】更に本発明の電子回路は、電子回路素子が
高密度に実装された電子装置を外部電気回路に簡単にか
つ効率よく組み付けることができる。
高密度に実装された電子装置を外部電気回路に簡単にか
つ効率よく組み付けることができる。
【図1】 本発明の電子回路素子搭載用リードフレーム
の一実施例を示し、(a)は平面図、(b)はIB−IB線
に沿う断面図である。
の一実施例を示し、(a)は平面図、(b)はIB−IB線
に沿う断面図である。
【図2】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の一部を示す工程図で
ある。
ドフレームを製造するための工程の一部を示す工程図で
ある。
【図3】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の他の一部を示す工程
図である。
ドフレームを製造するための工程の他の一部を示す工程
図である。
【図4】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図5】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図6】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図7】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図8】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図9】 図1に示す実施例の電子回路素子搭載用リー
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
ドフレームを製造するための工程の更に他の一部を示す
工程図である。
【図10】図1の実施例のリードフレームのダイパッド
に半導体素子を搭載しかつワイヤーボンディングを行っ
た状態を部分的に示す斜視図である。
に半導体素子を搭載しかつワイヤーボンディングを行っ
た状態を部分的に示す斜視図である。
【図11】図10に示す状態から樹脂をモールドしてパ
ッケージングされた状態を示す断面図である。
ッケージングされた状態を示す断面図である。
【図12】図11に示す状態からアウターリードを所定
の形状に折曲して製造された半導体装置を部分的に示す
斜視図である。
の形状に折曲して製造された半導体装置を部分的に示す
斜視図である。
【図13】図12に示す半導体装置が組み付けられる外
部プリント基板の平面図である。
部プリント基板の平面図である。
【図14】従来のQFP型リードフレームの平面図であ
る。
る。
【図15】従来のDIP型リードフレームの平面図であ
る。
る。
【図16】従来のリードフレームを用いて製造された半
導体装置の断面図である。
導体装置の断面図である。
10…電子回路素子搭載用リードフレーム、11…ダイ
パッド、12…インナーリード、12a…上側インナー
リード、12b…下側インナーリード、13…アウター
リード、13a…外側アウターリード、13b…内側ア
ウターリード、14…絶縁性基板(絶縁層)、15…ス
ルーホール、16…支持リード、17…第1金属箔、1
8…第2金属箔18、19…42%Ni含有鉄合金板、
20…ポリアミド酸被膜、21…圧廷銅箔、22…ポリ
アミド酸被膜、23…ポリイミドフィルム、24…金属
両面ポリイミド基板、27…ドリル、28…金属両面ポ
リイミド基板24の孔、29…ネガ型ドライフィルムレ
ジスト、30…半導体素子、31…金属細線、32…封
止樹脂、33…半導体装置、34…プリント基板、34
a…外側プリント基板端子、34b…内側プリント基板
端子
パッド、12…インナーリード、12a…上側インナー
リード、12b…下側インナーリード、13…アウター
リード、13a…外側アウターリード、13b…内側ア
ウターリード、14…絶縁性基板(絶縁層)、15…ス
ルーホール、16…支持リード、17…第1金属箔、1
8…第2金属箔18、19…42%Ni含有鉄合金板、
20…ポリアミド酸被膜、21…圧廷銅箔、22…ポリ
アミド酸被膜、23…ポリイミドフィルム、24…金属
両面ポリイミド基板、27…ドリル、28…金属両面ポ
リイミド基板24の孔、29…ネガ型ドライフィルムレ
ジスト、30…半導体素子、31…金属細線、32…封
止樹脂、33…半導体装置、34…プリント基板、34
a…外側プリント基板端子、34b…内側プリント基板
端子
Claims (5)
- 【請求項1】 外部電気回路に電気的に接続される所定
数のアウターリードと、これらのインナーリードに電気
的に導通するとともに電子回路素子の電極と電気的にワ
イヤ−ボンディングされるインナーリードとを少なくと
も有する電子回路素子搭載用リードフレームにおいて、 前記インナーリードが、絶縁層の上面に設けられた上側
インナーリードと絶縁層の下面に設けられた下側インナ
ーリードとからなることを特徴とする電子回路素子搭載
用リードフレーム。 - 【請求項2】 前記上側インナーリードと前記下側イン
ナーリードとは、上下に重なるように前記絶縁層を介し
て上下対称形に配置されているとともに、前記下側イン
ナーリードの内端が、前記電子回路素子を貫通させる前
記絶縁層の中央開口によって上方に露出しかつ前記上側
インナーリードの内端よりも内側に突出するように設け
られていることを特徴とする請求項1記載の電子回路素
子搭載用リードフレーム。 - 【請求項3】 電子回路素子を搭載するためのダイパッ
ドが、前記下側インナーリードの内端に近接しかつ前記
絶縁層の前記中央開口を介して上方に露出するように設
けられていることを特徴とする請求項1または2記載の
電子回路素子搭載用リードフレーム。 - 【請求項4】 前記アウターリードは、前記絶縁層の下
面に設けられ、前記下側インナーリードと連続して形成
される内側アウターリードと、前記絶縁層の下面に設け
られ、前記上側インナーリードに電気的に導通される外
側アウターリードとからなり、前記上側インナーリード
と前記外側アウターリードとは前記絶縁層に穿設された
孔を介して電気的に導通されていることを特徴とする請
求項1ないし3のいずれか1記載の電子回路素子搭載用
リードフレーム。 - 【請求項5】 請求項4記載の電子回路素子搭載用リー
ドフレームの前記上側インナーリードおよび前記下側イ
ンナーリードと前記電子回路素子の各電極とをそれぞれ
金属ワイヤーにより電気的に接続するとともに、前記上
側インナーリードおよび前記下側インナーリード、前記
電子回路素子および前記金属ワイヤーをそれぞれ樹脂の
モールドでパッケージすることにより形成された電子装
置と、この電子装置の前記内、外側アウターリードの各
端子に対応するように、内、外側電子回路端子が設けら
れている外部電気回路基板とからなり、前記内、外側ア
ウターリードの各端子がそれぞれ対応する前記内、外側
電子回路端子に情報化ら載置されかつ電気的に接続され
ていることを特徴とする前記電子回路素子搭載用リード
フレームを用いた電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06244337A true JPH06244337A (ja) | 1994-09-02 |
Family
ID=12264323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50A Pending JPH06244337A (ja) | 1993-02-18 | 1993-02-18 | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06244337A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
-
1993
- 1993-02-18 JP JP50A patent/JPH06244337A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6319525B1 (ja) * | 2017-05-26 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
CN110663109A (zh) * | 2017-05-26 | 2020-01-07 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100300665B1 (ko) | 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법 | |
US6291271B1 (en) | Method of making semiconductor chip package | |
US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
JP3642911B2 (ja) | リードフレーム部材とその製造方法 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
JPH07106509A (ja) | 多層構造半導体装置 | |
JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
JPH11121646A (ja) | 半導体パッケ−ジおよびその製造方法 | |
JP3453663B2 (ja) | 表面実装型半導体装置 | |
JPH06244337A (ja) | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 | |
JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2002198635A (ja) | 配線板及びその製造方法 | |
JPH09116045A (ja) | リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP4390908B2 (ja) | 配線部材の製造方法 | |
JPH0697318A (ja) | 半導体装置用配線基板 | |
JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
JPH04119653A (ja) | 集積回路素子 | |
JP3777687B2 (ja) | チップキャリア | |
TW557645B (en) | Flexible printed wiring board and its production method | |
JP2004022615A (ja) | プラスチックbgaパッケージ |