JPH06236883A - 半導体素子用の配線形成方法 - Google Patents
半導体素子用の配線形成方法Info
- Publication number
- JPH06236883A JPH06236883A JP2265793A JP2265793A JPH06236883A JP H06236883 A JPH06236883 A JP H06236883A JP 2265793 A JP2265793 A JP 2265793A JP 2265793 A JP2265793 A JP 2265793A JP H06236883 A JPH06236883 A JP H06236883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- contact hole
- substrate
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホ−ルにAl単結晶層を成長させ
ることができる半導体素子用の配線の形成方法を提供す
ること。 【構成】 拡散層28が形成されているSi基板30上
に、絶縁膜32として層間絶縁膜32を形成した後、R
IEによりコンタクトホ−ル34を形成する。次に、ダ
メ−ジ層36を含むSi基板30部分を900℃の温度
下で20分間、乾燥酸素雰囲気中で熱酸化を行い、約2
00A°の厚さの酸化層38を形成する。次に、酸化層
38をHFを用いてエッチングして除去する。次に、原
料にジメチルアルミニウムハイドライド((CH3 )2
AlH)を用い、減圧CVD法によりSi単結晶層40
上に、選択的にAlの単結晶層42を成長させる。
ることができる半導体素子用の配線の形成方法を提供す
ること。 【構成】 拡散層28が形成されているSi基板30上
に、絶縁膜32として層間絶縁膜32を形成した後、R
IEによりコンタクトホ−ル34を形成する。次に、ダ
メ−ジ層36を含むSi基板30部分を900℃の温度
下で20分間、乾燥酸素雰囲気中で熱酸化を行い、約2
00A°の厚さの酸化層38を形成する。次に、酸化層
38をHFを用いてエッチングして除去する。次に、原
料にジメチルアルミニウムハイドライド((CH3 )2
AlH)を用い、減圧CVD法によりSi単結晶層40
上に、選択的にAlの単結晶層42を成長させる。
Description
【0001】
【産業上の利用分野】この発明は、半導体素子のAl配
線の形成方法、特に、コンタクトホ−ルのCVD法によ
る穴埋めに関するものである。
線の形成方法、特に、コンタクトホ−ルのCVD法によ
る穴埋めに関するものである。
【0002】
【従来の技術】従来、半導体素子のアルミニウム(A
l)配線の形成にはスパッタ法が用いられてきた。しか
し半導体素子の微細化により、段差部、特に、コンタク
トホ−ルの縁の段差におけるステップカバレッジに問題
が生じてきた。そこで、この問題を解決するために、化
学気相成長法(以下、単に「CVD法」とも称する)を
用いた選択成長法によりコンタクトホ−ルの穴を埋め込
む方法が提唱されている。この方法を用いた例が文献:
「Appl.Phys.Lett.,56(16),1
6,pp1543, April 1990」に開示さ
れている。以下、図面を参照して、上記文献に開示の半
導体素子用のAl配線の形成方法について簡単に説明す
る。図5の(A)〜(B)および図6の(A)は、従来
の半導体素子用のAl配線の形成方法の説明に供する工
程図である。
l)配線の形成にはスパッタ法が用いられてきた。しか
し半導体素子の微細化により、段差部、特に、コンタク
トホ−ルの縁の段差におけるステップカバレッジに問題
が生じてきた。そこで、この問題を解決するために、化
学気相成長法(以下、単に「CVD法」とも称する)を
用いた選択成長法によりコンタクトホ−ルの穴を埋め込
む方法が提唱されている。この方法を用いた例が文献:
「Appl.Phys.Lett.,56(16),1
6,pp1543, April 1990」に開示さ
れている。以下、図面を参照して、上記文献に開示の半
導体素子用のAl配線の形成方法について簡単に説明す
る。図5の(A)〜(B)および図6の(A)は、従来
の半導体素子用のAl配線の形成方法の説明に供する工
程図である。
【0003】先ず、拡散層10等を形成したSi基板1
2上に層間絶縁膜14を形成する(図5の(A))。
2上に層間絶縁膜14を形成する(図5の(A))。
【0004】次に、この層間絶縁膜14に、通常のRI
Eにより、コンタクトホ−ル16を開口する(図5の
(B))。
Eにより、コンタクトホ−ル16を開口する(図5の
(B))。
【0005】次に、このコンタクトホ−ル16に減圧C
VD装置を用いて、Al層18を選択的に成長させる。
Al層18の原料にはトリメチルアルミニウム(Al
(CH3 )3 )を用いている(図6の(C))。上記文
献では、Si基板の加熱温度等をパラメ−タとして、様
々な成長条件下におけるAlの選択性およびAl層の膜
質を評価している。
VD装置を用いて、Al層18を選択的に成長させる。
Al層18の原料にはトリメチルアルミニウム(Al
(CH3 )3 )を用いている(図6の(C))。上記文
献では、Si基板の加熱温度等をパラメ−タとして、様
々な成長条件下におけるAlの選択性およびAl層の膜
質を評価している。
【0006】通常は、コンタクトホ−ルにAl層を選択
的に成長させた後、Al配線層を形成し、400〜50
0℃の温度下で熱処理を行って、コンタクトホ−ルを埋
めているAl層との接合を図る。さらに、Al配線層の
上側に保護膜を形成する。一般に、保護膜は350℃程
度の温度下で形成する。この様にして、ステップカバレ
ッジの良好なAl配線を形成することができる。
的に成長させた後、Al配線層を形成し、400〜50
0℃の温度下で熱処理を行って、コンタクトホ−ルを埋
めているAl層との接合を図る。さらに、Al配線層の
上側に保護膜を形成する。一般に、保護膜は350℃程
度の温度下で形成する。この様にして、ステップカバレ
ッジの良好なAl配線を形成することができる。
【0007】
【発明が解決しようとする課題】しかしながら、コンタ
クトホ−ルをAl層で埋め込んだ後の工程で、熱処理を
行うと、コンタクトホ−ルに埋め込んだAlが基板のS
i(シリコン)と反応する。Al層が単結晶でない場
合、局所的にこの反応が進み、スパイク現象を起こすこ
とがある。図6の(B)に符号20でスパイクを示す。
このため、半導体基板との接合破壊が生じ、半導体素子
が正常な動作をしなくなる虞がある。
クトホ−ルをAl層で埋め込んだ後の工程で、熱処理を
行うと、コンタクトホ−ルに埋め込んだAlが基板のS
i(シリコン)と反応する。Al層が単結晶でない場
合、局所的にこの反応が進み、スパイク現象を起こすこ
とがある。図6の(B)に符号20でスパイクを示す。
このため、半導体基板との接合破壊が生じ、半導体素子
が正常な動作をしなくなる虞がある。
【0008】ところで、Alを単結晶成長させるために
は、コンタクトホ−ル底面のSi基板表面に格子欠陥や
自然酸化膜がないことが必要である。しかし、通常のエ
ッチングによりコンタクトホ−ル底面に露出したSi基
板の表面はダメ−ジを受け、格子欠陥が生じてしまう。
このため、コンタクトホ−ルに、Alの単結晶を良好に
成長させることができない。また、その上、コンタクト
ホ−ル中に空隙が生じ、Alでコンタクトホ−ルを完全
に埋め込めないことがある。
は、コンタクトホ−ル底面のSi基板表面に格子欠陥や
自然酸化膜がないことが必要である。しかし、通常のエ
ッチングによりコンタクトホ−ル底面に露出したSi基
板の表面はダメ−ジを受け、格子欠陥が生じてしまう。
このため、コンタクトホ−ルに、Alの単結晶を良好に
成長させることができない。また、その上、コンタクト
ホ−ル中に空隙が生じ、Alでコンタクトホ−ルを完全
に埋め込めないことがある。
【0009】従って、この発明の目的は、コンタクトホ
−ルにAlの単結晶層を成長させることができる半導体
素子用の配線の形成方法を提供することにある。
−ルにAlの単結晶層を成長させることができる半導体
素子用の配線の形成方法を提供することにある。
【0010】
【課題を解決するための手段】この目的の達成を図るた
めに、この発明の半導体素子用の配線形成方法によれ
ば、(a)素子領域が形成されているSi基板上に絶縁
膜を設けた後、この絶縁膜にコンタクトホ−ルをエッチ
ングにより開口する工程と、(b)Si基板にエッチン
グによって形成されたダメ−ジ層を除去する工程と、
(c)ダメ−ジ層が除去された前記コンタクトホ−ルに
露出したSi基板上にSi単結晶層をエピタキシャル成
長する工程と、(d)Si単結晶層上に、選択的CVD
法を用いてAlの単結晶層を成長させる工程とを含むこ
とを特徴とする。
めに、この発明の半導体素子用の配線形成方法によれ
ば、(a)素子領域が形成されているSi基板上に絶縁
膜を設けた後、この絶縁膜にコンタクトホ−ルをエッチ
ングにより開口する工程と、(b)Si基板にエッチン
グによって形成されたダメ−ジ層を除去する工程と、
(c)ダメ−ジ層が除去された前記コンタクトホ−ルに
露出したSi基板上にSi単結晶層をエピタキシャル成
長する工程と、(d)Si単結晶層上に、選択的CVD
法を用いてAlの単結晶層を成長させる工程とを含むこ
とを特徴とする。
【0011】また、好ましくは、(b)の工程は、ダメ
−ジ層を含むSi基板部分を熱酸化して酸化層に変える
工程と、酸化層をウエットエッチングを用いて除去する
工程とを含むと良い。
−ジ層を含むSi基板部分を熱酸化して酸化層に変える
工程と、酸化層をウエットエッチングを用いて除去する
工程とを含むと良い。
【0012】また、好ましくは、(b)の工程は、ダメ
−ジ層を含むSi基板部分をSF6をエッチャントとし
て用いてドライエッチングにより除去すると良い。
−ジ層を含むSi基板部分をSF6をエッチャントとし
て用いてドライエッチングにより除去すると良い。
【0013】
【作用】この発明の半導体素子用の配線形成方法によれ
ば、コンタクトホ−ル形成のためのエッチングによって
コンタクトホ−ルの底面のSi基板部分に形成されてし
まうダメ−ジ層を除去した後、コンタクトホ−ルの底面
にSi単結晶層を結晶成長させ、このSi単結晶層上に
Al(アルミニウム)の単結晶層を成長させる。Alが
単結晶であるため、AlとSiとの反応は、コンタクト
ホ−ルの底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防ぐことができる。
ば、コンタクトホ−ル形成のためのエッチングによって
コンタクトホ−ルの底面のSi基板部分に形成されてし
まうダメ−ジ層を除去した後、コンタクトホ−ルの底面
にSi単結晶層を結晶成長させ、このSi単結晶層上に
Al(アルミニウム)の単結晶層を成長させる。Alが
単結晶であるため、AlとSiとの反応は、コンタクト
ホ−ルの底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防ぐことができる。
【0014】
【実施例】以下、図面を用いて、この発明の半導体用の
配線形成方法の実施例について説明する。尚、以下に参
照する図は、この発明が理解できる程度に各構成成分の
大きさ、形状および配置関係を概略的に示してあるにす
ぎない。従って、この発明は図示例にのみ限定されるも
のでないことは明らかである。
配線形成方法の実施例について説明する。尚、以下に参
照する図は、この発明が理解できる程度に各構成成分の
大きさ、形状および配置関係を概略的に示してあるにす
ぎない。従って、この発明は図示例にのみ限定されるも
のでないことは明らかである。
【0015】<第1実施例>図1の(A)および(B)
は、この発明の第1実施例の説明に供する前半の工程図
である。図2の(A)〜(C)は、図1の(B)に続
く、後半の工程図である。
は、この発明の第1実施例の説明に供する前半の工程図
である。図2の(A)〜(C)は、図1の(B)に続
く、後半の工程図である。
【0016】(a)先ず、素子領域が形成されているS
i基板30上に絶縁膜32を設けた後、この絶縁膜32
にコンタクトホ−ル34をエッチングにより開口する。
このため、第1実施例では、従来周知の方法を用いて拡
散層28が形成されているSi基板30上に、絶縁膜3
2として層間絶縁膜32を形成した後、RIE(反応性
イオンエッチング)によりコンタクトホ−ル34を形成
する。この際、コンタクトホ−ル34に露出したSi基
板30部分がRIEによりダメ−ジを受け、ダメ−ジ層
36が形成される(図1の(A))。
i基板30上に絶縁膜32を設けた後、この絶縁膜32
にコンタクトホ−ル34をエッチングにより開口する。
このため、第1実施例では、従来周知の方法を用いて拡
散層28が形成されているSi基板30上に、絶縁膜3
2として層間絶縁膜32を形成した後、RIE(反応性
イオンエッチング)によりコンタクトホ−ル34を形成
する。この際、コンタクトホ−ル34に露出したSi基
板30部分がRIEによりダメ−ジを受け、ダメ−ジ層
36が形成される(図1の(A))。
【0017】(b)次に、Si基板30にエッチングに
よって形成されたダメ−ジ層36を除去する。このた
め、第1実施例では、先ず、ダメ−ジ層36を含むSi
基板30部分を熱酸化して酸化層38に変える。ダメ−
ジ層36の厚さが100A°(但し、A°はオングスト
ロ−ムを表す記号)の場合、酸化層38の厚さは100
A°以上であることが必要である。第1実施例では、9
00℃の温度下で20分間、乾燥酸素雰囲気中で熱酸化
を行い、約200A°の厚さの酸化層38を形成する
(図1の(B))。
よって形成されたダメ−ジ層36を除去する。このた
め、第1実施例では、先ず、ダメ−ジ層36を含むSi
基板30部分を熱酸化して酸化層38に変える。ダメ−
ジ層36の厚さが100A°(但し、A°はオングスト
ロ−ムを表す記号)の場合、酸化層38の厚さは100
A°以上であることが必要である。第1実施例では、9
00℃の温度下で20分間、乾燥酸素雰囲気中で熱酸化
を行い、約200A°の厚さの酸化層38を形成する
(図1の(B))。
【0018】次に、酸化層38をウエットエッチングを
用いて除去する。エッチャントはフッ酸(以下、「H
F」と称す)を用いる。HFは、Siには不溶性である
が、SiO2 には可溶性である。従って、HFを用いる
と、SiとSiO2 との選択比を大きくとることができ
る。このため、Si基板30の表面付近の拡散層28を
破壊することなく、酸化層38を除去することができ
る。この結果、完全な結晶面のSi基板がコンタクトホ
−ル34に露出する(図2の(A))。
用いて除去する。エッチャントはフッ酸(以下、「H
F」と称す)を用いる。HFは、Siには不溶性である
が、SiO2 には可溶性である。従って、HFを用いる
と、SiとSiO2 との選択比を大きくとることができ
る。このため、Si基板30の表面付近の拡散層28を
破壊することなく、酸化層38を除去することができ
る。この結果、完全な結晶面のSi基板がコンタクトホ
−ル34に露出する(図2の(A))。
【0019】(c)次に、ダメ−ジ層36が除去された
前記コンタクトホ−ル34に露出したSi基板30上
に、Si単結晶層40をエピタキシャル成長する。この
ため、第1実施例では、原料にSiH4 またはSi2 H
6 ガスにH2 希釈HClガスを用い、減圧CVD装置で
熱分解反応によりSi単結晶層40をエピタキシャル成
長する。エピタキシャル成長は、50Torr以下の減
圧中で、850〜950℃の温度範囲にて行うと良い。
尚、Si表面には容易に自然酸化膜が形成されるが、自
然酸化膜の還元作用があるシラン(SH4 )系のガスを
用いるので、Si単結晶層40を容易にエピタキシャル
成長させることができる。また、Si単結晶層40形成
後、自然酸化膜の形成を防ぐために、Si単結晶層の表
面に水素冷却により、水素原子を結合終端して水素タ−
ミネイトしておく(図示せず)と良い(図2の
(B))。
前記コンタクトホ−ル34に露出したSi基板30上
に、Si単結晶層40をエピタキシャル成長する。この
ため、第1実施例では、原料にSiH4 またはSi2 H
6 ガスにH2 希釈HClガスを用い、減圧CVD装置で
熱分解反応によりSi単結晶層40をエピタキシャル成
長する。エピタキシャル成長は、50Torr以下の減
圧中で、850〜950℃の温度範囲にて行うと良い。
尚、Si表面には容易に自然酸化膜が形成されるが、自
然酸化膜の還元作用があるシラン(SH4 )系のガスを
用いるので、Si単結晶層40を容易にエピタキシャル
成長させることができる。また、Si単結晶層40形成
後、自然酸化膜の形成を防ぐために、Si単結晶層の表
面に水素冷却により、水素原子を結合終端して水素タ−
ミネイトしておく(図示せず)と良い(図2の
(B))。
【0020】(d)次に、Si単結晶層40上に、選択
的に、CVD法を用いてAlの単結晶層42を成長させ
る。このため、第1実施例では、原料にジメチルアルミ
ニウムハイドライド((CH3 )2 AlH)を用い、減
圧CVD法によりAlの単結晶層42を成長させる(図
2の(C))。
的に、CVD法を用いてAlの単結晶層42を成長させ
る。このため、第1実施例では、原料にジメチルアルミ
ニウムハイドライド((CH3 )2 AlH)を用い、減
圧CVD法によりAlの単結晶層42を成長させる(図
2の(C))。
【0021】この後、通常の技術を用いて、Al配線層
を絶縁膜上に形成して、配線を形成することができる
(図示せず)。
を絶縁膜上に形成して、配線を形成することができる
(図示せず)。
【0022】<第2実施例>第2実施例では、第1実施
例と同様にコンタクトホ−ル34を形成した後、ダメ−
ジ層36を含むSi基板30部分をSF6 をエッチャン
トとして用いてドライエッチングして除去する。
例と同様にコンタクトホ−ル34を形成した後、ダメ−
ジ層36を含むSi基板30部分をSF6 をエッチャン
トとして用いてドライエッチングして除去する。
【0023】エッチングは、コンタクトホ−ル34形成
時のレジストパタ−ン(図示せず)を介して行うので、
絶縁膜への影響はない。また、このエッチングによるダ
メ−ジを与えないために、エッチング時の自己バイアス
電圧はコンタクトホ−ル形成時のRIEよりも低いマイ
ナス(−)数十ボルトで行う。エッチングの深さは、ダ
メ−ジ層36の厚さよりも深くする。この結果、図2の
(A)と同様に、完全な結晶面のSi基板30がコンタ
クトホ−ルに露出する。
時のレジストパタ−ン(図示せず)を介して行うので、
絶縁膜への影響はない。また、このエッチングによるダ
メ−ジを与えないために、エッチング時の自己バイアス
電圧はコンタクトホ−ル形成時のRIEよりも低いマイ
ナス(−)数十ボルトで行う。エッチングの深さは、ダ
メ−ジ層36の厚さよりも深くする。この結果、図2の
(A)と同様に、完全な結晶面のSi基板30がコンタ
クトホ−ルに露出する。
【0024】ダメ−ジ層36を除去した後は、第1実施
例と同様にして、コンタクトホ−ル34にAlの単結晶
42を選択的に成長させる。
例と同様にして、コンタクトホ−ル34にAlの単結晶
42を選択的に成長させる。
【0025】<第3実施例>第3実施例では、p型MO
Sトランジスタの配線の形成方法について説明する。図
3の(A)および(B)は、第3実施例のp型MOSト
ランジスタの形成方法の説明に供する前半の工程図であ
る。図4の(A)および(B)は、図3の(B)に続
く、後半の工程図である。各図は、断面を表すハッチン
グ等を一部省略して示してある。このp型MOSトラン
ジスタは、燐イオン(P+ )を不純物として含む、n型
のSi基板50上のフィ−ルド酸化膜52によって素子
分離された素子領域54に、ゲート酸化膜56を介して
ゲート電極58を形成してある。このゲート電極58の
側壁には、サイドウォ−ル60が設けてある。また、S
i基板50には、ボロンイオン(B+ )をイオン注入し
て形成したソース層62およびドレイン層64の拡散層
66が、このゲート電極58を挟んで形成してある。
Sトランジスタの配線の形成方法について説明する。図
3の(A)および(B)は、第3実施例のp型MOSト
ランジスタの形成方法の説明に供する前半の工程図であ
る。図4の(A)および(B)は、図3の(B)に続
く、後半の工程図である。各図は、断面を表すハッチン
グ等を一部省略して示してある。このp型MOSトラン
ジスタは、燐イオン(P+ )を不純物として含む、n型
のSi基板50上のフィ−ルド酸化膜52によって素子
分離された素子領域54に、ゲート酸化膜56を介して
ゲート電極58を形成してある。このゲート電極58の
側壁には、サイドウォ−ル60が設けてある。また、S
i基板50には、ボロンイオン(B+ )をイオン注入し
て形成したソース層62およびドレイン層64の拡散層
66が、このゲート電極58を挟んで形成してある。
【0026】(a)先ず、このp型MOSトランジスタ
の形成されているSi基板50上に絶縁膜68を設けた
後、この絶縁膜68にコンタクトホ−ル70を通常のR
IEにより開口する。この際に、コンタクトホ−ル70
に露出したSi基板50部分にダメ−ジ層72が形成さ
れる(図3の(A))。
の形成されているSi基板50上に絶縁膜68を設けた
後、この絶縁膜68にコンタクトホ−ル70を通常のR
IEにより開口する。この際に、コンタクトホ−ル70
に露出したSi基板50部分にダメ−ジ層72が形成さ
れる(図3の(A))。
【0027】(b)次に、Si基板50にエッチングに
よって形成されたダメ−ジ層72を除去する。ダメ−ジ
層72の除去は、第1または第2実施例と同様にして行
う(図3の(B)。
よって形成されたダメ−ジ層72を除去する。ダメ−ジ
層72の除去は、第1または第2実施例と同様にして行
う(図3の(B)。
【0028】(c)次に、ダメ−ジ層72が除去された
コンタクトホ−ル70に露出したSi基板50上にSi
単結晶層74をエピタキシャル成長する。第3実施例で
は、第1実施例と同様にしてSi単結晶層74を成長さ
せる。ところで、拡散層上に不純物を含まないSi単結
晶層74を成長させると、コンタクト抵抗が増大してし
まう。そこで、Si単結晶層74成長時に、拡散層66
の不純物と同じイオン種を、拡散層と同じ濃度になるよ
うに導入する。このため、第3実施例では、B2 H6 ガ
スを原料に加えて流す。その結果、拡散層66の厚さを
見掛け上増やした形となり、コンタクト抵抗の低減を図
ることができる。また、拡散層の不純物濃度の低下を防
ぐことができる(図4の(A))。
コンタクトホ−ル70に露出したSi基板50上にSi
単結晶層74をエピタキシャル成長する。第3実施例で
は、第1実施例と同様にしてSi単結晶層74を成長さ
せる。ところで、拡散層上に不純物を含まないSi単結
晶層74を成長させると、コンタクト抵抗が増大してし
まう。そこで、Si単結晶層74成長時に、拡散層66
の不純物と同じイオン種を、拡散層と同じ濃度になるよ
うに導入する。このため、第3実施例では、B2 H6 ガ
スを原料に加えて流す。その結果、拡散層66の厚さを
見掛け上増やした形となり、コンタクト抵抗の低減を図
ることができる。また、拡散層の不純物濃度の低下を防
ぐことができる(図4の(A))。
【0029】(d)次に、Si単結晶層74上に、CV
D法を用いてAlの単結晶層76を選択的に成長させ
る。第3実施例では、第1実施例と同様の工程を経て、
コンタクトホ−ル70をAlの単結晶層76で埋め込む
(図4の(B))。
D法を用いてAlの単結晶層76を選択的に成長させ
る。第3実施例では、第1実施例と同様の工程を経て、
コンタクトホ−ル70をAlの単結晶層76で埋め込む
(図4の(B))。
【0030】上述した実施例では、この発明を特定の材
料を使用し、また、特定の条件で形成した例について説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した第3実施例では、p型MO
Sトランジスタの例について説明したが、この発明で
は、例えば、拡散層に砒素イオン(As+ )若しくは燐
イオン(P+ )を注入したn型MOSトランジスタの配
線も形成することができる。この場合、好ましくは、S
i単結晶層のエピタキシャル成長時に、拡散層と同じイ
オン種であるAs+ 若しくはP+ を導入すると良い。
料を使用し、また、特定の条件で形成した例について説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、上述した第3実施例では、p型MO
Sトランジスタの例について説明したが、この発明で
は、例えば、拡散層に砒素イオン(As+ )若しくは燐
イオン(P+ )を注入したn型MOSトランジスタの配
線も形成することができる。この場合、好ましくは、S
i単結晶層のエピタキシャル成長時に、拡散層と同じイ
オン種であるAs+ 若しくはP+ を導入すると良い。
【0031】
【発明の効果】この発明の半導体素子用の配線形成方法
によれば、エッチングによるダメ−ジを除去した後、コ
ンタクトホ−ルの底面にSi単結晶層を結晶成長させ、
このSi単結晶層上にAlの単結晶層を成長させること
ができる。その結果、AlとSiとの反応は、コンタク
トホ−ル底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防止することができ
る。
によれば、エッチングによるダメ−ジを除去した後、コ
ンタクトホ−ルの底面にSi単結晶層を結晶成長させ、
このSi単結晶層上にAlの単結晶層を成長させること
ができる。その結果、AlとSiとの反応は、コンタク
トホ−ル底面において均一に起こる。このため、局所的
な反応によるスパイク現象の発生を防止することができ
る。
【0032】また、Alが単結晶であるので、多結晶の
場合に比べてエレクトロマイグレ−ション耐性が向上す
る。
場合に比べてエレクトロマイグレ−ション耐性が向上す
る。
【0033】また、例えば、拡散層上にSi単結晶層を
エピタキシャル成長させる際に、拡散層の不純物と同じ
イオン種の不純物を導入し、拡散層と同じ不純物濃度の
Si単結晶層を形成すると、コンタクト抵抗を低減する
ことができと共に、拡散層の不純物濃度の低下を防ぐこ
とができる。
エピタキシャル成長させる際に、拡散層の不純物と同じ
イオン種の不純物を導入し、拡散層と同じ不純物濃度の
Si単結晶層を形成すると、コンタクト抵抗を低減する
ことができと共に、拡散層の不純物濃度の低下を防ぐこ
とができる。
【図1】(A)および(B)は、この発明の半導体素子
用の配線形成方法の第1実施例の説明に供する前半の工
程図である。
用の配線形成方法の第1実施例の説明に供する前半の工
程図である。
【図2】(A)〜(C)は、図1の(B)に続く、後半
の工程図である。
の工程図である。
【図3】(A)および(B)は、この発明の半導体素子
用の配線形成方法の第3実施例の説明に供する前半の工
程図である。
用の配線形成方法の第3実施例の説明に供する前半の工
程図である。
【図4】(A)および(B)は、図3の(B)に続く、
後半の工程図である。
後半の工程図である。
【図5】(A)および(B)は、従来のの半導体素子用
の配線形成方法の説明に供する前半の工程図である。
の配線形成方法の説明に供する前半の工程図である。
【図6】(A)は、図5の(B)に続く、後半の工程図
である。(B)は、スパイク現象が生じた半導体素子の
断面図である。
である。(B)は、スパイク現象が生じた半導体素子の
断面図である。
10:拡散層 12:Si基板 14:層間絶縁膜 16:コンタクトホ−
ル 18:Al層 20:スパイク 28:拡散層 30:Si基板 32:絶縁膜、層間絶縁膜 34:コンタクトホ−
ル 36:ダメ−ジ層 38:酸化膜 40:Si単結晶層 42:Alの単結晶層 50:Si基板 52:フィ−ルド酸化
膜 54:素子領域 56:ゲート酸化膜 58:ゲート電極 60:サイドウォ−ル 62:ソース層 64:ドレイン層 66:拡散層 68:絶縁膜 70コンタクトホ−ル 72:ダメ−ジ層 74:Si単結晶層 76:Alの単結晶層
ル 18:Al層 20:スパイク 28:拡散層 30:Si基板 32:絶縁膜、層間絶縁膜 34:コンタクトホ−
ル 36:ダメ−ジ層 38:酸化膜 40:Si単結晶層 42:Alの単結晶層 50:Si基板 52:フィ−ルド酸化
膜 54:素子領域 56:ゲート酸化膜 58:ゲート電極 60:サイドウォ−ル 62:ソース層 64:ドレイン層 66:拡散層 68:絶縁膜 70コンタクトホ−ル 72:ダメ−ジ層 74:Si単結晶層 76:Alの単結晶層
Claims (3)
- 【請求項1】 半導体素子用の配線を形成するにあた
り、 (a)素子領域が形成されているSi基板上に絶縁膜を
設けた後、当該絶縁膜に、コンタクトホ−ルをエッチン
グにより開口する工程と、 (b)前記Si基板に前記エッチングによって形成され
たダメ−ジ層を除去する工程と、 (c)該ダメ−ジ層が除去された前記コンタクトホ−ル
に露出したSi基板上にSi単結晶層をエピタキシャル
成長する工程と、 (d)該Si単結晶層上に、選択的CVD法を用いてA
lの単結晶層を成長させる工程とを含むことを特徴とす
る半導体素子用の配線形成方法。 - 【請求項2】 請求項1に記載の半導体素子用の配線形
成方法において、 (b)の工程は、 前記ダメ−ジ層を含むSi基板部分を熱酸化して酸化層
に変える工程と、 該酸化層をウエットエッチングを用いて除去する工程と
を含むことを特徴とする半導体素子用の配線形成方法。 - 【請求項3】 請求項1に記載の半導体素子用の配線形
成方法において、 (b)の工程は、前記ダメ−ジ層を含むSi基板部分を
SF6 をエッチャントとして用いてドライエッチングに
より除去することを特徴とする半導体素子用の配線形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2265793A JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2265793A JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06236883A true JPH06236883A (ja) | 1994-08-23 |
Family
ID=12088919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2265793A Withdrawn JPH06236883A (ja) | 1993-02-10 | 1993-02-10 | 半導体素子用の配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06236883A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
-
1993
- 1993-02-10 JP JP2265793A patent/JPH06236883A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5518953A (en) | Method for manufacturing semiconductor device having grown layer on insulating layer | |
JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
US7517758B2 (en) | Method of forming a vertical transistor | |
US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
KR20010014908A (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH088270A (ja) | 半導体装置およびその製造方法 | |
JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
US7391077B2 (en) | Vertical type semiconductor device | |
JPH07254561A (ja) | パターン・ヘテロエピタキシャル成長方法及びデバイス | |
JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
JP2003045802A (ja) | 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 | |
JP4595345B2 (ja) | 半導体装置の製造方法 | |
JPH01100948A (ja) | 半導体装置の製造方法 | |
JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
JP2000114190A (ja) | 気相成長方法および半導体装置の製造方法 | |
JPH06236883A (ja) | 半導体素子用の配線形成方法 | |
CN100477151C (zh) | 沟渠隔离工艺及方法 | |
JPH09306865A (ja) | 半導体装置の製造方法 | |
JP2701793B2 (ja) | 半導体装置の製造方法 | |
JP2720677B2 (ja) | Misトランジスタとその形成方法 | |
JP2003179066A (ja) | 半導体装置とその製造方法 | |
JPS58121642A (ja) | 半導体装置の製造方法 | |
JP2956616B2 (ja) | 半導体装置の製造方法 | |
JPH10144780A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |