JPH06233316A - Image pickup device with frame still picture generating function - Google Patents
Image pickup device with frame still picture generating functionInfo
- Publication number
- JPH06233316A JPH06233316A JP5015171A JP1517193A JPH06233316A JP H06233316 A JPH06233316 A JP H06233316A JP 5015171 A JP5015171 A JP 5015171A JP 1517193 A JP1517193 A JP 1517193A JP H06233316 A JPH06233316 A JP H06233316A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- image pickup
- signal
- circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Image Signal Generators (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ビデオカメラ等の撮像
装置において高画質なフレーム画像信号を得る機能に関
するものであり、特に映像信号に演算処理を施して擬似
的にフレーム信号を作成するフレーム画像作成機能付き
撮像装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a function for obtaining a high-quality frame image signal in an image pickup device such as a video camera, and more particularly to a frame for subjecting a video signal to arithmetic processing to artificially create a frame signal. The present invention relates to an imaging device with an image creating function.
【０００２】[0002]
【従来の技術】近年、ビデオカメラ等の撮像装置におい
ては小型・軽量・多機能化が進むと共に、撮影した画像を
静止画としてモニターに出力したりプリンタを用いて出
画することが行われている。2. Description of the Related Art In recent years, image pickup devices such as video cameras have become smaller, lighter and more multifunctional, and photographed images have been output as still images on a monitor or output using a printer. There is.
【０００３】従来のビデオカメラ等の撮像装置における
静止画作成機能について説明する。図１２は従来の静止
画作成機能回路を含むビデオカメラ等の撮像装置ブロッ
ク図を示すものである。図１２において、１２０１は光
電変換機能を有する撮像素子部、１２０２は撮像素子部
１２０１に対する撮像素子駆動回路、１２０３は撮像素
子１２０１の出力信号にサンプリング，増幅等の処理を
行うアナログ信号処理回路、１２０４はアナログ信号処
理回路１２０３の出力信号に対するアナログ−ディジタ
ル変換回路(以下、Ａ/Ｄ変換回路)、１２０５はＡ/Ｄ変
換されたディジタル信号を記録／再生するフィールドメ
モリ、１２０６はフィールドメモリ１２０５を制御する
メモリ制御回路、１２０７はフィールドメモリ１２０５
出力信号から輝度信号や色信号，色差信号などの生成ま
たはＲＧＢ信号処理を行うディジタル信号処理回路、１
２０８はディジタル信号処理回路１２０７の出力信号か
らＮＴＳＣ信号等のテレビジョン信号を得るエンコーダ
回路、１２０９はメモリ制御回路１２０６、ディジタル
信号処理回路１２０７を総合的に制御するシステム制御
回路である。A still image creating function in a conventional image pickup device such as a video camera will be described. FIG. 12 is a block diagram of an image pickup apparatus such as a video camera including a conventional still image creating function circuit. In FIG. 12, reference numeral 1201 denotes an image sensor section having a photoelectric conversion function, 1202 an image sensor drive circuit for the image sensor section 1201, 1203 an analog signal processing circuit for performing processing such as sampling and amplification on the output signal of the image sensor 1201, 1204. Is an analog-digital conversion circuit (hereinafter referred to as A / D conversion circuit) for the output signal of the analog signal processing circuit 1203, 1205 is a field memory for recording / reproducing the A / D converted digital signal, and 1206 is a field memory 1205. Memory control circuit 1207, field memory 1205
A digital signal processing circuit that generates a luminance signal, a color signal, a color difference signal, or the like from an output signal or performs RGB signal processing, 1
Reference numeral 208 is an encoder circuit that obtains a television signal such as an NTSC signal from the output signal of the digital signal processing circuit 1207, and 1209 is a system control circuit that comprehensively controls the memory control circuit 1206 and the digital signal processing circuit 1207.
【０００４】以上のように構成された従来の静止画作成
機能回路を含むビデオカメラ等の撮像装置について、以
下その動作について説明する。撮像素子部１２０１から
の出力信号はアナログ信号処理及びＡ/Ｄ変換処理され
ディジタル信号となる。このディジタル信号は、メモリ
制御回路１２０６によって制御されるフィールドメモリ
１２０５に記憶され、その１フィールド期間後に読み出
されディジタル信号処理回路１２０７において輝度信号
及び色信号処理される。このとき、システム制御回路１
２０９から静止画作成の指示が出るとメモリ制御回路１
２０６は、フィールドメモリ１２０５に新しい信号の記
憶を停止し、記憶済み信号の読み出しを継続させる。そ
して、ディジタル信号処理回路１２０７はこのフィール
ドメモリ１２０５出力信号にインタレース制御を行い、
テレビジョン信号に合った静止画出力を行う。The operation of the image pickup apparatus such as a video camera including the conventional still image forming function circuit configured as described above will be described below. The output signal from the image pickup device section 1201 is subjected to analog signal processing and A / D conversion processing to become a digital signal. This digital signal is stored in the field memory 1205 controlled by the memory control circuit 1206, read out after one field period, and processed in the digital signal processing circuit 1207 as a luminance signal and a color signal. At this time, the system control circuit 1
When a still image creation instruction is issued from 209, the memory control circuit 1
206 stops the storage of new signals in the field memory 1205 and continues the reading of stored signals. Then, the digital signal processing circuit 1207 performs interlace control on the output signal of the field memory 1205,
Outputs a still image that matches the television signal.
【０００５】このように、フィールドメモリに記憶され
た１フィールドの映像信号を読み出すことによって静止
画作成を行っている。In this way, a still image is created by reading the video signal of one field stored in the field memory.
【０００６】また、従来の擬似フレーム信号を用いた撮
像装置としては、本願出願人が先に出願した特願平４−
１９５０９６号「水平ライン補間機能付き撮像装置」が
ある。以下に、この水平ライン補間機能付き撮像装置に
ついて説明する。Further, as a conventional image pickup apparatus using a pseudo frame signal, Japanese Patent Application No.
There is a 195096 "imaging device with horizontal line interpolation function". The image pickup apparatus with the horizontal line interpolation function will be described below.
【０００７】図１３は、この擬似フレーム信号を用いた
撮像装置のブロック図を示すものであり、図１３におい
て、１３０１はＲ，Ｇ，Ｂ信号から２種類の輝度信号Ｙ
１，Ｙ２及び２種類の色信号Ｃ１，Ｃ２を得るディジタ
ル信号処理回路、１３０２〜１３０５は各信号を記憶す
るフィールドメモリ、１３０６はフィールドメモリ１３
０２〜１３０５を制御するフィールドメモリ制御回路、
１３０７はＹ１，Ｙ，Ｃ１，Ｃ２を用いて補間，拡大を
行う電子ズーム回路、１３０８はディジタル信号処理回
路１３０１、フィールドメモリ制御回路１３０６、電子
ズーム回路１３０７を総合的に制御するシステム制御回
路である。また、図１４は図１３のディジタル信号処理
回路１３０１の内部構成を示すブロック図である。同図
において、１４０１は１Ｈ期間の信号を記憶するライン
メモリ、１４０２は加算器、１４０３はゲイン調整を行
う1/2アンプ、１４０４は３信号から２信号Ｒ１，Ｒ２
をシステム制御回路１３０８からの情報で選択するセレ
クタ回路、１４０５，１４０６，１４０７は構成要素１
４０１〜１４０４で構成される信号選択回路、１４０８
は輝度信号Ｙ１を作成するＹ１マトリクス回路、１４０
９は輝度信号Ｙ２を作成するＹ２マトリクス回路、１４
１０は色信号Ｃ１を作成するＣ１マトリクス回路、１４
１１は色信号Ｃ２を作成するＣ２マトリクス回路、１４
１２は構成要素１４０８〜１４１１で構成されるマトリ
クス回路である。FIG. 13 is a block diagram of an image pickup apparatus using this pseudo frame signal. In FIG. 13, reference numeral 1301 denotes two kinds of luminance signals Y from R, G and B signals.
1, Y2 and a digital signal processing circuit for obtaining two types of color signals C1 and C2, 1302 to 1305 are field memories for storing each signal, 1306 is a field memory 13
Field memory control circuit for controlling 02 to 1305,
Reference numeral 1307 denotes an electronic zoom circuit that performs interpolation and expansion using Y1, Y, C1, and C2, and 1308 is a system control circuit that comprehensively controls the digital signal processing circuit 1301, the field memory control circuit 1306, and the electronic zoom circuit 1307. . 14 is a block diagram showing the internal configuration of the digital signal processing circuit 1301 of FIG. In the figure, 1401 is a line memory for storing signals in the 1H period, 1402 is an adder, 1403 is a 1/2 amplifier for gain adjustment, and 1404 is 3 signals to 2 signals R1 and R2.
Selector circuit 1405, 1406, 1407 for selecting the component 1 based on information from the system control circuit 1308.
A signal selection circuit composed of 401 to 1404, 1408
Is a Y1 matrix circuit for creating a luminance signal Y1, 140
Reference numeral 9 denotes a Y2 matrix circuit that creates a luminance signal Y2, and 14
Reference numeral 10 is a C1 matrix circuit for creating a color signal C1, 14
Reference numeral 11 is a C2 matrix circuit for creating a color signal C2, and 14
Reference numeral 12 is a matrix circuit composed of the constituent elements 1408 to 1411.
【０００８】以上のように構成された水平ライン補間機
能付き撮像装置について、以下その動作を説明する。図
１４において、信号選択回路１４０５〜１４０７では、
まず連続する２ラインの信号から３信号を作成する。次
に、セレクタ１４０４では上記３信号から２信号を選択
する。このように、連続する２ラインの信号から作成さ
れた３信号から、補間ラインを作成するのに必要な２信
号を選択することによって、任意の位置に補間信号を作
成する。この２信号の選択をセレクタ回路１４０４がシ
ステム制御回路１３０８からの制御により行い、輝度信
号のマトリクス演算をＹ１マトリクス回路１４０８とＹ
２マトリクス回路１４０９が行う。また同様に、色信号
のマトリクス演算をＣ１マトリクス回路１４１０とＣ２
マトリクス回路１４１１が行う。次に、図１３における
ディジタル信号処理回路１３０１の出力信号は、フィー
ルドメモリ制御回路１３０６の制御によりそれぞれフィ
ールドメモリ１３０２〜１３０５に記憶され、その後電
子ズーム回路１３０７ではフィールドメモリ１３０２〜
１３０５からの上記の信号を用いて補間演算を行う。補
間演算はフレーム信号の位置関係にある２ラインの信号
を用いて演算を行う。例えば図１５に示す場合は、フレ
ーム信号の位置関係にある(ｍ−１)ラインとｍラインの
信号を用いて補間演算を行う。このように、Ｙ１，Ｙ２
及びＣ１，Ｃ２信号を作成するディジタル信号処理回路
１３０１と電子ズーム回路１３０７を備えることによっ
て、画質劣化の少ないフレーム信号の位置関係にある２
ラインの輝度信号及び色信号から補間信号を作成し、水
平ライン補間信号の垂直方向の尖鋭度の劣化を減少させ
画質劣化の少ない映像を得る。The operation of the image pickup apparatus having the horizontal line interpolation function configured as described above will be described below. In FIG. 14, in the signal selection circuits 1405 to 1407,
First, three signals are created from signals of two consecutive lines. Next, the selector 1404 selects two signals from the above three signals. In this way, the interpolation signal is created at an arbitrary position by selecting the two signals necessary for creating the interpolation line from the three signals created from the signals of the continuous two lines. The selection of these two signals is performed by the selector circuit 1404 under the control of the system control circuit 1308, and the matrix calculation of the luminance signal is performed by the Y1 matrix circuit 1408 and the Y1 matrix circuit 1408.
The 2 matrix circuit 1409 performs this. Similarly, the matrix calculation of the color signals is performed by the C1 matrix circuits 1410 and C2.
The matrix circuit 1411 performs this. Next, the output signal of the digital signal processing circuit 1301 in FIG. 13 is stored in the field memories 1302 to 1305 under the control of the field memory control circuit 1306, and thereafter, in the electronic zoom circuit 1307, the field memories 1302 to 1302 are stored.
Interpolation calculation is performed using the above signals from 1305. The interpolation calculation is performed using signals of two lines that are in the positional relationship of the frame signals. For example, in the case shown in FIG. 15, the interpolation calculation is performed using the signals of the (m-1) line and the m line having the positional relationship of the frame signal. In this way, Y1, Y2
And a digital signal processing circuit 1301 for generating C1 and C2 signals and an electronic zoom circuit 1307 are provided, so that there is a positional relationship of frame signals with less deterioration of image quality.
An interpolation signal is created from the luminance signal and the color signal of the line, and deterioration of the sharpness of the horizontal line interpolation signal in the vertical direction is reduced to obtain an image with little deterioration in image quality.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら上記従来
の静止画作成方法には、次のような問題点がある。すな
わち、ビデオカメラ等撮影装置は動画の撮影を目的とし
ているため、出力信号はフィールド映像信号であり、静
止画に必要な高解像度な映像を得ることはできない。ま
た、高解像度な映像信号を得るために、連続する２フィ
ールド映像信号から１フレーム映像信号を得る場合は動
きの部分が２重像になり画質劣化になるという問題点を
有していた。However, the conventional still image creating method described above has the following problems. That is, since the image capturing device such as a video camera is intended for capturing a moving image, the output signal is a field image signal, and a high resolution image required for a still image cannot be obtained. Further, in order to obtain a high-resolution video signal, when a one-frame video signal is obtained from continuous two-field video signals, there is a problem that the moving part becomes a double image and the image quality deteriorates.
【００１０】したがって、上記従来の静止画作成回路を
用いて静止画出力を行う撮像装置では、画像が劣化して
しまうという問題点を有していた。Therefore, the image pickup apparatus for outputting a still image by using the conventional still image creating circuit has a problem that the image is deteriorated.
【００１１】本発明は従来の問題点を解決するものであ
って、静止画作成を行う際に画像の高解像度を実現でき
るフレーム静止画作成機能付き撮像装置を提供すること
を目的とする。An object of the present invention is to solve the conventional problems, and an object thereof is to provide an image pickup apparatus with a frame still image creating function, which can realize high resolution of an image when creating a still image.
【００１２】[0012]
【課題を解決するための手段】この目的を達成するため
に、本発明のフレーム静止画作成機能付撮像装置は、異
なる３つの色信号Ｃ１，Ｃ２及びＣ３を得る手段と、前
記色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位相
を一定ピッチｐ１だけシフトさせる第１の垂直位相シフ
ト部と、前記色信号Ｃ３の垂直方向の位相を一定ピッチ
ｐ２だけシフトさせる第２の垂直位相シフト部と、前記
色信号Ｃ１と垂直方向に位相シフトされた色信号Ｃ２，
Ｃ３から擬似フレーム信号を得るフレーム演算回路と、
前記フレーム演算回路出力信号からフレーム静止画像を
得るフレーム静止画回路の構成を有している。In order to achieve this object, an image pickup apparatus with a frame still image creating function according to the present invention uses a means for obtaining three different color signals C1, C2 and C3 and a color signal C1. On the other hand, a first vertical phase shift unit that shifts the vertical phase of the color signal C2 by a constant pitch p1 and a second vertical phase shift unit that shifts the vertical phase of the color signal C3 by a constant pitch p2. And a color signal C2 that is phase-shifted in the vertical direction with respect to the color signal C1.
A frame operation circuit for obtaining a pseudo frame signal from C3,
It has a structure of a frame still image circuit for obtaining a frame still image from the output signal of the frame operation circuit.
【００１３】また、本発明のフレーム静止画作成機能付
撮像装置は、異なる３つの色信号Ｃ１，Ｃ２及びＣ３を
得る複数の固体撮像素子と、前記固体撮像素子を駆動す
る複数の撮像素子駆動回路と、前記撮像素子駆動回路を
制御する駆動制御回路と、垂直内挿選択回路と、フレー
ム演算回路と、前記フレーム演算回路出力信号からフレ
ーム静止画像を得るフレーム静止画回路を備えたフレー
ム静止画作成機能付き撮像装置の構成を有している。Further, the image pickup apparatus with a frame still image creating function of the present invention comprises a plurality of solid-state image pickup elements for obtaining three different color signals C1, C2 and C3, and a plurality of image pickup element drive circuits for driving the solid-state image pickup elements. A frame still image creation including a drive control circuit for controlling the image pickup device drive circuit, a vertical interpolation selection circuit, a frame arithmetic circuit, and a frame still image circuit for obtaining a frame still image from the output signal of the frame arithmetic circuit. It has a configuration of an imaging device with a function.
【００１４】[0014]
【作用】本発明は上記した構成により、第１及び第２の
垂直位相シフト部が、複数の固体撮像素子から得られる
３つの色信号の垂直方向の位相を変え、フレーム演算回
路が作成する擬似フレーム信号を用いて静止画作成処理
を行うことにより、静止画作成に伴う画質劣化を軽減す
る。According to the present invention, with the above-described structure, the first and second vertical phase shift units change the vertical phases of the three color signals obtained from the plurality of solid-state image pickup devices, and the pseudo image generated by the frame arithmetic circuit. By performing the still image creation process using the frame signal, the image quality deterioration due to the still image creation is reduced.
【００１５】また、撮像素子駆動回路を制御する駆動制
御回路と垂直内挿選択回路により、垂直内挿on時は前記
駆動制御回路が、前記撮像素子駆動回路を制御して前記
色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位相を
一定ピッチｐ１だけシフトさせかつ前記色信号Ｃ３の垂
直方向の位相を一定ピッチｐ２だけシフトさせ、また垂
直内挿off時は前記駆動制御回路が、前記撮像素子駆動
回路を制御して前記色信号Ｃ１，Ｃ２，Ｃ３の垂直方向
の位相を一致させ、垂直内挿on時は前記色信号Ｃ１と前
記垂直方向に位相シフトされた色信号Ｃ２，Ｃ３から補
間処理により補間水平ライン信号を得、前記色信号Ｃ１
と垂直方向に位相シフトされた色信号Ｃ２，Ｃ３から擬
似フレーム信号を得る擬似フレーム信号出力と、通常フ
ィールド信号出力とを選択することにより、画質劣化の
少ない静止画信号及び動画信号を得る。Further, by the drive control circuit for controlling the image pickup device drive circuit and the vertical interpolation selection circuit, the drive control circuit controls the image pickup device drive circuit when the vertical interpolation is on to respond to the color signal C1. The vertical phase of the color signal C2 is shifted by a fixed pitch p1 and the vertical phase of the color signal C3 is shifted by a fixed pitch p2, and when the vertical interpolation is off, the drive control circuit causes the imaging The element drive circuit is controlled to match the vertical phases of the color signals C1, C2, C3, and when vertical interpolation is on, the color signal C1 and the color signals C2, C3 phase-shifted in the vertical direction are interpolated. An interpolation horizontal line signal is obtained by processing, and the color signal C1 is obtained.
By selecting the pseudo frame signal output that obtains a pseudo frame signal from the color signals C2 and C3 that are phase-shifted in the vertical direction and the normal field signal output, a still image signal and a moving image signal with little image quality deterioration are obtained.
【００１６】[0016]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１７】図１は本発明の第１の実施例におけるフレ
ーム静止画作成機能付き撮像装置のブロック図を示すも
のである。図１において、１０１は光電変換機能を有す
る撮像素子部、１０２は撮像素子部１０１に対する撮像
素子駆動回路、１０３は撮像素子駆動回路１０２を制御
する駆動制御回路、１０４は撮像素子部１０１の出力信
号にサンプリング，増幅等の処理を行うアナログ信号処
理回路、１０５はアナログ信号処理回路１０４の出力信
号に対するアナログ−ディジタル変換回路（以下、Ａ/
Ｄ変換回路）、１０６はＡ/Ｄ変換されたディジタル信
号から輝度信号や色信号，色差信号などの生成またはＲ
ＧＢ信号処理を行うディジタル信号処理回路、１０７は
ディジタル信号処理回路１０６の出力信号を記憶するフ
ィールドメモリ回路、１０８はフィールドメモリ回路１
０７を制御するフィールドメモリ制御回路、１０９は駆
動制御回路１０３、フィールドメモリ制御回路１０８を
総合的に制御するシステム制御回路、１１０はディジタ
ル信号処理回路１０６の出力信号からＮＴＳＣ信号等の
テレビジョン信号を得るエンコーダ回路、１１１はフィ
ールドメモリ回路１０７の出力信号からＮＴＳＣ信号等
のテレビジョン信号を得るエンコーダ回路である。FIG. 1 is a block diagram of an image pickup apparatus having a frame still image creating function according to the first embodiment of the present invention. In FIG. 1, 101 is an image pickup device unit having a photoelectric conversion function, 102 is an image pickup device drive circuit for the image pickup device unit 101, 103 is a drive control circuit for controlling the image pickup device drive circuit 102, and 104 is an output signal of the image pickup device unit 101. And an analog signal processing circuit for performing processing such as sampling and amplification. Reference numeral 105 denotes an analog-digital conversion circuit (hereinafter, referred to as A /
D conversion circuit), 106 generates a luminance signal, a color signal, a color difference signal or the like from the A / D converted digital signal, or R
A digital signal processing circuit that performs GB signal processing, 107 is a field memory circuit that stores the output signal of the digital signal processing circuit 106, and 108 is the field memory circuit 1.
07 is a field memory control circuit, 109 is a system control circuit that comprehensively controls the drive control circuit 103 and the field memory control circuit 108, and 110 is a television signal such as an NTSC signal from the output signal of the digital signal processing circuit 106. An encoder circuit for obtaining 111, an encoder circuit for obtaining a television signal such as an NTSC signal from the output signal of the field memory circuit 107.
【００１８】以上のように構成された本実施例のフレー
ム静止画作成機能付き撮像装置について、以下その動作
について説明する。撮像素子部１０１から出力される
Ｒ，Ｇ，Ｂの複数の出力信号はアナログ信号処理及びＡ
/Ｄ変換処理されディジタル信号となる。このディジタ
ル信号はディジタル信号処理回路１０６において輝度信
号（Ｙ１，Ｙ２）及び色信号（Ｃ１，Ｃ２）処理され、
フィールドメモリ回路１０７に入力される。フィールド
メモリ回路１０７に入力された信号はフィールドメモリ
制御回路１０８によってフレーム静止画出力される。The operation of the image pickup apparatus having the frame still image creating function of the present embodiment configured as described above will be described below. A plurality of R, G, and B output signals output from the image sensor unit 101 are processed by analog signal processing and A
/ D conversion processing is performed to obtain a digital signal. The digital signal is processed by the digital signal processing circuit 106 for luminance signals (Y1, Y2) and color signals (C1, C2),
It is input to the field memory circuit 107. The signal input to the field memory circuit 107 is output as a frame still image by the field memory control circuit 108.
【００１９】図２に駆動制御回路１０３による撮像素子
のフレーム蓄積駆動制御を示す。図２(a)に通常の撮像
素子のインタレース読み出し駆動制御、図２(b)に本実
施例における撮像素子部１０１の構成例であるＲ，Ｇ，
Ｂの各信号を得るＲ，Ｇ，Ｂ撮像素子の読み出し駆動制
御の概略を示す。図２(a)に示すように、フレーム蓄積
モードでは、oddフィールドでフィールドシフトの期間
に感光部の画素のうち、垂直方向に１つおき奇数番目の
ラインの画素の信号を読み出し、次にevenフィールドで
偶数番目のラインの画素の信号を読み出し、インターラ
イン転送を実現している。本実施例では図２(b)に示す
ように、oddフィールドでＲ，Ｇ，Ｂの撮像素子のうち
Ｒ，Ｂの撮像素子では垂直方向に奇数番目のラインの画
素の信号を、Ｇの撮像素子では偶数番目のラインの画素
の信号を読み出し、次に、evenフィールドでＲ，Ｇ，Ｂ
の撮像素子のうちＲ，Ｂの撮像素子では垂直方向に偶数
番目のラインの画素の信号を、Ｇの撮像素子では奇数番
目のラインの画素の信号を読み出している。このよう
に、フレーム蓄積駆動制御でＲ，Ｇ，Ｂの撮像素子のod
d/evenの読み出しを、Ｒ，Ｂ撮像素子とＧ撮像素子とで
逆にしている。FIG. 2 shows the frame accumulation drive control of the image sensor by the drive control circuit 103. FIG. 2 (a) shows a normal interlace read drive control of the image sensor, and FIG. 2 (b) shows R, G, which are configuration examples of the image sensor unit 101 in this embodiment.
An outline of read drive control of the R, G, and B image pickup devices for obtaining respective signals of B is shown. As shown in FIG. 2A, in the frame accumulation mode, during the field shift period in the odd field, among the pixels in the photosensitive area, every other pixel in the vertical direction and the odd-numbered line pixel signal is read out. Inter-line transfer is realized by reading out the pixel signals of even-numbered lines in the field. In the present embodiment, as shown in FIG. 2B, in the odd field, among the R, G, and B image sensors, the R and B image sensors pick up the signals of pixels of odd-numbered lines in the vertical direction from the G field. In the element, the signal of the pixel on the even-numbered line is read out, and then R, G, B in the even field
In the R, B image pickup devices of the above image pickup device, signals of pixels in even-numbered lines in the vertical direction are read out, and in the G image pickup device, signals of pixels in odd-numbered lines are read out. In this way, the od of the R, G, and B image pickup devices is controlled by the frame accumulation drive control.
The reading of d / even is reversed for the R and B image pickup elements and the G image pickup element.
【００２０】次に、図３に撮像素子のフィールド蓄積駆
動制御を示す。図３(a)に通常の撮像素子のインタレー
ス読み出し駆動制御、図３(b)に本実施例における撮像
素子部１０１の他の構成例であるＲ，Ｇ，Ｂの各信号を
得るＲ，Ｇ，Ｂ撮像素子の読み出し駆動制御の概略を示
す。図３(a)に示すように、フィールド蓄積モードで
は、oddフィールドで水平転送ＣＣＤ（図示せず）に近
いラインの画素から奇数番目のラインの信号と次の偶数
番目のラインの信号を同時に加算（ＰＤmix）して読み
出し、次に、evenフィールドで加算の組合せを変え、下
から偶数番目のラインの信号と次の奇数番目のラインの
信号を同時に加算して読み出し、インターライン転送を
実現している。本実施例では図３(b)に示すように、odd
フィールドでＲ，Ｇ，Ｂの撮像素子のうちＲ，Ｂの撮像
素子では図３(a)で示したoddフィールド読み出しを、Ｇ
の撮像素子ではevenフィールド読み出しを行い、次に、
evenフィールドでＲ，Ｇ，Ｂの撮像素子のうちＲ，Ｂの
撮像素子ではevenフィールド読み出しを、Ｇの撮像素子
ではoddフィールド読み出しを行っている。このよう
に、フィールド蓄積駆動制御でＲ，Ｇ，Ｂの撮像素子の
odd/evenのＰＤmix読み出しを、Ｒ，Ｂ撮像素子とＧ撮
像素子とで逆にしている。Next, FIG. 3 shows field accumulation drive control of the image pickup device. FIG. 3A shows a normal image sensor interlaced readout drive control, and FIG. 3B shows another configuration example of the image sensor unit 101 according to the present embodiment, which obtains R, G, and B signals. An outline of read drive control of the G and B image pickup devices will be shown. As shown in FIG. 3 (a), in the field accumulation mode, the odd-numbered line signal and the next even-numbered line signal are simultaneously added from the pixels of the line near the horizontal transfer CCD (not shown) in the odd field. (PDmix) and read, then change the combination of addition in the even field, simultaneously add and read the signal of the even-numbered line and the signal of the next odd-numbered line, and realize inter-line transfer. There is. In this embodiment, as shown in FIG.
Of the R, G, and B image pickup devices in the field, the R and B image pickup devices perform the odd field reading shown in FIG.
In the image sensor of, the even field reading is performed, and then
Among the R, G, and B image pickup devices in the even field, the R and B image pickup devices perform even field reading, and the G image pickup device performs odd field reading. In this way, in the field accumulation drive control,
The odd / even PDmix reading is reversed for the R and B image pickup elements and the G image pickup element.
【００２１】上記図２及び図３に示したように、odd/ev
enの読み出しをＲ，Ｂ撮像素子とＧ撮像素子とで逆にす
ることによって、得られるＲ，Ｂ信号とＧ信号の空間的
位置（位相）は1/2ライン（１フィールドでのライン間
隔）ずれることとなる。As shown in FIGS. 2 and 3, odd / ev
The spatial position (phase) of the R, B and G signals obtained by reversing the reading of en between the R, B and G image sensors is 1/2 line (line spacing in one field). It will be shifted.
【００２２】以上のように本実施例では、３つの色信号
Ｒ，Ｇ，Ｂの位相をそれぞれずらすために駆動制御回路
を備えた場合を示した。これ以外にも、３つの色信号を
得るための３色分解プリズムまたは２色分解プリズムに
固体撮像素子の位置を垂直方向にずらせて接着固定する
ことによっても、３つの色信号Ｒ，Ｇ，Ｂの位相をそれ
ぞれずらすことが可能である。As described above, in the present embodiment, the case where the drive control circuit is provided for shifting the phases of the three color signals R, G, B has been described. Other than this, the three color signals R, G, and B can also be obtained by shifting the position of the solid-state image pickup device in the vertical direction to the three-color separation prism or the two-color separation prism for obtaining the three color signals, and fixing them. It is possible to shift the phase of each.
【００２３】次に、得られたＲ，Ｇ，Ｂの各色信号に対
する信号処理方法を以下に示す。図４に信号処理の概略
を示す。図４(a)はＲ信号及びＢ信号と位相が合ったＧ
信号を得る処理、図４(b)はＧ信号と位相が合ったＲ信
号及びＢ信号を得る処理の概略を示す。図４に示すよう
に、Ｒ，Ｂ信号とＧ信号は位相が1/2ライン（１フィー
ルドでのライン間隔）ずれているので、信号処理には垂
直方向の位相を合わせる必要がある。そこで、図４(a)
ではＧ信号に対して連続する２ラインの平均化処理（内
挿係数1/2・1/2の補間処理）を行うことによって、Ｒ，
Ｇ，Ｂ信号の位相を一致させることができ、図４(b)で
はＲ及びＢ信号に対して連続する２ラインの平均化処理
（内挿係数1/2・1/2の補間処理）を行うことによって、
Ｒ，Ｇ，Ｂ信号の位相を一致させることができる。これ
を（数１）に示す。Next, the signal processing method for the obtained R, G, and B color signals will be described below. FIG. 4 shows an outline of signal processing. Figure 4 (a) shows G in phase with the R and B signals.
A process for obtaining a signal, FIG. 4B shows an outline of a process for obtaining an R signal and a B signal in phase with the G signal. As shown in FIG. 4, the R, B signals and the G signal are out of phase with each other by 1/2 line (line interval in one field), so that it is necessary to match the phase in the vertical direction for signal processing. Therefore, Fig. 4 (a)
Then, by performing averaging processing of two consecutive lines (interpolation processing of interpolation coefficient 1/2 · 1/2) on the G signal, R,
It is possible to match the phases of the G and B signals, and in FIG. 4 (b), the averaging process of two consecutive lines (interpolation process of 1/2/1/2 interpolation coefficient) is performed for the R and B signals. By doing
The phases of the R, G and B signals can be matched. This is shown in (Equation 1).
【００２４】[0024]
【数１】 [Equation 1]
【００２５】[0025]
【数２】 [Equation 2]
【００２６】なお、上図２，図３，図４(a)ではＧ信号
の位置を空間的にずらす制御（Ｃ1）の場合を説明、図
４(b)ではＲ及びＢ信号の位置を空間的にずらす制御
（Ｃ2）も可能である。また、Ｒ信号の位置だけ（Ｃ3）
を、Ｂ信号の位置だけ（Ｃ4）を空間的にずらす制御も
可能である。以下、この空間位置制御について説明す
る。輝度（Ｙ）信号はＲ，Ｇ，Ｂ信号によって作成さ
れ、それは（数３）で示される。The case of control (C1) for spatially shifting the position of the G signal will be described with reference to FIGS. 2, 3 and 4 (a) above, and the positions of the R and B signals will be spatially shifted with reference to FIG. 4 (b). A control (C2) for shifting the distance is also possible. Also, only the position of the R signal (C3)
It is also possible to spatially shift (C4) only by the position of the B signal. The spatial position control will be described below. The luminance (Y) signal is created by the R, G, B signals, which is shown in (Equation 3).
【００２７】[0027]
【数３】 [Equation 3]
【００２８】ここで、輝度信号に含まれる空間的にずれ
ている信号（Ｙa）とずれていない信号（Ｙb）は、上記
Ｃ1〜Ｃ4の場合それぞれ次式（数４）で示される。Here, the spatially offset signal (Ya) and the spatially offset signal (Yb) included in the luminance signal are expressed by the following equations (Equation 4) for C1 to C4.
【００２９】[0029]
【数４】 [Equation 4]
【００３０】また、色差信号（Ｒ−Ｙ及びＢ−Ｙ）は
Ｒ，Ｇ，Ｂ信号から作成され、それは（数５）で示され
る。The color difference signals (RY and BY) are created from the R, G and B signals, which is expressed by (Equation 5).
【００３１】[0031]
【数５】 [Equation 5]
【００３２】ここで、各色差信号に含まれる空間的にず
れている信号（Ｃa）とずれていない信号（Ｃb）は、上
記Ｃ1〜Ｃ4の場合それぞれ（数６）で示される。Here, the spatially shifted signal (Ca) and the non-shifted signal (Cb) included in each color difference signal are represented by (Equation 6) in the above C1 to C4.
【００３３】[0033]
【数６】 [Equation 6]
【００３４】映像信号全体で擬似フレーム映像信号を得
るには、（数４）及び（数６）にてＹaとＹbが略等し
く、ＣaとＣbが略等しい必要がある。このことより空間
位置制御はＣ1またはＣ2が適切であることがわかる。し
たがって、以降は空間位置制御がＣ1及びＣ2の場合の説
明のみを行う。In order to obtain a pseudo frame video signal from the entire video signal, it is necessary that Ya and Yb are substantially equal and Ca and Cb are approximately equal in (Equation 4) and (Equation 6). This shows that C1 or C2 is suitable for spatial position control. Therefore, hereinafter, only the case where the spatial position control is C1 and C2 will be described.
【００３５】次に、図４に示した信号処理概略の回路構
成例を図５に示す。図５(a)は空間位置制御がＣ1、図５
(b)はＣ2の場合である。同図(a)，(b)において、同様の
効果を示すものに関しては、同じ符号を付して省略す
る。図５(a)はＧ信号の１水平ライン期間の遅延のため
の１Ｈメモリ５０１と、加算器５０２、ゲイン調整のた
めの1/2アンプ５０３、上記（数３）に示した演算処理
を行う輝度信号マトリクス５０４と、（数５）に示した
演算処理を行う色信号マトリクス５０５を有している。
同様に、図５(b)はＲ信号及びＢ信号の１水平ライン期
間の遅延のために１Ｈメモリ５０１と、加算器５０２
と、ゲイン調整のための1/2アンプ５０３、上記（数
３）に示した演算処理を行う輝度信号マトリクス５０４
と、（数５）に示した演算処理を行う色信号マトリクス
５０５を有している。このように構成されたディジタル
信号処理回路においては、１Ｈメモリを有する垂直方向
補間機能つまり２Ｈラインの平均回路を備えることによ
り、色信号の位相を一致させることができ、以下輝度信
号処理及び色信号処理を行う。また、図５(a)，(b)より
同図(a)つまり空間位置制御がＣ1（Ｇ信号をずらす）の
方が回路規模の削減には適していることがわかる。Next, FIG. 5 shows a circuit configuration example of the signal processing outline shown in FIG. In FIG. 5A, the spatial position control is C1, and FIG.
(b) is the case of C2. In FIGS. 7A and 7B, the same reference numerals are given to those showing the same effect and omitted. FIG. 5A shows a 1H memory 501 for delaying one horizontal line period of a G signal, an adder 502, a 1/2 amplifier 503 for gain adjustment, and the arithmetic processing shown in the above (Equation 3). It has a luminance signal matrix 504 and a color signal matrix 505 that performs the arithmetic processing shown in (Equation 5).
Similarly, FIG. 5B shows a 1H memory 501 and an adder 502 for delaying one horizontal line period of the R signal and the B signal.
And a 1/2 amplifier 503 for gain adjustment, and a luminance signal matrix 504 for performing the arithmetic processing shown in (Equation 3) above.
And a color signal matrix 505 for performing the arithmetic processing shown in (Equation 5). In the digital signal processing circuit configured as described above, the phase of the color signal can be matched by providing the vertical direction interpolation function having the 1H memory, that is, the averaging circuit of the 2H line. Perform processing. Further, it can be seen from FIGS. 5A and 5B that FIG. 5A, that is, the spatial position control of C1 (shifting the G signal) is more suitable for reducing the circuit scale.
【００３６】また、図５に示した空間位置（位相）がず
れている色信号に対しての位相合わせは、垂直方向にＬ
ＰＦ処理を行うことになるので、高域周波数特性が劣化
する。映像信号を３つの色信号全体（例えば、Ｇ，Ｒ，
Ｂ信号からマトリクス演算により合成した輝度信号）で
見た場合、周波数特性は上記（数３）に示した演算処理
を行う輝度信号マトリクスでは、（数４）に示すように
Ｒ，Ｂ信号の位相をずらす空間位置制御Ｃ2のほうが、
Ｇ信号をずらすＣ1より高域周波数特性がすぐれてい
る。また、（数５）に示した演算処理を行う色信号マト
リクスでも、（数６）に示すように空間位置制御Ｃ2の
ほうがＣ1より高域周波数特性がすぐれている。このよ
うに、空間位置制御Ｃ2の方が補間処理を行わない時の
信号処理における高域の周波数特性では適していること
がわかる。Further, the phase matching for the color signals whose spatial positions (phases) shown in FIG. 5 are deviated is L in the vertical direction.
Since the PF process is performed, the high frequency characteristic deteriorates. The video signal is represented by all three color signals (for example, G, R,
When viewed in terms of the luminance signal synthesized from the B signal by the matrix calculation), the frequency characteristic shows the phase of the R and B signals as shown in (Equation 4) in the luminance signal matrix performing the arithmetic processing shown in (Equation 3). The spatial position control C2 that shifts the
It has better high frequency characteristics than C1 which shifts G signal. Also in the color signal matrix for performing the arithmetic processing shown in (Equation 5), the spatial frequency control C2 has better high frequency characteristics than C1 as shown in (Equation 6). As described above, it is understood that the spatial position control C2 is more suitable for the high frequency characteristic in the signal processing when the interpolation processing is not performed.
【００３７】また、色差信号を作成する色信号マトリク
スでは、色信号の高域周波数が異なることによって高域
周波数帯域に偽信号が発生することになる。例えば白色
を撮影した場合、色差信号Ｒ−Ｙ，Ｂ−Ｙは零レベルで
ある必要がある。しかし、上記空間位置制御Ｃ2の場
合、高域周波数帯域ではＧ信号は存在する（Ｇ≠0）が
Ｒ，Ｂ信号は存在しない（Ｒ＝Ｂ＝0）ので、色差信号
Ｒ−Ｙ，Ｂ−Ｙは（数７）に示すように零レベルではな
く偽色信号が発生する。この問題点に関しては従来技術
として説明した特願平４−１９５０９６号「水平ライン
補間機能付き撮像装置」に詳しいので、以下説明は省略
する。Further, in the color signal matrix for creating the color difference signal, a false signal is generated in the high frequency band because the high frequencies of the color signals are different. For example, when white is photographed, the color difference signals RY and BY need to be at zero level. However, in the case of the spatial position control C2, the G signal exists (G ≠ 0) but the R and B signals do not exist (R = B = 0) in the high frequency band, so the color difference signals RY and B- As shown in (Equation 7), Y is not at the zero level and a false color signal is generated. Since this problem is detailed in Japanese Patent Application No. 4-195096 “Imaging Device with Horizontal Line Interpolation Function” described as the prior art, the description thereof will be omitted below.
【００３８】[0038]
【数７】 [Equation 7]
【００３９】次に、図１でのディジタル信号処理回路１
０６の回路構成について図６を用いて説明する。同図に
おいて、６０１は１Ｈ期間の信号を記憶するラインメモ
リ、６０２は加算器、６０３はゲイン調整を行う1/2ア
ンプ、６０４は構成要素６０１〜６０３で構成される信
号補間回路、６０５は輝度信号Ｙ１を作成するＹ１マト
リクス回路、６０６は輝度信号Ｙ２を作成するＹ２マト
リクス回路、６０７は色信号Ｃ１を作成するＣ１マトリ
クス回路、６０８は色信号Ｃ２を作成するＣ２マトリク
ス回路、６０９は構成要素６０５〜６０８で構成される
マトリクス回路、６１０は輝度信号Ｙ１及びＹ２にアパ
ーチャ，コアリング等の処理を行う輝度信号処理回路、
６１１は色信号Ｃ１及びＣ２にホワイトバランス，色再
現等の処理を行う色信号処理回路である。Next, the digital signal processing circuit 1 in FIG.
The circuit configuration of No. 06 will be described with reference to FIG. In the figure, 601 is a line memory for storing signals in the 1H period, 602 is an adder, 603 is a 1/2 amplifier for gain adjustment, 604 is a signal interpolation circuit composed of components 601 to 603, and 605 is luminance. A Y1 matrix circuit for creating the signal Y1, 606 for a Y2 matrix circuit for creating a luminance signal Y2, 607 for a C1 matrix circuit for creating a color signal C1, 608 for a C2 matrix circuit for creating a color signal C2, and 609 for a constituent element 605. To 608, a matrix circuit 610, a brightness signal processing circuit 610 for processing the brightness signals Y1 and Y2 such as aperture and coring,
A color signal processing circuit 611 performs processing such as white balance and color reproduction on the color signals C1 and C2.
【００４０】以上のように構成されたフレーム静止画作
成機能付き撮像装置について、以下その動作を図７，図
８，図９を用いて説明する。図６において、信号補間回
路６０４では、連続する２ラインの信号から補間信号を
作成する。これを図７に示す。図７ではＲ，Ｂ信号がＧ
信号に対して1/2ライン垂直方向の位相がずれている
Ｒ，Ｇ，Ｂ信号から作成される信号を示している。例え
ば、Ｒ，Ｂ信号において（ｎ−２）ラインとｎラインの
信号から（ｍ−１）ラインの補間信号を、ｎラインと
（ｎ＋２）ラインの信号から（ｍ＋１）ラインの補間信
号を作成し、同様に、Ｇ信号において（ｎ−１）ライン
と（ｎ＋１）ラインの信号からｍラインの補間信号を、
（ｎ＋１）ラインと（ｎ＋３）ラインの信号から（ｍ＋
２）ラインの補間ライン信号を作成する。このように、
連続する２ラインの信号から補間信号を作成する。次
に、図６におけるマトリクス回路６０９ではＲ，Ｇ，Ｂ
の信号補間回路出力信号を用いてマトリクス信号処理を
行う。図８では図７と同様に、Ｒ，Ｂ信号がＧ信号に対
して1/2ライン垂直方向の位相がずれているＲ，Ｇ，Ｂ
信号から作成する輝度信号Ｙm-1，Ｙm，・・・及び色差
信号(Ｒ−Ｙ)m-1，(Ｒ−Ｙ)m，・・・及び(Ｂ−
Ｙ)m-1，(Ｂ−Ｙ)m，・・・を示している。図８に示す
ように、各色信号Ｒm-1，Ｇm-1，Ｂm-1及びＲm，Ｇm，
Ｂmを（数８）に、作成される輝度信号Ｙm-1，Ｙmと色
差信号(Ｒ−Ｙ)m-1，(Ｒ−Ｙ)m及び(Ｂ−Ｙ)m-1，(Ｂ−
Ｙ)mを（数９）に示す。The operation of the image pickup apparatus having the frame still image creating function configured as described above will be described below with reference to FIGS. 7, 8 and 9. In FIG. 6, the signal interpolation circuit 604 creates an interpolation signal from the signals of two consecutive lines. This is shown in FIG. In FIG. 7, the R and B signals are G
It shows a signal created from R, G, and B signals that are out of phase with each other in the vertical direction of 1/2 line with respect to the signal. For example, in the R and B signals, the (m-1) line interpolation signal is created from the (n-2) line and n line signals, and the (m + 1) line interpolation signal is created from the n line and (n + 2) line signals. Similarly, in the G signal, the interpolation signal of the m line is converted from the signals of the (n-1) line and the (n + 1) line,
From the signals of the (n + 1) line and the (n + 3) line, (m +
2) Create a line interpolation line signal. in this way,
An interpolation signal is created from the signals of two consecutive lines. Next, in the matrix circuit 609 in FIG.
Matrix signal processing is performed using the output signal of the signal interpolation circuit of. In FIG. 8, as in FIG. 7, the R and B signals are out of phase with the G signal in the vertical direction of 1/2 line.
Luminance signals Y m-1 , Y m , ... And color difference signals (RY) m-1 , (RY) m , ... And (B-
Y) m-1 , (BY) m , ... As shown in FIG. 8, each color signal R m-1 , G m-1 , B m-1 and R m , G m ,
Using B m as (Equation 8), the luminance signals Y m-1 and Y m and the color difference signals (RY) m-1 , (RY) m, and (BY) m-1 (( B-
Y) m is shown in (Equation 9).
【００４１】[0041]
【数８】 [Equation 8]
【００４２】[0042]
【数９】 [Equation 9]
【００４３】上記のＹmー1のマトリクス演算をＹ１マト
リクス回路６０５が、Ｙmのマトリクス演算をＹ２マト
リクス回路６０６が行う。また同様に、(Ｒ−Ｙ)mー1，
(Ｂ−Ｙ)mー1のマトリクス演算をＣ１マトリクス回路６
０７が、(Ｒ−Ｙ)m，(Ｂ−Ｙ)mのマトリクス演算をＣ２
マトリクス回路６０８が行う。また、Ｃ１及びＣ２マト
リクスでは(Ｒ−Ｙ)信号と(Ｂ−Ｙ)信号とを間引き後に
時分割で出力する。以上の動作を行う図１のディジタル
信号処理回路１０６の出力信号を図９に示す。図９での
例えば(Ｙm-1,1)は(ｍ−１)ラインの第１画素の輝度信
号を表わしている。図９において、色信号は色差信号が
２画素毎に間引かれて時系列化されている場合を示して
いる。同図において、Ｙ１信号として(ｍ−１)ライン、
Ｙ２信号としてｍライン信号が、それぞれ出力してい
る。The Y1 matrix circuit 605 performs the Y m-1 matrix calculation and the Y 2 matrix circuit 606 performs the Y m matrix calculation. Similarly, (RY) m-1 ,
(BY) m-1 matrix operation is performed by C1 matrix circuit 6
07 is the matrix operation of (RY) m , (BY) m
The matrix circuit 608 performs this. In the C1 and C2 matrices, the (RY) signal and the (BY) signal are thinned out and then output in a time division manner. FIG. 9 shows an output signal of the digital signal processing circuit 106 of FIG. 1 which performs the above operation. For example, (Y m-1,1 ) in FIG. 9 represents the luminance signal of the first pixel on the (m-1) line. In FIG. 9, the color signals show the case where the color difference signals are chronologically thinned out every two pixels. In the figure, as the Y1 signal, the (m-1) line,
The m-line signal is output as the Y2 signal.
【００４４】次に、図１におけるディジタル信号処理回
路１０６の出力信号は、エンコーダ回路１１０によって
テレビジョン信号（ＴＶ１）に変換され動画として出力
する。また、ディジタル信号処理回路１０６の出力信号
はフィールドメモリ制御回路１０８の制御により任意の
瞬間の画像をそれぞれフィールドメモリ１０７に記憶さ
れ、Ｙ１及びＣ１信号から構成される第１フィールド信
号と、Ｙ２及びＣ２信号から構成される第２フィールド
信号として時系列に輝度信号Ｙ３及び色差信号Ｃ３とし
て出力され、さらに、エンコーダ回路１１１によってＹ
３信号及びＣ３信号はテレビジョン信号（ＴＶ２）に変
換され静止画として出力する。Next, the output signal of the digital signal processing circuit 106 in FIG. 1 is converted into a television signal (TV1) by the encoder circuit 110 and output as a moving image. The output signal of the digital signal processing circuit 106 is an image at an arbitrary moment stored in the field memory 107 under the control of the field memory control circuit 108, and the first field signal composed of the Y1 and C1 signals and the Y2 and C2 signals. A luminance signal Y3 and a color difference signal C3 are output in time series as a second field signal composed of signals, and the encoder circuit 111 further outputs Y.
The 3 signal and the C3 signal are converted into a television signal (TV2) and output as a still image.
【００４５】これを図１０を用いて説明する。図１０に
おいて、(a)はＹ１及びＣ１信号が表わす空間位置を示
し、(b)はＹ２及びＣ２信号が表わす空間位置を示し、
(c)はＹ１，Ｙ２及びＣ１，Ｃ２信号が表わす空間位置
を示している。図１０(a)のＹ１及びＣ１信号と(b)のＹ
２及びＣ２信号は、図９に示したようにディジタル信号
処理回路１０６から同時に毎フィールド出力する。そこ
で、上記のテレビジョン信号（ＴＶ１）はＹ１信号とＣ
１信号から構成され動画として出力され、Ｙ３及びＣ３
信号は第１フィールド信号として(a)の位置のＹ１及び
Ｃ１信号を出力し、第２フィールド信号として(b)の位
置のＹ２及びＣ２信号を出力し、第１及び第２のフィー
ルド信号は高画質のフレーム静止画を構成している。ま
た、テレビジョン信号（ＴＶ２）はＹ３信号とＣ３信号
を合成してコンポジット信号として第１及び第２のフィ
ールド信号が高画質のフレーム静止画を構成している。This will be described with reference to FIG. In FIG. 10, (a) shows the spatial position represented by the Y1 and C1 signals, (b) shows the spatial position represented by the Y2 and C2 signals,
(c) shows the spatial position represented by the Y1, Y2 and C1, C2 signals. Y1 and C1 signals of FIG. 10 (a) and Y of FIG. 10 (b)
The 2 and C2 signals are simultaneously output from the digital signal processing circuit 106 in each field as shown in FIG. Therefore, the television signal (TV1) is the Y1 signal and the C signal.
It is composed of one signal and is output as a moving image. Y3 and C3
The signal outputs the Y1 and C1 signals at the position (a) as the first field signal and the Y2 and C2 signals at the position (b) as the second field signal, and the first and second field signals are high. It constitutes a frame-quality still image. Further, the television signal (TV2) is a composite signal obtained by synthesizing the Y3 signal and the C3 signal, and the first and second field signals constitute a high-quality frame still image.
【００４６】以上のように本実施例によれば、Ｙ１，Ｙ
２及びＣ１，Ｃ２信号を作成するディジタル信号処理回
路１０６とフィールドメモリ回路１０７及びフィールド
メモリ制御回路１０８を備えることによって、フレーム
信号の位置関係にある輝度信号及び色差信号を作成し、
同一時刻のフレーム信号を構成する２つのフィールド信
号を得ることが可能である。As described above, according to this embodiment, Y1, Y
By providing a digital signal processing circuit 106 for generating 2 and C1 and C2 signals, a field memory circuit 107 and a field memory control circuit 108, a luminance signal and a color difference signal in a positional relationship of a frame signal are generated,
It is possible to obtain two field signals that form frame signals at the same time.
【００４７】図１１は本発明の第２の実施例を示す水平
ライン補間機能付き撮像装置のブロック図である。同図
において、構成要素１１０１〜１１０８及び１１１０と
１１１１は図１の構成要素１０１〜１０８及び１１０と
１１１と同様であり、異なるのは垂直内挿SW.回路１１
１２と上記回路を総合的に制御するシステム制御回路１
１０９である。このように構成されたフレーム静止画作
成機能付き撮像装置について、以下異なる点を中心に説
明する。FIG. 11 is a block diagram of an image pickup apparatus having a horizontal line interpolation function showing a second embodiment of the present invention. In the figure, components 1101 to 1108 and 1110 and 1111 are the same as the components 101 to 108 and 110 and 111 in FIG. 1, except that the vertical interpolation SW.
12 and system control circuit 1 for comprehensively controlling the above circuits
It is 109. The image pickup apparatus having the frame still image creating function configured in this manner will be described below focusing on different points.
【００４８】図１１において、静止画作成処理を行わな
い場合は、垂直内挿SW.回路１１１２はoff状態となり、
システム制御回路１１０９、駆動制御回路１１０３及び
撮像素子駆動回路１１０２を経て撮像素子部１１０１は
Ｒ，Ｇ，Ｂ各信号の垂直位相の合致した通常の駆動動作
を行う。他方、静止画作成機能によって静止画処理を行
う場合は、垂直内挿SW.回路１１１２はon状態となり、
システム制御回路１１０９、駆動制御回路１１０３及び
撮像素子駆動回路１１０２を経て撮像素子部１１０１は
第１の実施例の図２及び図３で示した手段によってＲ，
Ｂ信号とＧ信号の垂直位相が異なる駆動動作を行う。In FIG. 11, when the still image creating process is not performed, the vertical interpolation SW. Circuit 1112 is turned off,
After passing through the system control circuit 1109, the drive control circuit 1103, and the image sensor drive circuit 1102, the image sensor section 1101 performs a normal drive operation in which the vertical phases of the R, G, and B signals match. On the other hand, when the still image processing is performed by the still image creating function, the vertical interpolation SW. Circuit 1112 is turned on,
After passing through the system control circuit 1109, the drive control circuit 1103, and the image pickup device drive circuit 1102, the image pickup device section 1101 uses the means shown in FIGS. 2 and 3 of the first embodiment for R,
A driving operation is performed in which the vertical phases of the B signal and the G signal are different.
【００４９】このように構成された本実施例のフレーム
静止画作成機能付き撮像装置において、静止画作成処理
を行わない信号処理の場合は、空間位置（位相）が合致
しているので、色信号に対しての位相合わせを必要とせ
ず、垂直方向のＬＰＦ処理を行う必要もないので、高域
周波数特性は劣化しない。また、フレーム静止画作成処
理を行う信号処理の場合は第１の実施例と同様に、ディ
ジタル信号処理回路１１０６によってＹ１，Ｙ２及びＣ
１，Ｃ２信号を作成し、フィールドメモリ回路１１０７
及びフィールドメモリ制御回路１１０８がフレーム静止
画を出力することが可能である。In the image pickup apparatus with the frame still image creating function of the present embodiment thus configured, in the case of the signal processing in which the still image creating process is not performed, the spatial position (phase) is matched, so that the color signal is obtained. Since there is no need to perform phase matching with respect to, and there is no need to perform LPF processing in the vertical direction, the high frequency characteristic does not deteriorate. Further, in the case of the signal processing for performing the frame still image creation processing, as in the first embodiment, the digital signal processing circuit 1106 controls Y1, Y2 and C.
1 and C2 signals are generated, and the field memory circuit 1107
The field memory control circuit 1108 can output a frame still image.
【００５０】以上のように本実施例によれば、駆動制御
回路１１０３及び垂直内挿SW.回路１１１２を備えるこ
とにより、静止画処理を行わないときは垂直解像度劣化
の無い高解像度の映像が得られ、静止画処理を行うとき
は同一時刻のフレーム信号を構成する２つのフィールド
信号を得ることが可能である。As described above, according to this embodiment, by providing the drive control circuit 1103 and the vertical interpolation SW. Circuit 1112, a high-resolution image without deterioration in vertical resolution can be obtained when the still image processing is not performed. Therefore, when performing still image processing, it is possible to obtain two field signals that form frame signals at the same time.
【００５１】なお、上記実施例において３つの色信号
Ｒ，Ｇ，Ｂの位相をずらすために撮像素子の駆動制御を
行っているが、駆動制御に加えて例えば３つの色信号を
得るための３色分解プリズムに固体撮像素子を接着固定
する際にその位置を従来とは異なり垂直方向にずらせて
接着する、または３色分解プリズム内部の屈折率を操作
して光の光路を曲げることにより色信号の位相をずらす
ことも考えられる。また、この場合、ｐ１，ｐ２，ｐ３
の範囲は０以上１未満としたがこれに限るものではな
く、例えばｐ１＝１.５とすることも可能であり、この
場合はｐ１＝０.５とした場合と同様の効果が得られる
（ｐ２，ｐ３に関しても同様）ことは明らかである。In the above embodiment, the drive control of the image pickup device is performed in order to shift the phases of the three color signals R, G, B, but in addition to the drive control, for example, 3 for obtaining three color signals. When the solid-state image sensor is fixedly bonded to the color separation prism, the position of the solid-state image sensor is shifted in the vertical direction, which is different from the conventional case, or the refractive index inside the three-color separation prism is manipulated to bend the light path of the color signal. It is also possible to shift the phase of. In this case, p1, p2, p3
The range of 0 is set to 0 or more and less than 1, but not limited to this. For example, it is possible to set p1 = 1.5, and in this case, the same effect as when p1 = 0.5 is obtained ( The same applies to p2 and p3).
【００５２】また、上記実施例において３つの色信号は
固体撮像素子出力信号の場合を説明したが、フィールド
メモリまたはフレームメモリ等に記憶された信号に対し
ても同様であり、この場合、垂直方向の位相をシフトさ
せる手段として、メモリ読み出し制御を行うことができ
る。Further, although the case where the three color signals are the output signals of the solid-state image pickup device has been described in the above embodiment, the same applies to the signals stored in the field memory, the frame memory or the like. Memory read control can be performed as a means for shifting the phase of the.
【００５３】また、上記実施例において撮像素子部に関
してはＲ，Ｇ，Ｂ信号を出力することのみを示したが、
その構成としては３つの固体撮像素子を有し、それぞれ
Ｒ，Ｇ，Ｂ信号を得る３板式撮像装置や、２つの撮像素
子を有し一方の撮像素子はＧ信号、他方の撮像素子はＲ
信号及びＢ信号を得る２板式撮像装置の構成が考えられ
る。Further, in the above-mentioned embodiment, only the output of R, G, B signals is shown for the image pickup device section.
As its constitution, it has three solid-state image pickup devices and obtains R, G, and B signals respectively, and a three-plate type image pickup device, and two image pickup devices having one image pickup device for G signal and the other image pickup device for R signal.
A configuration of a two-plate type image pickup device for obtaining a signal and a B signal can be considered.
【００５４】また、上記実施例において、３つの色信号
は、Ｒ，Ｇ，Ｂとしたがこれに限るものではなく、例え
ばイエロー，シアン，マゼンタの３つの色信号を使用す
ることも可能である。In the above embodiment, the three color signals are R, G and B, but the present invention is not limited to this. For example, three color signals of yellow, cyan and magenta can be used. .
【００５５】また、上記実施例において、フィールドメ
モリ回路はフィールドメモリ制御回路の制御によって任
意の瞬間の画像を記録するとともに静止画として出力す
る機能を有する説明だけを行ったが、その他の点例えば
記録可能な画像数はメモリ容量によって決定、記録する
任意の瞬間を指示する機能や画像の更新方法等はシステ
ム制御回路とフィールドメモリ制御回路を通じたSW.の
設置等によって構成することができるので、ここでの説
明は省略する。Further, in the above embodiment, the field memory circuit is described as having a function of recording an image at an arbitrary moment and outputting it as a still image under the control of the field memory control circuit. The number of possible images is determined by the memory capacity, and the function of instructing an arbitrary moment to record and the image updating method can be configured by installing SW. Through the system control circuit and field memory control circuit. The description of is omitted.
【００５６】また、上記実施例において、出力形態とし
てインタレース方式の現行テレビジョン信号に合う場合
を説明したが、ノンインタレース方式のテレビジョン対
応の動画出力としてフレーム動画信号（Ｙ１，Ｙ２及び
Ｃ１，Ｃ２信号）を出力する、静止画用出力としてプリ
ンタの入力方式等に合わせて１フレーム画像を出力する
こともできる。In the above embodiment, the case where the output form conforms to the current television signal of the interlace system has been described, but the frame moving image signals (Y1, Y2 and C1) are output as the moving image output corresponding to the television of the non-interlace system. , C2 signal), and one frame image can be output as a still image output in accordance with the input method of the printer.
【００５７】さらに、上記実施例においては擬似フレー
ム信号（補間により作成したフレーム位置信号）として
Ｙ１，Ｙ２信号及びＣ１，Ｃ２信号を出力する場合を説
明したが、これに限ることなくＲ，Ｇ，Ｂの各信号でＲ
１，Ｒ２，Ｇ１，Ｇ２，Ｂ１，Ｂ２の擬似フレーム信号
を出力する、または、人間の目の解像度に対する感度を
考慮してＹ信号は擬似フレーム信号、Ｃ信号は通常のフ
ィールド信号を出力する場合等もある。Further, in the above-described embodiment, the case where Y1, Y2 signals and C1, C2 signals are output as the pseudo frame signals (frame position signals created by interpolation) has been described, but the present invention is not limited to this. R for each B signal
1, R2, G1, G2, B1, B2 pseudo frame signals are output, or Y signals are pseudo frame signals and C signals are normal field signals in consideration of the sensitivity to the resolution of human eyes. And so on.
【００５８】[0058]
【発明の効果】以上のように本発明は、３つの色信号を
得る手段（例えば複数の固体撮像素子）と、３つの色信
号のうちの１つの色信号に対し残り２つの色信号の垂直
方向の位相を２つの信号でそれぞれ異なる一定ピッチシ
フトさせる位相シフト部と、擬似フレーム信号を得るフ
レーム演算回路と、フレーム演算回路出力信号からフレ
ーム静止画像を得るフレーム静止画回路を備え、この構
成により２つの輝度信号と２つの色信号から静止画を作
成することにより、フレーム演算回路出力が擬似フレー
ム信号となり、高画質なフレーム静止画作成を行うこと
が可能である。As described above, according to the present invention, a means for obtaining three color signals (for example, a plurality of solid-state image pickup elements) and one color signal of the three color signals and the remaining two color signals are perpendicular to each other. A phase shift unit that shifts the phase of the direction in two signals by different fixed pitches, a frame operation circuit that obtains a pseudo frame signal, and a frame still image circuit that obtains a frame still image from the output signal of the frame operation circuit are provided. By creating a still image from two luminance signals and two color signals, the output of the frame arithmetic circuit becomes a pseudo frame signal, and it is possible to create a high-quality frame still image.
【００５９】また、本発明は、駆動制御回路及び垂直内
挿SW.回路を備えることにより、静止画処理を行わない
ときは垂直解像度劣化の無い高解像度の映像が得られ、
静止画処理を行うときは同一時刻のフレーム信号を構成
する２つのフィールド信号を得ることが可能である。Further, according to the present invention, by providing the drive control circuit and the vertical interpolation SW. Circuit, a high-resolution image free from vertical resolution deterioration can be obtained when the still image processing is not performed.
When performing still image processing, it is possible to obtain two field signals that form frame signals at the same time.
【図１】本発明の第１の実施例におけるフレーム静止画
作成機能付き撮像装置の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of an image pickup apparatus with a frame still image creating function according to a first embodiment of the present invention.
【図２】同第１の実施例における撮像素子部のフレーム
蓄積駆動制御の動作を説明するための説明図FIG. 2 is an explanatory diagram for explaining an operation of frame accumulation drive control of the image pickup device section in the first embodiment.
【図３】同第１の実施例における撮像素子部のフィール
ド蓄積駆動制御の動作を説明するための説明図FIG. 3 is an explanatory diagram for explaining an operation of field accumulation drive control of the image pickup device section in the first embodiment.
【図４】同第１の実施例におけるフレーム静止画作成機
能付き撮像装置の信号処理説明図FIG. 4 is an explanatory diagram of signal processing of the image pickup apparatus with a frame still image creating function according to the first embodiment.
【図５】同第１の実施例におけるフレーム静止画作成機
能付き撮像装置のディジタル信号処理回路の内部構成を
示すブロック図FIG. 5 is a block diagram showing an internal configuration of a digital signal processing circuit of the image pickup apparatus with a frame still image creating function according to the first embodiment.
【図６】同第１の実施例におけるフレーム静止画作成機
能付き撮像装置のディジタル信号処理回路の内部構成を
示すブロック図FIG. 6 is a block diagram showing an internal configuration of a digital signal processing circuit of the image pickup apparatus with a frame still image creating function according to the first embodiment.
【図７】図６におけるディジタル信号処理回路の動作を
説明するための説明図FIG. 7 is an explanatory diagram for explaining the operation of the digital signal processing circuit in FIG.
【図８】図６におけるディジタル信号処理回路の他の動
作例を説明するための説明図8 is an explanatory diagram for explaining another operation example of the digital signal processing circuit in FIG.
【図９】図６におけるディジタル信号処理回路の出力信
号の説明図9 is an explanatory diagram of an output signal of the digital signal processing circuit in FIG.
【図１０】図６におけるディジタル信号処理回路の出力
信号の他の説明図10 is another explanatory diagram of the output signal of the digital signal processing circuit in FIG.
【図１１】本発明の第２の実施例におけるフレーム静止
画作成機能付き撮像装置の構成を示すブロック図FIG. 11 is a block diagram showing a configuration of an image pickup apparatus with a frame still image creating function according to a second embodiment of the present invention.
【図１２】従来例の静止画作成機能を有する撮像装置の
構成を示すブロック図FIG. 12 is a block diagram showing a configuration of an image pickup apparatus having a conventional still image creating function.
【図１３】従来例の擬似フレーム信号作成機能付き撮像
装置の構成を示すブロック図FIG. 13 is a block diagram showing a configuration of a conventional image pickup apparatus with a pseudo frame signal generation function.
【図１４】図１２におけるディジタル信号処理回路の内
部構成を示すブロック図14 is a block diagram showing the internal configuration of the digital signal processing circuit in FIG.
【図１５】従来例の擬似フレーム信号作成機能付き撮像
装置の動作を説明するための説明図FIG. 15 is an explanatory diagram for explaining the operation of a conventional image pickup apparatus with a pseudo frame signal generation function.
１０１，１１０１ 撮像素子部 １０２，１１０２ 撮像素子駆動回路 １０３，１１０３ 駆動制御回路 １０４，１１０４ アナログ信号処理回路 １０５，１１０５ アナログ−ディジタル変換回路 １０６，１１０６ ディジタル信号処理回路 １０７ フィールドメモリ回路 １０８ フィールドメモリ制御回路 １０９，１１０９ システム制御回路 １１０，１１１，１１１０，１１１１ エンコーダ回路 ５０１，６０１ １Ｈラインメモリ ５０２，６０２ 加算器 ５０３，６０３ 1/2アンプ回路 ５０４ 輝度信号マトリクス回路 ５０５ 色信号マトリクス回路 ６０５ Ｙ１マトリクス回路 ６０６ Ｙ２マトリクス回路 ６０７ Ｃ１マトリクス回路 ６０８ Ｃ２マトリクス回路 ６０９ マトリクス回路 ６１０ 輝度信号処理回路 ６１１ 色信号処理回路 １１１２ 垂直内挿SW.回路 101, 1101 Image sensor part 102, 1102 Image sensor drive circuit 103, 1103 Drive control circuit 104, 1104 Analog signal processing circuit 105, 1105 Analog-digital conversion circuit 106, 1106 Digital signal processing circuit 107 Field memory circuit 108 Field memory control circuit 109, 1109 system control circuit 110, 111, 1110, 1111 encoder circuit 501, 601 1H line memory 502, 602 adder 503, 603 1/2 amplifier circuit 504 brightness signal matrix circuit 505 color signal matrix circuit 605 Y1 matrix circuit 606 Y2 Matrix circuit 607 C1 matrix circuit 608 C2 matrix circuit 609 matrix circuit 610 luminance signal processing circuit 611 color signal processing circuit 1112 Straight interpolation SW. Circuit
Claims (19)
を得る手段と、 前記色信号Ｃ１に対して前記色信号Ｃ２の垂直方向の位
相を一定ピッチｐ１だけシフトさせる第１の垂直位相シ
フト部と、 前記色信号Ｃ３の垂直方向の位相を一定ピッチｐ２だけ
シフトさせる第２の垂直位相シフト部と、 前記色信号Ｃ１と垂直方向に位相シフトされた色信号Ｃ
２，Ｃ３から擬似フレーム信号を得るフレーム演算回路
と、前記フレーム演算回路出力信号からフレーム静止画
像を得るフレーム静止画回路を備えたフレーム静止画作
成機能付き撮像装置。1. Three different color signals C1, C2 and C3.
A first vertical phase shifter for shifting the vertical phase of the color signal C2 with respect to the color signal C1 by a constant pitch p1, and the vertical phase of the color signal C3 with a constant pitch p2. A second vertical phase shifter that shifts the color signal C1 and a color signal C that is vertically phase-shifted with the color signal C1.
2. An image pickup apparatus having a frame still image creation function, comprising a frame operation circuit for obtaining a pseudo frame signal from C2 and C3, and a frame still image circuit for obtaining a frame still image from the output signal of the frame operation circuit.
を得る手段は、複数の固体撮像素子から構成されている
ことを特徴とする請求項１記載のフレーム画像作成機能
付き撮像装置。2. Three different color signals C1, C2 and C3
The image pickup device with a frame image creating function according to claim 1, wherein the means for obtaining the image pickup device comprises a plurality of solid-state image pickup devices.
る第１の固体撮像素子と、色信号Ｃ２を得る第２の固体
撮像素子と、色信号Ｃ３を得る第３の固体撮像素子から
なる請求項２記載のフレーム画像作成機能付き撮像装
置。3. A plurality of solid-state image pickup devices, a first solid-state image pickup device obtaining a color signal C1, a second solid-state image pickup device obtaining a color signal C2, and a third solid-state image pickup device obtaining a color signal C3. The image pickup apparatus with a frame image creating function according to claim 2.
る第１の固体撮像素子と、色信号Ｃ２及びＣ３を得る第
２の固体撮像素子からなる請求項２記載のフレーム画像
作成機能付き撮像装置。4. The frame image creating function according to claim 2, wherein the plurality of solid-state image pickup devices are composed of a first solid-state image pickup device for obtaining a color signal C1 and a second solid-state image pickup device for obtaining color signals C2 and C3. Imaging device.
は、３つの色信号Ｒ，Ｇ及びＢであることを特徴とする
請求項１〜４の何れか一つに記載のフレーム画像作成機
能付き撮像装置。5. Three different color signals C1, C2 and C3
Is the three color signals R, G and B, and the image pickup device with a frame image creating function according to any one of claims 1 to 4.
は、３つの色信号Ｒ，Ｇ及びＢであり、Ｃ１＝Ｇである
ことを特徴とする請求項１〜５の何れか一つに記載のフ
レーム画像作成機能付き撮像装置。6. Three different color signals C1, C2 and C3.
Is the three color signals R, G and B, and C1 = G, The image pickup apparatus with a frame image creating function according to claim 1.
＝ｐとしたことを特徴とする請求項１〜６の何れか一つ
に記載のフレーム画像作成機能付き撮像装置。7. The pitch p1 and the pitch p2 are defined as p1 = p2.
7. The image pickup apparatus with a frame image creating function according to claim 1, wherein: p.
≦ｐ１＜１、０≦ｐ２＜１であることを特徴とする請求
項１〜７の何れか一つに記載のフレーム画像作成機能付
き撮像装置。8. The value taken by the pitch p1 and the pitch p2 is 0.
The image pickup apparatus with a frame image creating function according to claim 1, wherein ≦ p1 <1 and 0 ≦ p2 <1.
像の１／２ライン分に相当する量であることを特徴とす
る請求項１〜８の何れか一つに記載のフレーム画像作成
機能付き撮像装置。9. The image pickup with a frame image creating function according to claim 1, wherein the pitches p1 and p2 are amounts corresponding to 1/2 line of one field image. apparatus.
直位相シフト部は、複数の固体撮像素子を駆動する駆動
回路を制御する駆動制御回路を含む構成であることを特
徴とする請求項１〜９の何れか一つに記載のフレーム画
像作成機能付き撮像装置。10. The first vertical phase shift unit and the second vertical phase shift unit are configured to include a drive control circuit that controls a drive circuit that drives a plurality of solid-state image pickup devices. The imaging device with a frame image production function as described in any one of 1 to 9.
直位相シフト部は、複数の固体撮像素子の取り付け位置
を空間的に一定ピッチｐ１及びｐ２だけ垂直方向にずら
して配置することを特徴とする請求項１〜９の何れか一
つに記載のフレーム画像作成機能付き撮像装置。11. The first vertical phase shift section and the second vertical phase shift section are arranged such that the mounting positions of a plurality of solid-state image pickup devices are spatially shifted by a fixed pitch p1 and p2 in the vertical direction. The image pickup device with a frame image creating function according to claim 1.
直位相シフト部は、複数の固体撮像素子を駆動する駆動
回路を制御する駆動制御回路と、複数の固体撮像素子の
取り付け位置を空間的に一定ピッチ垂直方向にずらして
配置することとを含む構成であることを特徴とする請求
項１〜９の何れか一つに記載のフレーム画像作成機能付
き撮像装置。12. The first vertical phase shift unit and the second vertical phase shift unit space a drive control circuit that controls a drive circuit that drives a plurality of solid-state image pickup devices and a mounting position of the plurality of solid-state image pickup devices. 10. The image pickup apparatus with a frame image generating function according to claim 1, wherein the image pickup apparatus has a frame image generating function.
を行い、同一時に前記複数の撮像素子の一部の撮像素子
に対してoddフィールド読み出しを行い、残りの撮像素
子に対してevenフィールド読み出しを行うことを特徴と
する請求項１０記載のフレーム画像作成機能付き撮像装
置。13. A drive control circuit performs frame accumulation drive control, performs odd field reading on some of the plurality of image sensors at the same time, and even field reading on the remaining image sensors. The image pickup device with a frame image creating function according to claim 10.
御を行い、同一時に前記複数の撮像素子の一部の撮像素
子に対してoddフィールド読み出しを行い、残りの撮像
素子に対してevenフィールド読み出しを行うことを特徴
とする請求項１０記載のフレーム画像作成機能付き撮像
装置。14. A drive control circuit performs field accumulation drive control, performs odd field reading on a part of the plurality of image pickup devices at the same time, and performs even field reading on the remaining image pickup devices. The image pickup device with a frame image creating function according to claim 10.
つの色信号Ｃ１，Ｃ２及びＣ３から複数の信号を作成
し、この複数の信号がフレーム信号の位置関係にあるこ
とを特徴とする請求項１〜１４の何れか一つに記載のフ
レーム静止画作成機能付き撮像装置。15. The frame arithmetic circuit comprises three phase difference circuits.
15. A plurality of signals are created from one color signal C1, C2, and C3, and the plurality of signals are in a positional relationship of the frame signals, the frame still image creation according to any one of claims 1 to 14. Imaging device with functions.
つの色信号Ｃ１，Ｃ２及びＣ３から輝度信号あるいは色
差信号を作成し、少なくとも輝度信号は複数の信号であ
り、この複数の輝度信号がフレーム信号を構成するフィ
ールド信号の位置関係にあることを特徴とする請求項１
〜１５の何れか一つに記載のフレーム静止画作成機能付
き撮像装置。16. The frame arithmetic circuit comprises three phase difference circuits.
A luminance signal or a color difference signal is created from two color signals C1, C2, and C3, and at least the luminance signal is a plurality of signals, and the plurality of luminance signals are in a positional relationship of field signals forming a frame signal. Claim 1
15. An image pickup apparatus with a frame still image creating function according to any one of items 1 to 15.
回路出力信号から第１のフィールド画像信号と第２のフ
ィールド画像信号を作成することを特徴とする請求項１
〜１６の何れか一つに記載のフレーム静止画作成機能付
き撮像装置。17. The frame still image circuit creates a first field image signal and a second field image signal from a frame operation circuit output signal.
16. An imaging device with a frame still image creation function according to any one of 16 to 16.
回路出力信号から１フィールド期間にフレーム本数走査
線を有する画像信号を作成することを特徴とする請求項
１〜１７の何れか一つに記載のフレーム静止画作成機能
付き撮像装置。18. The frame still image circuit creates an image signal having a number of frame scanning lines in one field period from the output signal of the frame arithmetic circuit, according to any one of claims 1 to 17. Imaging device with frame still image creation function.
３を得る複数の固体撮像素子と、前記固体撮像素子を駆
動する複数の撮像素子駆動回路と、前記撮像素子駆動回
路を制御する駆動制御回路と、垂直内挿選択回路を有
し、 前記垂直内挿選択回路により、垂直内挿on時は前記駆動
制御回路が、前記撮像素子駆動回路を制御して前記色信
号Ｃ１に対して前記色信号Ｃ２の垂直方向の位相を一定
ピッチｐ１だけシフトさせ、かつ前記色信号Ｃ３の垂直
方向の位相を一定ピッチｐ２だけシフトさせ、垂直内挿
off時は前記駆動制御回路が、前記撮像素子駆動回路を
制御して前記色信号Ｃ１，Ｃ２，Ｃ３の垂直方向の位相
を一致させ、 垂直内挿on時は前記色信号Ｃ１と前記垂直方向に位相シ
フトされた色信号Ｃ２，Ｃ３から補間処理により補間水
平ライン信号を得、 前記色信号Ｃ１と垂直方向に位相シフトされた色信号Ｃ
２，Ｃ３から擬似フレーム信号を得るフレーム演算回路
と、前記フレーム演算回路出力信号からフレーム静止画
像を得るフレーム静止画回路を備えたフレーム静止画作
成機能付き撮像装置。19. Three different color signals C1, C2 and C
3, a plurality of solid-state image pickup devices, a plurality of image pickup device drive circuits that drive the solid-state image pickup device, a drive control circuit that controls the image pickup device drive circuit, and a vertical interpolation selection circuit. By the insertion selection circuit, when the vertical interpolation is on, the drive control circuit controls the image pickup element drive circuit to shift the phase of the color signal C2 in the vertical direction with respect to the color signal C1 by a fixed pitch p1. In addition, the phase of the color signal C3 in the vertical direction is shifted by a constant pitch p2, and vertical interpolation is performed.
When off, the drive control circuit controls the image pickup element drive circuit to match the phases of the color signals C1, C2, and C3 in the vertical direction. An interpolating horizontal line signal is obtained from the phase-shifted color signals C2 and C3 by interpolation processing, and the color signal C1 is vertically phase-shifted with the color signal C1.
2. An image pickup apparatus having a frame still image creation function, comprising a frame operation circuit for obtaining a pseudo frame signal from C2 and C3, and a frame still image circuit for obtaining a frame still image from the output signal of the frame operation circuit.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015171A JP3064721B2 (en) | 1993-02-02 | 1993-02-02 | Imaging device with frame image creation function |
| EP93916186A EP0605738B1 (en) | 1992-07-22 | 1993-07-19 | Imaging device with horizontal line interpolation function |
| DE69327895T DE69327895T2 (en) | 1992-07-22 | 1993-07-19 | IMAGE RECORDING DEVICE WITH INTERPOLATION FUNCTION OF THE HORIZONTAL LINES |
| PCT/JP1993/001002 WO1994003015A1 (en) | 1992-07-22 | 1993-07-19 | Imaging device with horizontal line interpolation function |
| US08/211,151 US5532742A (en) | 1992-07-22 | 1993-07-19 | Image pickup apparatus with horizontal line interpolation function having three image pickup units shifted in vertical phase from one another |
| US08/473,007 US5602588A (en) | 1992-07-22 | 1995-06-07 | Image pickup apparatus having a horizontal line interpolation function |
| US08/609,845 US5798792A (en) | 1992-07-22 | 1996-03-01 | Image pickup apparatus with horizontal line interpolation function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015171A JP3064721B2 (en) | 1993-02-02 | 1993-02-02 | Imaging device with frame image creation function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06233316A true JPH06233316A (en) | 1994-08-19 |
| JP3064721B2 JP3064721B2 (en) | 2000-07-12 |
Family
ID=11881368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5015171A Expired - Fee Related JP3064721B2 (en) | 1992-07-22 | 1993-02-02 | Imaging device with frame image creation function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064721B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455889B2 (en) * | 1997-11-07 | 2002-09-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device having memory cells each having a conductive body of booster plate and a method for manufacturing the same |
| US9967464B2 (en) | 2015-03-09 | 2018-05-08 | Canon Kabushiki Kaisha | Image reproducing apparatus, image reproducing method, and storage medium |
-
1993
- 1993-02-02 JP JP5015171A patent/JP3064721B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455889B2 (en) * | 1997-11-07 | 2002-09-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device having memory cells each having a conductive body of booster plate and a method for manufacturing the same |
| US9967464B2 (en) | 2015-03-09 | 2018-05-08 | Canon Kabushiki Kaisha | Image reproducing apparatus, image reproducing method, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3064721B2 (en) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602588A (en) | Image pickup apparatus having a horizontal line interpolation function | |
| JP3991543B2 (en) | Imaging device | |
| JP3704238B2 (en) | Imaging device | |
| JP2003338988A (en) | Imaging device | |
| JP2009253667A (en) | Moving image processing device, moving image processing method, and moving image processing program | |
| JPH07203318A (en) | Image pickup device | |
| JP3064721B2 (en) | Imaging device with frame image creation function | |
| JP7022544B2 (en) | Image processing equipment and methods, and imaging equipment | |
| JP3134513B2 (en) | Imaging device with horizontal line interpolation function | |
| JP2000299810A (en) | Image pickup device | |
| JP3134515B2 (en) | Imaging device with horizontal line interpolation function | |
| JP2002359856A (en) | Data conversion circuit and digital camera | |
| JP3134514B2 (en) | Imaging device with horizontal line interpolation function | |
| JP3535623B2 (en) | Color imaging device | |
| JP3024370B2 (en) | Imaging device with horizontal line interpolation function | |
| JP3463695B2 (en) | Imaging equipment | |
| JP2002330283A (en) | Method and device for converting resolution | |
| JP3024437B2 (en) | Image motion compensation device | |
| JP2000261817A (en) | Image pickup device | |
| JPH06253202A (en) | Memory circuit and image pickup device | |
| JP4478934B2 (en) | Image signal processing device | |
| JP3397398B2 (en) | Imaging device | |
| JPH07162874A (en) | Single ccd high-sensitivity color camera apparatus | |
| JP2007166319A (en) | Imaging unit and imaging apparatus | |
| JP2005175571A (en) | Imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |