JPH06233277A - 画像符号化装置 - Google Patents
画像符号化装置Info
- Publication number
- JPH06233277A JPH06233277A JP1866993A JP1866993A JPH06233277A JP H06233277 A JPH06233277 A JP H06233277A JP 1866993 A JP1866993 A JP 1866993A JP 1866993 A JP1866993 A JP 1866993A JP H06233277 A JPH06233277 A JP H06233277A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- motion
- lsi
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 低価格の画像符号化装置を提供することにあ
る。 【構成】 動き検出部とフレーム間差分器とＤＣＴ部と
可変長符号化器とを１つのＬＳＩで構成する画像符号化
装置において、現フレームのＹ信号とＣ信号のブロック
を格納するＲＡＭＣと、前フレームのＹ信号のブロック
探索領域を格納するＲＡＭＲと、検出された動きベクト
ルに対応するＹ信号とＣ信号のブロックを格納するＲＡ
ＭＢとを備え、ＲＡＭＣとＲＡＭＲとに前記映像信号を
入力する処理と、ＲＡＭＣとＲＡＭＲに格納されている
Ｙ信号を動き検出手段を用いて動き検出する処理と、Ｒ
ＡＭＣとＲＡＭＢに格納されているＹ信号とＣ信号を用
いてフレーム間予測手段と変換符号化手段により符号化
する処理と、符号化結果を出力する処理とを連続するマ
クロブロックごとに、同時並行的に動作させる。
る。 【構成】 動き検出部とフレーム間差分器とＤＣＴ部と
可変長符号化器とを１つのＬＳＩで構成する画像符号化
装置において、現フレームのＹ信号とＣ信号のブロック
を格納するＲＡＭＣと、前フレームのＹ信号のブロック
探索領域を格納するＲＡＭＲと、検出された動きベクト
ルに対応するＹ信号とＣ信号のブロックを格納するＲＡ
ＭＢとを備え、ＲＡＭＣとＲＡＭＲとに前記映像信号を
入力する処理と、ＲＡＭＣとＲＡＭＲに格納されている
Ｙ信号を動き検出手段を用いて動き検出する処理と、Ｒ
ＡＭＣとＲＡＭＢに格納されているＹ信号とＣ信号を用
いてフレーム間予測手段と変換符号化手段により符号化
する処理と、符号化結果を出力する処理とを連続するマ
クロブロックごとに、同時並行的に動作させる。
Description
【０００１】
【産業上の利用分野】本発明は、輝度信号と色差信号と
から構成される映像信号の符号化を行う画像符号化装置
に関する。
から構成される映像信号の符号化を行う画像符号化装置
に関する。
【０００２】
【従来の技術】画像符号化は、国際標準としてＪＰＥ
Ｇ、Ｈ．２６１、ＭＰＥＧが知られている。ＪＰＥＧ、
Ｈ．２６１、ＭＰＥＧのアルゴリズムは、例えば「マル
チメディア符号化の国際標準 安田浩著 丸善株式会社
１９９１年 ｐｐ．１４〜１５５」に記載されてい
る。これらの符号化方式では、輝度信号と色差信号とか
らなる画像を、ブロックと呼ぶ１画素８ビット、８画素
平方の６４画素単位に符号化する。以下、輝度信号をＹ
信号、色差信号をＣ信号と記す。動画像符号化方式であ
るＨ．２６１とＭＰＥＧでは、動き補償とフレーム間予
測と直交変換と可変長符号化が用いられている。動き補
償とフレーム間予測は、現フレームのＹ信号の１６画素
平方の４ブロックを前フレームの最もよく照合するブロ
ックを用いて情報量を削減するものであり、一般に動き
検出と動き補償するか否かの判定とフレーム間差分と前
フレーム画像の作成とで実現される。動き検出では、現
フレームＹ信号のブロックと前フレームのブロックとの
マッチングを、例えば、ブロック内の画素毎の絶対値差
分の総和で求め、探索領域から最もマッチングの良いベ
クトルを出力する。詳細は、特開平３−３４０９４４号
公報あるいは「ＴＶ画像のデジタル信号処理 吹抜 著
日刊工業新聞社１９８８年 ｐｐ．２０１〜２０７」
に記載がある。動き補償をするか否かの判定アルゴリズ
ムは例えば、「ＬＳＩロジック社Ｌ６４７６０ Ｉｎｔ
ｅｒ−Ｆｒａｍｅ Ｐｒｏｃｅｓｓｏｒデータブックｐ
ｐ．６」に記載されている。
Ｇ、Ｈ．２６１、ＭＰＥＧが知られている。ＪＰＥＧ、
Ｈ．２６１、ＭＰＥＧのアルゴリズムは、例えば「マル
チメディア符号化の国際標準 安田浩著 丸善株式会社
１９９１年 ｐｐ．１４〜１５５」に記載されてい
る。これらの符号化方式では、輝度信号と色差信号とか
らなる画像を、ブロックと呼ぶ１画素８ビット、８画素
平方の６４画素単位に符号化する。以下、輝度信号をＹ
信号、色差信号をＣ信号と記す。動画像符号化方式であ
るＨ．２６１とＭＰＥＧでは、動き補償とフレーム間予
測と直交変換と可変長符号化が用いられている。動き補
償とフレーム間予測は、現フレームのＹ信号の１６画素
平方の４ブロックを前フレームの最もよく照合するブロ
ックを用いて情報量を削減するものであり、一般に動き
検出と動き補償するか否かの判定とフレーム間差分と前
フレーム画像の作成とで実現される。動き検出では、現
フレームＹ信号のブロックと前フレームのブロックとの
マッチングを、例えば、ブロック内の画素毎の絶対値差
分の総和で求め、探索領域から最もマッチングの良いベ
クトルを出力する。詳細は、特開平３−３４０９４４号
公報あるいは「ＴＶ画像のデジタル信号処理 吹抜 著
日刊工業新聞社１９８８年 ｐｐ．２０１〜２０７」
に記載がある。動き補償をするか否かの判定アルゴリズ
ムは例えば、「ＬＳＩロジック社Ｌ６４７６０ Ｉｎｔ
ｅｒ−Ｆｒａｍｅ Ｐｒｏｃｅｓｓｏｒデータブックｐ
ｐ．６」に記載されている。
【０００３】直交変換符号化は、離散余弦変換（ＤＣ
Ｔ）が用いられており、ＤＣＴの演算方式は例えば「画
像符号化技術−ＤＣＴとその国際標準Ｋ．Ｒ．Ｒａｏ著
安田浩訳 オーム社１９９２年」に記載がある。可変
長符号化ではハフマン符号化が用いられる。
Ｔ）が用いられており、ＤＣＴの演算方式は例えば「画
像符号化技術−ＤＣＴとその国際標準Ｋ．Ｒ．Ｒａｏ著
安田浩訳 オーム社１９９２年」に記載がある。可変
長符号化ではハフマン符号化が用いられる。
【０００４】入力信号は、符号化方式によって規定があ
り、例えばＨ．２６１ではＣＩＦ信号（３６０×２８８
画素、１画素８ビット、毎秒３０フレーム）を入力と
し、マクロブロックと呼ぶＹ信号４ブロック、Ｃ信号２
ブロックごとに前記アルゴリズムを実行する。
り、例えばＨ．２６１ではＣＩＦ信号（３６０×２８８
画素、１画素８ビット、毎秒３０フレーム）を入力と
し、マクロブロックと呼ぶＹ信号４ブロック、Ｃ信号２
ブロックごとに前記アルゴリズムを実行する。
【０００５】これまでの画像符号化装置では、動き補償
のために動きベクトルを検出するＬＳＩ（以下、動き検
出ＬＳＩと呼ぶ）とＤＣＴを行うＬＳＩ（以下、ＤＣＴ
ＬＳＩと呼ぶ）とが別のＬＳＩになっているものが知ら
れている。
のために動きベクトルを検出するＬＳＩ（以下、動き検
出ＬＳＩと呼ぶ）とＤＣＴを行うＬＳＩ（以下、ＤＣＴ
ＬＳＩと呼ぶ）とが別のＬＳＩになっているものが知ら
れている。
【０００６】図３は、動き検出ＬＳＩとＤＣＴＬＳＩと
を用いた動画像符号化装置のＨ．２６１を実現するとき
の一般的な構成例を示している。図３の動画像符号化装
置は、現フレームメモリ３０１、現フレームメモリ３０
１に接続された、ブロック単位の差分を行う差分器３０
２、差分器３０２に接続された、係数値を変更すること
でＤＣＴと逆ＤＣＴが演算できるＤＣＴＬＳＩ３０３、
ＤＣＴＬＳＩ３０３に接続された、ＤＣＴ係数を量子化
する量子化器３０４、現フレームメモリ３０１に接続さ
れた動き検出ＬＳＩ３０５、量子化器３０４に接続され
た、量子化値をＤＣＴ係数にする逆量子化器３０６、逆
量子化器３０６に接続された、ブロックのＤＣＴ係数か
ら画素毎の値を逆ＤＣＴ演算によって求める逆ＤＣＴＬ
ＳＩ３０７、逆ＤＣＴＬＳＩ３０７から出力されたブロ
ックを格納する前フレームメモリ３０８、量子化器３０
４に接続された、量子化値をハフマン符号化する可変長
符号化器３０９、動き補償をするか否かの判定や、該判
定結果によって差分器のオンオフ制御や、量子化パラメ
ータの制御を行う制御部３１０を備えている。
を用いた動画像符号化装置のＨ．２６１を実現するとき
の一般的な構成例を示している。図３の動画像符号化装
置は、現フレームメモリ３０１、現フレームメモリ３０
１に接続された、ブロック単位の差分を行う差分器３０
２、差分器３０２に接続された、係数値を変更すること
でＤＣＴと逆ＤＣＴが演算できるＤＣＴＬＳＩ３０３、
ＤＣＴＬＳＩ３０３に接続された、ＤＣＴ係数を量子化
する量子化器３０４、現フレームメモリ３０１に接続さ
れた動き検出ＬＳＩ３０５、量子化器３０４に接続され
た、量子化値をＤＣＴ係数にする逆量子化器３０６、逆
量子化器３０６に接続された、ブロックのＤＣＴ係数か
ら画素毎の値を逆ＤＣＴ演算によって求める逆ＤＣＴＬ
ＳＩ３０７、逆ＤＣＴＬＳＩ３０７から出力されたブロ
ックを格納する前フレームメモリ３０８、量子化器３０
４に接続された、量子化値をハフマン符号化する可変長
符号化器３０９、動き補償をするか否かの判定や、該判
定結果によって差分器のオンオフ制御や、量子化パラメ
ータの制御を行う制御部３１０を備えている。
【０００７】図３を用いて符号化装置の動作を説明す
る。
る。
【０００８】まず、動き検出に用いるＹ信号を現フレー
ムメモリ３０１から動き検出ＬＳＩ３０５にブロックで
入力すると同時に、該ブロックが動きベクトルを探索す
る領域を前フレームメモリ３０８から動き検出ＬＳＩ３
０５に入力する。次に、該ＬＳＩが出力した動きベクト
ルに相当する前フレームメモリ３０８に格納されている
Ｙ信号とＣ信号のブロックと、現フレームメモリ３０１
に格納されているＹ信号とＣ信号のブロックとを差分器
３０２に入力し、差分結果をＤＣＴＬＳＩ３０３に入力
する。次にＤＣＴＬＳＩ３０３が出力するＤＣＴ係数を
量子化器３０４で量子化する。最後に該量子化値を逆量
子化器３０６により逆量子化した後、逆ＤＣＴＬＳＩ３
０７においてＤＣＴ係数を画素値に変換してブロック単
位に前フレームメモリ３０８に書き込む。同時に、該量
子化値を可変長符号化器３０９で符号化し、符号化結果
を出力する。
ムメモリ３０１から動き検出ＬＳＩ３０５にブロックで
入力すると同時に、該ブロックが動きベクトルを探索す
る領域を前フレームメモリ３０８から動き検出ＬＳＩ３
０５に入力する。次に、該ＬＳＩが出力した動きベクト
ルに相当する前フレームメモリ３０８に格納されている
Ｙ信号とＣ信号のブロックと、現フレームメモリ３０１
に格納されているＹ信号とＣ信号のブロックとを差分器
３０２に入力し、差分結果をＤＣＴＬＳＩ３０３に入力
する。次にＤＣＴＬＳＩ３０３が出力するＤＣＴ係数を
量子化器３０４で量子化する。最後に該量子化値を逆量
子化器３０６により逆量子化した後、逆ＤＣＴＬＳＩ３
０７においてＤＣＴ係数を画素値に変換してブロック単
位に前フレームメモリ３０８に書き込む。同時に、該量
子化値を可変長符号化器３０９で符号化し、符号化結果
を出力する。
【０００９】動き検出と変換符号化とが分離している動
画像符号化装置の具体例を挙げる。ＬＳＩロジック社
は、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉ
ｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ｆｏｒ Ｖｉ
ｄｅｏ Ｔｅｃｈｎｏｌｏｇｙ（Ｊｕｎｅ １９９２年
ｐｐ．１１１〜１２２）においてＣＣＩＴＴ Ｈ．２
６１準拠の画像符号化チップセットを発表しているが、
これは、動き検出と変換符号化を異なるＬＳＩで実現し
ている。
画像符号化装置の具体例を挙げる。ＬＳＩロジック社
は、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉ
ｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ｆｏｒ Ｖｉ
ｄｅｏ Ｔｅｃｈｎｏｌｏｇｙ（Ｊｕｎｅ １９９２年
ｐｐ．１１１〜１２２）においてＣＣＩＴＴ Ｈ．２
６１準拠の画像符号化チップセットを発表しているが、
これは、動き検出と変換符号化を異なるＬＳＩで実現し
ている。
【００１０】グラフィック・コミュニケーションズ・テ
クノロジー社は、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ
ｆｏｒ Ｖｉｄｅｏ Ｔｅｃｈｎｏｌｏｇｙ（Ｊｕｎｅ
１９９２年 ｐｐ．１２３〜１３３）においてＣＣＩ
ＴＴ Ｈ．２６１準拠の画像符号化チップセットを発表
している。
クノロジー社は、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ
ｆｏｒ Ｖｉｄｅｏ Ｔｅｃｈｎｏｌｏｇｙ（Ｊｕｎｅ
１９９２年 ｐｐ．１２３〜１３３）においてＣＣＩ
ＴＴ Ｈ．２６１準拠の画像符号化チップセットを発表
している。
【００１１】ＳＧＳトムソン社は、ＩＥＥＥ Ｅｕｒｏ
ＡＳＩＣ Ｃｏｎｆｅｒｅｎｃｅ（１９９１年 ｐ
ｐ．９６〜９９）において動き検出ＬＳＩ ＳＴＩ３２
２０と離散余弦変換ＬＳＩ ＳＴＶ３２０８を発表して
いる。
ＡＳＩＣ Ｃｏｎｆｅｒｅｎｃｅ（１９９１年 ｐ
ｐ．９６〜９９）において動き検出ＬＳＩ ＳＴＩ３２
２０と離散余弦変換ＬＳＩ ＳＴＶ３２０８を発表して
いる。
【００１２】図３の構成による符号化装置において、前
フレームメモリ３０８に要求される入出力は次の３点で
ある。
フレームメモリ３０８に要求される入出力は次の３点で
ある。
【００１３】（１）動きベクトル探索範囲のＹ信号の出
力 （２）動きベクトルが決定したのち照合したＹ信号とＣ
信号の出力 （３）逆ＤＣＴ後のＹ信号とＣ信号の入力 ここで、例えば前記ＣＩＦ信号を符号化する場合のＹ信
号１６×１６画素、Ｃ信号８×８画素のブロックに対し
て（１）〜（３）で必要なデータ量を示す。前記（１）
のデータ量は、動きベクトル探索範囲を水平、垂直とも
にＨ．２６１で符号化可能な−１６画素〜＋１５画素と
すると４８×４８＝２，３０４バイトである。このとき
の探索範囲の概念図を図６に示す。図６は、１６×１６
のブロック６０５の探索範囲６０１、６０２、６０３、
６０４、６０６、６０７、６０８、６０９からなる４８
×４８の画素領域とブロック６０８の探索範囲６０４、
６０５、６０６、６０７、６０８、６０９、６１０、６
１１、６１２からなる４８×４８の領域を示している。
探索範囲のうち、隣接するブロックでは６０４、６０
５、６０６、６０７、６０８、６０９が共有する探索範
囲となり、共有範囲を除いた６１０、６１１、６１２が
更新の必要な画素データである。この更新が必要なデー
タは、４８×１６＝７６８バイトである。前記（２）の
データ量は１６×１６＋８×８×２＝３８４バイトであ
る。前記（３）のデータ量は１６×１６＋８×８×２＝
３８４バイトである。
力 （２）動きベクトルが決定したのち照合したＹ信号とＣ
信号の出力 （３）逆ＤＣＴ後のＹ信号とＣ信号の入力 ここで、例えば前記ＣＩＦ信号を符号化する場合のＹ信
号１６×１６画素、Ｃ信号８×８画素のブロックに対し
て（１）〜（３）で必要なデータ量を示す。前記（１）
のデータ量は、動きベクトル探索範囲を水平、垂直とも
にＨ．２６１で符号化可能な−１６画素〜＋１５画素と
すると４８×４８＝２，３０４バイトである。このとき
の探索範囲の概念図を図６に示す。図６は、１６×１６
のブロック６０５の探索範囲６０１、６０２、６０３、
６０４、６０６、６０７、６０８、６０９からなる４８
×４８の画素領域とブロック６０８の探索範囲６０４、
６０５、６０６、６０７、６０８、６０９、６１０、６
１１、６１２からなる４８×４８の領域を示している。
探索範囲のうち、隣接するブロックでは６０４、６０
５、６０６、６０７、６０８、６０９が共有する探索範
囲となり、共有範囲を除いた６１０、６１１、６１２が
更新の必要な画素データである。この更新が必要なデー
タは、４８×１６＝７６８バイトである。前記（２）の
データ量は１６×１６＋８×８×２＝３８４バイトであ
る。前記（３）のデータ量は１６×１６＋８×８×２＝
３８４バイトである。
【００１４】従来の動き検出とＤＣＴが１チップでない
画素符号化装置では、１チップであるものに比べてチッ
プ点数が多くなることに加えて、前フレームメモリとの
入出力データ量が多く、高速・大容量のＲＡＭが必要で
これらを含む装置が高価なものとなっていた。
画素符号化装置では、１チップであるものに比べてチッ
プ点数が多くなることに加えて、前フレームメモリとの
入出力データ量が多く、高速・大容量のＲＡＭが必要で
これらを含む装置が高価なものとなっていた。
【００１５】
【発明が解決しようとする課題】画像符号化装置のコス
トを下げるためには、いくつかの機能を統合してＬＳＩ
点数を削減する方法と、低速の外部フレームメモリを使
用する方法が有効である。
トを下げるためには、いくつかの機能を統合してＬＳＩ
点数を削減する方法と、低速の外部フレームメモリを使
用する方法が有効である。
【００１６】第１の解決案として、動き検出と変換符号
化とを１つのＬＳＩで実現する場合、前フレームメモリ
と本ＬＳＩ間のデータ転送量を小さくすることと、動き
検出で必要なＬＳＩ上のメモリ量をできるだけ削減する
ことが課題である。ＩＩＴ社は、ＩＥＥＥ Ｃｕｓｔｏ
ｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎ
ｆｅｒｅｎｃｅ（１９９１ 番号１２．３．１）におい
て動き検出と変換符号化が１チップになったＬＳＩを発
表しているが、前記（２）のＹ信号の転送メモリ量を低
減させる方式と前記（２）のＣ信号のデータ転送を行う
方法について述べていない。
化とを１つのＬＳＩで実現する場合、前フレームメモリ
と本ＬＳＩ間のデータ転送量を小さくすることと、動き
検出で必要なＬＳＩ上のメモリ量をできるだけ削減する
ことが課題である。ＩＩＴ社は、ＩＥＥＥ Ｃｕｓｔｏ
ｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎ
ｆｅｒｅｎｃｅ（１９９１ 番号１２．３．１）におい
て動き検出と変換符号化が１チップになったＬＳＩを発
表しているが、前記（２）のＹ信号の転送メモリ量を低
減させる方式と前記（２）のＣ信号のデータ転送を行う
方法について述べていない。
【００１７】動き検出と変換符号化とを１つのＬＳＩで
実現する場合、どのようにして動き検出の探索範囲にお
けるＹ信号とＣ信号をできるだけ少ないＬＳＩ上のメモ
リで構成すべきかの方法は明らかではなかった。例え
ば、動きベクトル探索範囲のＹ信号とＣ信号とを同時に
ＬＳＩに入力する単純な方法では、動き検出に用いる必
要のないＣ信号用のメモリ領域が無駄になる欠点があ
る。
実現する場合、どのようにして動き検出の探索範囲にお
けるＹ信号とＣ信号をできるだけ少ないＬＳＩ上のメモ
リで構成すべきかの方法は明らかではなかった。例え
ば、動きベクトル探索範囲のＹ信号とＣ信号とを同時に
ＬＳＩに入力する単純な方法では、動き検出に用いる必
要のないＣ信号用のメモリ領域が無駄になる欠点があ
る。
【００１８】第２の解決案として、低速のフレームメモ
リを使用するためには、入力処理と、動き検出処理と、
変換符号化処理と、次段へのデータ出力処理とを同時並
行的に動作させる方法がある。ＩＩＴ社のＬＳＩでは第
２の解決案を具体的に示していない。
リを使用するためには、入力処理と、動き検出処理と、
変換符号化処理と、次段へのデータ出力処理とを同時並
行的に動作させる方法がある。ＩＩＴ社のＬＳＩでは第
２の解決案を具体的に示していない。
【００１９】本発明は、低価格の画像符号化装置を提供
することを目的とする。
することを目的とする。
【００２０】
【課題を解決するための手段】本発明の画像符号化装置
は、動き検出手段、フレーム間予測手段、変換符号化手
段を備え、輝度信号と色差信号とから構成される映像信
号の符号化を行う画像符号化装置であって、現フレーム
の映像信号を格納する第１のメモリと、動き検出のため
に前フレームの輝度信号の探索領域を格納する第２のメ
モリと、動き検出結果の輝度信号と色差信号の領域を格
納する第３のメモリとを備え、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段により動
き検出し、第１のメモリと第３のメモリとを用いてフレ
ーム間予測手段と変換符号化手段により符号化すること
を特徴とする。
は、動き検出手段、フレーム間予測手段、変換符号化手
段を備え、輝度信号と色差信号とから構成される映像信
号の符号化を行う画像符号化装置であって、現フレーム
の映像信号を格納する第１のメモリと、動き検出のため
に前フレームの輝度信号の探索領域を格納する第２のメ
モリと、動き検出結果の輝度信号と色差信号の領域を格
納する第３のメモリとを備え、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段により動
き検出し、第１のメモリと第３のメモリとを用いてフレ
ーム間予測手段と変換符号化手段により符号化すること
を特徴とする。
【００２１】また、第１のメモリと第２のメモリとに前
記映像信号を入力する処理と、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段を用いて
動き検出する処理と、第１のメモリと第３のメモリに格
納されている輝度信号と色差信号を用いてフレーム間予
測手段と変換符号化手段により符号化する処理と、符号
化結果を出力する処理とを、同時並行的に動作させる制
御手段を備えていてもよい。
記映像信号を入力する処理と、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段を用いて
動き検出する処理と、第１のメモリと第３のメモリに格
納されている輝度信号と色差信号を用いてフレーム間予
測手段と変換符号化手段により符号化する処理と、符号
化結果を出力する処理とを、同時並行的に動作させる制
御手段を備えていてもよい。
【００２２】
【作用】本発明の画像符号化装置では、動き検出すると
きには第１のメモリと第２のメモリに格納されているＹ
信号を動き検出手段を用いてブロックマッチングを行
う。Ｙ信号は、求めた動きベクトルに対応するブロック
を第２のメモリから第３のメモリに転送する。Ｃ信号は
動きベクトルに対応するブロックを前フレームメモリか
ら第３のメモリに転送する。フレーム間予測と変換符号
化には第１のメモリと第３のメモリに格納されているＹ
信号とＣ信号を用いる。
きには第１のメモリと第２のメモリに格納されているＹ
信号を動き検出手段を用いてブロックマッチングを行
う。Ｙ信号は、求めた動きベクトルに対応するブロック
を第２のメモリから第３のメモリに転送する。Ｃ信号は
動きベクトルに対応するブロックを前フレームメモリか
ら第３のメモリに転送する。フレーム間予測と変換符号
化には第１のメモリと第３のメモリに格納されているＹ
信号とＣ信号を用いる。
【００２３】該符号化装置では、第１のメモリと第２の
メモリとに前記映像信号を入力する処理と、第１のメモ
リと第２のメモリに格納されているＹ信号を動き検出手
段を用いて動き検出する処理と、第１のメモリと第３の
メモリに格納されているＹ信号とＣ信号を用いてフレー
ム間予測手段を変換符号化手段により符号化する処理
と、符号化結果を出力する処理とを連続するマクロブロ
ックごとに、同時並行的に動作させることができる。符
号化処理内容は以下の通りである。
メモリとに前記映像信号を入力する処理と、第１のメモ
リと第２のメモリに格納されているＹ信号を動き検出手
段を用いて動き検出する処理と、第１のメモリと第３の
メモリに格納されているＹ信号とＣ信号を用いてフレー
ム間予測手段を変換符号化手段により符号化する処理
と、符号化結果を出力する処理とを連続するマクロブロ
ックごとに、同時並行的に動作させることができる。符
号化処理内容は以下の通りである。
【００２４】（ＳＴＥＰ１）外部フレームメモリから第
１のメモリにＹ信号とＣ信号を転送する。
１のメモリにＹ信号とＣ信号を転送する。
【００２５】（ＳＴＥＰ２）外部フレームメモリから第
２のメモリにＹ信号を転送する。
２のメモリにＹ信号を転送する。
【００２６】（ＳＴＥＰ３）第１と第２のメモリのＹ信
号を用いて動き検出する。
号を用いて動き検出する。
【００２７】（ＳＴＥＰ４）第１のメモリから第３のメ
モリに動きベクトルに対応するＹ信号のブロックを転送
する。
モリに動きベクトルに対応するＹ信号のブロックを転送
する。
【００２８】（ＳＴＥＰ５）動き補償判定を行う。
【００２９】（ＳＴＥＰ６）第１と第３のメモリのＹ信
号の差分と変換符号化を行う。
号の差分と変換符号化を行う。
【００３０】（ＳＴＥＰ７）外部フレームメモリから第
３のメモリに動きベクトルに対応するＣ信号のブロック
を転送する。
３のメモリに動きベクトルに対応するＣ信号のブロック
を転送する。
【００３１】（ＳＴＥＰ８）第１と第３のメモリのＣ信
号の差分と変換符号化を行う。
号の差分と変換符号化を行う。
【００３２】（ＳＴＥＰ９）Ｙ信号とＣ信号の符号化結
果を出力する。
果を出力する。
【００３３】あるマクロブロックｍに対して、時間［０
〜Ｔ］において、ＳＴＥＰ１とＳＴＥＰ２を実行する。
時間［Ｔ〜２Ｔ］においてＳＴＥＰ３とＳＴＥＰ４を実
行する。時間［２Ｔ〜３Ｔ］においてＳＴＥＰ５とＳＴ
ＥＰ６、ＳＴＥＰ７、ＳＴＥＰ８を実行する。時間［３
Ｔ〜４Ｔ］においてＳＴＥＰ９を実行する。
〜Ｔ］において、ＳＴＥＰ１とＳＴＥＰ２を実行する。
時間［Ｔ〜２Ｔ］においてＳＴＥＰ３とＳＴＥＰ４を実
行する。時間［２Ｔ〜３Ｔ］においてＳＴＥＰ５とＳＴ
ＥＰ６、ＳＴＥＰ７、ＳＴＥＰ８を実行する。時間［３
Ｔ〜４Ｔ］においてＳＴＥＰ９を実行する。
【００３４】
【実施例】以下、本発明を実施例に基づいて説明する。
【００３５】図２は、本発明の画像符号化装置の構成例
を示している。図２の画像符号化装置は、画像データを
入力とする現フレームメモリ２０１、現フレームメモリ
２０１に接続された符号化器２０２、符号化器２０２に
接続された前フレームメモリ２０３、符号化器２０２に
接続された可変長符号化部２０４を備えている。符号化
器２０２は、図１に示すように、現フレームメモリ２０
１に接続されマクロブロックが供給されるメモリＲＡＭ
Ｃ１０１、前フレームメモリ２０３に接続されたメモリ
ＲＡＭＲ１０２、ＲＡＭＲ１０２に接続されたメモリＲ
ＡＭＢ１０３、現フレームメモリ２０１及びＲＡＭＣ１
０１及びＲＡＭＲ１０２に接続された動き検出部１０
４、現フレーム・メモリ２０１及びＲＡＭＢに接続され
た差分器１０５、差分器１０５及び前フレームメモリ２
０３に接続されたＤＣＴ演算器１０６、ＤＣＴ演算器１
０６に接続された量子化／逆量子化器１０７、ＲＡＭＲ
１０２及び動き検出部１０４及び差分器１０５及び量子
化／逆量子化器１０７に接続された制御部１０８を備え
ている。
を示している。図２の画像符号化装置は、画像データを
入力とする現フレームメモリ２０１、現フレームメモリ
２０１に接続された符号化器２０２、符号化器２０２に
接続された前フレームメモリ２０３、符号化器２０２に
接続された可変長符号化部２０４を備えている。符号化
器２０２は、図１に示すように、現フレームメモリ２０
１に接続されマクロブロックが供給されるメモリＲＡＭ
Ｃ１０１、前フレームメモリ２０３に接続されたメモリ
ＲＡＭＲ１０２、ＲＡＭＲ１０２に接続されたメモリＲ
ＡＭＢ１０３、現フレームメモリ２０１及びＲＡＭＣ１
０１及びＲＡＭＲ１０２に接続された動き検出部１０
４、現フレーム・メモリ２０１及びＲＡＭＢに接続され
た差分器１０５、差分器１０５及び前フレームメモリ２
０３に接続されたＤＣＴ演算器１０６、ＤＣＴ演算器１
０６に接続された量子化／逆量子化器１０７、ＲＡＭＲ
１０２及び動き検出部１０４及び差分器１０５及び量子
化／逆量子化器１０７に接続された制御部１０８を備え
ている。
【００３６】はじめに、８×８のブロック単位で符号化
を行う画像符号化国際標準方式Ｈ．２６１の処理を図１
と図２と図４を用いて説明する。
を行う画像符号化国際標準方式Ｈ．２６１の処理を図１
と図２と図４を用いて説明する。
【００３７】まず、Ｙ信号４ブロックとＣ信号２ブロッ
クの合計６ブロックからなるマクロブロックを現フレー
ムメモリ２０１からＲＡＭＣ１０１に入力する（ステッ
プＳ１）。同時に該Ｙ信号ブロックが動き探索する範囲
の画素すべてを前フレームメモリ２０３からＲＡＭＲ１
０２に入力する（ステップＳ２）。該Ｙ信号ブロックの
動き探索範囲を水平・垂直方向ともに−１６〜＋１５と
すると該Ｙ信号ブロックを含む４８×４８のＹ信号がＲ
ＡＭＲ１０２に格納される。
クの合計６ブロックからなるマクロブロックを現フレー
ムメモリ２０１からＲＡＭＣ１０１に入力する（ステッ
プＳ１）。同時に該Ｙ信号ブロックが動き探索する範囲
の画素すべてを前フレームメモリ２０３からＲＡＭＲ１
０２に入力する（ステップＳ２）。該Ｙ信号ブロックの
動き探索範囲を水平・垂直方向ともに−１６〜＋１５と
すると該Ｙ信号ブロックを含む４８×４８のＹ信号がＲ
ＡＭＲ１０２に格納される。
【００３８】次に、ＲＡＭＣ１０１とＲＡＭＲ１０２と
を用いて該Ｙ信号の動きベクトル検出のためにブロック
マッチングを行う（ステップＳ３）。求めた動きベクト
ルにマッチするＹ信号ブロックをＲＡＭＲ１０２からＲ
ＡＭＢ１０３に転送する（ステップＳ４）。
を用いて該Ｙ信号の動きベクトル検出のためにブロック
マッチングを行う（ステップＳ３）。求めた動きベクト
ルにマッチするＹ信号ブロックをＲＡＭＲ１０２からＲ
ＡＭＢ１０３に転送する（ステップＳ４）。
【００３９】次に、ＲＡＭＣ１０１とＲＡＭＢ１０３の
Ｙ信号を用いて動き補償するか否かの判定を行う（ステ
ップＳ５）。動き補償すると判定された場合、ＲＡＭＢ
１０３に外部の前フレームメモリ２０３から動きベクト
ルに対応するＣ信号のブロックを入力する（ステップＳ
６）。ＲＡＭＣ１０１からＲＡＭＢ１０３のＹ信号とＣ
信号を差分し（ステップＳ７）、ＤＣＴ部１０６に入力
する。動き補償しないと判定された場合、ＲＡＭＣ１０
１のＹ、Ｃ信号のブロックをＤＣＴ部１０６に入力す
る。
Ｙ信号を用いて動き補償するか否かの判定を行う（ステ
ップＳ５）。動き補償すると判定された場合、ＲＡＭＢ
１０３に外部の前フレームメモリ２０３から動きベクト
ルに対応するＣ信号のブロックを入力する（ステップＳ
６）。ＲＡＭＣ１０１からＲＡＭＢ１０３のＹ信号とＣ
信号を差分し（ステップＳ７）、ＤＣＴ部１０６に入力
する。動き補償しないと判定された場合、ＲＡＭＣ１０
１のＹ、Ｃ信号のブロックをＤＣＴ部１０６に入力す
る。
【００４０】次に、ＤＣＴ計算を行う（ステップＳ
８）。次にＤＣＴ出力値を量子化し（ステップＳ９）、
可変長符号化し（ステップＳ１０）、ビット列を出力す
る（ステップＳ１１）。
８）。次にＤＣＴ出力値を量子化し（ステップＳ９）、
可変長符号化し（ステップＳ１０）、ビット列を出力す
る（ステップＳ１１）。
【００４１】該量子化出力値は逆量子化し（ステップＳ
１２）、逆ＤＣＴする（ステップＳ１３）。
１２）、逆ＤＣＴする（ステップＳ１３）。
【００４２】最後に、インターブロックの場合、逆ＤＣ
Ｔ結果のＹ、Ｃ信号は、差分値となっているため、ＲＡ
ＭＢ１０３の値と加算して（ステップＳ１５）、前フレ
ームメモリ２０３に出力しフレームメモリの内容を更新
する（ステップＳ１６）。イントラブロックの場合、逆
ＤＣＴの出力値を前フレームメモリ２０３に出力し内容
を更新する（ステップＳ１６）。
Ｔ結果のＹ、Ｃ信号は、差分値となっているため、ＲＡ
ＭＢ１０３の値と加算して（ステップＳ１５）、前フレ
ームメモリ２０３に出力しフレームメモリの内容を更新
する（ステップＳ１６）。イントラブロックの場合、逆
ＤＣＴの出力値を前フレームメモリ２０３に出力し内容
を更新する（ステップＳ１６）。
【００４３】以上説明した手続きを順に行うと、ステッ
プＳ１、Ｓ２、Ｓ６、Ｓ１１、Ｓ１５が外部との入出力
になる。フレームメモリに低速のＲＡＭを使用するため
に、符号化装置をマクロブロックとごとに同時並行的に
動作させる。
プＳ１、Ｓ２、Ｓ６、Ｓ１１、Ｓ１５が外部との入出力
になる。フレームメモリに低速のＲＡＭを使用するため
に、符号化装置をマクロブロックとごとに同時並行的に
動作させる。
【００４４】図５は２０２の符号化器の同時並行的動作
の一例を示している。たとえば、ステップＳ１とＳ２を
第１段目、ステップＳ３、Ｓ４、Ｓ５を第２段目、ステ
ップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１３、Ｓ１４
を第３段目、ステップＳ１５を第４段目で実行する。こ
れは、マクロブロックの外部フレームメモリからＬＳＩ
への入力処理と、動き検出処理および変換符号化処理
と、ＬＳＩから外部フレームメモリへの出力処理および
可変長符号化への出力処理が同時並列動作していること
を示している。ステップＳ１０とステップＳ１１は２０
４の可変長符号化部で行う。
の一例を示している。たとえば、ステップＳ１とＳ２を
第１段目、ステップＳ３、Ｓ４、Ｓ５を第２段目、ステ
ップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１３、Ｓ１４
を第３段目、ステップＳ１５を第４段目で実行する。こ
れは、マクロブロックの外部フレームメモリからＬＳＩ
への入力処理と、動き検出処理および変換符号化処理
と、ＬＳＩから外部フレームメモリへの出力処理および
可変長符号化への出力処理が同時並列動作していること
を示している。ステップＳ１０とステップＳ１１は２０
４の可変長符号化部で行う。
【００４５】連続するマクロブロックｍ−３、ｍ−２、
ｍ−１、ｍ、ｍ＋１、ｍ＋２、ｍ＋３の処理手順を図５
を用いて説明する。
ｍ−１、ｍ、ｍ＋１、ｍ＋２、ｍ＋３の処理手順を図５
を用いて説明する。
【００４６】時刻（ｎ＋１）Ｔにおいてマクロブロック
ｍ−３はステップＳ１５を実行終了し、マクロブロック
ｍ−２はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ
１３、Ｓ１４を実行終了し、マクロブロックｍ−１はス
テップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロック
ｍはステップＳ１とステップＳ２を実行終了する。
ｍ−３はステップＳ１５を実行終了し、マクロブロック
ｍ−２はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ
１３、Ｓ１４を実行終了し、マクロブロックｍ−１はス
テップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロック
ｍはステップＳ１とステップＳ２を実行終了する。
【００４７】時刻（ｎ＋２）Ｔにおいてマクロブロック
ｍ−２はステップＳ１５を実行終了し、マクロブロック
ｍ−１はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ
１３、Ｓ１４を実行終了し、マクロブロックｍはステッ
プＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ＋
１はステップＳ１とステップＳ２を実行終了する。
ｍ−２はステップＳ１５を実行終了し、マクロブロック
ｍ−１はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ
１３、Ｓ１４を実行終了し、マクロブロックｍはステッ
プＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ＋
１はステップＳ１とステップＳ２を実行終了する。
【００４８】時刻（ｎ＋３）Ｔにおいてマクロブロック
ｍ−１はステップＳ１５を実行終了し、マクロブロック
ｍはステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１
３、Ｓ１４を実行終了し、マクロブロックｍ＋１はステ
ップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ
＋２はステップＳ１とステップＳ２を実行終了する。
ｍ−１はステップＳ１５を実行終了し、マクロブロック
ｍはステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１
３、Ｓ１４を実行終了し、マクロブロックｍ＋１はステ
ップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ
＋２はステップＳ１とステップＳ２を実行終了する。
【００４９】時刻（ｎ＋４）Ｔにおいてマクロブロック
ｍはステップＳ１５を実行終了し、マクロブロックｍ＋
１はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１
３、Ｓ１４を実行終了し、マクロブロックｍ＋２はステ
ップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ
＋３はステップＳ１とステップＳ２を実行終了する。
ｍはステップＳ１５を実行終了し、マクロブロックｍ＋
１はステップＳ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１２、Ｓ１
３、Ｓ１４を実行終了し、マクロブロックｍ＋２はステ
ップＳ３、Ｓ４、Ｓ５を実行終了し、マクロブロックｍ
＋３はステップＳ１とステップＳ２を実行終了する。
【００５０】図３に示すような従来の画像符号化装置で
は、ＲＡＭＢ１０３の２５６バイト分は外部フレームメ
モリとのアクセスが必要であったが、本発明によりＳ４
においてＹ信号のオンチップメモリ間の転送を行うた
め、外部の前フレームメモリ２０３とのアクセスが不要
になる。
は、ＲＡＭＢ１０３の２５６バイト分は外部フレームメ
モリとのアクセスが必要であったが、本発明によりＳ４
においてＹ信号のオンチップメモリ間の転送を行うた
め、外部の前フレームメモリ２０３とのアクセスが不要
になる。
【００５１】動きベクトルの探索範囲を水平・垂直方向
に−１６〜＋１５画素としたとき、従来の方式では、１
マクロブロックあたりの前フレームメモリで必要な入出
力データ量は前記（１）より７６８バイト、（２）より
３８４バイト、（３）より３８４バイトゆえ、 ７６８＋３８４＋３８４＝１５３６（バイト）。
に−１６〜＋１５画素としたとき、従来の方式では、１
マクロブロックあたりの前フレームメモリで必要な入出
力データ量は前記（１）より７６８バイト、（２）より
３８４バイト、（３）より３８４バイトゆえ、 ７６８＋３８４＋３８４＝１５３６（バイト）。
【００５２】本方式によれば、動き検出と変換符号化の
１チップ化によって入出力データ量は、 ７６８＋１２８＋３８４＝１２８０（バイト）。
１チップ化によって入出力データ量は、 ７６８＋１２８＋３８４＝１２８０（バイト）。
【００５３】ゆえに、１つのＬＳＩで実現する場合、前
フレームメモリとのデータアクセス量は１６％削減で
き、低速のＲＡＭを使用できる。
フレームメモリとのデータアクセス量は１６％削減で
き、低速のＲＡＭを使用できる。
【００５４】次に、１チップ化する場合、動き検出に使
用しないＣ信号を外部からＲＡＭＢに入力することによ
る効果を示す。
用しないＣ信号を外部からＲＡＭＢに入力することによ
る効果を示す。
【００５５】ＲＡＭＲは探索範囲を水平、垂直ともに−
１６〜＋１５画素なので、Ｙ信号のＬＳＩ上の必要メモ
リ量は、１６画素平方の１２倍となり、 （１６＋１６＋１６＋１６）×（１６＋１６＋１６）＝
３０７２（バイト）。
１６〜＋１５画素なので、Ｙ信号のＬＳＩ上の必要メモ
リ量は、１６画素平方の１２倍となり、 （１６＋１６＋１６＋１６）×（１６＋１６＋１６）＝
３０７２（バイト）。
【００５６】Ｃ信号のＬＳＩ上のデータ量は、８画素平
方の１２倍が２種類となり、 （８＋８＋８＋８）×（８＋８＋８）×２＝１５３６
（バイト）。
方の１２倍が２種類となり、 （８＋８＋８＋８）×（８＋８＋８）×２＝１５３６
（バイト）。
【００５７】ＲＡＭＣは、 １６×１６＋８×８×２＝３８４（バイト）。
【００５８】ＲＡＭＢは、 １６×１６＋８×８×２＝３８４（バイト）。
【００５９】オンチップメモリ量は、従来方式が計５３
７６バイト、本方式ではＲＡＭＲのＣ信号が不要なので
３８４０バイトゆえ、従来方式と比較すると２９％の削
減ができる。
７６バイト、本方式ではＲＡＭＲのＣ信号が不要なので
３８４０バイトゆえ、従来方式と比較すると２９％の削
減ができる。
【００６０】本発明は、動き検出と変換符号化とを１つ
のＬＳＩで実現して、前フレームメモリとのデータ転送
量を小さくして、前フレームメモリに使用するＲＡＭの
コストを低減する。さらに、ＬＳＩ上には動き検出に無
関係なＣ信号のデータを搭載しないためオンチップメモ
リが削減される。
のＬＳＩで実現して、前フレームメモリとのデータ転送
量を小さくして、前フレームメモリに使用するＲＡＭの
コストを低減する。さらに、ＬＳＩ上には動き検出に無
関係なＣ信号のデータを搭載しないためオンチップメモ
リが削減される。
【００６１】以上のことから、本発明によれば、画像符
号化装置のＬＳＩ点数を減少でき、低速のＲＡＭを用い
て装置の低価格化を実現できる。
号化装置のＬＳＩ点数を減少でき、低速のＲＡＭを用い
て装置の低価格化を実現できる。
【００６２】
【発明の効果】本発明の画像符号化装置は、動き検出手
段、フレーム間予測手段、変換符号化手段を備え、輝度
信号と色差信号とから構成される映像信号の符号化を行
う画像符号化装置であって、現フレームの映像信号を格
納する第１のメモリと、動き検出のために前フレームの
輝度信号の探索領域を格納する第２のメモリと、動き検
出結果の輝度信号と色差信号の領域を格納する第３のメ
モリとを備え、第１のメモリと第２のメモリに格納され
ている輝度信号を動き検出手段により動き検出し、第１
のメモリと第３のメモリとを用いてフレーム間予測手段
と変換符号化手段により符号化するので、動き検出部と
フレーム間差分部とＤＣＴ部と可変長符号化器を１つの
ＬＳＩで実現できる。従って、低価格の画像符号化装置
を提供できる。
段、フレーム間予測手段、変換符号化手段を備え、輝度
信号と色差信号とから構成される映像信号の符号化を行
う画像符号化装置であって、現フレームの映像信号を格
納する第１のメモリと、動き検出のために前フレームの
輝度信号の探索領域を格納する第２のメモリと、動き検
出結果の輝度信号と色差信号の領域を格納する第３のメ
モリとを備え、第１のメモリと第２のメモリに格納され
ている輝度信号を動き検出手段により動き検出し、第１
のメモリと第３のメモリとを用いてフレーム間予測手段
と変換符号化手段により符号化するので、動き検出部と
フレーム間差分部とＤＣＴ部と可変長符号化器を１つの
ＬＳＩで実現できる。従って、低価格の画像符号化装置
を提供できる。
【００６３】また、第１のメモリと第２のメモリとに前
記映像信号を入力する処理と、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段を用いて
動き検出する処理と、第１のメモリと第３のメモリに格
納されている輝度信号と色差信号を用いてフレーム間予
測手段と変換符号化手段により符号化する処理と、符号
化結果を出力する処理とを、同時並行的に動作させる制
御手段を備えているので、低速のメモリを使用すること
ができる。従って、低価格の画像符号化装置を提供でき
る。
記映像信号を入力する処理と、第１のメモリと第２のメ
モリに格納されている輝度信号を動き検出手段を用いて
動き検出する処理と、第１のメモリと第３のメモリに格
納されている輝度信号と色差信号を用いてフレーム間予
測手段と変換符号化手段により符号化する処理と、符号
化結果を出力する処理とを、同時並行的に動作させる制
御手段を備えているので、低速のメモリを使用すること
ができる。従って、低価格の画像符号化装置を提供でき
る。
【図１】本発明の画像符号化装置の符号化器の一構成例
を示すブロック図である。
を示すブロック図である。
【図２】本発明の画像符号化装置の一実施例の構成を示
すブロック図である。
すブロック図である。
【図３】従来の画像符号化装置の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図４】図１、図２を用いて動画像符号化方式Ｈ．２６
１を実現する場合のフローチャートである。
１を実現する場合のフローチャートである。
【図５】図１、図２を用いて動画像符号化方式Ｈ．２６
１を実現する場合のパイプライン動作の一例である。
１を実現する場合のパイプライン動作の一例である。
【図６】図１におけるＲＡＭＲの一実施例の構成を示す
マップである。
マップである。
１０１、１０２、１０３ ＲＡＭ １０４ 動き検出部 １０５ 差分器 １０６ ＤＣＴ演算器 １０７ 量子化器 １０８ 制御部 ２０１、２０３ フレームメモリ ２０２ 符号化器 ２０４ 可変長符号化部
Claims (2)
- 【請求項１】 動き検出手段、フレーム間予測手段、変
換符号化手段を備え、輝度信号と色差信号とから構成さ
れる映像信号の符号化を行う画像符号化装置であって、
現フレームの映像信号を格納する第１のメモリと、動き
検出のために前フレームの輝度信号の探索領域を格納す
る第２のメモリと、動き検出結果の輝度信号と色差信号
の領域を格納する第３のメモリとを備え、第１のメモリ
と第２のメモリに格納されている輝度信号を動き検出手
段により動き検出し、第１のメモリと第３のメモリとを
用いてフレーム間予測手段と変換符号化手段により符号
化することを特徴とする画像符号化装置。 - 【請求項２】 第１のメモリと第２のメモリとに前記映
像信号を入力する処理と、第１のメモリと第２のメモリ
に格納されている輝度信号を動き検出手段を用いて動き
検出する処理と、第１のメモリと第３のメモリに格納さ
れている輝度信号と色差信号を用いてフレーム間予測手
段と変換符号化手段により符号化する処理と、符号化結
果を出力する処理とを、同時並行的に動作させる制御手
段を備えることを特徴とする請求項１に記載の画像符号
化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1866993A JPH06233277A (ja) | 1993-02-05 | 1993-02-05 | 画像符号化装置 |
| US08/741,706 US5764294A (en) | 1993-02-05 | 1996-10-31 | Image coding device to be manufactured at low cost and to be usable with low-speed memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1866993A JPH06233277A (ja) | 1993-02-05 | 1993-02-05 | 画像符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06233277A true JPH06233277A (ja) | 1994-08-19 |
Family
ID=11978016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1866993A Pending JPH06233277A (ja) | 1993-02-05 | 1993-02-05 | 画像符号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5764294A (ja) |
| JP (1) | JPH06233277A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681835B2 (ja) * | 1995-12-27 | 2005-08-10 | 三菱電機株式会社 | 画像符号化装置及び画像復号化装置及び符号化・復号化システム |
| JP3809661B2 (ja) * | 1995-12-28 | 2006-08-16 | ソニー株式会社 | 動き検出装置および動き検出方法 |
| FR2764156B1 (fr) * | 1997-05-27 | 1999-11-05 | Thomson Broadcast Systems | Dispositif de pretraitement pour codage mpeg ii |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513661B2 (ja) * | 1987-01-21 | 1996-07-03 | 株式会社東芝 | 時間軸圧縮多重伝送用コ−デック |
| US5253078A (en) * | 1990-03-14 | 1993-10-12 | C-Cube Microsystems, Inc. | System for compression and decompression of video data using discrete cosine transform and coding techniques |
| JP2514111B2 (ja) * | 1990-12-28 | 1996-07-10 | 日本ビクター株式会社 | フレ―ム間符号化出力デ―タ量制御方式及び画像符号化出力デ―タ量制御方法 |
| US5414469A (en) * | 1991-10-31 | 1995-05-09 | International Business Machines Corporation | Motion video compression system with multiresolution features |
-
1993
- 1993-02-05 JP JP1866993A patent/JPH06233277A/ja active Pending
-
1996
- 1996-10-31 US US08/741,706 patent/US5764294A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5764294A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1065883B1 (en) | Image predictive decoding method | |
| KR101227667B1 (ko) | 오버랩 평활화 및 인-루프 디블록킹의 구분적 프로세싱 | |
| CN1934866B (zh) | 视频解码设备 | |
| EP3386199B1 (en) | Lossless compression method and system appled to video hard decoding | |
| US20090245351A1 (en) | Moving picture decoding apparatus and moving picture decoding method | |
| KR20070111467A (ko) | 중간 루프 필터 데이터를 저장하는 스크래치 패드 | |
| JP2000244921A (ja) | 映像符号化方法および装置 | |
| US20160050431A1 (en) | Method and system for organizing pixel information in memory | |
| JP3680845B2 (ja) | 圧縮動画像の伸張装置及びそれを用いた画像表示装置 | |
| JP2000333163A (ja) | 復号装置及び方法、符号化装置及び方法、画像処理システム、画像処理方法 | |
| WO2006074043A2 (en) | Method and apparatus for providing motion estimation with weight prediction | |
| KR100771640B1 (ko) | 고속 모드 결정 기능을 구비한 ｈ.２６４ 인코더 | |
| JPH06233277A (ja) | 画像符号化装置 | |
| WO2022116824A1 (zh) | 视频解码方法、视频编码方法、相关设备及存储介质 | |
| US20030147468A1 (en) | Image data coding apparatus capable of promptly transmitting image data to external memory | |
| CN1302666C (zh) | 编码运动图像的装置和方法 | |
| US20070153909A1 (en) | Apparatus for image encoding and method thereof | |
| CN1848960A (zh) | 使用非标准化矢量量化编码器的符合视频标准的残差编码 | |
| CN1568009A (zh) | 用于视频编码的运动矢量预测方法 | |
| JPH0846977A (ja) | 画像圧縮回路 | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| KR20200096862A (ko) | 잔차 레벨 데이터의 위치 의존적 엔트로피 코딩을 위한 임베디드 코덱(ebc) 회로 | |
| EP1298937A1 (en) | Video encoding or decoding using recompression of reference frames | |
| JPH07231446A (ja) | 動きベクトル補正制御方式 | |
| JPH10164596A (ja) | 動き検出装置 |