JPH06231049A - 半導体ディスク装置 - Google Patents
半導体ディスク装置Info
- Publication number
- JPH06231049A JPH06231049A JP5039482A JP3948293A JPH06231049A JP H06231049 A JPH06231049 A JP H06231049A JP 5039482 A JP5039482 A JP 5039482A JP 3948293 A JP3948293 A JP 3948293A JP H06231049 A JPH06231049 A JP H06231049A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- memory
- faulty
- module
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 自動訂正できない障害が発生してもシステム
の運用に全く影響を与えないようにする。 【構成】 データを分割して複数のメモリモジュール1
04〜108に記憶する。これ等メモリモジュールのい
ずれかに自動訂正できない障害が発生したことに応答し
て切離部110によりその障害メモリモジュールを切離
す。この切離し状態のときに外部装置からアクセスがあ
ったことに応答してメモリ訂正部109により障害メモ
リモジュール以外のモジュールの記憶内容に基づいて正
しいデータを作成して送出する。障害モジュールの代わ
りに新たなモジュールが組込まれたことに応答してデー
タ作成部121により障害モジュール以外のモジュール
の記憶内容に基づいて障害モジュールが記憶すべき内容
を作成し新たなモジュールに対して書込む。
の運用に全く影響を与えないようにする。 【構成】 データを分割して複数のメモリモジュール1
04〜108に記憶する。これ等メモリモジュールのい
ずれかに自動訂正できない障害が発生したことに応答し
て切離部110によりその障害メモリモジュールを切離
す。この切離し状態のときに外部装置からアクセスがあ
ったことに応答してメモリ訂正部109により障害メモ
リモジュール以外のモジュールの記憶内容に基づいて正
しいデータを作成して送出する。障害モジュールの代わ
りに新たなモジュールが組込まれたことに応答してデー
タ作成部121により障害モジュール以外のモジュール
の記憶内容に基づいて障害モジュールが記憶すべき内容
を作成し新たなモジュールに対して書込む。
Description
【0001】
【産業上の利用分野】本発明は半導体ディスク装置に関
し、特に計算機システムの周辺装置の1つである半導体
ディスク装置に関する。
し、特に計算機システムの周辺装置の1つである半導体
ディスク装置に関する。
【0002】
【従来の技術】従来、この種の半導体ディスク装置にお
いては、メモリ障害が発生した場合、エラー訂正符号を
使用して自動訂正を行っていた。その従来の半導体ディ
スク装置について図3を参照して説明する。図3におい
て、従来の半導体ディスク装置301は、データを記憶
するためのメモリ304及びエラー訂正符号305を含
む記憶部303と、メモリ304に対して読出し及び書
込みを行うメモリ制御部302とを含んで構成されてい
る。
いては、メモリ障害が発生した場合、エラー訂正符号を
使用して自動訂正を行っていた。その従来の半導体ディ
スク装置について図3を参照して説明する。図3におい
て、従来の半導体ディスク装置301は、データを記憶
するためのメモリ304及びエラー訂正符号305を含
む記憶部303と、メモリ304に対して読出し及び書
込みを行うメモリ制御部302とを含んで構成されてい
る。
【0003】かかる構成において、CPU等の図示せぬ
上位装置からアクセスがあった場合には、メモリ制御部
302が記憶部303内のメモリ304に対してデータ
の読出し又は書込みを行っていた。そして、メモリ障害
が発生した場合には、自動訂正できるものであれば、エ
ラー訂正符号を使用して自動訂正を行っていた。
上位装置からアクセスがあった場合には、メモリ制御部
302が記憶部303内のメモリ304に対してデータ
の読出し又は書込みを行っていた。そして、メモリ障害
が発生した場合には、自動訂正できるものであれば、エ
ラー訂正符号を使用して自動訂正を行っていた。
【0004】
【発明が解決しようとする課題】上述した従来の半導体
ディスク装置においては、エラー訂正符号を使用して自
動訂正を行っていたが、システム運用中に自動訂正でき
ないメモリ障害が発生した場合は、そのメモリを交換す
る必要があり、半導体ディスク装置全体をシステムから
切離さなければならなかった。したがって、システム運
用に影響を与えてしまうという欠点があった。
ディスク装置においては、エラー訂正符号を使用して自
動訂正を行っていたが、システム運用中に自動訂正でき
ないメモリ障害が発生した場合は、そのメモリを交換す
る必要があり、半導体ディスク装置全体をシステムから
切離さなければならなかった。したがって、システム運
用に影響を与えてしまうという欠点があった。
【0005】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は自動訂正できない
メモリ障害が発生した場合であってもシステムの運用に
影響を与えることのない半導体ディスク装置を提供する
ことである。
めになされたものであり、その目的は自動訂正できない
メモリ障害が発生した場合であってもシステムの運用に
影響を与えることのない半導体ディスク装置を提供する
ことである。
【0006】
【課題を解決するための手段】本発明による半導体ディ
スク装置は、データを分割して記憶する複数のメモリモ
ジュールと、前記複数のメモリモジュールのいずれかに
自動訂正できない障害が発生したことに応答してその障
害メモリモジュールを切離す切離手段と、この切離し状
態のときに外部装置からアクセスがあったことに応答し
て前記障害メモリモジュール以外のメモリモジュールの
記憶内容に基づいて正しいデータを作成して送出する作
成手段と、前記障害メモリモジュールの代りに新たなメ
モリモジュールが組込まれたことに応答して前記障害メ
モリモジュール以外のメモリモジュールの記憶内容に基
づいて前記障害メモリモジュールが記憶すべき内容を作
成し前記新たなメモリモジュールに対して書込む書込手
段とを有することを特徴とする。
スク装置は、データを分割して記憶する複数のメモリモ
ジュールと、前記複数のメモリモジュールのいずれかに
自動訂正できない障害が発生したことに応答してその障
害メモリモジュールを切離す切離手段と、この切離し状
態のときに外部装置からアクセスがあったことに応答し
て前記障害メモリモジュール以外のメモリモジュールの
記憶内容に基づいて正しいデータを作成して送出する作
成手段と、前記障害メモリモジュールの代りに新たなメ
モリモジュールが組込まれたことに応答して前記障害メ
モリモジュール以外のメモリモジュールの記憶内容に基
づいて前記障害メモリモジュールが記憶すべき内容を作
成し前記新たなメモリモジュールに対して書込む書込手
段とを有することを特徴とする。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明による半導体ディスク装置の
第1の実施例の構成を示すブロック図である。図におい
て、本発明の第1の実施例による半導体ディスク装置1
01は、メモリ部103及びメモリ制御部102を含ん
で構成されている。
第1の実施例の構成を示すブロック図である。図におい
て、本発明の第1の実施例による半導体ディスク装置1
01は、メモリ部103及びメモリ制御部102を含ん
で構成されている。
【0009】メモリ部103は、本例では5個のメモリ
モジュール104〜108で構成されている。これ等の
メモリモジュールには、パリティを含むデータが分割さ
れて記憶されており、さらに各メモリモジュールにおけ
るエラーを訂正するためのエラー訂正符号が付与されて
いる。また、各メモリモジュール内には、自メモリモジ
ュールが図示せぬ上位装置と論理的に接続されているか
否かを示すためのリレースイッチRが設けられている。
モジュール104〜108で構成されている。これ等の
メモリモジュールには、パリティを含むデータが分割さ
れて記憶されており、さらに各メモリモジュールにおけ
るエラーを訂正するためのエラー訂正符号が付与されて
いる。また、各メモリモジュール内には、自メモリモジ
ュールが図示せぬ上位装置と論理的に接続されているか
否かを示すためのリレースイッチRが設けられている。
【0010】なお、各メモリモジュールはプリント配線
板を用いて構成され、図示せぬコネクタを介してメモリ
部103に接続されているものとする。そして、装置の
電源を切らずにメモリモジュールの挿抜が行える構造、
すなわち活線挿抜可能な構造になっているものとする。
これにより、リレースイッチRを開状態にして上位装置
から論理的に切離した後、コネクタから物理的に切離す
ことが自由にできるようになる。
板を用いて構成され、図示せぬコネクタを介してメモリ
部103に接続されているものとする。そして、装置の
電源を切らずにメモリモジュールの挿抜が行える構造、
すなわち活線挿抜可能な構造になっているものとする。
これにより、リレースイッチRを開状態にして上位装置
から論理的に切離した後、コネクタから物理的に切離す
ことが自由にできるようになる。
【0011】このメモリ部103に対して上位装置から
のアクセスがあった場合には、メモリモジュール104
〜108の記憶内容を組合わせることによりパリティ付
きのデータが作成されて上位装置へ送出される。なお、
メモリモジュール108にはパリティが記憶されてお
り、このパリティを用いてデータ全体を作成(修復)で
きるものとする。
のアクセスがあった場合には、メモリモジュール104
〜108の記憶内容を組合わせることによりパリティ付
きのデータが作成されて上位装置へ送出される。なお、
メモリモジュール108にはパリティが記憶されてお
り、このパリティを用いてデータ全体を作成(修復)で
きるものとする。
【0012】メモリ制御部102は、パリティを用いて
データを作成するメモリ訂正部109と、各メモリモジ
ュール104〜108に対応するビットを有するレジス
タ1及び2と、各メモリモジュール内のリレースイッチ
を切換えてそのメモリモジュールを上位装置から切離
し、アクセスされないようにする切離部110と、プル
アップ抵抗111とを含んで構成されている。
データを作成するメモリ訂正部109と、各メモリモジ
ュール104〜108に対応するビットを有するレジス
タ1及び2と、各メモリモジュール内のリレースイッチ
を切換えてそのメモリモジュールを上位装置から切離
し、アクセスされないようにする切離部110と、プル
アップ抵抗111とを含んで構成されている。
【0013】かかる構成において、メモリ部103内の
全メモリモジュールが正常である場合には何等問題なく
上位装置からのアクセスに対してデータの読み・書きが
行われる。また、メモリモジュールに自動訂正できる障
害が発生した場合でも、各エラー訂正符号を用いて自動
訂正され何等問題なくデータの読み・書きが行われる。
全メモリモジュールが正常である場合には何等問題なく
上位装置からのアクセスに対してデータの読み・書きが
行われる。また、メモリモジュールに自動訂正できる障
害が発生した場合でも、各エラー訂正符号を用いて自動
訂正され何等問題なくデータの読み・書きが行われる。
【0014】ところが、自動訂正できない障害が発生し
た場合には、以下の動作によりメモリモジュールの切離
しが行われる。例えばメモリモジュール105において
自動訂正できない障害が発生した場合、メモリ訂正部1
09がそのことを検出し、レジスタ2内のメモリモジュ
ール105に対応するビットを書換える。このレジスタ
2は、自動訂正できない障害が発生したメモリモジュー
ルを示すことになる。すると、切離部110はレジスタ
2の保持内容を参照してメモリモジュール105内のリ
レースイッチRを切換えて開状態にする。これにより、
メモリモジュール105は上位装置から論理的に切離さ
れる。
た場合には、以下の動作によりメモリモジュールの切離
しが行われる。例えばメモリモジュール105において
自動訂正できない障害が発生した場合、メモリ訂正部1
09がそのことを検出し、レジスタ2内のメモリモジュ
ール105に対応するビットを書換える。このレジスタ
2は、自動訂正できない障害が発生したメモリモジュー
ルを示すことになる。すると、切離部110はレジスタ
2の保持内容を参照してメモリモジュール105内のリ
レースイッチRを切換えて開状態にする。これにより、
メモリモジュール105は上位装置から論理的に切離さ
れる。
【0015】次に、切離部110は、レジスタ1内のメ
モリモジュール105に対応するビットを書換えて、メ
モリモジュール105が論理的に切離された旨を表示す
る。これにより、オペレータ等はメモリモジュール10
5を交換することができる。なお、レジスタ1内の各ビ
ットはプルアップ抵抗111で保護されており、リレー
スイッチが閉じているとき値「0」が格納され、リレー
スイッチが開いているとき値「1」が格納される。すな
わち、このレジスタ1は上位装置と論理的に接続されて
いるメモリモジュールを示すことになる。
モリモジュール105に対応するビットを書換えて、メ
モリモジュール105が論理的に切離された旨を表示す
る。これにより、オペレータ等はメモリモジュール10
5を交換することができる。なお、レジスタ1内の各ビ
ットはプルアップ抵抗111で保護されており、リレー
スイッチが閉じているとき値「0」が格納され、リレー
スイッチが開いているとき値「1」が格納される。すな
わち、このレジスタ1は上位装置と論理的に接続されて
いるメモリモジュールを示すことになる。
【0016】ところで、メモリモジュール105が上位
装置から論理的に切離されている状態においても上位装
置からのアクセスは行われる。その場合にはメモリモジ
ュール105以外のメモリモジュール104及び106
〜108の記憶内容に基づいてメモリ訂正部109が正
しいデータをアクセスの都度作成(修復)して上位装置
に対して送出する。こうすることにより、システムの運
用が中断されることはないのである。
装置から論理的に切離されている状態においても上位装
置からのアクセスは行われる。その場合にはメモリモジ
ュール105以外のメモリモジュール104及び106
〜108の記憶内容に基づいてメモリ訂正部109が正
しいデータをアクセスの都度作成(修復)して上位装置
に対して送出する。こうすることにより、システムの運
用が中断されることはないのである。
【0017】次に、本発明の第2の実施例について説明
する。
する。
【0018】図2は本発明による半導体ディスク装置の
第2の実施例の構成を示すブロック図であり、図1と同
等部分は同一符号により示されている。図において、本
発明の第2の実施例による半導体ディスク装置201
は、図1の装置の構成に、レジスタ1の保持内容の変化
により新たなメモリモジュールが組込まれたことを認識
する組込み認識部120と、この組込み認識部120か
らの通知に応答して新たに組込まれたメモリモジュール
が記憶すべき内容を作成して書込みを行うデータ作成部
121とが追加された構成となっている。なお、新たな
組込まれるメモリモジュール内のリレースイッチは閉状
態になっているものとする。
第2の実施例の構成を示すブロック図であり、図1と同
等部分は同一符号により示されている。図において、本
発明の第2の実施例による半導体ディスク装置201
は、図1の装置の構成に、レジスタ1の保持内容の変化
により新たなメモリモジュールが組込まれたことを認識
する組込み認識部120と、この組込み認識部120か
らの通知に応答して新たに組込まれたメモリモジュール
が記憶すべき内容を作成して書込みを行うデータ作成部
121とが追加された構成となっている。なお、新たな
組込まれるメモリモジュール内のリレースイッチは閉状
態になっているものとする。
【0019】かかる構成とされた本実施例の半導体ディ
スク装置における動作は、切離部110により障害の発
生したメモリモジュールの切離しを行う点では第1の実
施例の場合と同様である。本実施例では障害の発生した
メモリモジュールの代りに新たなメモリモジュールが組
込まれたことに応答して障害の発生したメモリモジュー
ル以外のモジュールの記憶内容に基づいて障害モジュー
ルが記憶すべき内容を作成し新たに組込まれたモジュー
ルに対して書込み機能が追加されているのである。
スク装置における動作は、切離部110により障害の発
生したメモリモジュールの切離しを行う点では第1の実
施例の場合と同様である。本実施例では障害の発生した
メモリモジュールの代りに新たなメモリモジュールが組
込まれたことに応答して障害の発生したメモリモジュー
ル以外のモジュールの記憶内容に基づいて障害モジュー
ルが記憶すべき内容を作成し新たに組込まれたモジュー
ルに対して書込み機能が追加されているのである。
【0020】すなわち、上述した第1の実施例の場合と
同様に、メモリモジュール105に自動訂正できない障
害が発生し、切離部110によってメモリモジュール1
05内のリレースイッチRが開状態にされ、レジスタ1
内のモジュール105に対応するビットが書換えられて
「1」になっているものとする。この状態においてオペ
レータ等が障害メモリモジュールを取りはずし新たなメ
モリモジュールを接続すると、そのメモリモジュール内
のリレースイッチRが閉状態になっているため、レジス
タ1内の対応ビットがプルアップ抵抗111の存在によ
って書換えられ、「0」になる。
同様に、メモリモジュール105に自動訂正できない障
害が発生し、切離部110によってメモリモジュール1
05内のリレースイッチRが開状態にされ、レジスタ1
内のモジュール105に対応するビットが書換えられて
「1」になっているものとする。この状態においてオペ
レータ等が障害メモリモジュールを取りはずし新たなメ
モリモジュールを接続すると、そのメモリモジュール内
のリレースイッチRが閉状態になっているため、レジス
タ1内の対応ビットがプルアップ抵抗111の存在によ
って書換えられ、「0」になる。
【0021】このレジスタ1の変化を組込み認識部12
0が検出すると、その旨をデータ作成部121に通知す
る。この通知を受けたデータ作成部121は、新たに組
込まれたメモリモジュール105以外のメモリモジュー
ルの記憶内容を参照し、上位装置からのアクセスが行わ
れない期間にメモリモジュール105が記憶すべき内容
を作成(修復)してメモリモジュール105内に書込
む。
0が検出すると、その旨をデータ作成部121に通知す
る。この通知を受けたデータ作成部121は、新たに組
込まれたメモリモジュール105以外のメモリモジュー
ルの記憶内容を参照し、上位装置からのアクセスが行わ
れない期間にメモリモジュール105が記憶すべき内容
を作成(修復)してメモリモジュール105内に書込
む。
【0022】そして、メモリモジュール105への書込
みがすべて完了すると、組込み認識部120に対して通
知され、組込み認識部120はレジスタ2内の対応ビッ
トを書換えてもとに戻す。これにより、通常状態に戻り
以後はメモリ訂正部109によるデータ作成(修復)は
行われず、メモリモジュール104〜108の記憶内容
が読出されるのである。
みがすべて完了すると、組込み認識部120に対して通
知され、組込み認識部120はレジスタ2内の対応ビッ
トを書換えてもとに戻す。これにより、通常状態に戻り
以後はメモリ訂正部109によるデータ作成(修復)は
行われず、メモリモジュール104〜108の記憶内容
が読出されるのである。
【0023】以上のように、自動訂正できない障害が発
生してもメモリモジュール単位で交換自在な構成とした
ため、装置全体をシステムから切離したり、装置の電源
を断としたりする必要はなく、システムの運用に影響を
与えずに済むのである。
生してもメモリモジュール単位で交換自在な構成とした
ため、装置全体をシステムから切離したり、装置の電源
を断としたりする必要はなく、システムの運用に影響を
与えずに済むのである。
【0024】
【発明の効果】異常説明したように本発明は、自動訂正
できない障害が発生したことに応答してその障害メモリ
モジュールを切離し、また障害メモリモジュールの代わ
りに新たなメモリモジュールが組込まれたことに応答し
障害メモリモジュール以外のメモリモジュールの記憶内
容に基づいて障害メモリモジュールが記憶すべき内容を
作成して書込むことにより、システムの運用に全く影響
を与えずに障害メモリモジュールを交換できるという効
果がある。
できない障害が発生したことに応答してその障害メモリ
モジュールを切離し、また障害メモリモジュールの代わ
りに新たなメモリモジュールが組込まれたことに応答し
障害メモリモジュール以外のメモリモジュールの記憶内
容に基づいて障害メモリモジュールが記憶すべき内容を
作成して書込むことにより、システムの運用に全く影響
を与えずに障害メモリモジュールを交換できるという効
果がある。
【図1】本発明の第1の実施例による半導体ディスク装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図2】本発明の第2の実施例による半導体ディスク装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図3】従来の半導体ディスク装置の構成を示すブロッ
ク図である。
ク図である。
1,2 レジスタ 102,202 メモリ制御部 103 メモリ部 104〜108 メモリモジュール 109 メモリ訂正部 110 切離部 111 プルアップ抵抗 120 組込み認識部 121 データ作成部
Claims (2)
- 【請求項1】 データを分割して記憶する複数のメモリ
モジュールと、前記複数のメモリモジュールのいずれか
に自動訂正できない障害が発生したことに応答してその
障害メモリモジュールを切離す切離手段と、この切離し
状態のときに外部装置からアクセスがあったことに応答
して前記障害メモリモジュール以外のメモリモジュール
の記憶内容に基づいて正しいデータを作成して送出する
作成手段とを有することを特徴とする半導体ディスク装
置。 - 【請求項2】 前記障害メモリモジュールの代りに新た
なメモリモジュールが組込まれたことに応答して前記障
害メモリモジュール以外のメモリモジュールの記憶内容
に基づいて前記障害メモリモジュールが記憶すべき内容
を作成し前記新たなメモリモジュールに対して書込む書
込手段を、さらに追加したことを特徴とする請求項1記
載の半導体ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5039482A JP2743756B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5039482A JP2743756B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06231049A true JPH06231049A (ja) | 1994-08-19 |
JP2743756B2 JP2743756B2 (ja) | 1998-04-22 |
Family
ID=12554283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5039482A Expired - Lifetime JP2743756B2 (ja) | 1993-02-03 | 1993-02-03 | 半導体ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743756B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08166910A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | データ修復方法 |
JP2012068862A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶制御装置 |
WO2012098633A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293355A (ja) * | 1986-06-12 | 1987-12-19 | インターナショナル ビジネス マシーンズ コーポレーション | データ保護装置 |
JPH02291011A (ja) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | 記憶装置 |
-
1993
- 1993-02-03 JP JP5039482A patent/JP2743756B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293355A (ja) * | 1986-06-12 | 1987-12-19 | インターナショナル ビジネス マシーンズ コーポレーション | データ保護装置 |
JPH02291011A (ja) * | 1989-04-28 | 1990-11-30 | Fujitsu Ltd | 記憶装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08166910A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | データ修復方法 |
JP2012068862A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶制御装置 |
US8555027B2 (en) | 2010-09-22 | 2013-10-08 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device |
US9213604B2 (en) | 2010-09-22 | 2015-12-15 | Kabushiki Kaisha Toshiba | Semiconductor memory controlling device which writes data and error correction codes into different semiconductor storage drives |
WO2012098633A1 (ja) * | 2011-01-17 | 2012-07-26 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
JP5510562B2 (ja) * | 2011-01-17 | 2014-06-04 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2743756B2 (ja) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
US6816982B2 (en) | Method of and apparatus for computer hard disk drive protection and recovery | |
US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
US4603406A (en) | Power backed-up dual memory system | |
JPS6235704B2 (ja) | ||
US20020010891A1 (en) | Redundant memory access system | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
KR100194979B1 (ko) | 이중화 프로세서 시스템의 동작모드 결정방법 | |
US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
JPH10143445A (ja) | 衛星回線接続装置 | |
JPH06259274A (ja) | 二重系システム | |
KR200185007Y1 (ko) | 이중화 프로세서의 메모리오류 보완장치 | |
JPH08153045A (ja) | メモリ制御回路 | |
JPH09101866A (ja) | ディスクアレイシステムとその運用方法 | |
JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
JPH04252344A (ja) | コンピュータシステム | |
JPH02297235A (ja) | メモリデータ保護回路 | |
JPH01302452A (ja) | マイクロプログラム制御装置 | |
JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
JPH05120153A (ja) | 交代メモリ制御方式 | |
JPH08221334A (ja) | 装置アドレス設定装置及び設定方法 | |
JPH0474241A (ja) | 障害処理方式 | |
JPS62166401A (ja) | 電子計算機の多重化システム | |
JPH0414374B2 (ja) | ||
JPH01302451A (ja) | マイクロプログラム制御装置 |