JPH0623056Y2 - 電圧制御形発振回路 - Google Patents
電圧制御形発振回路Info
- Publication number
- JPH0623056Y2 JPH0623056Y2 JP1984124490U JP12449084U JPH0623056Y2 JP H0623056 Y2 JPH0623056 Y2 JP H0623056Y2 JP 1984124490 U JP1984124490 U JP 1984124490U JP 12449084 U JP12449084 U JP 12449084U JP H0623056 Y2 JPH0623056 Y2 JP H0623056Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- oscillation frequency
- vco
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案はＰＬＬ（フェイズロックドループ）等に使用す
る電圧制御形発振回路に関する。
る電圧制御形発振回路に関する。
従来の技術 第３図に示すように、一つの電圧制御形発振回路（以下
ＶＣＯという）１から、送信時には搬送波周波数ｆＴを
取出し、受信時には局部発振周波数（例えば第１局部発
振周波数）ｆＬを取出す構成の所謂ワンＶＣＯタイプＰ
ＬＬ方式の無線機等においては、ｆＴとｆＬの差はシン
プレックス通信の場合、10.7,16.9,21.4MHzという第１
中間周波数ｉｆ１に等しくなり、位相比較器２からの制
御電圧だけでは対応できないので、通常、ＶＣＯの中に
スイツチング素子を設け、このスイツチング素子を送
信，受信切換信号によりオン，オフさせ、ＶＣＯのリア
クタンス成分を切換える構成が採用されている。なお、
第３図において、３はＶＣＯ１の出力を指定された分周
比で分周するプログラマブルカウンタであり、その出力
と基準発振回路４の基準出力との位相差に応じた制御電
圧が位相差比較器２で求められ、ＶＣＯ１の発振周波数
が制御される。また、５は送信部、６は切換回路、７は
アンテナ、８はミキサ、９は復調部、10はスピーカであ
る。
ＶＣＯという）１から、送信時には搬送波周波数ｆＴを
取出し、受信時には局部発振周波数（例えば第１局部発
振周波数）ｆＬを取出す構成の所謂ワンＶＣＯタイプＰ
ＬＬ方式の無線機等においては、ｆＴとｆＬの差はシン
プレックス通信の場合、10.7,16.9,21.4MHzという第１
中間周波数ｉｆ１に等しくなり、位相比較器２からの制
御電圧だけでは対応できないので、通常、ＶＣＯの中に
スイツチング素子を設け、このスイツチング素子を送
信，受信切換信号によりオン，オフさせ、ＶＣＯのリア
クタンス成分を切換える構成が採用されている。なお、
第３図において、３はＶＣＯ１の出力を指定された分周
比で分周するプログラマブルカウンタであり、その出力
と基準発振回路４の基準出力との位相差に応じた制御電
圧が位相差比較器２で求められ、ＶＣＯ１の発振周波数
が制御される。また、５は送信部、６は切換回路、７は
アンテナ、８はミキサ、９は復調部、10はスピーカであ
る。
第４図及び第５図は従来のＶＣＯの構成を示す電気回路
図で、各図の（ｂ）は（ａ）図に示す構成を簡略化した
図である。
図で、各図の（ｂ）は（ａ）図に示す構成を簡略化した
図である。
第４図のＶＣＯは、ＦＥＴ11を能動素子とするコルピッ
ツ発振回路において、ＦＥＴ11の負荷側に可変容量ダイ
オード12を接続し、この容量を制御電圧に応じて可変す
ることにより発振周波数を制御し、可変容量ダイオード
12と並列にコンデンサ13，トリマコンデンサ14，トラン
ジスタ15（スイツチング素子SW）の直列回路を接続し、
トランジスタ15を送信，受信時に合せてオン，オフする
ことで、ＦＥＴ11の負荷側のインダクタンス成分を増減
するようにしたものである。この場合、トランジスタ15
をオンすると、ＦＥＴ11のドレインから負荷側を見たイ
ンダクタンス成分がトランジスタ15のオフ時に比べ増加
し発振周波数が低くなる。しかし、このＶＣＯでは、ト
ランジスタ15のオン，オフ時で可変容量ダイオード12と
並列にかかる容量が変化するため、可変容量ダイオード
12に印加する制御電圧偏差△Ｖと発振周波数偏差△ｆの
比△ｆ／△Ｖで表されるＶＣＯ感度が、送信時と受信時
で相違する欠点がある。この為、第６図に示すように制
御電圧を横軸に、発振周波数を縦軸にとった特性で、受
信時の制御電圧対発振周波数特性が同図の直線40で示す
ものとすると、送信時の制御電圧対発振周波数特性はこ
れを中間周波数だけ平行移動した同図の直線41に示す特
性となるのが理想であるが、ＶＣＯ感度が相違すること
により第４図のＶＣＯでは第６図の点線42のようにな
り、発振周波数を送信時と受信時とで正確に中間周波数
だけスライドすることができなくなる。
ツ発振回路において、ＦＥＴ11の負荷側に可変容量ダイ
オード12を接続し、この容量を制御電圧に応じて可変す
ることにより発振周波数を制御し、可変容量ダイオード
12と並列にコンデンサ13，トリマコンデンサ14，トラン
ジスタ15（スイツチング素子SW）の直列回路を接続し、
トランジスタ15を送信，受信時に合せてオン，オフする
ことで、ＦＥＴ11の負荷側のインダクタンス成分を増減
するようにしたものである。この場合、トランジスタ15
をオンすると、ＦＥＴ11のドレインから負荷側を見たイ
ンダクタンス成分がトランジスタ15のオフ時に比べ増加
し発振周波数が低くなる。しかし、このＶＣＯでは、ト
ランジスタ15のオン，オフ時で可変容量ダイオード12と
並列にかかる容量が変化するため、可変容量ダイオード
12に印加する制御電圧偏差△Ｖと発振周波数偏差△ｆの
比△ｆ／△Ｖで表されるＶＣＯ感度が、送信時と受信時
で相違する欠点がある。この為、第６図に示すように制
御電圧を横軸に、発振周波数を縦軸にとった特性で、受
信時の制御電圧対発振周波数特性が同図の直線40で示す
ものとすると、送信時の制御電圧対発振周波数特性はこ
れを中間周波数だけ平行移動した同図の直線41に示す特
性となるのが理想であるが、ＶＣＯ感度が相違すること
により第４図のＶＣＯでは第６図の点線42のようにな
り、発振周波数を送信時と受信時とで正確に中間周波数
だけスライドすることができなくなる。
一方、第５図のＶＣＯは、第４図のＶＣＯと異なりイン
ダクタ16とＦＥＴ11との間に、コンデンサ13，トリマコ
ンデンサ14，トランジスタ15の直列回路を接続すること
により、トランジスタ15のオン時における負荷側からみ
たＦＥＴ11のドレインの容量成分をトランジスタ15のオ
フ時に比べ増加させ、発振周波数を低くしたものであ
る。ところが、このようトランジスタ15のオン時の負荷
側からみたＦＥＴドレインの容量成分を増加させると、
即ち負荷容量を増加させるとコルピッツ発振回路の発振
条件（負荷が誘導性であること）を満たしにくくなるた
め発振が不安定になる。
ダクタ16とＦＥＴ11との間に、コンデンサ13，トリマコ
ンデンサ14，トランジスタ15の直列回路を接続すること
により、トランジスタ15のオン時における負荷側からみ
たＦＥＴ11のドレインの容量成分をトランジスタ15のオ
フ時に比べ増加させ、発振周波数を低くしたものであ
る。ところが、このようトランジスタ15のオン時の負荷
側からみたＦＥＴドレインの容量成分を増加させると、
即ち負荷容量を増加させるとコルピッツ発振回路の発振
条件（負荷が誘導性であること）を満たしにくくなるた
め発振が不安定になる。
考案が解決しようとする問題点 本考案はこのような従来の問題点を改善したもので、そ
の目的は、送信時と受信時とで発振周波数を安定に且つ
正確にスライドさせることにある。
の目的は、送信時と受信時とで発振周波数を安定に且つ
正確にスライドさせることにある。
問題点を解決するための手段 本考案は上記問題点を解決するために、第１図，第２図
に示すように、出力端子Ｓから発振出力が取出されるＦ
ＥＴ，バイポーラトランジスタ等の能動素子５０の制御
電極Ｇと入力電極Ｄ間に第１のコンデンサ５１とインダ
クタ５２と可変容量ダイオード５６との直列回路を接続
し、出力端子Ｓと入力端子間に第２のコンデンサ８１を
接続し、出力端子Ｓと制御端子間に第３のコンデンサ８
２を接続し、可変容量ダイオード５６とインダクタ５２
との接続点を発振周波数制御電圧入力端子に接続した電
圧制御形発振回路において、第１のコンデンサ５１と並
列に第４のコンデンサ５４と送信，受信切換信号でオ
ン，オフされるスイッチング素子５５との直列回路を接
続する。
に示すように、出力端子Ｓから発振出力が取出されるＦ
ＥＴ，バイポーラトランジスタ等の能動素子５０の制御
電極Ｇと入力電極Ｄ間に第１のコンデンサ５１とインダ
クタ５２と可変容量ダイオード５６との直列回路を接続
し、出力端子Ｓと入力端子間に第２のコンデンサ８１を
接続し、出力端子Ｓと制御端子間に第３のコンデンサ８
２を接続し、可変容量ダイオード５６とインダクタ５２
との接続点を発振周波数制御電圧入力端子に接続した電
圧制御形発振回路において、第１のコンデンサ５１と並
列に第４のコンデンサ５４と送信，受信切換信号でオ
ン，オフされるスイッチング素子５５との直列回路を接
続する。
作用 スイツチング素子55をオンすると、第４のコンデンサ54
が第１のコンデンサ51と並列に接続され、能動素子50か
ら負荷側を見た場合のインダクタンス成分がスイツチン
グ素子55のオフ時に比べ増加するので、発振周波数が低
くなる。また、スイツチング素子55のオン時とオフ時と
で可変容量ダイオード56と並列にかかる容量に変化がな
いため送信，受信時でＶＣＯ感度に相違はない。更にス
イツチング55のオン時に負荷側から見た負荷容量に変化
がないため安定した発振が可能となる。
が第１のコンデンサ51と並列に接続され、能動素子50か
ら負荷側を見た場合のインダクタンス成分がスイツチン
グ素子55のオフ時に比べ増加するので、発振周波数が低
くなる。また、スイツチング素子55のオン時とオフ時と
で可変容量ダイオード56と並列にかかる容量に変化がな
いため送信，受信時でＶＣＯ感度に相違はない。更にス
イツチング55のオン時に負荷側から見た負荷容量に変化
がないため安定した発振が可能となる。
実施例 第２図は本考案の実施例の電気回路図であり、コルピッ
ツ形発振回路に本考案を適用したものである。
ツ形発振回路に本考案を適用したものである。
同図において、60は図示しない位相比較器からの制御電
圧が加わる入力端子、61は接地端子で、可変容量ダイオ
ード62のカソードは入力端子60に接続され、そのアノー
ドは接地端子61に接続される。可変容量ダイオード62の
アノードはコンデンサ63，インダクタ64，コンデンサ65
（第１のコンデンサ）を介してＦＥＴ66のドレインに接
続され、コンデンサ63とインダクタ64の接続点はコンデ
ンサ67とトリマコンデンサ68との直列回路により接地さ
れる。コンデンサ65には並列に、コンデンサ69とトリマ
コンデサ70の並列回路（第４のコンデンサ）にダイオー
ド71を直列に接続した回路が接続される。インダクタ64
とダイオード71のアノードとの接続点はチョークコイル
72を介して送信，受信切換信号が加わる端子73に接続さ
れ、ダイオード71のカソードはチョークコイル74，抵抗
75の直列回路を介して接地される。また、端子73はコン
デンサ76を介して接地されている。ＦＥＴ66のドレイン
はコンデンサ77を通してソースに接続されると共に、チ
ョークコイル78を介して電源＋Ｂが加わる端子79に接続
され、ゲートは接地される。端子79はコンデンサ80を介
して接地される。ＦＥＴ66のソースはコンデンサ81を通
して出力端子に接続されると共に、コンデンサ82を介し
て接地される。
圧が加わる入力端子、61は接地端子で、可変容量ダイオ
ード62のカソードは入力端子60に接続され、そのアノー
ドは接地端子61に接続される。可変容量ダイオード62の
アノードはコンデンサ63，インダクタ64，コンデンサ65
（第１のコンデンサ）を介してＦＥＴ66のドレインに接
続され、コンデンサ63とインダクタ64の接続点はコンデ
ンサ67とトリマコンデンサ68との直列回路により接地さ
れる。コンデンサ65には並列に、コンデンサ69とトリマ
コンデサ70の並列回路（第４のコンデンサ）にダイオー
ド71を直列に接続した回路が接続される。インダクタ64
とダイオード71のアノードとの接続点はチョークコイル
72を介して送信，受信切換信号が加わる端子73に接続さ
れ、ダイオード71のカソードはチョークコイル74，抵抗
75の直列回路を介して接地される。また、端子73はコン
デンサ76を介して接地されている。ＦＥＴ66のドレイン
はコンデンサ77を通してソースに接続されると共に、チ
ョークコイル78を介して電源＋Ｂが加わる端子79に接続
され、ゲートは接地される。端子79はコンデンサ80を介
して接地される。ＦＥＴ66のソースはコンデンサ81を通
して出力端子に接続されると共に、コンデンサ82を介し
て接地される。
受信時は送信，受信切換信号は高電位となり、ダイオー
ド71はオン状態を維持する。このため、コンデンサ69，
70がコンデンサ65に並列に接続され、ＦＥＴドレインか
ら負荷側を見た場合のインダクタンス成分が増加し、発
振周波数が受信時の周波数ｆＬとなる。この状態で端子
60に制御電圧が加わると、制御電圧に応じて可変容量ダ
イオード62の容量が変化し、発振周波数がｆＬを基準と
して変化する。一方、送信時は送信，受信切換信号が低
電位となり、ダイオード71はオフ状態を維持する。この
ためコンデンサ69，70がコンデンサ65から切り離され、
ＦＥＴドレインから負荷側をみたインダクタンス成分が
減少し、発振周波数は送信時の周波数ｆＴ（＞ｆＬ）と
なる。
ド71はオン状態を維持する。このため、コンデンサ69，
70がコンデンサ65に並列に接続され、ＦＥＴドレインか
ら負荷側を見た場合のインダクタンス成分が増加し、発
振周波数が受信時の周波数ｆＬとなる。この状態で端子
60に制御電圧が加わると、制御電圧に応じて可変容量ダ
イオード62の容量が変化し、発振周波数がｆＬを基準と
して変化する。一方、送信時は送信，受信切換信号が低
電位となり、ダイオード71はオフ状態を維持する。この
ためコンデンサ69，70がコンデンサ65から切り離され、
ＦＥＴドレインから負荷側をみたインダクタンス成分が
減少し、発振周波数は送信時の周波数ｆＴ（＞ｆＬ）と
なる。
以上の実施例はスイツチング素子55としてダイオード71
を使用したが、トランジスタを使用することも可能であ
る。
を使用したが、トランジスタを使用することも可能であ
る。
考案の効果 以上説明したように、本考案によれば、スイツチング素
子55のオン時とオフ時とで可変容量ダイオード56と並列
にかかる容量に変化がないため送信，受信時でＶＣＯ感
度に相違はなくなり、送信時と受信時の制御電圧対発振
周波数特性直線を平行なものとすることができ、その分
性能を向上することができる。また、スイツチング55の
オン時に負荷側から見た負荷容量に変化がないため安定
した発振が可能となる。
子55のオン時とオフ時とで可変容量ダイオード56と並列
にかかる容量に変化がないため送信，受信時でＶＣＯ感
度に相違はなくなり、送信時と受信時の制御電圧対発振
周波数特性直線を平行なものとすることができ、その分
性能を向上することができる。また、スイツチング55の
オン時に負荷側から見た負荷容量に変化がないため安定
した発振が可能となる。
第１図は本考案の構成説明図、第２図は本考案の実施例
の電気回路図、第３図はワンＶＣＯタイプＰＬＬ方式の
無線機の構成図、第４図及び第５図は従来のＶＣＯの構
成説明図、第６図は制御電圧対発振周波数特性図であ
る。 50は能動素子、51は第１のコンデンサ、52はインダク
タ、53は制御電圧が加わる端子、54は第４のコンデン
サ、55はスイツチング素子、56は可変容量ダイオードで
ある。
の電気回路図、第３図はワンＶＣＯタイプＰＬＬ方式の
無線機の構成図、第４図及び第５図は従来のＶＣＯの構
成説明図、第６図は制御電圧対発振周波数特性図であ
る。 50は能動素子、51は第１のコンデンサ、52はインダク
タ、53は制御電圧が加わる端子、54は第４のコンデン
サ、55はスイツチング素子、56は可変容量ダイオードで
ある。
Claims (1)
- 【請求項１】出力端子から発振出力が取出される能動素
子の制御電極と入力電極間に第１のコンデンサとインダ
クタと可変容量ダイオードとの直列回路を接続し、前記
出力端子と前記入力端子間に第２のコンデンサを接続
し、前記出力端子と前記制御端子間に第３のコンデンサ
を接続し、前記可変容量ダイオードと前記インダクタと
の接続点を発振周波数制御電圧入力端子に接続した電圧
制御形発振回路において、 前記第１のコンデンサと並列に第４のコンデンサと送
信，受信切換信号でオン，オフされるスイッチング素子
との直列回路を接続してなる電圧制御形発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984124490U JPH0623056Y2 (ja) | 1984-08-15 | 1984-08-15 | 電圧制御形発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984124490U JPH0623056Y2 (ja) | 1984-08-15 | 1984-08-15 | 電圧制御形発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6140020U JPS6140020U (ja) | 1986-03-13 |
| JPH0623056Y2 true JPH0623056Y2 (ja) | 1994-06-15 |
Family
ID=30683216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984124490U Expired - Lifetime JPH0623056Y2 (ja) | 1984-08-15 | 1984-08-15 | 電圧制御形発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623056Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691368B2 (ja) * | 1987-09-16 | 1994-11-14 | 株式会社日立製作所 | 発振回路 |
| JPH0734526B2 (ja) * | 1987-12-28 | 1995-04-12 | 株式会社日立製作所 | 発振装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651528B2 (ja) * | 1973-10-18 | 1981-12-05 | ||
| JPS6037804A (ja) * | 1983-08-10 | 1985-02-27 | Matsushita Electric Ind Co Ltd | 局部発振回路 |
-
1984
- 1984-08-15 JP JP1984124490U patent/JPH0623056Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6140020U (ja) | 1986-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748683A (en) | Electronic tuning type FM receiver | |
| KR960009970B1 (ko) | 트랙킹 특성이 개선된 동조 장치 | |
| US6842081B2 (en) | Dual frequency voltage controlled oscillator circuit | |
| JPH0623056Y2 (ja) | 電圧制御形発振回路 | |
| US4703286A (en) | Dual gate tunable oscillator | |
| JPH062333Y2 (ja) | 変調器付電圧制御発振器 | |
| KR960003169B1 (ko) | 발진기 장치 | |
| US4952888A (en) | Phase locked loop for direct modulation | |
| US6271737B1 (en) | Communication device with feedback for cancellation of perturbations | |
| JPH0513045Y2 (ja) | ||
| CN111342774A (zh) | 一种基于c类振荡器拓扑的双核压控振荡器 | |
| US4835492A (en) | Voltage controlled oscillator having constant tuning bias voltage | |
| US5512862A (en) | Oscillator with improved sideband noise | |
| JPS6345088Y2 (ja) | ||
| JPH104315A (ja) | 高周波発振回路 | |
| JP2001111351A (ja) | 電圧制御自励局部発振ミクサ、位相同期回路、およびこれらを用いた送受信機 | |
| KR900002652Y1 (ko) | 고주파 발진기 | |
| JPH0448006Y2 (ja) | ||
| KR100313329B1 (ko) | 위상 동기 루프 모듈에서의 전압 제어 발진기 | |
| JP2507124B2 (ja) | 高周波発振装置 | |
| JPH0354426Y2 (ja) | ||
| JPH0332089Y2 (ja) | ||
| JP4277154B2 (ja) | 電圧制御発振器およびシンセサイザ受信機 | |
| JPH0321051Y2 (ja) | ||
| JPH10242849A (ja) | 電圧制御型高周波発振回路 |