JPH0622323B2 - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH0622323B2 JPH0622323B2 JP63288161A JP28816188A JPH0622323B2 JP H0622323 B2 JPH0622323 B2 JP H0622323B2 JP 63288161 A JP63288161 A JP 63288161A JP 28816188 A JP28816188 A JP 28816188A JP H0622323 B2 JPH0622323 B2 JP H0622323B2
- Authority
- JP
- Japan
- Prior art keywords
- induction thyristor
- current
- gate
- electrostatic induction
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、静電誘導サイリスタを用いたスイッチング回
路に関するものである。
路に関するものである。
［従来の技術］ 従来、静電誘導サイリスタを用いたこの種のスイッチン
グ回路は、第３図に示すように、制御回路ＣＯから出力
されるパルス信号によってドライブ用のＮＰＮトランジ
スタＱａおよびＰＮＰトランジスタＱｂを制御し、両ト
ランジスタＱａ，Ｑｂのエミッタ出力を抵抗Ｒ0および
コンデンサＣ0の並列回路を介して静電誘導サイリスタ
Ｑ1のゲートに印加したものであり、静電誘導サイリス
タＱ1によって負荷ＬＤをオン、オフ制御するようにな
っている。
グ回路は、第３図に示すように、制御回路ＣＯから出力
されるパルス信号によってドライブ用のＮＰＮトランジ
スタＱａおよびＰＮＰトランジスタＱｂを制御し、両ト
ランジスタＱａ，Ｑｂのエミッタ出力を抵抗Ｒ0および
コンデンサＣ0の並列回路を介して静電誘導サイリスタ
Ｑ1のゲートに印加したものであり、静電誘導サイリス
タＱ1によって負荷ＬＤをオン、オフ制御するようにな
っている。
ところで、静電誘導サイリスタＱ1は、瞬間的なトリガ
電圧を印加することによってターンオンし、一旦ターン
オンすると、ゲート電流を強制的に引き抜くか、アノー
ド電流を保持電流以下にしないとターンオフしない。し
たがって、静電誘導サイリスタＱ1のオフ状態を維持す
る際、誤動作によって過電流が流れて静電誘導サイリス
タＱ1が破壊するのを防止するため、ゲートにノイズが
入らないようにする複雑な回路構成の保護回路ＰＣを設
ける必要があり、駆動回路が簡単であるにも拘らず、保
護回路ＰＣを必要とするためにコストが高くなってしま
うという問題があった。
電圧を印加することによってターンオンし、一旦ターン
オンすると、ゲート電流を強制的に引き抜くか、アノー
ド電流を保持電流以下にしないとターンオフしない。し
たがって、静電誘導サイリスタＱ1のオフ状態を維持す
る際、誤動作によって過電流が流れて静電誘導サイリス
タＱ1が破壊するのを防止するため、ゲートにノイズが
入らないようにする複雑な回路構成の保護回路ＰＣを設
ける必要があり、駆動回路が簡単であるにも拘らず、保
護回路ＰＣを必要とするためにコストが高くなってしま
うという問題があった。
そこで、回路構成を簡略化し、コストを安くしたものと
して第４図に示すものがあった。すなわち、静電誘導サ
イリスタＱ1のカソードに、制御回路ＣＯによってオ
ン、オフされるＭＯＳＦＥＴよりなる第２のスイッチ素
子Ｑ2を直列接続し、静電誘導サイリスタＱ1のゲート
に、直流電源Ｖｓから抵抗Ｒ1を介して充電されるコン
デンサＣ1を接続するとともに、コンデンサＣ1にツェナ
ーダイオードＺＤを並列接続したものである。ここで、
抵抗Ｒ１、コンデンサＣ１及びツェナダイオードＺＤ
は、直流電源Ｖｓを定電圧化して静電誘導サイリスタＱ
１にゲート電流を供給する電圧源ＶＳを構成するもので
ある。静電誘導サイリスタＱ1には、抵抗Ｒ1を介して常
時バイアスが与えられ、静電誘導サイリスタＱ1は、ゲ
ートに接続されたコンデンサＣ1に充電された電荷と抵
抗Ｒ1を介して直流電源Ｖｓから流れ込む電流により任
意のときにターンオンできるようになっており、スイッ
チング素子Ｑ２のスイッチングによって同時に静電誘導
サイリスタＱ1がオン、オフされ、アノード電流が制御
される。この場合、スイッチングは、スイッチ素子Ｑ2
のオン、オフによって行われ、耐圧は静電誘導サイリス
タＱ1が分担しているので、スイッチ素子Ｑ2として低耐
圧の小型のＭＯＳＦＥＴを使用することができる。
して第４図に示すものがあった。すなわち、静電誘導サ
イリスタＱ1のカソードに、制御回路ＣＯによってオ
ン、オフされるＭＯＳＦＥＴよりなる第２のスイッチ素
子Ｑ2を直列接続し、静電誘導サイリスタＱ1のゲート
に、直流電源Ｖｓから抵抗Ｒ1を介して充電されるコン
デンサＣ1を接続するとともに、コンデンサＣ1にツェナ
ーダイオードＺＤを並列接続したものである。ここで、
抵抗Ｒ１、コンデンサＣ１及びツェナダイオードＺＤ
は、直流電源Ｖｓを定電圧化して静電誘導サイリスタＱ
１にゲート電流を供給する電圧源ＶＳを構成するもので
ある。静電誘導サイリスタＱ1には、抵抗Ｒ1を介して常
時バイアスが与えられ、静電誘導サイリスタＱ1は、ゲ
ートに接続されたコンデンサＣ1に充電された電荷と抵
抗Ｒ1を介して直流電源Ｖｓから流れ込む電流により任
意のときにターンオンできるようになっており、スイッ
チング素子Ｑ２のスイッチングによって同時に静電誘導
サイリスタＱ1がオン、オフされ、アノード電流が制御
される。この場合、スイッチングは、スイッチ素子Ｑ2
のオン、オフによって行われ、耐圧は静電誘導サイリス
タＱ1が分担しているので、スイッチ素子Ｑ2として低耐
圧の小型のＭＯＳＦＥＴを使用することができる。
また、コンデンサＣ1は、静電誘導サイリスタＱ1がオフ
する際にゲートから引き抜かれるターンオフ電流を吸収
し、ツェナーダイオードＺＤは、ゲート電圧の上昇を抑
えるようになっている。また、実際には、電力ロスを小
さくするために抵抗Ｒ1の値を大きくし、静電誘導サイ
リスタＱ1のターンオン時のトリガ電流を直流電源Ｖｓ
から抵抗Ｒ1を介して供給するのではなく、コンデンサ
Ｃ1に充電された電荷によって供給している。このコン
デンサＣ1の充電は、起動時のみ、抵抗Ｒ1を介して行わ
れ、以後のオン、オフ時には、静電誘導サイリスタＱ1
のオフ時にゲートより引き抜かれるターンオフ電流によ
って充電されるようになっており、簡単な回路構成でノ
イズによる誤動作のないスイッチング回路が形成されて
いる。
する際にゲートから引き抜かれるターンオフ電流を吸収
し、ツェナーダイオードＺＤは、ゲート電圧の上昇を抑
えるようになっている。また、実際には、電力ロスを小
さくするために抵抗Ｒ1の値を大きくし、静電誘導サイ
リスタＱ1のターンオン時のトリガ電流を直流電源Ｖｓ
から抵抗Ｒ1を介して供給するのではなく、コンデンサ
Ｃ1に充電された電荷によって供給している。このコン
デンサＣ1の充電は、起動時のみ、抵抗Ｒ1を介して行わ
れ、以後のオン、オフ時には、静電誘導サイリスタＱ1
のオフ時にゲートより引き抜かれるターンオフ電流によ
って充電されるようになっており、簡単な回路構成でノ
イズによる誤動作のないスイッチング回路が形成されて
いる。
［発明が解決しようとする課題］ しかしながら、上述の従来例にあっては、ＭＯＳＦＥＴ
よりなるスイッチ素子Ｑ2のオン時に、静電誘導サイリ
スタＱ1のアノード電流が保持電流以上流れないうち
に、コンデンサＣ1の充電電荷が放電され、ゲート電流
が確保されず、静電誘導サイリスタＱ1がオンしない場
合があるという問題があった。
よりなるスイッチ素子Ｑ2のオン時に、静電誘導サイリ
スタＱ1のアノード電流が保持電流以上流れないうち
に、コンデンサＣ1の充電電荷が放電され、ゲート電流
が確保されず、静電誘導サイリスタＱ1がオンしない場
合があるという問題があった。
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、静電誘導サイリスタのターンオン、
ターンオフを確実に行うことができ、安定した高速スイ
ッチングが行えるスイッチング回路を提供することにあ
る。
的とするところは、静電誘導サイリスタのターンオン、
ターンオフを確実に行うことができ、安定した高速スイ
ッチングが行えるスイッチング回路を提供することにあ
る。
［課題を解決するための手段］ 本発明のスイッチング回路は、負荷と、負荷に直列接続
された静電誘導サイリスタと、静電誘導サイリスタのカ
ソードに直列接続された第２のスイッチ素子とを直流電
源に接続し、第２のスイッチ素子をオン、オフ制御する
制御回路と、直流電源を定電圧化して静電誘導サイリス
タにゲート電流を供給する電圧源とを具備したスイッチ
ング回路において、静電誘導サイリスタのゲート電流の
供給路に設けられ静電誘導サイリスタのターンオン電流
の導通期間を広げるインピーダンス要素と、第２のスイ
ッチ素子のオフ期間に同期して静電誘導サイリスタのゲ
ートからの引き抜き電流を上記インピーダンス要素を介
さずに電圧源に流す第３のスイッチ素子とを設けたもの
である。
された静電誘導サイリスタと、静電誘導サイリスタのカ
ソードに直列接続された第２のスイッチ素子とを直流電
源に接続し、第２のスイッチ素子をオン、オフ制御する
制御回路と、直流電源を定電圧化して静電誘導サイリス
タにゲート電流を供給する電圧源とを具備したスイッチ
ング回路において、静電誘導サイリスタのゲート電流の
供給路に設けられ静電誘導サイリスタのターンオン電流
の導通期間を広げるインピーダンス要素と、第２のスイ
ッチ素子のオフ期間に同期して静電誘導サイリスタのゲ
ートからの引き抜き電流を上記インピーダンス要素を介
さずに電圧源に流す第３のスイッチ素子とを設けたもの
である。
［作用］ 本発明は上述のように構成することにより、インピーダ
ンス要素で静電誘導サイリスタのターンオン電流の導通
期間を広げて、静電誘導サイリスタのターンオンを確実
とし、また第３のスイッチ素子で第２のスイッチ素子の
オフ期間に同期して静電誘導サイリスタのゲートから引
き抜き電流を流して、静電誘導サイリスタのターンオフ
を確実とし、安定した高速スイッチングを可能とするよ
うになっている。
ンス要素で静電誘導サイリスタのターンオン電流の導通
期間を広げて、静電誘導サイリスタのターンオンを確実
とし、また第３のスイッチ素子で第２のスイッチ素子の
オフ期間に同期して静電誘導サイリスタのゲートから引
き抜き電流を流して、静電誘導サイリスタのターンオフ
を確実とし、安定した高速スイッチングを可能とするよ
うになっている。
［実施例］ 第１図に本発明の一実施例を示す。なお、本実施例の基
本構成は第４図のものと同じであるので、同一構成には
同一符号を付し、その説明は省略する。
本構成は第４図のものと同じであるので、同一構成には
同一符号を付し、その説明は省略する。
本実施例では、静電誘導サイリスタＱ１のゲート電流の
供給路に設けられ静電誘導サイリスタＱ１のターンオン
電流の導通期間を広げるインピーダンス要素としての抵
抗Ｒ２と、ＭＯＳＦＥＴからなる第２のスイッチ素子Ｑ
２のオフ期間に同期して静電誘導サイリスタＱ１のゲー
トから引き抜き電流を上記抵抗Ｒ２を介さずに電圧源Ｖ
Ｓに流す第３のスイッチ素子としてのダイオードＤ１と
を設けてある。
供給路に設けられ静電誘導サイリスタＱ１のターンオン
電流の導通期間を広げるインピーダンス要素としての抵
抗Ｒ２と、ＭＯＳＦＥＴからなる第２のスイッチ素子Ｑ
２のオフ期間に同期して静電誘導サイリスタＱ１のゲー
トから引き抜き電流を上記抵抗Ｒ２を介さずに電圧源Ｖ
Ｓに流す第３のスイッチ素子としてのダイオードＤ１と
を設けてある。
いま、スイッチ素子Ｑ2がオンすると、直流電源Ｖｓか
ら抵抗Ｒ1を介してコンデンサＣ1に充電されていた充電
電荷が抵抗Ｒ2を介して静電誘導サイリスタＱ1のゲート
に放電され、コンデンサＣ1および抵抗Ｒ2による時定数
でゲート電流が流れるので、静電誘導サイリスタＱ1の
ゲート電流の流れる期間が広げられて確実にターンオン
されるようになっている。一方、スイッチ素子Ｑ2がオ
フすると、静電誘導サイリスタＱ1のゲートからターン
オフ電流がダイオードＤ1を介してコンデンサＣ1に流
れ、ゲートからターンオフ電流が瞬時に引き抜かれて静
電誘導サイリスタＱ1が確実にターンオフする。以後、
静電誘導サイリスタＱ1がターンオフするときにゲート
から引き抜かれてコンデンサＣ1に充電された電荷が、
次のターンオン時のゲート電流として使用されるように
なっており、安定した高速スイッチングが行われる。
ら抵抗Ｒ1を介してコンデンサＣ1に充電されていた充電
電荷が抵抗Ｒ2を介して静電誘導サイリスタＱ1のゲート
に放電され、コンデンサＣ1および抵抗Ｒ2による時定数
でゲート電流が流れるので、静電誘導サイリスタＱ1の
ゲート電流の流れる期間が広げられて確実にターンオン
されるようになっている。一方、スイッチ素子Ｑ2がオ
フすると、静電誘導サイリスタＱ1のゲートからターン
オフ電流がダイオードＤ1を介してコンデンサＣ1に流
れ、ゲートからターンオフ電流が瞬時に引き抜かれて静
電誘導サイリスタＱ1が確実にターンオフする。以後、
静電誘導サイリスタＱ1がターンオフするときにゲート
から引き抜かれてコンデンサＣ1に充電された電荷が、
次のターンオン時のゲート電流として使用されるように
なっており、安定した高速スイッチングが行われる。
第２図は他の実施例を示すもので、コンデンサＣ1と直
列に、抵抗Ｒ3とダイオードＤ2との並列回路を接続した
ものであり、スイッチ素子Ｑ2がオンすると、直流電源
Ｖｓから抵抗Ｒ1，Ｒ3，ダイオードＤ2を介して充電さ
れた電荷が抵抗Ｒ3を介して所定の時定数で静電誘導サ
イリスタＱ1のゲートに放電され、一方、スイッチ素子
Ｑ2がオフすると、静電誘導サイリスタＱ1のゲートから
引き抜かれるターンオフ電流がダイオードＤ2を介して
コンデンサＣ1に流れるようになっており、安定した高
速スイッチングが行われる。
列に、抵抗Ｒ3とダイオードＤ2との並列回路を接続した
ものであり、スイッチ素子Ｑ2がオンすると、直流電源
Ｖｓから抵抗Ｒ1，Ｒ3，ダイオードＤ2を介して充電さ
れた電荷が抵抗Ｒ3を介して所定の時定数で静電誘導サ
イリスタＱ1のゲートに放電され、一方、スイッチ素子
Ｑ2がオフすると、静電誘導サイリスタＱ1のゲートから
引き抜かれるターンオフ電流がダイオードＤ2を介して
コンデンサＣ1に流れるようになっており、安定した高
速スイッチングが行われる。
なお、本発明に係るスイッチング回路は、負荷ＬＤとし
て、インダクタンス要素を含み電圧と電流に位相差が存
在するものを接続した場合の高速スイッチングが確実に
行える。また、実施例では１石式のスイッチング回路を
示しているが、本発明に係るスイッチング回路は、高耐
圧で大電流の安定した高速スイッチ素子と考えることが
できるので、ハーフブリッジ、フルブリッジ方式のスイ
ッチング回路、プッシュプル方式のスイッチング回路も
容易に実現できる。
て、インダクタンス要素を含み電圧と電流に位相差が存
在するものを接続した場合の高速スイッチングが確実に
行える。また、実施例では１石式のスイッチング回路を
示しているが、本発明に係るスイッチング回路は、高耐
圧で大電流の安定した高速スイッチ素子と考えることが
できるので、ハーフブリッジ、フルブリッジ方式のスイ
ッチング回路、プッシュプル方式のスイッチング回路も
容易に実現できる。
［発明の効果］ 本発明は上述のように、負荷と、負荷に直列接続された
静電誘導サイリスタと、静電誘導サイリスタのカソード
に直列接続された第２のスイッチ素子とを直流電源に接
続し、第２のスイッチ素子をオン、オフ制御する制御回
路と、直流電源を定電圧化して静電誘導サイリスタにゲ
ート電流を供給する電圧源とを具備したスイッチング回
路において、静電誘導サイリスタのゲート電流の供給路
に設けられ静電誘導サイリスタのターンオン電流の導通
期間を広げるインピーダンス要素と、第２のスイッチ素
子のオフ期間に同期して静電誘導サイリスタのゲートか
らの引き抜き電流を上記インピーダンス要素を介さずに
電圧源に流す第３のスイッチ素子とを設けてあるので、
インピーダンス要素で静電誘導サイリスタのターンオン
電流の導通期間を広げて、静電誘導サイリスタのターン
オンを確実とすることができ、また第３のスイッチ素子
で第２のスイッチ素子のオフ期間に同期して静電誘導サ
イリスタのゲートから引き抜き電流を流して、静電誘導
サイリスタのターンオフを確実とすることができ、安定
した高速スイッチングが可能となり、しかも引き抜き電
流を第３のスイッチ素子を介して電圧源に帰還すること
により、その帰還されるエネルギを次の静電誘導サイリ
スタのオン時のゲート電流を供給するためのエネルギと
して再利用することができ、回路効率を良くすることが
できる。
静電誘導サイリスタと、静電誘導サイリスタのカソード
に直列接続された第２のスイッチ素子とを直流電源に接
続し、第２のスイッチ素子をオン、オフ制御する制御回
路と、直流電源を定電圧化して静電誘導サイリスタにゲ
ート電流を供給する電圧源とを具備したスイッチング回
路において、静電誘導サイリスタのゲート電流の供給路
に設けられ静電誘導サイリスタのターンオン電流の導通
期間を広げるインピーダンス要素と、第２のスイッチ素
子のオフ期間に同期して静電誘導サイリスタのゲートか
らの引き抜き電流を上記インピーダンス要素を介さずに
電圧源に流す第３のスイッチ素子とを設けてあるので、
インピーダンス要素で静電誘導サイリスタのターンオン
電流の導通期間を広げて、静電誘導サイリスタのターン
オンを確実とすることができ、また第３のスイッチ素子
で第２のスイッチ素子のオフ期間に同期して静電誘導サ
イリスタのゲートから引き抜き電流を流して、静電誘導
サイリスタのターンオフを確実とすることができ、安定
した高速スイッチングが可能となり、しかも引き抜き電
流を第３のスイッチ素子を介して電圧源に帰還すること
により、その帰還されるエネルギを次の静電誘導サイリ
スタのオン時のゲート電流を供給するためのエネルギと
して再利用することができ、回路効率を良くすることが
できる。
第１図は本発明の一実施例の回路図、第２図は他の実施
例の回路図、第３図は従来例の回路図、第４図は他の従
来例の回路図である。 ＬＤは負荷、Ｑ1は静電誘導サイリスタ、Ｑ2，はスイッ
チ素子、ＣＯは制御回路、ＶＳは電圧源、Ｒ２は抵抗、
Ｄ１はダイオードである。
例の回路図、第３図は従来例の回路図、第４図は他の従
来例の回路図である。 ＬＤは負荷、Ｑ1は静電誘導サイリスタ、Ｑ2，はスイッ
チ素子、ＣＯは制御回路、ＶＳは電圧源、Ｒ２は抵抗、
Ｄ１はダイオードである。
Claims (1)
- 【請求項１】負荷と、負荷に直列接続された静電誘導サ
イリスタと、静電誘導サイリスタのカソードに直列接続
された第２のスイッチ素子とを直流電源に接続し、第２
のスイッチ素子をオン、オフ制御する制御回路と、直流
電源を定電圧化して静電誘導サイリスタにゲート電流を
供給する電圧源とを具備したスイッチング回路におい
て、静電誘導サイリスタのゲート電流の供給路に設けら
れターンオン電流の導通期間を広げるインピーダンス要
素と、第２のスイッチ素子のオフ期間に同期して静電誘
導サイリスタのゲートからの引き抜き電流を上記インピ
ーダンス要素を介さずに電圧源に流す第３のスイッチ素
子とを設けたことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288161A JPH0622323B2 (ja) | 1988-11-15 | 1988-11-15 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288161A JPH0622323B2 (ja) | 1988-11-15 | 1988-11-15 | スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02134015A JPH02134015A (ja) | 1990-05-23 |
| JPH0622323B2 true JPH0622323B2 (ja) | 1994-03-23 |
Family
ID=17726593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288161A Expired - Lifetime JPH0622323B2 (ja) | 1988-11-15 | 1988-11-15 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622323B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8598854B2 (en) * | 2009-10-20 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDO regulators for integrated applications |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161015A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Ltd | 複合半導体スイツチング装置 |
| JPS6379417A (ja) * | 1986-06-14 | 1988-04-09 | Matsushita Electric Works Ltd | 静電誘導サイリスタのトリガ回路 |
-
1988
- 1988-11-15 JP JP63288161A patent/JPH0622323B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161015A (ja) * | 1985-01-09 | 1986-07-21 | Hitachi Ltd | 複合半導体スイツチング装置 |
| JPS6379417A (ja) * | 1986-06-14 | 1988-04-09 | Matsushita Electric Works Ltd | 静電誘導サイリスタのトリガ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02134015A (ja) | 1990-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070158B1 (en) | Low dissipation snubber circuit for switching power transistors | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| US5938172A (en) | Solenoid valve drive system | |
| US4970620A (en) | FET bridge protection circuit | |
| US4675547A (en) | High power transistor base drive circuit | |
| US3050636A (en) | High speed transistor switch | |
| US4835655A (en) | Power recovery circuit | |
| US4916378A (en) | Inductive load discharge current recirculation circuit with selectable "fast" and "low" modes | |
| JP3528854B2 (ja) | 電力ｍｏｓトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| US4593204A (en) | Driver circuits for gate turn-off thyristors and bipolar transistors | |
| US5914619A (en) | Trigger circuit for a power fet having a source-side load | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| US4654544A (en) | Darlington transistor driver with reverse base drive current | |
| EP0896757A1 (en) | Device including a thermally protected switching transistor | |
| JPH0622323B2 (ja) | スイッチング回路 | |
| US4701631A (en) | Monolithically integrated control circuit for the switching of transistors | |
| US4456836A (en) | Gate circuit for gate turn-off thyristor | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| US3530368A (en) | Stabilisers | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| JPS61230517A (ja) | パワートランジスタのスイツチング制御回路 | |
| JP2591311B2 (ja) | インダクタンス負荷駆動回路 | |
| EP0533354A1 (en) | Driver circuit | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| RU2013860C1 (ru) | Магнитно-транзисторный ключ |