JPH06216752A - 集積回路用電圧インタフェース回路および集積回路をインタフェースする方法 - Google Patents
集積回路用電圧インタフェース回路および集積回路をインタフェースする方法Info
- Publication number
- JPH06216752A JPH06216752A JP5303313A JP30331393A JPH06216752A JP H06216752 A JPH06216752 A JP H06216752A JP 5303313 A JP5303313 A JP 5303313A JP 30331393 A JP30331393 A JP 30331393A JP H06216752 A JPH06216752 A JP H06216752A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vcc
- node
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 低電圧トランジスタのみを含んでいる低電圧
集積回路を高電圧環境へインタフェースするための電圧
インタフェース・バッファを提供する。 【構成】 低電圧の振れにおいて高電圧環境を駆動する
ために、電圧インタフェース回路は分離回路とMOSト
ランジスタの新規なn井戸バイアスを採用する。高電圧
の振れにおいて高電圧環境を駆動するために、電圧イン
タフェース回路は、高電圧を供給されるバイアス・バッ
ファ・トランジスタをバイアスするためのバイアス回路
を採用する。応用の例として、電圧インタフェース・バ
ッファは3ボルトまたは3.3ボルト集積回路チップが
TTLとCMOS電圧レベルを駆動することを可能にす
る。更に、電圧インタフェース・バッファは2ボルト集
積回路チップがTTL電圧レベルを駆動することを可能
にする。
集積回路を高電圧環境へインタフェースするための電圧
インタフェース・バッファを提供する。 【構成】 低電圧の振れにおいて高電圧環境を駆動する
ために、電圧インタフェース回路は分離回路とMOSト
ランジスタの新規なn井戸バイアスを採用する。高電圧
の振れにおいて高電圧環境を駆動するために、電圧イン
タフェース回路は、高電圧を供給されるバイアス・バッ
ファ・トランジスタをバイアスするためのバイアス回路
を採用する。応用の例として、電圧インタフェース・バ
ッファは3ボルトまたは3.3ボルト集積回路チップが
TTLとCMOS電圧レベルを駆動することを可能にす
る。更に、電圧インタフェース・バッファは2ボルト集
積回路チップがTTL電圧レベルを駆動することを可能
にする。
Description
【0001】
【産業上の利用分野】本発明は集積回路の分野に関する
ものである。更に詳しくいえば、本発明は集積回路をバ
スおよびより高い電圧範囲を持つ回路へインタフェース
することに関するものである。
ものである。更に詳しくいえば、本発明は集積回路をバ
スおよびより高い電圧範囲を持つ回路へインタフェース
することに関するものである。
【0002】
【従来の技術】集積回路のトランジスタ密度および速度
を高くするために、回路設計者は集積回路上に製造され
るトランジスタの物理的寸法を小さくしている。トラン
ジスタ密度を高くすると、集積回路の機能をより高くす
ることが可能になる。しかし、集積回路のトランジスタ
の物理的寸法を小さくすると、集積回路の電源電圧もそ
れに対応して低くなる。たとえば、より新しい世代の高
密度集積回路に含まれている金属酸化膜半導体(MO
S)トランジスタのチャネル長さは、古い世代の高密度
集積回路のMOSトランジスタのチャネル長さより短く
製造される。しかし、新しい世代のより薄いゲート酸化
物層は、厚いゲート酸化物層を持つ従来の世代の高い電
圧レベルに耐えることができない。
を高くするために、回路設計者は集積回路上に製造され
るトランジスタの物理的寸法を小さくしている。トラン
ジスタ密度を高くすると、集積回路の機能をより高くす
ることが可能になる。しかし、集積回路のトランジスタ
の物理的寸法を小さくすると、集積回路の電源電圧もそ
れに対応して低くなる。たとえば、より新しい世代の高
密度集積回路に含まれている金属酸化膜半導体(MO
S)トランジスタのチャネル長さは、古い世代の高密度
集積回路のMOSトランジスタのチャネル長さより短く
製造される。しかし、新しい世代のより薄いゲート酸化
物層は、厚いゲート酸化物層を持つ従来の世代の高い電
圧レベルに耐えることができない。
【0003】その結果、新しい世代のMOS集積回路は
以前の世代のものより低い電源電圧で動作する。たとえ
ば、新しい世代のMOS集積回路の多くは、以前の世代
において共通の5Vではなくて3.3Vの電源電圧で動
作する。しかし、多くの用途においては、低い電源電圧
で動作する集積回路はより高い電圧で動作する装置およ
びバスとインタフェースせねばならない。低電圧集積回
路が高電圧環境へ結合されるものとすると、低電圧MO
Sトランジスタの薄いゲート酸化物層が徐々に劣化す
る。そうすると集積回路の信頼性が低くなり、最終的に
は故障する。
以前の世代のものより低い電源電圧で動作する。たとえ
ば、新しい世代のMOS集積回路の多くは、以前の世代
において共通の5Vではなくて3.3Vの電源電圧で動
作する。しかし、多くの用途においては、低い電源電圧
で動作する集積回路はより高い電圧で動作する装置およ
びバスとインタフェースせねばならない。低電圧集積回
路が高電圧環境へ結合されるものとすると、低電圧MO
Sトランジスタの薄いゲート酸化物層が徐々に劣化す
る。そうすると集積回路の信頼性が低くなり、最終的に
は故障する。
【0004】ここで、集積回路のパッドのための典型的
な従来の三状態入力/出力回路が示されている図1を参
照する。出力データ信号101がトランジスタQ10、
Q12のゲートへ結合される。出力可能化バー信号(O
EB)104がトランジスタQ11、Q15のゲートを
制御するために結合される。出力可能化(OE)信号1
05がトランジスタQ13、Q14のゲートを制御する
ために結合される。出力回路はプルアップトランジスタ
Q16とプルダウントランジスタQ17を有する。トラ
ンジスタQ16のn井戸106が電源電圧VCCへ結合
される。入力回路はプルアップトランジスタQ18とプ
ルダウントランジスタQ19で構成される。
な従来の三状態入力/出力回路が示されている図1を参
照する。出力データ信号101がトランジスタQ10、
Q12のゲートへ結合される。出力可能化バー信号(O
EB)104がトランジスタQ11、Q15のゲートを
制御するために結合される。出力可能化(OE)信号1
05がトランジスタQ13、Q14のゲートを制御する
ために結合される。出力回路はプルアップトランジスタ
Q16とプルダウントランジスタQ17を有する。トラ
ンジスタQ16のn井戸106が電源電圧VCCへ結合
される。入力回路はプルアップトランジスタQ18とプ
ルダウントランジスタQ19で構成される。
【0005】従来の回路が正しく動作するためには、電
源電圧VCCは出力パッド102における電圧より高い
か、それに等しくなければならず、出力パッド102に
おける電圧は共通ノード107における電圧より高い
か、それに等しくなければならない。VCC電源電圧よ
り高い電圧の振れを有するバスその他の装置へ出力パッ
ド102が結合されるものとすると、従来の回路に含ま
れているトランジスタのゲート酸化物層は降伏しやす
い。プルアップトランジスタQ18とプルダウントラン
ジスタQ19は故障しやすい。また、トランジスタQ1
6のドレインから、トランジスタQ16のn井戸まで、
およびVCC電源電圧ノード100まで導通路が存在す
る。
源電圧VCCは出力パッド102における電圧より高い
か、それに等しくなければならず、出力パッド102に
おける電圧は共通ノード107における電圧より高い
か、それに等しくなければならない。VCC電源電圧よ
り高い電圧の振れを有するバスその他の装置へ出力パッ
ド102が結合されるものとすると、従来の回路に含ま
れているトランジスタのゲート酸化物層は降伏しやす
い。プルアップトランジスタQ18とプルダウントラン
ジスタQ19は故障しやすい。また、トランジスタQ1
6のドレインから、トランジスタQ16のn井戸まで、
およびVCC電源電圧ノード100まで導通路が存在す
る。
【0006】低電圧集積回路を高電圧環境へインタフェ
ースする従来の1つの技術は、低電圧環境と高電圧環境
の間のバッファとしてインタフェース・チップを使用す
ることである。しかし、そのようなインタフェース・チ
ップは低電圧集積回路との間の信号のやり取りを大きく
遅延させる。さらに、そのようなインタフェース・チッ
プは余分のシステム盤スペースを必要とし、システムの
コストを増大する。
ースする従来の1つの技術は、低電圧環境と高電圧環境
の間のバッファとしてインタフェース・チップを使用す
ることである。しかし、そのようなインタフェース・チ
ップは低電圧集積回路との間の信号のやり取りを大きく
遅延させる。さらに、そのようなインタフェース・チッ
プは余分のシステム盤スペースを必要とし、システムの
コストを増大する。
【0007】低電圧集積回路を高電圧環境へインタフェ
ースする従来の別の技術は、低電圧集積回路に高電圧ト
ランジスタを直接製造することである。高電圧トランジ
スタは高電圧環境と直接インタフェースし、しかも集積
回路に含まれている低電圧トランジスタを保護する。し
かし、そのような解決技術は、より大きい高電圧トラン
ジスタを製造するために集積回路の製造中に余分の処理
工程を必要とする。余分の処理工程は製造コストを増大
し、製造歩留まりを低下させる。また、その解決技術は
集積回路が出力を生ずるために集積回路チップへより高
い電圧を供給せねばならない。
ースする従来の別の技術は、低電圧集積回路に高電圧ト
ランジスタを直接製造することである。高電圧トランジ
スタは高電圧環境と直接インタフェースし、しかも集積
回路に含まれている低電圧トランジスタを保護する。し
かし、そのような解決技術は、より大きい高電圧トラン
ジスタを製造するために集積回路の製造中に余分の処理
工程を必要とする。余分の処理工程は製造コストを増大
し、製造歩留まりを低下させる。また、その解決技術は
集積回路が出力を生ずるために集積回路チップへより高
い電圧を供給せねばならない。
【0008】
【発明が解決しようとする課題】本発明は低電圧集積回
路を高電圧環境へインタフェースし、しかも集積回路自
体としては低電圧トランジスタのみとすることができる
電圧インタフェース回路を供給することである。
路を高電圧環境へインタフェースし、しかも集積回路自
体としては低電圧トランジスタのみとすることができる
電圧インタフェース回路を供給することである。
【0009】
【課題を解決するための手段】本発明は低電圧トランジ
スタのみを含んでいる低電圧集積回路を高電圧環境へイ
ンタフェースするための電圧インタフェース回路に関す
るものである。一実施例においては、電圧インタフェー
ス・バッファは出力回路と入力回路を備える。出力回路
は高い電圧の振れを有するパッド・ノードへ結合され
る。出力回路はパッド・ノードを駆動し、集積回路をパ
ッド・ノードの高い電圧の振れから分離する。出力回路
は出力プルアップ回路と出力プルダウン回路を備える。
出力プルダウン回路はパッド・ノードを低電圧へ駆動
し、集積回路をパッド・ノードの高い電圧の振れから分
離する。出力プルアップ回路はパッド・ノードを集積回
路のVCC電源電圧レベルへ駆動し、集積回路をパッド
・ノードの高い電圧の振れから分離する。出力プルアッ
プ回路のMOSトランジスタは接合分離を維持するため
に新規なn井戸バイアスを有する。
スタのみを含んでいる低電圧集積回路を高電圧環境へイ
ンタフェースするための電圧インタフェース回路に関す
るものである。一実施例においては、電圧インタフェー
ス・バッファは出力回路と入力回路を備える。出力回路
は高い電圧の振れを有するパッド・ノードへ結合され
る。出力回路はパッド・ノードを駆動し、集積回路をパ
ッド・ノードの高い電圧の振れから分離する。出力回路
は出力プルアップ回路と出力プルダウン回路を備える。
出力プルダウン回路はパッド・ノードを低電圧へ駆動
し、集積回路をパッド・ノードの高い電圧の振れから分
離する。出力プルアップ回路はパッド・ノードを集積回
路のVCC電源電圧レベルへ駆動し、集積回路をパッド
・ノードの高い電圧の振れから分離する。出力プルアッ
プ回路のMOSトランジスタは接合分離を維持するため
に新規なn井戸バイアスを有する。
【0010】入力回路はパッド・ノードにおける電圧を
検出し、集積回路をパッド・ノードの高い電圧の振れか
ら分離する。入力回路は出力プルアップ回路の保護され
ているノードを介してパッド・ノード電圧を検出する。
完全なVCCの振れを入力信号へ復帰させるために入力
回路は帰還機構を採用する。電圧インタフェース回路の
別の実施例は、より高いVCC* 電圧の振れの回路また
はバスを駆動するために、集積回路が第1のVCC電源
電圧で動作できるようにする。この電圧インタフェース
回路はバイアス発生器回路と、出力回路と、入力回路
と、レベル変換回路とで構成される。
検出し、集積回路をパッド・ノードの高い電圧の振れか
ら分離する。入力回路は出力プルアップ回路の保護され
ているノードを介してパッド・ノード電圧を検出する。
完全なVCCの振れを入力信号へ復帰させるために入力
回路は帰還機構を採用する。電圧インタフェース回路の
別の実施例は、より高いVCC* 電圧の振れの回路また
はバスを駆動するために、集積回路が第1のVCC電源
電圧で動作できるようにする。この電圧インタフェース
回路はバイアス発生器回路と、出力回路と、入力回路
と、レベル変換回路とで構成される。
【0011】バイアス発生器回路は電源電圧VCCとV
CC* を検出し、VCCとVCC*の間の差にほぼ等し
いバイアス信号を発生する。バイアス信号は、高い電圧
環境とインタフェースするために入力回路および出力回
路のトランジスタを分離する際に用いられる。出力回路
はVCC* にほぼ等しい電圧の振れを有するパッド・ノ
ードへ結合される。出力回路はパッド・ノードをVCC
* 電圧の振れへ駆動し、集積回路をパッド・ノードのV
CC* 電圧の振れから分離する。出力回路はパッド・ノ
ードの高い電圧を検出し、集積回路をVCC* 電圧の振
れから分離するのにバイアス信号を使用する。出力レベ
ル変換回路はバイアス信号を検出し、出力データノード
のVCC電圧の振れとパッドのVCC* 電圧の振れとの
間で変換する。
CC* を検出し、VCCとVCC*の間の差にほぼ等し
いバイアス信号を発生する。バイアス信号は、高い電圧
環境とインタフェースするために入力回路および出力回
路のトランジスタを分離する際に用いられる。出力回路
はVCC* にほぼ等しい電圧の振れを有するパッド・ノ
ードへ結合される。出力回路はパッド・ノードをVCC
* 電圧の振れへ駆動し、集積回路をパッド・ノードのV
CC* 電圧の振れから分離する。出力回路はパッド・ノ
ードの高い電圧を検出し、集積回路をVCC* 電圧の振
れから分離するのにバイアス信号を使用する。出力レベ
ル変換回路はバイアス信号を検出し、出力データノード
のVCC電圧の振れとパッドのVCC* 電圧の振れとの
間で変換する。
【0012】この明細書では低電圧トランジスタのみを
含む低電圧集積回路を高電圧環境へインタフェースする
ための電圧インタフェース回路を説明する。以下の説明
においては、本発明を完全に理解できるようにするため
に、回路アーキテクチャ、および部品について述べる。
しかし、それらの特定の詳細なしに本発明を実施できる
ことが当業者には明らかであろう。他の場合には、本発
明を不必要にあいまいにしないようにするために、周知
の回路は略図で示した。
含む低電圧集積回路を高電圧環境へインタフェースする
ための電圧インタフェース回路を説明する。以下の説明
においては、本発明を完全に理解できるようにするため
に、回路アーキテクチャ、および部品について述べる。
しかし、それらの特定の詳細なしに本発明を実施できる
ことが当業者には明らかであろう。他の場合には、本発
明を不必要にあいまいにしないようにするために、周知
の回路は略図で示した。
【0013】
【実施例】図2はVCC電源電圧で動作する集積回路を
より高い電圧環境へインタフェースするための電圧イン
タフェース回路の一実施例を示す。この実施例において
は、集積回路は3.3Vにほぼ等しいVCCで動作す
る。この電圧インタフェース回路はVCC電圧の振れが
認められるより高い電圧の回路またはバスを集積回路が
駆動できるようにする。たとえば、電圧インタフェース
回路は集積回路がTTLレベルのバスを駆動することを
可能にする。この電圧インタフェース回路は三状態制御
部と、出力プルダウン部と、出力プルアップ部と、出力
プルアップ制御回路と、入力部とで構成される。
より高い電圧環境へインタフェースするための電圧イン
タフェース回路の一実施例を示す。この実施例において
は、集積回路は3.3Vにほぼ等しいVCCで動作す
る。この電圧インタフェース回路はVCC電圧の振れが
認められるより高い電圧の回路またはバスを集積回路が
駆動できるようにする。たとえば、電圧インタフェース
回路は集積回路がTTLレベルのバスを駆動することを
可能にする。この電圧インタフェース回路は三状態制御
部と、出力プルダウン部と、出力プルアップ部と、出力
プルアップ制御回路と、入力部とで構成される。
【0014】三状態制御部はpチャネル・トランジスタ
Q29、Q30、Q31と、nチャネル・トランジスタ
Q32、Q33、Q34とで構成される。三状態モード
は、ノード130における出力可能化(OE)信号と、
ノード132における出力可能化バー(OEB)信号と
の一対の相補出力可能化信号により決定される。回路が
三状態モードにある時は、OE130は低く、OEB1
32は高い。OE130における低電圧はトランジスタ
Q32をスイッチオンしてノード136における電圧を
引き上げる。ノード136における高電圧は出力プルア
ップトランジスタQ23がターンオンすることを阻止す
る。OEB132における高電圧はトランジスタQ34
をスイッチオンしてノード138における電圧を引き下
げる。ノード138における低電圧は出力プルダウント
ランジスタQ20がターンオンすることを阻止する。
Q29、Q30、Q31と、nチャネル・トランジスタ
Q32、Q33、Q34とで構成される。三状態モード
は、ノード130における出力可能化(OE)信号と、
ノード132における出力可能化バー(OEB)信号と
の一対の相補出力可能化信号により決定される。回路が
三状態モードにある時は、OE130は低く、OEB1
32は高い。OE130における低電圧はトランジスタ
Q32をスイッチオンしてノード136における電圧を
引き上げる。ノード136における高電圧は出力プルア
ップトランジスタQ23がターンオンすることを阻止す
る。OEB132における高電圧はトランジスタQ34
をスイッチオンしてノード138における電圧を引き下
げる。ノード138における低電圧は出力プルダウント
ランジスタQ20がターンオンすることを阻止する。
【0015】回路が駆動モードにある時は、OE130
は高く、OEB132は低い。出力データ・ノード14
0における電圧レベルは集積回路の対応するピンのため
の出力を示す。出力データ・ノード140はトランジス
タQ29とQ33のゲートへ結合される。出力データと
出力データ・ノード140が高いと、トランジスタQ3
3はノード136を、駆動モードにあるトランジスタQ
30とQ32を介して低く引き下げる。ノード136に
おける低電圧は出力プルアップトランジスタQ23をタ
ーンオンする。出力データと出力データ・ノード140
が低いと、トランジスタQ29はノード138を、駆動
モードにあるトランジスタQ30とQ32を介して高く
引き上げる。ノード138における高電圧は出力プルダ
ウントランジスタQ20をターンオンする。
は高く、OEB132は低い。出力データ・ノード14
0における電圧レベルは集積回路の対応するピンのため
の出力を示す。出力データ・ノード140はトランジス
タQ29とQ33のゲートへ結合される。出力データと
出力データ・ノード140が高いと、トランジスタQ3
3はノード136を、駆動モードにあるトランジスタQ
30とQ32を介して低く引き下げる。ノード136に
おける低電圧は出力プルアップトランジスタQ23をタ
ーンオンする。出力データと出力データ・ノード140
が低いと、トランジスタQ29はノード138を、駆動
モードにあるトランジスタQ30とQ32を介して高く
引き上げる。ノード138における高電圧は出力プルダ
ウントランジスタQ20をターンオンする。
【0016】出力プルダウン部はnチャネルプルダウン
トランジスタQ20とnチャネル・トランジスタQ21
で構成される。トランジスタQ21はプルダウントラン
ジスタQ20を過電圧から保護する。トランジスタQ2
1のゲートはVCCへ結合される。トランジスタQ21
のゲートがVCCにあるから、トランジスタQ21はノ
ード122が約2V以上に上昇することを阻止する。そ
の結果、出力ノード120と122における最高電圧は
約3Vである(ノード120が別の装置により5Vへ駆
動される場合)。トランジスタQ21のゲート酸化物層
におけるノード120と124の間の最高電圧は3.3
V(ノード120が0Vの時)、または1.7Vである
(ノード120が5Vの時)。ノード122と124の
間の最高電圧は3.3Vである。
トランジスタQ20とnチャネル・トランジスタQ21
で構成される。トランジスタQ21はプルダウントラン
ジスタQ20を過電圧から保護する。トランジスタQ2
1のゲートはVCCへ結合される。トランジスタQ21
のゲートがVCCにあるから、トランジスタQ21はノ
ード122が約2V以上に上昇することを阻止する。そ
の結果、出力ノード120と122における最高電圧は
約3Vである(ノード120が別の装置により5Vへ駆
動される場合)。トランジスタQ21のゲート酸化物層
におけるノード120と124の間の最高電圧は3.3
V(ノード120が0Vの時)、または1.7Vである
(ノード120が5Vの時)。ノード122と124の
間の最高電圧は3.3Vである。
【0017】出力プルアップ部はpチャネル・トランジ
スタQ22と出力プルアップpチャネル・トランジスタ
Q23と、pチャネル・トランジスタQ24とで構成さ
れる。トランジスタQ22のn井戸は、通常行われるV
CCへ結合されるのではなく、浮動する。n井戸126
がVCCへ接続されるものとすると、出力ノード120
における電圧が5Vへ向かって上昇するにつれて、トラ
ンジスタQ22のドレインとn井戸の間のp−n接合が
大きい電流を流させる。
スタQ22と出力プルアップpチャネル・トランジスタ
Q23と、pチャネル・トランジスタQ24とで構成さ
れる。トランジスタQ22のn井戸は、通常行われるV
CCへ結合されるのではなく、浮動する。n井戸126
がVCCへ接続されるものとすると、出力ノード120
における電圧が5Vへ向かって上昇するにつれて、トラ
ンジスタQ22のドレインとn井戸の間のp−n接合が
大きい電流を流させる。
【0018】しかし、n井戸126はVCCへ接続され
ていないから、出力ノード120における電圧が5Vへ
向かって上昇するにつれてn井戸126における電圧は
VCCより高く上昇する。その結果、pチャネル・トラ
ンジスタQ22、Q23、Q24の接合分離は機能する
状態を保つ。この回路が出力ノード120において駆動
している時は、トランジスタQ24はn井戸126をV
CCへ向けて駆動する。三状態モードにおいては、n井
戸126はVCCに止まり、またはノード134とn井
戸126の間のp−n接合がノード126をVCCマイ
ナス1ダイオード電圧降下へ駆動する。出力ノード12
0における電圧レベルが高くなると、n井戸126はノ
ード120における電圧マイナス1ダイオード電圧降下
へ駆動される。
ていないから、出力ノード120における電圧が5Vへ
向かって上昇するにつれてn井戸126における電圧は
VCCより高く上昇する。その結果、pチャネル・トラ
ンジスタQ22、Q23、Q24の接合分離は機能する
状態を保つ。この回路が出力ノード120において駆動
している時は、トランジスタQ24はn井戸126をV
CCへ向けて駆動する。三状態モードにおいては、n井
戸126はVCCに止まり、またはノード134とn井
戸126の間のp−n接合がノード126をVCCマイ
ナス1ダイオード電圧降下へ駆動する。出力ノード12
0における電圧レベルが高くなると、n井戸126はノ
ード120における電圧マイナス1ダイオード電圧降下
へ駆動される。
【0019】出力プルアップ制御回路はトランジスタQ
25とQ28で構成される。ノード120における電圧
が5Vになると、n井戸126における電圧は4.5V
に達することがわかるであろう。その場合には、トラン
ジスタQ22は三状態モード中にターンオンすることが
ある。しかし、トランジスタQ25のゲートがVCCへ
結合されているから、出力ノード120が5Vへ上昇す
るにつれてpチャネル・トランジスタQ25はターンオ
ンする。トランジスタQ25はノード128をターンオ
ンし、出力ノード120の5Vレベルまで引き上げる。
ノード128における5VレベルはトランジスタQ22
がターンオンすることを阻止することにより、回路が三
状態モードに確実に留まるようにする。トランジスタQ
28はノード120からのノード128の充電を支援す
る。
25とQ28で構成される。ノード120における電圧
が5Vになると、n井戸126における電圧は4.5V
に達することがわかるであろう。その場合には、トラン
ジスタQ22は三状態モード中にターンオンすることが
ある。しかし、トランジスタQ25のゲートがVCCへ
結合されているから、出力ノード120が5Vへ上昇す
るにつれてpチャネル・トランジスタQ25はターンオ
ンする。トランジスタQ25はノード128をターンオ
ンし、出力ノード120の5Vレベルまで引き上げる。
ノード128における5VレベルはトランジスタQ22
がターンオンすることを阻止することにより、回路が三
状態モードに確実に留まるようにする。トランジスタQ
28はノード120からのノード128の充電を支援す
る。
【0020】一対のnチャネル・トランジスタQ26、
Q27により、出力ノード120とノード128におけ
る高電圧状態の後で三状態モードが取り消された時に、
トランジスタQ22は確実にターンオンされる。三状態
モードが取り消されると、信号OE130は高くなり、
信号OEB132は低くなる。OE130における高電
圧はトランジスタQ27をターンオンし、ノード128
をターンオンされたトランジスタQ26を通じて引き下
げる。
Q27により、出力ノード120とノード128におけ
る高電圧状態の後で三状態モードが取り消された時に、
トランジスタQ22は確実にターンオンされる。三状態
モードが取り消されると、信号OE130は高くなり、
信号OEB132は低くなる。OE130における高電
圧はトランジスタQ27をターンオンし、ノード128
をターンオンされたトランジスタQ26を通じて引き下
げる。
【0021】入力部はpチャネル・トランジスタQ3
5,Q37と、nチャネル・トランジスタQ36とで構
成される。トランジスタQ35は、ノード122におけ
る電圧が低い時に、入力データノード142における電
圧を引き上げる。トランジスタQ36は、ノード122
における電圧が高い時に、入力データノード142にお
ける電圧を引き下げる。トランジスタQ22の保護のた
めに、ノード122は限られた電圧の振れを持つ。pチ
ャネル・トランジスタQ37はノード122へ帰還する
ために結合される。トランジスタQ37はノード122
へ全VCC電圧の振れを供給する。
5,Q37と、nチャネル・トランジスタQ36とで構
成される。トランジスタQ35は、ノード122におけ
る電圧が低い時に、入力データノード142における電
圧を引き上げる。トランジスタQ36は、ノード122
における電圧が高い時に、入力データノード142にお
ける電圧を引き下げる。トランジスタQ22の保護のた
めに、ノード122は限られた電圧の振れを持つ。pチ
ャネル・トランジスタQ37はノード122へ帰還する
ために結合される。トランジスタQ37はノード122
へ全VCC電圧の振れを供給する。
【0022】図3〜図5は電圧インタフェース回路の別
の実施例を示す。図示の回路はVCC電源電圧で動作す
る集積回路が、より高いVCC* 電圧の振れの回路また
はバスへ駆動することを可能にする。この実施例におい
ては、VCCは3.3Vにほぼ等しく、VCC* は5V
に等しい。集積回路に含まれている全てのトランジスタ
はVCC電源電圧で動作するように構成されている。こ
の回路はPbias部と、三状態制御を行う出力部と、入力
部とで構成される。VCC電源電圧は集積回路のVCC
電源電圧ピンにより供給される。VCC*電源電圧は電
圧増大回路により集積回路で発生できる。あるいは、V
CC* 電源電圧を集積回路のVCC* 電源電圧ピンを介
して供給できる。
の実施例を示す。図示の回路はVCC電源電圧で動作す
る集積回路が、より高いVCC* 電圧の振れの回路また
はバスへ駆動することを可能にする。この実施例におい
ては、VCCは3.3Vにほぼ等しく、VCC* は5V
に等しい。集積回路に含まれている全てのトランジスタ
はVCC電源電圧で動作するように構成されている。こ
の回路はPbias部と、三状態制御を行う出力部と、入力
部とで構成される。VCC電源電圧は集積回路のVCC
電源電圧ピンにより供給される。VCC*電源電圧は電
圧増大回路により集積回路で発生できる。あるいは、V
CC* 電源電圧を集積回路のVCC* 電源電圧ピンを介
して供給できる。
【0023】図3はPbias部を示す。このPbias部はP
bias電圧を発生する。Pbias部はnチャネル・トランジ
スタQ59、Q61、Q62、Q63、Q64と、pチ
ャネル・トランジスタQ58、Q60とで構成される。
トランジスタQ58はPbias部のための電流源である。
トランジスタQ59、Q60、Q62、Q64は電流源
により制御される電流ミラーである。Pbias部150の
電圧は電源電圧VCCと電源電圧VCC* の差にほぼ等
しい。後で詳しく説明するように、Pbias部150は入
力部と出力部に含まれているトランジスタを保護するた
めに用いられる。
bias電圧を発生する。Pbias部はnチャネル・トランジ
スタQ59、Q61、Q62、Q63、Q64と、pチ
ャネル・トランジスタQ58、Q60とで構成される。
トランジスタQ58はPbias部のための電流源である。
トランジスタQ59、Q60、Q62、Q64は電流源
により制御される電流ミラーである。Pbias部150の
電圧は電源電圧VCCと電源電圧VCC* の差にほぼ等
しい。後で詳しく説明するように、Pbias部150は入
力部と出力部に含まれているトランジスタを保護するた
めに用いられる。
【0024】図4はトランジスタQ40〜Q57で構成
された出力部を示す。三状態モードはOE182とOE
B180により決定される。OEB180はOE182
の補数である。この回路が三状態モードにあると、OE
182は低く、OEB180は高い。出力部は集積回路
のピンのための出力データを出力データノード162に
受ける。出力部は出力ノードにおける出力データを駆動
する。
された出力部を示す。三状態モードはOE182とOE
B180により決定される。OEB180はOE182
の補数である。この回路が三状態モードにあると、OE
182は低く、OEB180は高い。出力部は集積回路
のピンのための出力データを出力データノード162に
受ける。出力部は出力ノードにおける出力データを駆動
する。
【0025】nチャネル・トランジスタQ56はプルダ
ウンnチャネル・トランジスタQ57を過電圧から保護
する。トランジスタQ56のゲートはノード152にお
けるVCCへ結合される。出力ノード172における電
圧が5Vに達したとしても、トランジスタQ56はノー
ド158が約2V以上に上昇することを阻止する。その
結果、出力ノード172とノード158間の最高電圧は
約3Vである。出力ノード172とノード152間トラ
ンジスタQ56の最高ゲート酸化物層電圧は3.3V
(出力ノード172が0Vの時)、または1.7V(出
力ノード172が5Vの時)である。
ウンnチャネル・トランジスタQ57を過電圧から保護
する。トランジスタQ56のゲートはノード152にお
けるVCCへ結合される。出力ノード172における電
圧が5Vに達したとしても、トランジスタQ56はノー
ド158が約2V以上に上昇することを阻止する。その
結果、出力ノード172とノード158間の最高電圧は
約3Vである。出力ノード172とノード152間トラ
ンジスタQ56の最高ゲート酸化物層電圧は3.3V
(出力ノード172が0Vの時)、または1.7V(出
力ノード172が5Vの時)である。
【0026】同様にして、pチャネル・トランジスタQ
55はpチャネルプルアップトランジスタQ54を過電
圧から保護する。トランジスタQ55のゲートはPbias
へ結合される。トランジスタQ55のゲートにおけるP
bias電圧レベルにより、トランジスタQ54、Q55の
ゲート酸化物層へ加えられる電圧を3.3V以下に維持
する。
55はpチャネルプルアップトランジスタQ54を過電
圧から保護する。トランジスタQ55のゲートはPbias
へ結合される。トランジスタQ55のゲートにおけるP
bias電圧レベルにより、トランジスタQ54、Q55の
ゲート酸化物層へ加えられる電圧を3.3V以下に維持
する。
【0027】トランジスタQ40〜Q53は、出力デー
タノード162におけるVCC電圧の振れと出力データ
ノード172におけるVCC* 電圧の振れとの間の差レ
ベル変換器として機能する。出力データノード162に
おける高電圧はnチャネル・トランジスタQ45、Q5
2をターンオンしてノード174と168を引き下げ
る。出力データノード162における低電圧はpチャネ
ル・トランジスタQ46、Q47をターンオンしてノー
ド174と168を引き上げる。ノード174における
高電圧はnチャネル・トランジスタQ44をターンオン
する。その結果として電流がpチャネル・トランジスタ
Q41とnチャネル・トランジスタQ42を流れる。そ
うするとノード164における電圧が引き下げられる。
ノード164における低電圧はpチャネル・トランジス
タQ48をターンオンさせる。
タノード162におけるVCC電圧の振れと出力データ
ノード172におけるVCC* 電圧の振れとの間の差レ
ベル変換器として機能する。出力データノード162に
おける高電圧はnチャネル・トランジスタQ45、Q5
2をターンオンしてノード174と168を引き下げ
る。出力データノード162における低電圧はpチャネ
ル・トランジスタQ46、Q47をターンオンしてノー
ド174と168を引き上げる。ノード174における
高電圧はnチャネル・トランジスタQ44をターンオン
する。その結果として電流がpチャネル・トランジスタ
Q41とnチャネル・トランジスタQ42を流れる。そ
うするとノード164における電圧が引き下げられる。
ノード164における低電圧はpチャネル・トランジス
タQ48をターンオンさせる。
【0028】トランジスタQ48とQ54をターンオフ
するために、トランジスタQ40とQ48はノード16
4と170における電圧を回復させる。トランジスタQ
48がターンオンすると、トランジスタQ48を流れる
電流がトランジスタQ49、Q50、Q51に電流を流
させる。そうすると、ノード168は高くされる。ノー
ド168における高電圧はトランジスタQ57をターン
オンして出力ノード172を引き下げる。トランジスタ
Q48を流れる電流はノード170も高くする。ノード
170における高電圧レベルはトランジスタQ54をタ
ーンオフする。
するために、トランジスタQ40とQ48はノード16
4と170における電圧を回復させる。トランジスタQ
48がターンオンすると、トランジスタQ48を流れる
電流がトランジスタQ49、Q50、Q51に電流を流
させる。そうすると、ノード168は高くされる。ノー
ド168における高電圧はトランジスタQ57をターン
オンして出力ノード172を引き下げる。トランジスタ
Q48を流れる電流はノード170も高くする。ノード
170における高電圧レベルはトランジスタQ54をタ
ーンオフする。
【0029】出力データノード162が高電圧になる
と、トランジスタQ52はターンオンしてノード168
を引き下げる。ノード168における低電圧はトランジ
スタQ57をターンオフする。ノード170がVCC*
より低い電圧になると、トランジスタQ54はターンオ
ンする。ノード170における低電圧はトランジスタQ
40もターンオンし、トランジスタQ48をターンオフ
する。
と、トランジスタQ52はターンオンしてノード168
を引き下げる。ノード168における低電圧はトランジ
スタQ57をターンオフする。ノード170がVCC*
より低い電圧になると、トランジスタQ54はターンオ
ンする。ノード170における低電圧はトランジスタQ
40もターンオンし、トランジスタQ48をターンオフ
する。
【0030】図5は入力部を示す。この入力部はトラン
ジスタQ56〜Q71で構成される。入力はノード15
6と158から取り出される。pチャネル・トランジス
タQ67、Q68と、nチャネル・トランジスタQ6
9、Q70は、ノード156、168におけるVCC*
電圧の振れと、ノード160におけるVCC電圧の振れ
との間のレベル変換器として機能する。nチャネル・ト
ランジスタQ69はnチャネルプルダウントランジスタ
Q70を保護する。トランジスタQ69のゲートはVC
Cへ結合される。pチャネル・トランジスタQ68はp
チャネルプルアップトランジスタQ67を保護する。ト
ランジスタQ68のゲートはPbias150へ結合され
る。
ジスタQ56〜Q71で構成される。入力はノード15
6と158から取り出される。pチャネル・トランジス
タQ67、Q68と、nチャネル・トランジスタQ6
9、Q70は、ノード156、168におけるVCC*
電圧の振れと、ノード160におけるVCC電圧の振れ
との間のレベル変換器として機能する。nチャネル・ト
ランジスタQ69はnチャネルプルダウントランジスタ
Q70を保護する。トランジスタQ69のゲートはVC
Cへ結合される。pチャネル・トランジスタQ68はp
チャネルプルアップトランジスタQ67を保護する。ト
ランジスタQ68のゲートはPbias150へ結合され
る。
【0031】ノード154における電圧が低い時は、p
チャネル・トランジスタQ65は入力データノード16
0における電圧を引き上げる。ノード154における電
圧が高い時は、トランジスタQ66は入力データノード
160における電圧を引き下げる。pチャネル・トラン
ジスタQ71はノード154へ帰還を行うために結合さ
れる。トランジスタQ71は全VCC電圧の振れをノー
ド154へ供給する。
チャネル・トランジスタQ65は入力データノード16
0における電圧を引き上げる。ノード154における電
圧が高い時は、トランジスタQ66は入力データノード
160における電圧を引き下げる。pチャネル・トラン
ジスタQ71はノード154へ帰還を行うために結合さ
れる。トランジスタQ71は全VCC電圧の振れをノー
ド154へ供給する。
【図1】集積回路のための典型的な従来の入力/出力回
路と、高電圧を受けた時に破壊されやすいトランジスタ
を示す。
路と、高電圧を受けた時に破壊されやすいトランジスタ
を示す。
【図2】VCC電源電圧で動作する集積回路をより高い
電圧環境へインタフェースするための電圧インタフェー
ス回路の一実施例を示す。
電圧環境へインタフェースするための電圧インタフェー
ス回路の一実施例を示す。
【図3】VCC電源電圧で動作する集積回路がより高い
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の一実施例を示す。
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の一実施例を示す。
【図4】VCC電源電圧で動作する集積回路がより高い
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の別の実施例を示す。
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の別の実施例を示す。
【図5】VCC電源電圧で動作する集積回路がより高い
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の更に別の実施例を示
す。
VCC* 電圧の振れの回路またはバスを駆動できるよう
にする電圧インタフェース回路の更に別の実施例を示
す。
Q21〜Q37,Q40〜Q70 MOSトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H03K 19/003 E 8941−5J
Claims (3)
- 【請求項1】 第1の電源電圧(VCC)とその電圧よ
り高い第2の電源電圧(VCC*)へ結合され、VCC*
とVCCの差にほぼ等しいバイアス信号を発生するバイ
アス発生器回路と、 VCC* にほぼ等しい電圧の振れを持つパッド・ノード
へ結合され、パッド・ノードをVCC* 電圧の振れへ駆
動し、前記バイアス信号を用いて集積回路をパッド・ノ
ードのVCC* 電圧の振れから分離する出力回路と、 パッド・ノード上の電圧を検出し、前記バイアス信号を
用いて集積回路をパッド・ノードのVCC* 電圧の振れ
から分離する入力回路と、 を備える、第1の電源電圧で動作する集積回路用電圧イ
ンタフェース回路。 - 【請求項2】 高い電圧の振れを持つパッド・ノードへ
結合され、パッド・ノードを低い電圧へ駆動し、集積回
路をパッド・ノードの高い電圧の振れから分離する出力
プルダウン回路と、 パッド・ノードへ結合され、パッド・ノードを第1の電
圧へ駆動し、集積回路をパッド・ノードの高い電圧の振
れから分離する出力プルアップ回路と、 パッド・ノードへ結合され、出力プルアップ回路を高い
電圧の振れおよび出力可能化信号に従って充電する出力
プルアップ制御回路と、 パッド・ノード上の電圧を検出し、集積回路をパッド・
ノードの高い電圧の振れから分離する入力回路と、 を備える、高い電圧の振れから集積回路を保護する電圧
インタフェース回路。 - 【請求項3】 第1の電源電圧(VCC)とその電圧よ
り高い第2の電源電圧(VCC* )の差にほぼ等しいバ
イアス信号を発生する過程と、 パッド・ノードをVCC* 電圧の振れへ駆動し、その間
にバイアス信号を用いて集積回路をパッド・ノードのV
CC* 電圧の振れから分離する過程と、 パッド・ノード上の電圧を検出し、その間にバイアス信
号を用いて集積回路をパッド・ノードのVCC* 電圧の
振れから分離する過程と、 を備える、第1の電源電圧(VCC)で動作する集積回
路をインタフェースする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/974,100 US5300832A (en) | 1992-11-10 | 1992-11-10 | Voltage interfacing buffer with isolation transistors used for overvoltage protection |
US974,100 | 1992-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06216752A true JPH06216752A (ja) | 1994-08-05 |
JP3440454B2 JP3440454B2 (ja) | 2003-08-25 |
Family
ID=25521598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30331393A Expired - Fee Related JP3440454B2 (ja) | 1992-11-10 | 1993-11-10 | 集積回路用電圧インタフェース回路および集積回路をインタフェースする方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5300832A (ja) |
JP (1) | JP3440454B2 (ja) |
KR (1) | KR100335477B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088715A (ja) * | 1994-04-18 | 1996-01-12 | Hyundai Electron Ind Co Ltd | データ出力バッファ |
WO1997034373A1 (fr) * | 1996-03-13 | 1997-09-18 | Oki Electric Industry Co., Ltd. | Circuit de sortie |
US6326835B1 (en) | 2000-10-05 | 2001-12-04 | Oki Electric Industry Co., Ltd. | Input/output circuit for semiconductor integrated circuit device |
US6946892B2 (en) | 2003-01-21 | 2005-09-20 | Oki Electric Industry Co., Ltd. | Level transforming circuit |
US7095249B2 (en) | 2003-01-21 | 2006-08-22 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3038094B2 (ja) * | 1992-12-24 | 2000-05-08 | 三菱電機株式会社 | 半導体集積回路装置の出力回路 |
EP0702860B1 (en) * | 1993-06-07 | 1997-12-29 | National Semiconductor Corporation | Overvoltage protection |
JP2760732B2 (ja) * | 1993-06-08 | 1998-06-04 | 株式会社東芝 | Ecl出力バッファ回路 |
US5408147A (en) * | 1993-09-07 | 1995-04-18 | National Semiconductor Corporation | VCC translator circuit |
US5418474A (en) * | 1993-09-24 | 1995-05-23 | National Semiconductor Corporation | Circuit for reducing transient simultaneous conduction |
US5381062A (en) * | 1993-10-28 | 1995-01-10 | At&T Corp. | Multi-voltage compatible bidirectional buffer |
US5483179A (en) * | 1994-04-20 | 1996-01-09 | International Business Machines Corporation | Data output drivers with pull-up devices |
US5440249A (en) * | 1994-05-03 | 1995-08-08 | Motorola, Inc. | Voltage level translator circuit with cascoded output transistors |
US5414314A (en) * | 1994-06-09 | 1995-05-09 | Maxim Integrated Products | High swing interface stage |
EP0703665B1 (en) * | 1994-09-21 | 2003-06-11 | NEC Electronics Corporation | Voltage level shift circuit |
US5510731A (en) * | 1994-12-16 | 1996-04-23 | Thomson Consumer Electronics, S.A. | Level translator with a voltage shifting element |
US5570043A (en) * | 1995-01-31 | 1996-10-29 | Cypress Semiconductor Corporation | Overvoltage tolerant intergrated circuit output buffer |
US6040711A (en) * | 1995-03-31 | 2000-03-21 | Sgs-Thomson Microelectronics S.R.L. | CMOS output buffer having a switchable bulk line |
EP0735686B1 (en) * | 1995-03-31 | 2001-07-04 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Three-state CMOS output buffer circuit |
US5589790A (en) * | 1995-06-30 | 1996-12-31 | Intel Corporation | Input structure for receiving high voltage signals on a low voltage integrated circuit device |
EP0765035B1 (en) * | 1995-09-21 | 2001-12-19 | Matsushita Electric Industrial Co., Ltd. | Output circuit |
CA2171052C (en) * | 1995-09-29 | 2001-05-15 | Colin Harris | A tristatable output driver for use with 3.3 or 5 volt cmos logic |
EP0774838B1 (en) * | 1995-11-16 | 2000-05-03 | STMicroelectronics S.r.l. | CMOS interface for coupling a low voltage integrated circuit with devices powered at a higher supply voltage |
US5892371A (en) * | 1996-02-12 | 1999-04-06 | Advanced Micro Devices, Inc. | Gate oxide voltage limiting devices for digital circuits |
US5808480A (en) * | 1996-02-29 | 1998-09-15 | Lucent Technologies Inc. | High voltage swing output buffer in low voltage technology |
JP3258229B2 (ja) * | 1996-03-18 | 2002-02-18 | 株式会社東芝 | レベル変換回路及び半導体集積回路 |
US6104229A (en) * | 1996-05-02 | 2000-08-15 | Integrated Device Technology, Inc. | High voltage tolerable input buffer and method for operating same |
US5736869A (en) * | 1996-05-16 | 1998-04-07 | Lsi Logic Corporation | Output driver with level shifting and voltage protection |
US6147511A (en) * | 1996-05-28 | 2000-11-14 | Altera Corporation | Overvoltage-tolerant interface for integrated circuits |
US5723987A (en) * | 1996-06-06 | 1998-03-03 | Intel Corporation | Level shifting output buffer with p channel pulldown transistors which are bypassed |
US5952847A (en) * | 1996-06-25 | 1999-09-14 | Actel Corporation | Multiple logic family compatible output driver |
US5844425A (en) * | 1996-07-19 | 1998-12-01 | Quality Semiconductor, Inc. | CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations |
US5864243A (en) * | 1996-09-18 | 1999-01-26 | Vlsi Technology, Inc. | Buffer and method for transferring data therein |
US5914617A (en) * | 1996-12-23 | 1999-06-22 | Lsi Logic Corporation | Output driver for sub-micron CMOS |
US5933025A (en) * | 1997-01-15 | 1999-08-03 | Xilinx, Inc. | Low voltage interface circuit with a high voltage tolerance |
JP3544819B2 (ja) * | 1997-03-31 | 2004-07-21 | 株式会社 沖マイクロデザイン | 入力回路および出力回路ならびに入出力回路 |
US5969541A (en) * | 1997-05-19 | 1999-10-19 | Stmicroelectronics, Inc. | Current inhibiting I/O buffer having a 5 volt tolerant input and method of inhibiting current |
US6066962A (en) * | 1997-06-30 | 2000-05-23 | Vlsi Technology, Inc. | Digital integrated circuit buffer digital device and method for buffering data |
US5966030A (en) * | 1997-08-05 | 1999-10-12 | Lsi Logic Corporation | Output buffer with regulated voltage biasing for driving voltages greater than transistor tolerance |
US5963057A (en) * | 1997-08-05 | 1999-10-05 | Lsi Logic Corporation | Chip level bias for buffers driving voltages greater than transistor tolerance |
US6028449A (en) * | 1997-08-05 | 2000-02-22 | Lsi Logic Corporation | Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance |
US5900750A (en) * | 1997-08-15 | 1999-05-04 | Lsi Logic Corporation | 5V output driver on 2.5V technology |
US6005413A (en) * | 1997-09-09 | 1999-12-21 | Lsi Logic Corporation | 5V tolerant PCI I/O buffer on 2.5V technology |
US6049242A (en) | 1997-10-14 | 2000-04-11 | Cypress Semiconductor Corp. | Voltage reference source for an overvoltage-tolerant bus interface |
US5914844A (en) * | 1997-10-14 | 1999-06-22 | Cypress Semiconductor Corp. | Overvoltage-tolerant input-output buffers having a switch configured to isolate a pull up transistor from a voltage supply |
US6081132A (en) * | 1998-03-09 | 2000-06-27 | Intel Corporation | High voltage drive output buffer for low Voltage integrated circuits |
US6064229A (en) * | 1998-03-26 | 2000-05-16 | Lucent Technologies Inc. | Voltage translating buffer based on low voltage technology |
US6118303A (en) * | 1998-04-17 | 2000-09-12 | Lsi Logic Corporation | Integrated circuit I/O buffer having pass gate protection with RC delay |
US6496033B2 (en) | 1998-06-08 | 2002-12-17 | Cypress Semiconductor Corp. | Universal logic chip |
US6130556A (en) * | 1998-06-16 | 2000-10-10 | Lsi Logic Corporation | Integrated circuit I/O buffer with 5V well and passive gate voltage |
US6081152A (en) * | 1998-10-02 | 2000-06-27 | Advanced Micro Devices, Inc. | Output buffer with protective limit of voltage across terminals of devices within the output buffer |
US6054888A (en) * | 1998-10-02 | 2000-04-25 | Advanced Micro Devices, Inc. | Level shifter with protective limit of voltage across terminals of devices within the level shifter |
US6489819B1 (en) | 1998-10-27 | 2002-12-03 | Mitsubishi Denki Kabushiki Kaisha | Clock synchronous semiconductor memory device allowing testing by low speed tester |
US6373282B1 (en) * | 1999-08-20 | 2002-04-16 | Ati International Srl | Single gate oxide cascaded output buffer stage and method |
KR100308792B1 (ko) * | 1999-09-28 | 2001-11-02 | 윤종용 | 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법 |
US6300800B1 (en) | 1999-11-24 | 2001-10-09 | Lsi Logic Corporation | Integrated circuit I/O buffer with series P-channel and floating well |
US6417696B1 (en) * | 1999-12-20 | 2002-07-09 | Cypress Semiconductor Corp. | Interface circuit for mixed voltage I/O buffer to provide gate oxide protection |
US6496054B1 (en) | 2000-05-13 | 2002-12-17 | Cypress Semiconductor Corp. | Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process |
US6774667B1 (en) | 2002-05-09 | 2004-08-10 | Actel Corporation | Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays |
US6891394B1 (en) * | 2002-06-04 | 2005-05-10 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US7378867B1 (en) | 2002-06-04 | 2008-05-27 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US6765427B1 (en) | 2002-08-08 | 2004-07-20 | Actel Corporation | Method and apparatus for bootstrapping a programmable antifuse circuit |
US6801064B1 (en) * | 2002-08-27 | 2004-10-05 | Cypress Semiconductor, Corp | Buffer circuit using low voltage transistors and level shifters |
US6784717B1 (en) * | 2002-08-28 | 2004-08-31 | Cypress Semiconductor Corporation | Input buffer system using low voltage transistors |
US7434080B1 (en) * | 2002-09-03 | 2008-10-07 | Actel Corporation | Apparatus for interfacing and testing a phase locked loop in a field programmable gate array |
US6750674B1 (en) | 2002-10-02 | 2004-06-15 | Actel Corporation | Carry chain for use between logic modules in a field programmable gate array |
US6885218B1 (en) | 2002-10-08 | 2005-04-26 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
US7269814B1 (en) | 2002-10-08 | 2007-09-11 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
US6727726B1 (en) | 2002-11-12 | 2004-04-27 | Actel Corporation | Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array |
US6946871B1 (en) * | 2002-12-18 | 2005-09-20 | Actel Corporation | Multi-level routing architecture in a field programmable gate array having transmitters and receivers |
US7385420B1 (en) | 2002-12-27 | 2008-06-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US6891396B1 (en) | 2002-12-27 | 2005-05-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
US6825690B1 (en) | 2003-05-28 | 2004-11-30 | Actel Corporation | Clock tree network in a field programmable gate array |
US6838902B1 (en) | 2003-05-28 | 2005-01-04 | Actel Corporation | Synchronous first-in/first-out block memory for a field programmable gate array |
US7375553B1 (en) | 2003-05-28 | 2008-05-20 | Actel Corporation | Clock tree network in a field programmable gate array |
US7385419B1 (en) | 2003-05-30 | 2008-06-10 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
US6867615B1 (en) | 2003-05-30 | 2005-03-15 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
DE102004019345B4 (de) * | 2004-04-21 | 2007-02-08 | Austriamicrosystems Ag | Ausgangsstufenanordnung |
US8018268B1 (en) | 2004-11-19 | 2011-09-13 | Cypress Semiconductor Corporation | Over-voltage tolerant input circuit |
US7956641B1 (en) | 2005-04-28 | 2011-06-07 | Cypress Semiconductor Corporation | Low voltage interface circuit |
US8072834B2 (en) | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
US20070063758A1 (en) * | 2005-09-22 | 2007-03-22 | Honeywell International Inc. | Voltage divider and method for minimizing higher than rated voltages |
US8344760B2 (en) * | 2008-07-17 | 2013-01-01 | Ati Technologies Ulc | Input/output buffer circuit |
US8866556B2 (en) * | 2009-02-27 | 2014-10-21 | Analog Bits, Inc. | Phase shift phase locked loop |
FR2959370B1 (fr) * | 2010-04-22 | 2012-11-02 | Cddic | Driveur haute tension de pmos |
WO2012083086A1 (en) | 2010-12-15 | 2012-06-21 | Analog Bits, Inc. | Encoder/decoder for balanced transmission of variables over few multi-variable channels |
US10608618B1 (en) * | 2018-06-28 | 2020-03-31 | Xilinx, Inc. | Method and apparatus for wide range voltage translation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4677321A (en) * | 1985-09-10 | 1987-06-30 | Harris Corporation | TTL compatible input buffer |
EP0264614A1 (en) * | 1986-09-11 | 1988-04-27 | Matsushita Electric Industrial Co., Ltd. | Mos fet drive circuit providing protection against transient voltage breakdown |
US4709162A (en) * | 1986-09-18 | 1987-11-24 | International Business Machines Corporation | Off-chip driver circuits |
US4782250A (en) * | 1987-08-31 | 1988-11-01 | International Business Machines Corporation | CMOS off-chip driver circuits |
NL8702630A (nl) * | 1987-11-04 | 1989-06-01 | Philips Nv | Geintegreerde digitale schakeling. |
JPH01226218A (ja) * | 1988-03-07 | 1989-09-08 | Canon Inc | レベルシフト用集積回路 |
US4963766A (en) * | 1989-06-28 | 1990-10-16 | Digital Equipment Corporation | Low-voltage CMOS output buffer |
US5019720A (en) * | 1990-03-12 | 1991-05-28 | Ncr Corporation | Integrated circuit driver for serial bus having output overvoltage protection |
JPH04109711A (ja) * | 1990-08-29 | 1992-04-10 | Nec Ic Microcomput Syst Ltd | 入力バッファ回路 |
US5128560A (en) * | 1991-03-22 | 1992-07-07 | Micron Technology, Inc. | Boosted supply output driver circuit for driving an all N-channel output stage |
-
1992
- 1992-11-10 US US07/974,100 patent/US5300832A/en not_active Expired - Lifetime
-
1993
- 1993-10-25 KR KR1019930022173A patent/KR100335477B1/ko not_active IP Right Cessation
- 1993-11-10 JP JP30331393A patent/JP3440454B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088715A (ja) * | 1994-04-18 | 1996-01-12 | Hyundai Electron Ind Co Ltd | データ出力バッファ |
WO1997034373A1 (fr) * | 1996-03-13 | 1997-09-18 | Oki Electric Industry Co., Ltd. | Circuit de sortie |
US6078197A (en) * | 1996-03-13 | 2000-06-20 | Oki Electric Industry Co., Ltd. | Output driver circuit utilizing floating wells |
US6326835B1 (en) | 2000-10-05 | 2001-12-04 | Oki Electric Industry Co., Ltd. | Input/output circuit for semiconductor integrated circuit device |
US6946892B2 (en) | 2003-01-21 | 2005-09-20 | Oki Electric Industry Co., Ltd. | Level transforming circuit |
US7095249B2 (en) | 2003-01-21 | 2006-08-22 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US5300832A (en) | 1994-04-05 |
KR100335477B1 (ko) | 2002-08-21 |
JP3440454B2 (ja) | 2003-08-25 |
KR940012594A (ko) | 1994-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3440454B2 (ja) | 集積回路用電圧インタフェース回路および集積回路をインタフェースする方法 | |
US5576635A (en) | Output buffer with improved tolerance to overvoltage | |
US5726589A (en) | Off-chip driver circuit with reduced hot-electron degradation | |
US6060906A (en) | Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications | |
US6323684B1 (en) | Voltage tolerant interface circuit | |
US5917348A (en) | CMOS bidirectional buffer for mixed voltage applications | |
US5966026A (en) | Output buffer with improved tolerance to overvoltage | |
JPH0855959A (ja) | 集積回路 | |
JPH077411A (ja) | 過電圧許容出力バッファ回路 | |
JPH0964720A (ja) | オフ‐チップ・ドライバ回路 | |
EP0162932B1 (en) | Data processing system with output switching circuit | |
US5973511A (en) | Voltage tolerant input/output buffer | |
JPH08148986A (ja) | 出力バッファ回路 | |
US6249146B1 (en) | MOS output buffer with overvoltage protection circuitry | |
US6580291B1 (en) | High voltage output buffer using low voltage transistors | |
US6577163B1 (en) | Configurable PCI clamp or high voltage tolerant I/O circuit | |
JPH0865135A (ja) | 出力バッファ回路 | |
JPH05227010A (ja) | フローティングウェルcmos出力ドライバ | |
US5914617A (en) | Output driver for sub-micron CMOS | |
US5917358A (en) | Method and output buffer with programmable bias to accommodate multiple supply voltages | |
JP2959449B2 (ja) | 出力回路 | |
KR100391991B1 (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
US20030151428A1 (en) | 5 Volt tolerant input/output buffer | |
US5999390A (en) | Input buffer circuit for semiconductor device | |
KR100217270B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |