JPH06216235A - ドープ側壁による溝分離方法 - Google Patents
ドープ側壁による溝分離方法Info
- Publication number
- JPH06216235A JPH06216235A JP5329811A JP32981193A JPH06216235A JP H06216235 A JPH06216235 A JP H06216235A JP 5329811 A JP5329811 A JP 5329811A JP 32981193 A JP32981193 A JP 32981193A JP H06216235 A JPH06216235 A JP H06216235A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- groove
- nmos
- oxide
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000000356 contaminant Substances 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 23
- -1 boron ion Chemical class 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 5
- 150000001768 cations Chemical class 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000002513 implantation Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 101100273567 Arabidopsis thaliana CYCL1-1 gene Proteins 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 簡単かつ迅速な処理工程で溝の側壁に接する
ＮＭＯＳのＮ型のソース・ドレイン領域間の寄生漏洩電
流を回避できるドープ側壁による溝分離方法を提供する
ことを目的とする。 【構成】 ＜１００＞結晶方位を有するＰ型シリコン基
板１６に形成された第１のＮＭＯＳ１０と第２のＮＭＯ
Ｓ１２とを分離する溝１４を形成するためにＰ型シリコ
ン基板１６の溝１４の形成領域を露出させて、ＫＯＨの
溶液で露出部分をエッチングして５４．７度の角度に傾
斜した側壁３０を有する溝１４を形成する。側壁３０に
硼素イオン３２を注入した後に、堆積酸化物層２６で溝
１４を埋め込む。硼素イオン３２により、堆積酸化物層
２６の陽イオンによる側壁３０の反転を防止し、第１の
ＮＭＯＳ１０ソース２１とドレイン２０間及び第２のＮ
ＭＯＳ１２のソース２２とドレイン２３間の寄生漏洩電
流を回避する。
ＮＭＯＳのＮ型のソース・ドレイン領域間の寄生漏洩電
流を回避できるドープ側壁による溝分離方法を提供する
ことを目的とする。 【構成】 ＜１００＞結晶方位を有するＰ型シリコン基
板１６に形成された第１のＮＭＯＳ１０と第２のＮＭＯ
Ｓ１２とを分離する溝１４を形成するためにＰ型シリコ
ン基板１６の溝１４の形成領域を露出させて、ＫＯＨの
溶液で露出部分をエッチングして５４．７度の角度に傾
斜した側壁３０を有する溝１４を形成する。側壁３０に
硼素イオン３２を注入した後に、堆積酸化物層２６で溝
１４を埋め込む。硼素イオン３２により、堆積酸化物層
２６の陽イオンによる側壁３０の反転を防止し、第１の
ＮＭＯＳ１０ソース２１とドレイン２０間及び第２のＮ
ＭＯＳ１２のソース２２とドレイン２３間の寄生漏洩電
流を回避する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体基板における能動装置を分離するドープ側壁に
よる溝分離方法に関する。
に半導体基板における能動装置を分離するドープ側壁に
よる溝分離方法に関する。
【０００２】
【従来の技術】同じ半導体基板に形成された能動装置
（たとえば、トランジスタ、ダイオード）を分離するの
に非常に多くの手法が利用されている。一つの方法は能
動装置を接合分離を行うウエルまたはタブに形成し、こ
れによりウエルまたはタブを逆バイアスされたｐｎ接合
により隣接区域から電気的に分離することである。
（たとえば、トランジスタ、ダイオード）を分離するの
に非常に多くの手法が利用されている。一つの方法は能
動装置を接合分離を行うウエルまたはタブに形成し、こ
れによりウエルまたはタブを逆バイアスされたｐｎ接合
により隣接区域から電気的に分離することである。
【０００３】分離技術の非常に異なる形式は半導体基板
に溝を物理的にエッチすることであり、この場合、この
溝は能動装置を取り囲んでいるものである。能動装置を
溝の外側の他の能動装置から分離するこの溝分離は本来
的に、能動装置間のある程度の電気的分離を行う。
に溝を物理的にエッチすることであり、この場合、この
溝は能動装置を取り囲んでいるものである。能動装置を
溝の外側の他の能動装置から分離するこの溝分離は本来
的に、能動装置間のある程度の電気的分離を行う。
【０００４】溝分離は高密度ＭＯＳＦＥＴの用途では有
利であることがわかっている。それはこれらの溝をサブ
ミクロンの寸法に予測可能に形成することができるから
である。
利であることがわかっている。それはこれらの溝をサブ
ミクロンの寸法に予測可能に形成することができるから
である。
【０００５】ＭＯＳ装置を溝分離で分離する際に認めら
れている一つの問題点は、Ｐ型溝の側壁が溝を埋める堆
積酸化物中の正帯電汚染物により反転されるため溝分離
されるＮＭＯＳ装置内に寄生漏洩径路が形成されること
である。堆積酸化物は（ナトリウムのような）陽イオン
で頻繁に汚染されるが、このイオンはＰ型基板内の電子
を溝のＰ型側壁に引き寄せ、これによりＮＭＯＳトラン
ジスタのＮ型ソース領域とドレイン領域との間にＮチャ
ンネル導電径路を作る。
れている一つの問題点は、Ｐ型溝の側壁が溝を埋める堆
積酸化物中の正帯電汚染物により反転されるため溝分離
されるＮＭＯＳ装置内に寄生漏洩径路が形成されること
である。堆積酸化物は（ナトリウムのような）陽イオン
で頻繁に汚染されるが、このイオンはＰ型基板内の電子
を溝のＰ型側壁に引き寄せ、これによりＮＭＯＳトラン
ジスタのＮ型ソース領域とドレイン領域との間にＮチャ
ンネル導電径路を作る。
【０００６】ＮＭＯＳトランジスタのソース領域とドレ
イン領域との間のこの寄生漏洩径路を溝の側壁内のＰ型
注入濃度を増すことにより防止することが知られてい
る。溝の全般的に垂直な側壁に注入する既知の技術に
は、Ｐ型硼素イオンを大きな注入傾斜角で溝の垂直側壁
に注入する傾斜領域注入法がある。このようなプロセス
は「新規な平坦化プロセスによる実用的溝分離技術(Pra
ctical Trench IsolationTechnology with a Novel Pla
narization Process)」、と題するジー・ヒューズ(G. F
use) 等の論文ＩＥＤＭ ８７に記されている。
イン領域との間のこの寄生漏洩径路を溝の側壁内のＰ型
注入濃度を増すことにより防止することが知られてい
る。溝の全般的に垂直な側壁に注入する既知の技術に
は、Ｐ型硼素イオンを大きな注入傾斜角で溝の垂直側壁
に注入する傾斜領域注入法がある。このようなプロセス
は「新規な平坦化プロセスによる実用的溝分離技術(Pra
ctical Trench IsolationTechnology with a Novel Pla
narization Process)」、と題するジー・ヒューズ(G. F
use) 等の論文ＩＥＤＭ ８７に記されている。
【０００７】実質上垂直な溝側壁に注入する他の方法は
Ｐ＋ポリシリコンまたは硼珪酸ガラス(BSG)の膜を溝の
中に堆積させることであり、この場合これら膜の中の硼
素が側壁内に拡散する。次いでこの硼素拡散源を従来の
エッチングプロセスにより取り除く。側壁内の得られる
Ｐ型注入濃度により側壁に沿うＮ型のソース領域とドレ
イン領域との間の寄生漏洩径路がこのようにして防止さ
れる。堆積膜を使用するこのような側壁注入プロセス
は、「サブミクロンＣＭＯＳに用いる側壁注入による可
変サイズの浅い溝を用いる分離技術(Variable-Size Sha
llow Trench Isolation(STI) Technology with Sidewal
l Doping for Submicron CMOS)」、と題するビー・デイ
ヴァリ(B. Davari) の論文ＩＥＤＭ ８８に記されてい
る。
Ｐ＋ポリシリコンまたは硼珪酸ガラス(BSG)の膜を溝の
中に堆積させることであり、この場合これら膜の中の硼
素が側壁内に拡散する。次いでこの硼素拡散源を従来の
エッチングプロセスにより取り除く。側壁内の得られる
Ｐ型注入濃度により側壁に沿うＮ型のソース領域とドレ
イン領域との間の寄生漏洩径路がこのようにして防止さ
れる。堆積膜を使用するこのような側壁注入プロセス
は、「サブミクロンＣＭＯＳに用いる側壁注入による可
変サイズの浅い溝を用いる分離技術(Variable-Size Sha
llow Trench Isolation(STI) Technology with Sidewal
l Doping for Submicron CMOS)」、と題するビー・デイ
ヴァリ(B. Davari) の論文ＩＥＤＭ ８８に記されてい
る。
【０００８】
【発明が解決しようとする課題】溝の側壁に対する上述
の二つの注入法にはかなりな短所がある。先に記した傾
斜イオン注入法技術では、イオンの軌道が深いまたは狭
い溝を取り巻くウェーハの表面により妨害されるので、
深いまたは狭い溝の側壁の中のドーパントの濃度が一様
ではない。更に、この傾斜注入プロセスでは、対向側壁
面に反対の傾斜角で注入しなければならないが、これに
はイオンビームの角度を一方の側壁面に注入してからウ
ェーハに対してずらす必要がある。堆積膜をＰ型不純物
拡散源として使用する第２の方法では、拡散膜を堆積
し、不純物を外拡散し、拡散源を取り除くという別の時
間のかかる工程が必要である。更に、得られるドーパン
ト濃度を正確に予測するのは困難である。
の二つの注入法にはかなりな短所がある。先に記した傾
斜イオン注入法技術では、イオンの軌道が深いまたは狭
い溝を取り巻くウェーハの表面により妨害されるので、
深いまたは狭い溝の側壁の中のドーパントの濃度が一様
ではない。更に、この傾斜注入プロセスでは、対向側壁
面に反対の傾斜角で注入しなければならないが、これに
はイオンビームの角度を一方の側壁面に注入してからウ
ェーハに対してずらす必要がある。堆積膜をＰ型不純物
拡散源として使用する第２の方法では、拡散膜を堆積
し、不純物を外拡散し、拡散源を取り除くという別の時
間のかかる工程が必要である。更に、得られるドーパン
ト濃度を正確に予測するのは困難である。
【０００９】必要なのは、能動装置を分離する溝をエッ
チングし、これら溝の側壁に注入してNMOSトランジスタ
の領域の間の寄生漏洩電流を防止する一層確実でかつ速
い方法である。
チングし、これら溝の側壁に注入してNMOSトランジスタ
の領域の間の寄生漏洩電流を防止する一層確実でかつ速
い方法である。
【００１０】
【課題を解決するための手段】本発明の好適な実施例に
よれば、＜１００＞結晶方位を有するＰ型シリコン基板
を使用してこれに能動装置を形成する。Ｐ型シリコン基
板の表面をマスクして、能動装置を互いに分離するため
溝をエッチングしようとするＰ型シリコン基板の区域を
露出する。次にＰ型シリコン基板を水酸化カリウム( 以
下、ＫＯＨという)の溶液に浸し、Ｐ型シリコン基板の
露出部分をエッチングして傾いた側壁を持つ溝を形成す
る。側壁はＰ型シリコン基板の結晶構造のためＰ型シリ
コン基板の表面に対して５４．７度の角度で自動的に形
成される。溝の深さはＰ型シリコン基板がＫＯＨと接触
している時間の長さにより簡単に制御される。
よれば、＜１００＞結晶方位を有するＰ型シリコン基板
を使用してこれに能動装置を形成する。Ｐ型シリコン基
板の表面をマスクして、能動装置を互いに分離するため
溝をエッチングしようとするＰ型シリコン基板の区域を
露出する。次にＰ型シリコン基板を水酸化カリウム( 以
下、ＫＯＨという)の溶液に浸し、Ｐ型シリコン基板の
露出部分をエッチングして傾いた側壁を持つ溝を形成す
る。側壁はＰ型シリコン基板の結晶構造のためＰ型シリ
コン基板の表面に対して５４．７度の角度で自動的に形
成される。溝の深さはＰ型シリコン基板がＫＯＨと接触
している時間の長さにより簡単に制御される。
【００１１】Ｐ型シリコン基板が所要深さまでエッチン
グされると、硼素イオンを溝の傾いた側壁に注入する垂
直（０°の傾き）硼素注入を行う。側壁のすべての部分
は硼素イオンに対して同等に露出しているので、イオン
は、溝がたとえどんなに広くてもまたは深くても、側壁
内に一様に注入される。
グされると、硼素イオンを溝の傾いた側壁に注入する垂
直（０°の傾き）硼素注入を行う。側壁のすべての部分
は硼素イオンに対して同等に露出しているので、イオン
は、溝がたとえどんなに広くてもまたは深くても、側壁
内に一様に注入される。
【００１２】この硼素注入プロセスの後、酸化物の層を
Ｐ型シリコン基板面全体に堆積させ、溝を埋める。次に
溝の中の酸化物がＰ型シリコン基板の表面とほぼ同一面
となるレベルに残るだけになるように酸化物をエッチン
グする。
Ｐ型シリコン基板面全体に堆積させ、溝を埋める。次に
溝の中の酸化物がＰ型シリコン基板の表面とほぼ同一面
となるレベルに残るだけになるように酸化物をエッチン
グする。
【００１３】
【作用】次にNMOS装置は、他のＮＭＯＳ装置から分離さ
れるように溝で囲まれている島の中に形成することがで
きる。側壁の硼素注入は堆積酸化物の汚染による側壁の
反転を防止する。これにより溝の側壁に接するＮＭＯＳ
装置のＮ型のソース領域とドレイン領域との間の寄生漏
洩電流が回避される。
れるように溝で囲まれている島の中に形成することがで
きる。側壁の硼素注入は堆積酸化物の汚染による側壁の
反転を防止する。これにより溝の側壁に接するＮＭＯＳ
装置のＮ型のソース領域とドレイン領域との間の寄生漏
洩電流が回避される。
【００１４】上述の方法は注入側壁により溝を形成する
のに使用される今まで知られている方法より確実で、速
く、しかも簡単である。
のに使用される今まで知られている方法より確実で、速
く、しかも簡単である。
【００１５】
【実施例】図１は本発明の一実施例を図解する半導体ウ
ェーハの斜視図であり、これでは第１のＮチャンネルＭ
ＯＳＦＥＴ（以下、ＮＭＯＳという）１０が第２のＮＭ
ＯＳ１２から溝１４により分離されている。溝１４はＰ
型シリコン基板１６の中に形成されており、ここでは、
Ｐ型シリコン基板１６は好適に＜１００＞結晶方位を備
えている。
ェーハの斜視図であり、これでは第１のＮチャンネルＭ
ＯＳＦＥＴ（以下、ＮＭＯＳという）１０が第２のＮＭ
ＯＳ１２から溝１４により分離されている。溝１４はＰ
型シリコン基板１６の中に形成されており、ここでは、
Ｐ型シリコン基板１６は好適に＜１００＞結晶方位を備
えている。
【００１６】第１のＮＭＯＳ１０の導電性ゲート１８を
部分的に示してある。第１のＮＭＯＳ１０および第２の
ＮＭＯＳ１２のゲートは第１のＮＭＯＳ１０および第２
のＮＭＯＳ１２のＮ型のソース領域およびドレイン領域
２０〜２３から絶縁されている。
部分的に示してある。第１のＮＭＯＳ１０および第２の
ＮＭＯＳ１２のゲートは第１のＮＭＯＳ１０および第２
のＮＭＯＳ１２のＮ型のソース領域およびドレイン領域
２０〜２３から絶縁されている。
【００１７】ソースに対して充分な正の電圧を導電性ゲ
ート１８に加えると、ソース２２とドレイン２３との間
に電流が流れる。これはシリコン基板１６がＰ型であ
り、導電性ゲート１８にかかる正電圧が負電荷をソース
２２とドレイン２３との間の導電性ゲート１８の下に蓄
積させるからである。Ｎ型ソース２２とＮ型ドレイン２
３との間の導電性ゲート１８の下のこのチャンネル領域
に負電荷が蓄積すると、ソース２２とドレイン２３との
間に導電径路が形成されるので、今度は電流が該ソース
２２とドレイン２３との間に流れる。第２のＮＭＯＳ１
２はそのゲートに加えられる適切な電圧により同様に働
き、ソース２１とドレイン２０との間に電流を流す。
ート１８に加えると、ソース２２とドレイン２３との間
に電流が流れる。これはシリコン基板１６がＰ型であ
り、導電性ゲート１８にかかる正電圧が負電荷をソース
２２とドレイン２３との間の導電性ゲート１８の下に蓄
積させるからである。Ｎ型ソース２２とＮ型ドレイン２
３との間の導電性ゲート１８の下のこのチャンネル領域
に負電荷が蓄積すると、ソース２２とドレイン２３との
間に導電径路が形成されるので、今度は電流が該ソース
２２とドレイン２３との間に流れる。第２のＮＭＯＳ１
２はそのゲートに加えられる適切な電圧により同様に働
き、ソース２１とドレイン２０との間に電流を流す。
【００１８】溝１４は第１のＮＭＯＳ１０を第２のＮＭ
ＯＳ１２から分離するように働くので、これらのＮＭＯ
Ｓは各々他のものの動作に影響を与えずに独立に動作す
ることができる。
ＯＳ１２から分離するように働くので、これらのＮＭＯ
Ｓは各々他のものの動作に影響を与えずに独立に動作す
ることができる。
【００１９】第１のＮＭＯＳ１０または第２のＮＭＯＳ
１２がそのそれぞれのゲート（たとえば、導電性ゲート
１８）にかかる低電圧により遮断されると、今度はその
それぞれのソース領域とドレイン領域との間を電流が流
れないことが望ましい。シリコン基板１６はＰ型である
から、ソース２１とドレイン２０との間のような、ソー
ス領域とドレイン領域との間のチャンネル領域もＰ型で
あり、第２のＮＭＯＳ１２がオフであるときは理想的に
はソース領域とドレイン領域とを絶縁するように働く。
しかし、溝１４は典型的にはナトリウムのような正帯電
汚染物を含有している堆積酸化物層２６で埋まってい
る。堆積酸化物層２６の中のこれら陽イオンはシリコン
基板１６の中の電子を溝１４の側壁３０に引き寄せる傾
向があり、第２のＮＭＯＳ１２のソース２１とドレイン
２０との間およびＮＭＯＳ装置１０のソース２０とドレ
イン２３との間にＮ型のオーミックチャンネルを形成す
る可能性がある。このような側壁３０の寄生反転はソー
ス２１とドレイン２０との間およびソース２２とドレイ
ン２３との間に不要な漏洩電流を生ずることになる。
１２がそのそれぞれのゲート（たとえば、導電性ゲート
１８）にかかる低電圧により遮断されると、今度はその
それぞれのソース領域とドレイン領域との間を電流が流
れないことが望ましい。シリコン基板１６はＰ型である
から、ソース２１とドレイン２０との間のような、ソー
ス領域とドレイン領域との間のチャンネル領域もＰ型で
あり、第２のＮＭＯＳ１２がオフであるときは理想的に
はソース領域とドレイン領域とを絶縁するように働く。
しかし、溝１４は典型的にはナトリウムのような正帯電
汚染物を含有している堆積酸化物層２６で埋まってい
る。堆積酸化物層２６の中のこれら陽イオンはシリコン
基板１６の中の電子を溝１４の側壁３０に引き寄せる傾
向があり、第２のＮＭＯＳ１２のソース２１とドレイン
２０との間およびＮＭＯＳ装置１０のソース２０とドレ
イン２３との間にＮ型のオーミックチャンネルを形成す
る可能性がある。このような側壁３０の寄生反転はソー
ス２１とドレイン２０との間およびソース２２とドレイ
ン２３との間に不要な漏洩電流を生ずることになる。
【００２０】堆積酸化物層２６の中のこれら陽イオンが
側壁３０の表面の反転を生じないようにするには、Ｐ型
硼素イオン３２を傾いた側壁３０に注入する。したがっ
て、今度は第１のＮＭＯＳ１０および第２のＮＭＯＳ１
２に漏洩電流が流れない。
側壁３０の表面の反転を生じないようにするには、Ｐ型
硼素イオン３２を傾いた側壁３０に注入する。したがっ
て、今度は第１のＮＭＯＳ１０および第２のＮＭＯＳ１
２に漏洩電流が流れない。
【００２１】図２は図１のＡ−Ａ線に沿う断面図であ
り、Ｐ型シリコン基板１６に形成された溝１４を示して
いる。ソース２１およびソース２２も図示されている。
り、Ｐ型シリコン基板１６に形成された溝１４を示して
いる。ソース２１およびソース２２も図示されている。
【００２２】溝１４の側壁３０は別にＰ型硼素イオン３
２が注入されているように示されており、このＰ型硼素
イオンにより側壁３０はＰ型基板１６よりわずかに多く
注入される。堆積酸化物層２６の中の正帯電汚染物は今
度は充分な数の電子をＰ型シリコン基板１６から引き寄
せて側壁３０を反転させることができず、したがって、
側壁３０は第１および第２のＮＭＯＳ１０および１２
（図１）がその遮断状態に切り換えられたときそのＰ型
導電性を保持する。
２が注入されているように示されており、このＰ型硼素
イオンにより側壁３０はＰ型基板１６よりわずかに多く
注入される。堆積酸化物層２６の中の正帯電汚染物は今
度は充分な数の電子をＰ型シリコン基板１６から引き寄
せて側壁３０を反転させることができず、したがって、
側壁３０は第１および第２のＮＭＯＳ１０および１２
（図１）がその遮断状態に切り換えられたときそのＰ型
導電性を保持する。
【００２３】下に記す方法は、Ｐ型シリコン基板１６の
表面に対してある角度で側壁３０を形成して側壁３０に
簡単な垂直イオン注入プロセスにより硼素イオンを注入
できるようにする一層効率の良いプロセスである。溝１
４を形成して得られる側壁３０に注入し、側壁３０の反
転を回避するこのプロセスは現在までに知られている溝
分離を行う最も確実で効率の良い方法である。
表面に対してある角度で側壁３０を形成して側壁３０に
簡単な垂直イオン注入プロセスにより硼素イオンを注入
できるようにする一層効率の良いプロセスである。溝１
４を形成して得られる側壁３０に注入し、側壁３０の反
転を回避するこのプロセスは現在までに知られている溝
分離を行う最も確実で効率の良い方法である。
【００２４】図３はＰ型導電性および結晶方位＜１００
＞を有するプロセス開始のＰ型シリコン基板１６を示
す。
＞を有するプロセス開始のＰ型シリコン基板１６を示
す。
【００２５】高性能用途では、Ｐ型エピタキシャル層を
有するＰ＋基板を使用してＰ型シリコン基板１６を形成
し、ＣＭＯＳ装置が同じ基板に形成されたときラッチア
ップに対して保護するのが望ましいことがある。
有するＰ＋基板を使用してＰ型シリコン基板１６を形成
し、ＣＭＯＳ装置が同じ基板に形成されたときラッチア
ップに対して保護するのが望ましいことがある。
【００２６】Ｐ型シリコン基板１６の表面に今度は約８
５０℃で導入される従来の熱酸化プロセスを利用して酸
化物３６の薄い（２５０オーグストロング）層が形成さ
れている。この酸化物層３６は応力除去に使用される
が、その精密な厚さは重要ではない。
５０℃で導入される従来の熱酸化プロセスを利用して酸
化物３６の薄い（２５０オーグストロング）層が形成さ
れている。この酸化物層３６は応力除去に使用される
が、その精密な厚さは重要ではない。
【００２７】酸化物層３６の上に今度は、従来の低圧化
学気相成長（ＬＰＣＶＤ）プロセスを行って、約１５０
０オーグストロングの厚さまで、窒化シリコン（Ｓｉ３
Ｎ４）層３８を形成する。
学気相成長（ＬＰＣＶＤ）プロセスを行って、約１５０
０オーグストロングの厚さまで、窒化シリコン（Ｓｉ３
Ｎ４）層３８を形成する。
【００２８】窒化シリコン層３８の上に次にレジスト４
０の層をスピニングにより作り、これを次にマスクし、
露出し、現像して選択したレジスト４０を除去して窒化
シリコン層３８の上に所定のレジスト４０の部分を残
す。
０の層をスピニングにより作り、これを次にマスクし、
露出し、現像して選択したレジスト４０を除去して窒化
シリコン層３８の上に所定のレジスト４０の部分を残
す。
【００２９】窒化シリコン層３８の、矢印４２で示して
ある、異方性エッチングを次に従来のプラズマエッチン
グプロセスを利用して行う。
ある、異方性エッチングを次に従来のプラズマエッチン
グプロセスを利用して行う。
【００３０】図４は窒化シリコン層３８の露出部分を酸
化物層３６までエッチングし、レジスト４０の部分を取
り除いてから得られるＰ型シリコン基板１６を示す。次
にＰ型シリコン基板１６を洗浄する。
化物層３６までエッチングし、レジスト４０の部分を取
り除いてから得られるＰ型シリコン基板１６を示す。次
にＰ型シリコン基板１６を洗浄する。
【００３１】酸化物層３６の露出部分の下のＰ型シリコ
ン基板１６の区域を次にエッチングして除去し、続いて
形成される能動装置を分離するための溝を形成する。
ン基板１６の区域を次にエッチングして除去し、続いて
形成される能動装置を分離するための溝を形成する。
【００３２】図４で示したウェーハを水酸化カリウム
（以下、ＫＯＨという）の浴に浸し、窒化シリコン層３
８でマスクされていないＰ型シリコン基板１６の部分を
エッチングする。Ｐ型シリコン基板１６の結晶構造のた
め、ＫＯＨはＰ型シリコン基板１６の表面に対して約５
４．７度の角を成す側壁３０を有するＶ溝形状の溝１４
を自動的にエッチングする。ＫＯＨ溶液によるこの異方
性エッチングを図５に示す。
（以下、ＫＯＨという）の浴に浸し、窒化シリコン層３
８でマスクされていないＰ型シリコン基板１６の部分を
エッチングする。Ｐ型シリコン基板１６の結晶構造のた
め、ＫＯＨはＰ型シリコン基板１６の表面に対して約５
４．７度の角を成す側壁３０を有するＶ溝形状の溝１４
を自動的にエッチングする。ＫＯＨ溶液によるこの異方
性エッチングを図５に示す。
【００３３】一実施例では、溝１４は約２，０００オー
グストロング（すなわち０．２ミクロン）の深さまでエ
ッチングされる。Ｐ型シリコン基板１６をＫＯＨ浴内に
充分長く浸したとすれば、対向する側壁３０は交差して
Ｖ溝を形成することになろう。溝１４の最適な深さおよ
び幅は、部分的には、能動装置の所要密度および必要な
分離の程度に基づいて選定される。
グストロング（すなわち０．２ミクロン）の深さまでエ
ッチングされる。Ｐ型シリコン基板１６をＫＯＨ浴内に
充分長く浸したとすれば、対向する側壁３０は交差して
Ｖ溝を形成することになろう。溝１４の最適な深さおよ
び幅は、部分的には、能動装置の所要密度および必要な
分離の程度に基づいて選定される。
【００３４】次に、図６に示すように、酸化物４６の薄
い（５０オーグストロング）層を、後続のイオン注入プ
ロセス中のイオンのチャンネリングを減らすために、従
来の乾式熱プロセスを利用して、Ｐ型シリコン基板１６
の露出表面の上（すなわち、溝１４の内部）に堆積させ
る。一実施例では、酸化物４６のこの層４６を約８５０
℃で成長させている。
い（５０オーグストロング）層を、後続のイオン注入プ
ロセス中のイオンのチャンネリングを減らすために、従
来の乾式熱プロセスを利用して、Ｐ型シリコン基板１６
の露出表面の上（すなわち、溝１４の内部）に堆積させ
る。一実施例では、酸化物４６のこの層４６を約８５０
℃で成長させている。
【００３５】次に、図６に矢印５０に示すように、Ｐ型
シリコン基板１６に対して実質上０度の傾斜角で硼素イ
オン領域注入を行う。一実施例では、硼素イオンを３０
ＫｅＶのエネルギで６Ｅ１２イオン／ｃｃの注入量で注
入している。Ｐ型硼素イオンの注入を溝１４を囲むＰ型
シリコン基板１６の中の正電荷３２のＰ型硼素イオンに
より図示してある。この硼素注入工程は、Ｐ型シリコン
基板１６の表面に対する側壁３０の浅い角度のため、溝
１４の側壁３０にＰ型イオンを一様に注入する。
シリコン基板１６に対して実質上０度の傾斜角で硼素イ
オン領域注入を行う。一実施例では、硼素イオンを３０
ＫｅＶのエネルギで６Ｅ１２イオン／ｃｃの注入量で注
入している。Ｐ型硼素イオンの注入を溝１４を囲むＰ型
シリコン基板１６の中の正電荷３２のＰ型硼素イオンに
より図示してある。この硼素注入工程は、Ｐ型シリコン
基板１６の表面に対する側壁３０の浅い角度のため、溝
１４の側壁３０にＰ型イオンを一様に注入する。
【００３６】傾斜側壁３０の形成および硼素イオンの垂
直注入を用いるこれら側壁３０への一様な注入は先に説
明した従来技術のプロセスと比較して比較的簡単なプロ
セスを構成するが、同時にこれら従来技術の先に述べた
短所を克服している。提示したプロセスでは、イオンを
実質上垂直な側壁に注入するためにイオンビームを傾け
る従来技術のプロセスと異なり、溝１４を、窒化シリコ
ン層３８からイオンが妨害されずに、非常に狭くするこ
とができる。したがって、側壁３０の中の得られるドー
パント濃度は比較的一様でかつ予測可能である。更に、
提示したプロセスは従来技術のプロセスよりはるかに簡
単で、しかもあまり時間がかからない。その他、硼素拡
散源として膜を使用する実質的に垂直な側壁に注入する
従来技術のプロセスと比較して、このプロセスはかなり
速く、側壁３０の中のドーパント濃度を更に正確に制御
することができる。
直注入を用いるこれら側壁３０への一様な注入は先に説
明した従来技術のプロセスと比較して比較的簡単なプロ
セスを構成するが、同時にこれら従来技術の先に述べた
短所を克服している。提示したプロセスでは、イオンを
実質上垂直な側壁に注入するためにイオンビームを傾け
る従来技術のプロセスと異なり、溝１４を、窒化シリコ
ン層３８からイオンが妨害されずに、非常に狭くするこ
とができる。したがって、側壁３０の中の得られるドー
パント濃度は比較的一様でかつ予測可能である。更に、
提示したプロセスは従来技術のプロセスよりはるかに簡
単で、しかもあまり時間がかからない。その他、硼素拡
散源として膜を使用する実質的に垂直な側壁に注入する
従来技術のプロセスと比較して、このプロセスはかなり
速く、側壁３０の中のドーパント濃度を更に正確に制御
することができる。
【００３７】図６に戻って、次に酸化物４６の薄層を、
たとえば、ＨＦ酸浸漬を行って除去する。
たとえば、ＨＦ酸浸漬を行って除去する。
【００３８】次に、図７に示すように、酸化物５２の層
をＰ型シリコン基板１６の露出部分の上に、約８５０℃
で行われる従来の熱酸化プロセスを行って約４５０オー
グストロングの厚さに堆積する。酸化物５２を堆積して
シリコン基板１６の汚染を、ウェーハの表面上に続いて
堆積される次の酸化物５４の層に及ばないようにする。
をＰ型シリコン基板１６の露出部分の上に、約８５０℃
で行われる従来の熱酸化プロセスを行って約４５０オー
グストロングの厚さに堆積する。酸化物５２を堆積して
シリコン基板１６の汚染を、ウェーハの表面上に続いて
堆積される次の酸化物５４の層に及ばないようにする。
【００３９】次に酸化物５４の比較的厚い（０．８ミク
ロン）層を、ＴＥＯＳ法による酸化物のプラズマ成長の
ような、多数の従来の方法のどれか一つを利用して、ウ
ェーハの表面上に堆積する。次に酸化物５４を窒素雰囲
気内で約９００℃で約３０分間濃化する。
ロン）層を、ＴＥＯＳ法による酸化物のプラズマ成長の
ような、多数の従来の方法のどれか一つを利用して、ウ
ェーハの表面上に堆積する。次に酸化物５４を窒素雰囲
気内で約９００℃で約３０分間濃化する。
【００４０】次に、図８に示すように、レジストの第１
の層５６を約０．３ミクロンの厚さにスピンにより形成
する。レジスト５６の上面を平らにするために、レジス
ト５６をＵＶ放射線に露光させて硬化し、ウェーハを加
熱してレジスト５６を流す。
の層５６を約０．３ミクロンの厚さにスピンにより形成
する。レジスト５６の上面を平らにするために、レジス
ト５６をＵＶ放射線に露光させて硬化し、ウェーハを加
熱してレジスト５６を流す。
【００４１】次にレジスト５８の第２の層を約０．７５
ミクロンの厚さにスピンにより形成する。レジスト５８
の第２の層５８はレジスト５６を先にＵＶ露光したため
レジスト５６の第１の層とは反応しない。レジスト５８
の上面を平らにするためレジスト５８を次に約２００℃
で約１時間加熱してレジスト５８を流す。図８の得られ
た構造は今度は、レジスト５８の上面が比較的平らであ
るため一層予測可能にエッチングされる。
ミクロンの厚さにスピンにより形成する。レジスト５８
の第２の層５８はレジスト５６を先にＵＶ露光したため
レジスト５６の第１の層とは反応しない。レジスト５８
の上面を平らにするためレジスト５８を次に約２００℃
で約１時間加熱してレジスト５８を流す。図８の得られ
た構造は今度は、レジスト５８の上面が比較的平らであ
るため一層予測可能にエッチングされる。
【００４２】好適な実施例では、図８に示す構造の上面
をエッチングするのに二工程プロセスを行い、図９の構
造を得ている。第１のプラズマエッチングを行って図８
のウェーハの上面を酸化物54及び窒化シリコン層３８だ
けが残るレベルにまでエッチングする。この第１のプラ
ズマエッチングでは、ＬＡＭ４５００エッチャーをＡｒ
（１６０ ｓｃｃｍ）、ＣＦ４（１０ ｓｃｃｍ）、Ｃ
ＨＦ３（１０ ｓｃｃｍ）、および０２（１５ ｓｃｃ
ｍ）の気体混合物と共に使用する。この気体混合物を用
いれば、レジスト５６および５８のエッチング速度が酸
化物５４のエッチング速度とほぼ同じになる。この第２
のプラズマエッチングをウェーハ上に残存するレジスト
５６が存在しなくなるまで続ける。
をエッチングするのに二工程プロセスを行い、図９の構
造を得ている。第１のプラズマエッチングを行って図８
のウェーハの上面を酸化物54及び窒化シリコン層３８だ
けが残るレベルにまでエッチングする。この第１のプラ
ズマエッチングでは、ＬＡＭ４５００エッチャーをＡｒ
（１６０ ｓｃｃｍ）、ＣＦ４（１０ ｓｃｃｍ）、Ｃ
ＨＦ３（１０ ｓｃｃｍ）、および０２（１５ ｓｃｃ
ｍ）の気体混合物と共に使用する。この気体混合物を用
いれば、レジスト５６および５８のエッチング速度が酸
化物５４のエッチング速度とほぼ同じになる。この第２
のプラズマエッチングをウェーハ上に残存するレジスト
５６が存在しなくなるまで続ける。
【００４３】次に第２のプラズマエッチングを行って、
酸化物５４がＰ型シリコン基板１６の表面とほぼ同一面
になるまで、窒化シリコン層３８および酸化物５４の残
りをエッチする。この第２のプラズマエッチングの一実
施例に使用される気体混合物はＡｒ（５０ ｓｃｃｍ）
およびＣＦ４（１５ ｓｃｃｍ）から構成されている。
この気体混合物を使用すれば、酸化物５４は窒化シリコ
ン層３８の約２倍のエッチング速度でエッチングされ
る。酸化物５４がＰ型シリコン基板１６の表面とほぼ同
一面になるまでエッチングされると、エッチングを停止
し、ウェーハ上の残存窒化シリコン層３８を熱い燐酸の
浴を使用して除去する。下層の酸化物層３６は次にＨＦ
酸の浴で除去する。
酸化物５４がＰ型シリコン基板１６の表面とほぼ同一面
になるまで、窒化シリコン層３８および酸化物５４の残
りをエッチする。この第２のプラズマエッチングの一実
施例に使用される気体混合物はＡｒ（５０ ｓｃｃｍ）
およびＣＦ４（１５ ｓｃｃｍ）から構成されている。
この気体混合物を使用すれば、酸化物５４は窒化シリコ
ン層３８の約２倍のエッチング速度でエッチングされ
る。酸化物５４がＰ型シリコン基板１６の表面とほぼ同
一面になるまでエッチングされると、エッチングを停止
し、ウェーハ上の残存窒化シリコン層３８を熱い燐酸の
浴を使用して除去する。下層の酸化物層３６は次にＨＦ
酸の浴で除去する。
【００４４】上の各湿式エッチング工程の後ウェーハを
洗浄する。
洗浄する。
【００４５】得られる構造を図９に示す。図９に示す各
種要素については既に説明してある。
種要素については既に説明してある。
【００４６】図１の第１のＮＭＯＳ１０および第２のＮ
ＭＯＳ１２のような能動装置を次に従来のプロセスでＰ
型シリコン基板１６の島の中に形成することができる。
ＭＯＳ１２のような能動装置を次に従来のプロセスでＰ
型シリコン基板１６の島の中に形成することができる。
【００４７】図９の溝１４の側壁３０に今度は充分に正
に注入して今は溝１４を埋めている酸化物５４の中の正
帯電汚染物による側壁３０の反転を防止する。このよう
にして、先に説明したように、図１の第１のＮＭＯＳ１
０および第２のＮＭＯＳ１２は側壁３０の反転による漏
洩電流を生じない。
に注入して今は溝１４を埋めている酸化物５４の中の正
帯電汚染物による側壁３０の反転を防止する。このよう
にして、先に説明したように、図１の第１のＮＭＯＳ１
０および第２のＮＭＯＳ１２は側壁３０の反転による漏
洩電流を生じない。
【００４８】本発明はいかなる仕方によっても溝１４の
特定の形状寸法にまたは溝１４が分離する特定の能動装
置に限定されるものではない。というのは、このプロセ
スは溝の側壁に簡単且つ一様に注入したいどんな用途に
も有利に使用することができるからである。
特定の形状寸法にまたは溝１４が分離する特定の能動装
置に限定されるものではない。というのは、このプロセ
スは溝の側壁に簡単且つ一様に注入したいどんな用途に
も有利に使用することができるからである。
【００４９】ここに記したものと同等のどんな材料をも
置き換えることができる。
置き換えることができる。
【００５０】本発明の特定の実施例を図示し説明してき
たが、当業者には、その広範囲な諸相において本発明か
ら逸脱することなく請求の範囲および修正を行うことが
でき、それ故、付記した特許請求の範囲はその範囲内
に、このようなすべての変更および修正を本発明の真の
精神および範囲の中に入るものとして包含するものであ
ることが明らかであろう。
たが、当業者には、その広範囲な諸相において本発明か
ら逸脱することなく請求の範囲および修正を行うことが
でき、それ故、付記した特許請求の範囲はその範囲内
に、このようなすべての変更および修正を本発明の真の
精神および範囲の中に入るものとして包含するものであ
ることが明らかであろう。
【００５１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、シリコン基板上に能動装置を形成し、この能動装
置を互いに分離するための溝を形成する領域を露出さ
せ、この露出させた部分をエッチングして傾斜した側壁
を有する溝を形成し、この側壁にイオン注入を行った後
に、堆積酸化物層により、溝を埋めるようにしたので、
側壁に注入されたイオンにより、堆積酸化物の汚染によ
る側壁の反転が防止できる。したがって、速く、簡単な
工程で確実に溝の側壁に接するＮＭＯＳのソース領域と
ドレイン領域との間の寄生漏洩電流を回避できる溝分離
が可能となる。また、側壁へのイオン注入は実質的に傾
斜しない角度で行うことにより、側壁中のドーパント濃
度を比較的一様にでき、かつ予測可能となる。
れば、シリコン基板上に能動装置を形成し、この能動装
置を互いに分離するための溝を形成する領域を露出さ
せ、この露出させた部分をエッチングして傾斜した側壁
を有する溝を形成し、この側壁にイオン注入を行った後
に、堆積酸化物層により、溝を埋めるようにしたので、
側壁に注入されたイオンにより、堆積酸化物の汚染によ
る側壁の反転が防止できる。したがって、速く、簡単な
工程で確実に溝の側壁に接するＮＭＯＳのソース領域と
ドレイン領域との間の寄生漏洩電流を回避できる溝分離
が可能となる。また、側壁へのイオン注入は実質的に傾
斜しない角度で行うことにより、側壁中のドーパント濃
度を比較的一様にでき、かつ予測可能となる。
【図１】本発明を使用して形成された溝により分離され
た能動装置を組み込んでいるウェーハの一部の斜視図で
ある。
た能動装置を組み込んでいるウェーハの一部の斜視図で
ある。
【図２】図１に示すウェーハの、Ａ−Ａ線に沿う断面図
である。
である。
【図３】注入側壁を有する分離溝を形成するための好適
プロセス中の工程におけるウェーハの図１のＡ−Ａ線に
沿う断面図である。
プロセス中の工程におけるウェーハの図１のＡ−Ａ線に
沿う断面図である。
【図４】窒化シリコン層の露出部分をエッチングするた
めの工程を示す図１のＡ−Ａ線に沿う断面図である。
めの工程を示す図１のＡ−Ａ線に沿う断面図である。
【図５】Ｐ型シリコン基板上の能動装置を分離するため
の溝の形成工程を示す図１のＡ−Ａ線に沿う断面図であ
る。
の溝の形成工程を示す図１のＡ−Ａ線に沿う断面図であ
る。
【図６】Ｐ型シリコン基板に形成された溝に酸化物を堆
積した後に硼素イオンの注入を行う工程を示す図１のＡ
−Ａ線に沿う断面図である。
積した後に硼素イオンの注入を行う工程を示す図１のＡ
−Ａ線に沿う断面図である。
【図７】硼素イオン注入後に溝上の酸化物の除去後にさ
らに酸化物を順次堆積させる工程を示す図１のＡ−Ａ線
に沿う断面図である。
らに酸化物を順次堆積させる工程を示す図１のＡ−Ａ線
に沿う断面図である。
【図８】酸化物上に２層のレジストを順次塗布する工程
を示す図１のＡ−Ａ線に沿う断面図である。
を示す図１のＡ−Ａ線に沿う断面図である。
【図９】図８のレジスト及び酸化物をエッチングして溝
内に堆積された酸化物のみを残存させる工程を示す図１
のＡ−Ａ線に沿う断面図である。
内に堆積された酸化物のみを残存させる工程を示す図１
のＡ−Ａ線に沿う断面図である。
１０ 第１ＮＭＯＳ １２ 第２のＮＭＯＳ １４ 溝 １６ Ｐ型シリコン基板 １８ 導電性ゲート ２０，２３ ドレイン ２１，２２ ソース ２６ 堆積酸化物 ３６，４６，５２，５４ 酸化物層 ３８ 窒化シリコン層 ４０，５６，５８ レジスト
Claims (1)
- 【請求項１】 第１導電型のシリコン基板の溝を形成し
たい領域を露出するためにこのシリコン基板をマスク
し、 角度のある側壁を有する一つ以上の溝を形成するために
前記シリコン基板を異方性エッチするためにエッチング
液を用いて前記シリコン基板の露出した領域をエッチン
グし、前記側壁は前記シリコン基板の上面に対して約５
０度と６０度との間の角を形成し、 前記シリコン基板の上面に対して実質的に標準の注入傾
斜角で前記側壁にイオンを注入し、 酸化物で前記一つ以上の溝を埋め込み、前記側壁に注入
された前記イオンは前記酸化物内の帯電汚染物による前
記側壁の反転を防止するのに十分であり、 前記シリコン基板の前記上面に能動装置を形成し、前記
能動装置の一つ以上が前記一つ以上の溝によって前記能
動装置の他の一つから分離される工程からなるドープ側
壁による溝分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US98480592A | 1992-12-03 | 1992-12-03 | |
| US984,805 | 1992-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216235A true JPH06216235A (ja) | 1994-08-05 |
Family
ID=25530898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329811A Pending JPH06216235A (ja) | 1992-12-03 | 1993-12-01 | ドープ側壁による溝分離方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5401998A (ja) |
| JP (1) | JPH06216235A (ja) |
| DE (1) | DE4340590A1 (ja) |
| GB (1) | GB2273392B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278382A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461010A (en) * | 1994-06-13 | 1995-10-24 | Industrial Technology Research Institute | Two step etch back spin-on-glass process for semiconductor planarization |
| US5814186A (en) * | 1995-08-28 | 1998-09-29 | Advanced Micro Devices, Inc. | SOG etchant gas and method for using same |
| US5861104A (en) * | 1996-03-28 | 1999-01-19 | Advanced Micro Devices | Trench isolation with rounded top and bottom corners and edges |
| KR100242466B1 (ko) * | 1996-06-27 | 2000-02-01 | 김영환 | 채널스탑이온주입에 따른 좁은폭효과 방지를 위한 소자분리 구조를 갖는 반도체장치 및 그 제조방법 |
| US5874345A (en) * | 1996-11-18 | 1999-02-23 | International Business Machines Corporation | Method for planarizing TEOS SiO2 filled shallow isolation trenches |
| JP2956635B2 (ja) * | 1997-02-04 | 1999-10-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6004864A (en) * | 1998-02-25 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Ion implant method for forming trench isolation for integrated circuit devices |
| GB2337026B (en) * | 1998-03-09 | 2000-11-08 | United Microelectronics Corp | Method of etching silicon nitride |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US5960276A (en) * | 1998-09-28 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| US6376286B1 (en) * | 1999-10-20 | 2002-04-23 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US6229187B1 (en) | 1999-10-20 | 2001-05-08 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US6465852B1 (en) | 1999-10-20 | 2002-10-15 | Advanced Micro Devices, Inc. | Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer |
| US6245636B1 (en) | 1999-10-20 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate |
| US6150235A (en) * | 2000-01-24 | 2000-11-21 | Worldwide Semiconductor Manufacturing Corp. | Method of forming shallow trench isolation structures |
| US6503813B1 (en) | 2000-06-16 | 2003-01-07 | International Business Machines Corporation | Method and structure for forming a trench in a semiconductor substrate |
| US6680239B1 (en) | 2000-07-24 | 2004-01-20 | Chartered Semiconductor Manufacturing Ltd. | Effective isolation with high aspect ratio shallow trench isolation and oxygen or field implant |
| US6537895B1 (en) * | 2000-11-14 | 2003-03-25 | Atmel Corporation | Method of forming shallow trench isolation in a silicon wafer |
| JP4713752B2 (ja) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | 半導体装置およびその製造方法 |
| TW594914B (en) * | 2003-04-11 | 2004-06-21 | Macronix Int Co Ltd | Fabrication method for shallow trench isolation region |
| TWI230432B (en) * | 2003-05-05 | 2005-04-01 | Nanya Technology Corp | Method for improving sneakage at shallow trench isolation and STI structure thereof |
| JP4982948B2 (ja) * | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| US7187000B2 (en) * | 2005-03-16 | 2007-03-06 | Taiwan Semiconductor Manufacturing Company, Inc. | High performance tunneling-biased MOSFET and a process for its manufacture |
| US8686481B2 (en) * | 2005-04-29 | 2014-04-01 | Trixell | Semiconductor device with an image sensor and method for the manufacturing of such a device |
| JP4759590B2 (ja) * | 2008-05-09 | 2011-08-31 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| US8440540B2 (en) * | 2009-10-02 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for doping a selected portion of a device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2929682A1 (de) * | 1979-07-04 | 1981-01-15 | Bbc Brown Boveri & Cie | Verfahren zum aetzen von silizium- substraten und substrat zur durchfuehrung des verfahrens |
| DE3129558A1 (de) * | 1980-07-28 | 1982-03-18 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zur herstellung einer integrierten halbleiterschaltung |
| US4498227A (en) * | 1983-07-05 | 1985-02-12 | Fairchild Camera & Instrument Corporation | Wafer fabrication by implanting through protective layer |
| US4660278A (en) * | 1985-06-26 | 1987-04-28 | Texas Instruments Incorporated | Process of making IC isolation structure |
| CH682528A5 (fr) * | 1990-03-16 | 1993-09-30 | Westonbridge Int Ltd | Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé. |
| DE4020724A1 (de) * | 1990-06-29 | 1992-01-02 | Bosch Gmbh Robert | Verfahren zur strukturierung eines einkristallinen silizium-traegers |
| JPH0480944A (ja) * | 1990-07-24 | 1992-03-13 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
-
1993
- 1993-11-29 DE DE4340590A patent/DE4340590A1/de not_active Withdrawn
- 1993-11-30 GB GB9324535A patent/GB2273392B/en not_active Expired - Fee Related
- 1993-12-01 JP JP5329811A patent/JPH06216235A/ja active Pending
-
1994
- 1994-08-26 US US08/296,611 patent/US5401998A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8759870B2 (en) | 2004-08-19 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2006278382A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2273392A (en) | 1994-06-15 |
| DE4340590A1 (de) | 1994-06-09 |
| GB9324535D0 (en) | 1994-01-19 |
| GB2273392B (en) | 1996-08-28 |
| US5401998A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216235A (ja) | ドープ側壁による溝分離方法 | |
| US4578128A (en) | Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants | |
| KR100905210B1 (ko) | Ｃｍｏｓ 수직 대체 게이트(ｖｒｇ) 트랜지스터 | |
| US7557393B2 (en) | JFET with built in back gate in either SOI or bulk silicon | |
| US5137837A (en) | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate | |
| US4382827A (en) | Silicon nitride S/D ion implant mask in CMOS device fabrication | |
| US5668021A (en) | Process for fabricating a semiconductor device having a segmented channel region | |
| JPH0680724B2 (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| KR100227621B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US5340770A (en) | Method of making a shallow junction by using first and second SOG layers | |
| CN100527387C (zh) | 半导体装置的制造方法 | |
| KR100798158B1 (ko) | 반도체 디바이스 제조 방법 | |
| US5153146A (en) | Maufacturing method of semiconductor devices | |
| KR19990006322A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100421911B1 (ko) | 반도체 소자의 격리 영역 형성 방법 | |
| KR0140715B1 (ko) | 반도체 집적회로 구조물 및 그 제조방법 | |
| KR100227872B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US4090289A (en) | Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS | |
| JPH09167804A (ja) | 半導体装置及びその製造方法 | |
| KR930004125B1 (ko) | 반도체장치의 소자 분리방법 | |
| KR101198938B1 (ko) | 고전압 소자의 소자 분리 방법 | |
| KR930011899B1 (ko) | 트렌치 절연 분리 영역의 측벽 도핑 방법 | |
| KR19980036486A (ko) | 반도체소자 및 그 제조방법 | |
| KR100571412B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 |